JP3952963B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3952963B2
JP3952963B2 JP2003044495A JP2003044495A JP3952963B2 JP 3952963 B2 JP3952963 B2 JP 3952963B2 JP 2003044495 A JP2003044495 A JP 2003044495A JP 2003044495 A JP2003044495 A JP 2003044495A JP 3952963 B2 JP3952963 B2 JP 3952963B2
Authority
JP
Japan
Prior art keywords
electrode
frame
semiconductor device
exposed
support portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003044495A
Other languages
English (en)
Other versions
JP2004253719A (ja
Inventor
博 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2003044495A priority Critical patent/JP3952963B2/ja
Priority to TW093104093A priority patent/TWI230452B/zh
Priority to KR1020040011115A priority patent/KR100692325B1/ko
Priority to US10/780,723 priority patent/US7192808B2/en
Priority to CNU2004200038320U priority patent/CN2692838Y/zh
Priority to CNB2004100059478A priority patent/CN100446233C/zh
Publication of JP2004253719A publication Critical patent/JP2004253719A/ja
Priority to US11/229,575 priority patent/US20060012025A1/en
Application granted granted Critical
Publication of JP3952963B2 publication Critical patent/JP3952963B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関し、特にＬＧＡ（Land Grid Array ）タイプの半導体装置において、そのサイズが半導体チップとほぼ同じ程度まで小型化され、しかも外部回路と接続する電極が剥離し難くかつはんだの乗りが安定した半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
一般に樹脂パッケージにより封止された半導体装置は、半導体チップと電極とが電気的に接続され、この電極の一部が外部に露出した状態で樹脂からなるパッケージにより一体に封止されて形成されている。従来の半導体装置は前記電極がパッケージ本体の側面から水平方向に突出するように構成されていたが（例えば、特許文献１参照。）、半導体素子から導出される端子数の増大と小型化の要求に対応して、最近ではＬＧＡ（Land Grid Array ）タイプと称し、パッケージ本体の裏面（実装面）に多数の電極が配列されたものが用いられるようになってきている。
【０００３】
【特許文献１】
特開２０００−２８６３７５号公報（図２）
【０００４】
このＬＧＡタイプ（Land Grid Array ）の半導体装置は概略、以下のようにして製造される。
図１７は前記従来の半導体装置を製造する際に用いられるフレームの一例を示し、図１８は前記のフレームを用いて製造された半導体装置の一部断面を示す。
図１７に示すフレーム１０５は、外枠として端子支持部１５１を有し、この端子支持部１５１には、内側に連結された端子１０２ａの群と、外側に連結された端子１０２ｂの群とが配列されている。またフレーム１０５の４隅から内側にステージ支持部１５３が延びて中央に配されたステージ１５２を支持している。
【０００５】
このフレームのステージ１５２に半導体チップ１０１を載置して固定する。図１８に示すように、半導体チップ１０１をフェイスアップモードで装着する場合は、半導体チップ１０１のパッド１０１ａと各端子１０２の裏面とを接続細線１０３により接続する。図示しないが半導体チップがフェイスダウンモードで装着される場合は、半導体チップ１０１のパッド１０１ａと各端子１０２とをはんだバンプ又ははんだボールにより直接に接続する。
【０００６】
前記のように半導体チップ１０１とフレーム１０５とが接続されたフレーム組立物を、外部回路と接続する端子１０２の電極面１２１を外向きに露出させた状態で、樹脂からなるパッケージ１０４により封止する。次に、各端子の電極面１２１と共にパッケージ１０４から露出している端子支持部１５１をダイシングにより研削除去し、それぞれ内側の端子１０２ａと外側の端子１０２ｂを切り離す。実際には前記フレーム組立物のユニットが多数連結された多連装のフレーム組立物が用いられるので、外側端子１０２ｂの外縁部もダイシングして個々の半導体装置を切り離す。符号ＤＧは端子支持部１５１を研削除去した跡に形成された切削溝を表わす。
【０００７】
【発明が解決しようとする課題】
前記のようにして製造されたＬＧＡタイプの半導体装置は、端子１０２が半導体チップ１０１の外側に張り出して設けられているので、半導体装置の大きさは半導体チップ１０１の大きさよりも一回り大きくなり、半導体装置の小型化の要求に沿わないことになる。
【０００８】
また、前記のようにして製造されたＬＧＡタイプの半導体装置を外部回路と接続するには、半導体装置の下面（以下「実装面」という）を例えばはんだ浴に漬けて各端子の電極面１２１にはんだフィレットを形成し、外部回路の端子に密着させる。このはんだ盛りに際して、従来の半導体装置には不具合があった。その一つは、端子１０２がダイシングによりパッケージ１０４に形成された切削面１４１に一方の端面１２３が露出していて、この露出した端面１２３が電極面１２１に連続しているので、はんだ浴に漬けたとき、図１９（ａ）に示すように、はんだが電極面１２１ばかりでなく端面１２３側にも回り込み、電極面１２１から連続したはんだフィレットＦが形成され、はんだの付着量が一定せず、従って外部回路との接合強度にバラツキが生じ、また、はんだ消費量が一定しないので生産管理に支障を来すことである。また、図１９（ｂ）に示すように、はんだ盛りに際して内側の端子１０２ａと外側の端子１０２ｂとの間にはんだフィレットＦによるブリッジが形成されたり、又ははんだの付着量が多すぎて外部回路と接合する際に外部回路の端子間にはんだのブリッジが形成されるという問題もあった。更に図１９（ｃ）に示すように、外部回路１２０と接合した後に半導体装置が引張られると、端子１０２とパッケージ１０４とが剥離し易いという問題もあった。
【０００９】
実際に端子１０２とパッケージ１０４との結合力は一方が金属であり一方が樹脂であることから比較的弱く、前記のダイシングの衝撃によっても剥離が起こる可能性があった。この問題に関して特開２０００−２８６３７号公報は、図１９（ｄ）に示すように、パッケージ裏面から端子支持部（前記公報では「連結体」）を取り除くことで端子（「接続片」）１１０を個々に分離し、前記分離した領域以外の前記端子１１０の側面に前記パッケージ（「樹脂封止体」）との密着性を向上させる食い付き部１２４を設けた半導体装置を提案している。しかしこの方法では、端子の露出した端面が電極面に連続しているためにはんだフィレットＦの付着量が一定しない問題、はんだによるブリッジが発生する問題などがいずれも解決できないばかりでなく、端子１１０を個々に分離した領域すなわち切削面１４１の側面には食い付き部１２４が形成できないので、端子１１０とパッケージ１０４との接合力が不十分で、外部回路と接合した後に半導体装置が引張られる際には端子１１０とパッケージ１０４と剥離の可能性が排除できなかった。
【００１０】
本発明は前記の課題を解決するためになされたものであって、その目的の一つは外部回路と接続するための端子電極を含めた半導体装置の大きさが、半導体チップサイズとほぼ同じ大きさの半導体装置とすることにより、最近の電子部品の小型化の要求に応えられるようにするものである。
また他の目的は、端子の電極面におけるはんだの付着量を安定化し、はんだによるブリッジの発生を防止し、端子支持部を除去する際のみならず外部回路と接合した後に半導体装置が引張られても十分な耐剥離性を有する半導体装置及びその製造方法を提供することである。
【００１１】
【課題を解決するための手段】
前記の課題を解決するために本発明の半導体装置は、半導体チップが複数の電極部と電気的に接続され、前記半導体チップと前記電極部とが樹脂からなるパッケージにより封止されており、前記電極部に形成された電極面が前記樹脂からなるパッケージの表面に露出しており、かつ、前記電極面は半導体チップのボンディングパッドの内側に配置されており、さらに前記露出した電極面にはんだバンプを具備し、また前記電極部は、前記電極面に連なる電極支持部と、該電極支持部に連なるリードフレームとを具備し、これら電極支持部及びリードフレームが前記樹脂に埋設され、さらに前記樹脂からなるパッケージの電極面が露出している面にハーフカットダイシングによる溝を具備してなる半導体装置とした。
このような構造の半導体装置とすれば、半導体装置の大きさを半導体チップサイズとほぼ同じ大きさにすることが可能となり、電子部品の小型化がはかれるようになる。
また、電極面におけるはんだの付着量が安定し、しかも半導体チップと樹脂パッケージとの剥離を防ぐことが可能となる。
【００１２】
本発明の半導体装置では、前記溝に前記電極支持部の切断面が露出しているものであっても良い。
また、前記溝が複数形成されており、そのうち少なくとも１本の溝には、溝の両側に相対向する電極支持部の切断面が露出しているものであっても良い。さらに、前記リードフレームには、前記電極支持部に連なる部分に凹部が形成され、前記溝には、該凹部に連続する凸部の切断面が露出しているものであっても良い。また、前記電極面は、前記電極支持部を介して前記リードフレームの外枠及び中枠に繋ぎ止められており、前記溝が、前記中枠及び前記外枠に対応する位置に複数形成され、前記中枠に対応する溝の両側には、前記電極支持部の切断面が露出しており、前記外枠は前記溝の下に埋設されているものであっても良い。
これらの溝は、複数の電極部を連結している電極支持部の一部を切断して、各電極部を電気的に独立させるために形成されたものである。各溝内に露出している電極支持部の切断面の周囲は封止用の樹脂で覆われており、しかも電極面からは窪んだ位置に露出しているので、電極面にはんだバンプを形成する際にも切断面にはんだが回り込むこともなく、ブリッジを形成することもない。したがってはんだの付着量も一定して生産管理も容易で、はんだの無駄が生じることもない。もちろんこの溝は電極支持部を切断除去した後、再び絶縁性、耐湿性の樹脂等で埋め戻しても良い。
【００１３】
次に、本発明の半導体装置の製造方法は、外枠をなすフレームと、該外枠の内側に形成された複数の電極部と、該フレームと該電極部とを連結する電極支持部とを有するリードフレームをプレス成形する工程と、前記電極支持部を前記外枠をなすフレームの一部及び前記電極部表面のレベルから引込ませる工程と、前記電極支持部に連結された電極部と前記半導体チップとを電気的に接続するフレーム組立工程と、前記フレーム組立物を、前記電極部の電極面が外部に露出した状態で樹脂により封止する封止工程と、前記露出した電極面に金属メッキするメッキ工程と、前記金属メッキされた電極面にはんだバンプを形成する工程と、前記はんだバンプを形成した後に、少なくとも前記電極支持部の一部を切除して前記複数の電極部を切り離す切除工程とを有し、前記プレス成形する工程において、前記外枠をなすフレームには前記電極面よりも窪んだ凹部と前記電極面と同じ面をなす凸部とからなる凹凸を形成する方法とした。
【００１４】
本発明の半導体装置の製造方法においては、前記プレス成形する工程において、前記外枠をなすフレームの中央部に中枠フレームを形成する手段を含むことが好ましい。
このような工程を採用すれば、リードフレームの骨格部分を簡単な方法で能率良く製造できるからである。
【００１５】
また、本発明の半導体装置の製造方法においては、前記引き込ませる工程として、エッチング、研削、もしくはプレス加工のうちから選ばれたいずれか一つの方法を採用することができる。
これらいずれの方法によっても比較的簡単に前記電極支持部を一段引き込ませることが可能であり、設備の余裕に合わせて任意の方法を選択すればよい。
【００１６】
さらに、本発明の半導体装置の製造方法においては、前記電極部を切り離す切除工程において、前記凸部の頂上を切除して切り離すのが好ましい。
このような方法を採れば、半導体装置を組み立てた後の安定した状態で、複数の電極部を一気に切り離すことにより、多数の外部接続電極を能率良く形成することが可能となる。
【００１７】
【発明の実施の形態】
次に本発明の実施の形態を具体例によって説明するが、これらの具体例は本発明を何ら制限するものではない。また添付の図面は本発明の思想を説明するためのものであって、本発明の説明に不要な要素は省略した。また、図示した各要素の形状・数・各部の縮尺等は実際のものと必ずしも一致していない。
【００１８】
図１は本発明の半導体装置の一実施形態を示す外観図であり、図２は前記半導体装置の、線Ａ−Ａ’に沿った断面構造を示す図である。図１，図２に示すように、本発明の半導体装置１は半導体チップ５のボンディングパッド７とリードフレームの電極部とがボンディングワイヤー８で接続されており、半導体チップ５を含むリードフレーム全体が封止用樹脂２でパッケージされ、リードフレームの電極２０のみが封止用樹脂２の一面に露出した構造となっている。図１に示すように本発明の半導体装置では、一つの表面に多数のはんだバンプ３が整然と配列されて形成されている。また、本発明の半導体装置では、多数の電極２０が露出した面には、通常格子状の溝４が設けられている。また、図２に示すように、封止用樹脂２の表面に露出した電極２０は、半導体チップ５のボンディングパッド７の内側（半導体チップの中心側）に配置されている。なお、電極２０の配置については後に詳述するが、このような配置をすることにより、半導体装置１の大きさは半導体チップ５の大きさよりも僅かに大きくなるだけで、従来に比較して格段に小型化されたものとなっている。
【００１９】
図２に示す断面構造で示すように、本発明の半導体装置では半導体チップ５の上に多数の電極支持部１７と電極２０とが並んで配列されており、これらは封止用の樹脂により互いに絶縁された状態で固定され、電極２０のみが封止用樹脂２の表面に露出している。そして電極２０の表面にははんだバンプ３が形成されている。
【００２０】
本発明の半導体装置の細部を説明するのに先立って、まず本発明の半導体装置の製造方法から説明する。
本実施形態の半導体装置は、下記の製造方法により製造することができる。
図３は本発明の半導体装置の製造方法の工程図である。すなわち本発明の製造方法は▲１▼フレーム成形工程、▲２▼フレーム組立工程、▲３▼封止工程、▲４▼メッキ工程、▲５▼はんだバンプ形成工程、および▲６▼切除工程を含んでいる。以下、工程順に詳しく説明する。
【００２１】
▲１▼フレーム成形工程
図４は、フレーム成形工程において成形されるリードフレームの１ユニットを実装面側から見た平面図である。実際のフレームはこのユニットと同形のユニットが平面的に多数連結されてなっているが、ここでは図示した１ユニットをリードフレーム１０として説明する。このリードフレーム１０は外形が方形の金属板からなり、四周に相対向する外枠１１，１３があり、図４の例では外枠１１を連結するように中央部に中枠１５が形成されている。そして外枠１３と中枠１５の間には、電極支持部１７に支えられた電極２０が多数形成されている。なお、本実施の形態においては、電気的に繋がっている外枠１１，１３、電極支持部１７及び電極２０を纏めて電極部と称することとする。
ここではリードフレームの１ユニットを説明したが、実際の加工にあたっては、このようなリードフレームユニットの四隅がフレーム連結部１８によって多数個連結されたものを加工することになる。
【００２２】
次に、前記のリードフレーム１０に引き込み加工を行う。この加工は、電極支持部１７の表面を、外枠１１，１３の表面及び電極２０の表面レベルよりも一段低く引き込むもので、フォトリソグラフィを用いたエッチングや研削あるいはプレス等の手段により行うことができる。図４において斜線で示した部分が引き込み加工を施した部分である。
さらに、外枠１１，１３の電極支持部１７に連なる部分に凹部を設け、外枠１１，１３の全域にわたって凹凸をつける。凹部の深さは前記引き込み加工よりも一段と低くするので、この工程はプレス加工によるのが望ましい。
【００２３】
図５は、図４の鎖線Ｂで囲った外枠１１，１３に設けた凹凸部近傍を示す斜視図である。図５に示すように外枠１１，１３はプレス加工されて凸部１４と凹部１６が連続して形成されたものとなる。この凸部１４は最後に切除して各電極部を電気的に独立させるためのものである。
凹部１６からは電極支持部１７が伸びており、電極支持部１７には電極２０が形成されている。そして電極支持部１７の表面は引き込み加工されて電極２０の表面よりも僅かに低くなっている。図４の平面図で示すように、本実施形態の場合は電極２０は２列に配置されており、電極２０の両端に伸びる電極支持部１７によって外枠１１，１３と中枠１５に繋止されている。
【００２４】
図６は、図４で中枠１５の両側にある電極２０とそれに続く電極支持部１７を通る線Ｃ−Ｃ’に沿って切断した断面を示す図である。中枠１５と電極２０の表面は同一であり、電極支持部１７の表面は中枠１５や電極２０の表面よりも一段低くなっている。低くなった部分の深さ（ｔ）は、リードフレームの当初の厚さ（Ｔ）の５０％程度とするのが適当である。
【００２５】
図７は、図４で外枠１１，１３と電極支持部１７とそれに続く電極２０とを通る線Ｄ−Ｄ’に沿って切断した断面を示す図である。外枠１１，１３の凸部１４の表面と電極２０の表面は同一であり、電極支持部１７の表面はそれよりも（ｔ）だけ低くなっている。電極支持部１７は外枠１１，１３の近傍で外枠１１，１３に設けられた凹部１６へと繋がっている。電極支持部１７は図７（ａ）のように傾斜をなしていても良く、また図７（ｂ）のようにクランク状になっていても良い。
図８は図７に示す部分を正面から見た図であり、外枠１１，１３に形成された凸部１４と凹部１６が連続して連なり、凹部１６からは電極支持部１７が立ち上がって電極２０に繋がっている。これら外枠１１，１３と電極支持部１７及び電極２０を纏めて電極部を呼ぶ。
【００２６】
▲２▼フレーム組立工程
次に、前記のように加工の終わったリードフレーム１０に半導体チップ５をフェースアップモードで接着する。図９はリードフレーム１０と半導体チップ５を重ね合わせた状態を示す平面図である。リードフレーム１０は半導体チップ５の外周部に設けられたボンディングパッド７の内側に納められている。このように配置することにより、最終目標とする半導体装置は半導体チップ５とほぼ同じ大きさにすることができる。半導体チップ５の各ボンディングパッド７は、リードフレーム１０の対応する電極部の凹部１６にボンディングワイヤー８で接続される。このようにしてフレーム組立物を形成する。
図１０は図９の鎖線Ｃで囲んだフレーム組立後の外枠１１，１３に設けた凹凸部近傍を示す斜視図である。
図１０に示すように凸部１４と凹部１６が連続して形成されており、凹部１６からは電極支持部１７が伸びており、電極支持部１７には電極２０が形成されている。そして各凹部１６と半導体チップ５の各ボンディングパッド７とはボンディングワイヤー８で接続されている。また、各凹部１６の下面は絶縁テープ１９を介して半導体チップ５上に載置されている。
【００２７】
▲３▼封止工程
前記のフレーム組立物（実際はユニットが多連装されている）を割り型に装着し、割り型のキャビティに樹脂を充填し硬化させる。これにより各ユニットに連通したパッケージが形成される。この封止工程において、樹脂は電極連結部の引込みにより形成された空隙にも充填され、電極連結部を取り巻くようにして硬化する。
硬化物を割り型から取り出すと半導体装置のユニット連続体が得られる。この連続体では、実装面に各ユニットの電極２０の表面が露出している。
【００２８】
▲４▼メッキ工程
次に実装面を金属メッキする。使用する金属としてはＳｎ−Ｐｂ系、Ｓｎ−Ｂｉ系、Ｓｎ−Ｃｕ系等の低融点合金が好んで用いられる。これによって電極２０の露出した各面にメッキ層が形成される。
【００２９】
▲５▼はんだバンプ形成工程
次に電極の露出した各面に形成されたメッキ層を加熱溶融することにより低融点合金が球状化してはんだバンプが形成される。あるいはまた、メッキ層表面に溶剤を塗布し、はんだボールを加熱圧接することによりはんだバンプを形成することもできる。
【００３０】
▲６▼切除工程
前記半導体装置の連続体を、図９に示す外枠１１，１３及び中枠１５に沿って切削し溝４を形成する。図１１は切除工程の一過程を示す外観斜視図である。図１１では外枠１１，１３に沿って切削する様子を示している。図に示すように平面Ｓで示すレベルまでハーフダイシングによって切削して、外枠１１，１３に設けられた凸部１４を切除する。
また、中枠１５の部分については図示は省略するが、ハーフダイシングによって中枠１５を切除して、各電極連結部を分離する。
これにより図１２に示すように各凹部１６が分離されて、独立した電極部となる。
【００３１】
図１３は中枠１５に形成した溝の側面に沿って眺めた図である。中枠１５に形成した溝の両側の側面には、電極支持部１７の切断面が連続して配置されて露出している。電極支持部１７の切断面は四周を封止用樹脂２で覆われており、電極支持部１７の上面は封止用樹脂２の表面から深さ（ｔ）だけ引っ込んでいる。このように電極支持部１７が封止用樹脂で囲まれて保持されているので、半導体装置を外部回路に接続した場合、半導体装置が外力により引っ張られても電極と封止用樹脂とが剥離することはない。
図１４は図６と同様に、中枠の両側にある電極２０とそれに続く電極支持部１７を通る線Ｆ−Ｆ’に沿って切断した断面を示す図である。中枠はハーフダイシングにより切除されて、溝４が形成されている。封止用樹脂２の表面に露出した電極２０の表面には、メッキ層２２を介してはんだバンプ３が形成されている。
【００３２】
図１５は外枠１１，１３に形成した溝４を上から眺めた平面図である。この溝４は先に説明したとおりハーフダイシングによって外枠１１，１３に形成した凸部１４のレベルまで切除して形成された溝である。したがって、溝に沿った側面には何も露出していない。この溝４の底面には、切除された凸部１４の切断面１４ａが露出しているのみである。電極支持部１７や凹部１６並びにボンディングワイヤー８は、封止用樹脂中に埋設されている。
この様子を示したのが図１６である。図１６は図１５の線Ｈ−Ｈ’に沿った断面図である。図１６に示すとおり溝４の深さは凸部１４の切断面１４ａまでであり、電極支持部１７や凹部１６並びにボンディングワイヤー８は、封止用樹脂中に埋設されている。そして電極２０のみが樹脂表面露出しており、電極２０にはメッキ層２２を介してはんだバンプ３が形成されている。
【００３３】
本発明の半導体装置においては、樹脂表面に露出しているのは電極面のみであり、樹脂に形成した溝に露出している電極連結部の切断面も樹脂により囲まれていて、電極面とは連続していないので、メッキ層形成に際して電極面と電極連結部の切断面の間ではんだがブリッジを形成することもなく、はんだ付着量も安定して工程管理が容易となる。
【００３４】
樹脂に形成した溝は解放のままでも良いが、溝を形成して電極連結部を分断した後再度絶縁性・防湿性を有する樹脂で埋め戻しても構わない。電極連結部の断面を樹脂封止することにより防塵、防湿が強化され、より安定した動作が保証されるようになる。
【００３５】
【発明の効果】
また、本発明の半導体装置は、外部回路と接続するための電極が、半導体チップのボンディングパッドの内側に配置されているので、全体の大きさが半導体チップとほぼ同じ大きさとなり、半導体装置の小型化が容易に達成できる。
また、封止用の樹脂表面露出した電極面と電極連結部の切断面とが連続していないので、はんだによるブリッジが形成されることもなく、はんだの消費量が一定するので生産管理上も有利になる。
さらに電極連結部が封止用の樹脂に埋設されているので、電極と樹脂パッケージとの結合強度が向上し、半導体装置が引張られることがあっても電極の剥離が防止できる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の一実施形態を示す外観図である。
【図２】 図１に示す半導体装置の線Ａ−Ａ’に沿った断面構造を示す図である。
【図３】 本発明の半導体装置の製造方法の工程図である。
【図４】 本発明で使用するリードフレームの平面図である。
【図５】 図４に示すリードフレームの鎖線Ｂで囲んだ部分の近傍を示す斜視図である。
【図６】 図４に示すリードフレームの線Ｃ−Ｃ’に沿って切断した断面を示す図である。
【図７】 図４に示すリードフレームの線Ｄ−Ｄ’に沿って切断した断面を示す図である。
【図８】 図７に示す部分を正面から見た図である。
【図９】 リードフレームと半導体チップを重ね合わせた状態を示す平面図である。
【図１０】 図９の鎖線Ｃで囲んだフレーム組立後の外枠に設けた凹凸部近傍を示す斜視図である。
【図１１】 切除工程の一過程を示す外観斜視図である。
【図１２】 切除後の状態を示す外観斜視図である。
【図１３】 図９の線Ｆ−Ｆ’に沿って切断した断面を示す図である。
【図１４】 図９の線Ｇ−Ｇ’に沿って切断した断面を示す図である。
【図１５】 外枠に形成した溝を上から眺めた平面図である。
【図１６】 図１５の線Ｈ−Ｈ’に沿って切断した断面を示す図である。
【図１７】 従来の半導体装置を製造する際に用いられるフレームの一例を示す平面図である。
【図１８】 前記従来のフレームを用いて製造された半導体装置の断面図である。
【図１９】 従来の半導体装置における端子の様相を示し、図１９（ａ）〜図１９（ｃ）ははんだ付けの際の様相を示す断面図、図１９（ｄ）は剥離を防止しようとして提案された端子の様相を示す断面図である。
【符号の説明】
１・・・・・・：半導体装置、２・・・・・・封止用樹脂、３・・・・・・はんだバンプ、４・・・・・・溝、５・・・・・・半導体チップ、７・・・・・・ボンディングパッド、８・・・・・・ボンディングワイヤー、１０・・・・・・リードフレーム、１１，１３・・・・・・外枠、１４・・・・・・凸部、１５・・・・・・中枠、１６・・・・・凹部、１７・・・・・・電極支持部、２０・・・・・・電極、１０１・・・・・・半導体チップ、１０２・・・・・・端子、１０５・・・・・・フレーム、１５１・・・・・・端子支持部、ＤＧ・・・・・・切削溝

Claims (9)

  1. 半導体チップが複数の電極部と電気的に接続され、前記半導体チップと前記電極部とが樹脂からなるパッケージにより封止されており、前記電極部に形成された電極面が前記樹脂からなるパッケージの表面に露出しており、かつ、前記電極面は半導体チップのボンディングパッドの内側に配置されており、さらに前記露出した電極面にはんだバンプを具備し、
    また前記電極部は、前記電極面に連なる電極支持部と、該電極支持部に連なるリードフレームとを具備し、
    これら電極支持部及びリードフレームが前記樹脂に埋設され、
    さらに前記樹脂からなるパッケージの電極面が露出している面にハーフカットダイシングによる溝を具備してなることを特徴とする半導体装置。
  2. 前記溝に前記電極支持部の切断面が露出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記溝が複数形成されており、そのうち少なくとも１本の溝には溝の両側に相対向する電極支持部の切断面が露出していることを特徴とする請求項１又は請求項２に記載の半導体装置。
  4. 前記リードフレームには、前記電極支持部に連なる部分に凹部が形成され、
    前記溝には、該凹部に連続する凸部の切断面が露出していることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記電極面は、前記電極支持部を介して前記リードフレームの外枠及び中枠に繋ぎ止められており、
    前記溝が、前記中枠及び前記外枠に対応する位置に複数形成され、
    前記中枠に対応する溝の両側には、前記電極支持部の切断面が露出しており、
    前記外枠は前記溝の下に埋設されていることを特徴とする請求項１に記載の半導体装置。
  6. 請求項１に記載の半導体装置を製造するに際して、外枠をなすフレームと、該外枠の内側に形成された複数の電極部と、該フレームと該電極部とを連結する電極支持部とを有するリードフレームをプレス成形する工程と、前記電極支持部を前記外枠をなすフレームの一部及び前記電極部表面のレベルから引込ませる工程と、前記電極支持部に連結された電極部と前記半導体チップとを電気的に接続するフレーム組立工程と、前記フレーム組立物を、前記電極部の電極面が外部に露出した状態で樹脂により封止する封止工程と、前記露出した電極面に金属メッキするメッキ工程と、前記金属メッキされた電極面にはんだバンプを形成する工程と、前記はんだバンプを形成した後に、少なくとも前記電極支持部の一部を切除して前記複数の電極部を切り離す切除工程とを有し、
    前記プレス成形する工程において、前記外枠をなすフレームには前記電極面よりも窪んだ凹部と前記電極面と同じ面をなす凸部とからなる凹凸を形成することを特徴とする半導体装置の製造方法。
  7. 前記プレス成形する工程において、前記外枠をなすフレームの中央部に中枠フレームを形成することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記引き込ませる工程が、エッチング、研削、もしくはプレス加工のうちから選ばれるいずれか一つの方法によることを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記電極部を切り離す切除工程において、前記凸部の頂上を切除することを特徴とする請求項６に記載の半導体装置の製造方法。
JP2003044495A 2003-02-21 2003-02-21 半導体装置及びその製造方法 Expired - Fee Related JP3952963B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003044495A JP3952963B2 (ja) 2003-02-21 2003-02-21 半導体装置及びその製造方法
KR1020040011115A KR100692325B1 (ko) 2003-02-21 2004-02-19 반도체 장치 및 그 제조 방법
US10/780,723 US7192808B2 (en) 2003-02-21 2004-02-19 Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor
TW093104093A TWI230452B (en) 2003-02-21 2004-02-19 Semiconductor device and manufacturing method therefor
CNU2004200038320U CN2692838Y (zh) 2003-02-21 2004-02-23 半导体器件
CNB2004100059478A CN100446233C (zh) 2003-02-21 2004-02-23 半导体器件及其制造方法
US11/229,575 US20060012025A1 (en) 2003-02-21 2005-09-20 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003044495A JP3952963B2 (ja) 2003-02-21 2003-02-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004253719A JP2004253719A (ja) 2004-09-09
JP3952963B2 true JP3952963B2 (ja) 2007-08-01

Family

ID=32866484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003044495A Expired - Fee Related JP3952963B2 (ja) 2003-02-21 2003-02-21 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US7192808B2 (ja)
JP (1) JP3952963B2 (ja)
KR (1) KR100692325B1 (ja)
CN (2) CN2692838Y (ja)
TW (1) TWI230452B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
DE112006003664B4 (de) 2006-02-01 2011-09-08 Infineon Technologies Ag Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US8420508B2 (en) * 2010-03-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with bump contact on package leads and method of manufacture thereof
US9929076B2 (en) * 2011-04-21 2018-03-27 Alpha And Omega Semiconductor Incorporated Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
JP2013232620A (ja) 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH09219463A (ja) 1996-02-08 1997-08-19 Shinko Electric Ind Co Ltd 半導体装置
JPH10144853A (ja) 1996-11-07 1998-05-29 Toshiba Corp 半導体装置
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
KR100246333B1 (ko) 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP3655069B2 (ja) * 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
JP3521758B2 (ja) 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP3830640B2 (ja) 1997-11-17 2006-10-04 松下電器産業株式会社 リードフレームとその製造方法およびそのリードフレームを使用した半導体装置
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
KR200328474Y1 (ko) * 1998-10-22 2003-11-28 주식회사 하이닉스반도체 볼그리드어레이패키지
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
JP2000232181A (ja) 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びｌｇａ構造の半導体装置並びにその製造方法
JP3976441B2 (ja) 1999-03-30 2007-09-19 三洋電機株式会社 半導体装置
JP2000315700A (ja) 1999-04-28 2000-11-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6528349B1 (en) * 1999-10-26 2003-03-04 Georgia Tech Research Corporation Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
JP3420153B2 (ja) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001217354A (ja) * 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
JP2002043338A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体デバイス及びその製造装置並びに製造方法
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6597065B1 (en) * 2000-11-03 2003-07-22 Texas Instruments Incorporated Thermally enhanced semiconductor chip having integrated bonds over active circuits
JP2002190552A (ja) 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1321455C (zh) * 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
JP4598316B2 (ja) 2001-07-06 2010-12-15 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
US6885086B1 (en) * 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
JP3866127B2 (ja) * 2002-03-20 2007-01-10 株式会社ルネサステクノロジ 半導体装置
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
US20050046022A1 (en) * 2003-08-26 2005-03-03 Micrel, Incorporated Semiconductor devices integrated with wafer-level packaging
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array

Also Published As

Publication number Publication date
TWI230452B (en) 2005-04-01
CN100446233C (zh) 2008-12-24
CN1523666A (zh) 2004-08-25
KR20040075761A (ko) 2004-08-30
CN2692838Y (zh) 2005-04-13
US20040164399A1 (en) 2004-08-26
TW200425452A (en) 2004-11-16
US20060012025A1 (en) 2006-01-19
US7192808B2 (en) 2007-03-20
KR100692325B1 (ko) 2007-03-09
JP2004253719A (ja) 2004-09-09

Similar Documents

Publication Publication Date Title
US6861734B2 (en) Resin-molded semiconductor device
JP3420153B2 (ja) 半導体装置及びその製造方法
KR101117848B1 (ko) 반도체 장치 및 그 제조 방법
US6803254B2 (en) Wire bonding method for a semiconductor package
US6703696B2 (en) Semiconductor package
US7462936B2 (en) Formation of circuitry with modification of feature height
JP3862410B2 (ja) 半導体装置の製造方法及びその構造
TWI556370B (zh) 半導體封裝及用於其之方法
JP2005191240A (ja) 半導体装置及びその製造方法
US20150332991A1 (en) Method of forming a thin substrate chip scale package device and structure
JP2002110718A (ja) 半導体装置の製造方法
JP3952963B2 (ja) 半導体装置及びその製造方法
US20200194390A1 (en) Package with dual layer routing including ground return path
JP3909575B2 (ja) 半導体素子及びその製造方法
JP2007059493A (ja) 半導体装置およびその製造方法
CN112117242A (zh) 芯片封装结构及其制造方法
US20040232566A1 (en) Semiconductor device and method of manufacturing the same
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP2004228117A (ja) 半導体装置および半導体パッケージ
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법
US6246109B1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees