JP2000315700A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000315700A
JP2000315700A JP11122076A JP12207699A JP2000315700A JP 2000315700 A JP2000315700 A JP 2000315700A JP 11122076 A JP11122076 A JP 11122076A JP 12207699 A JP12207699 A JP 12207699A JP 2000315700 A JP2000315700 A JP 2000315700A
Authority
JP
Japan
Prior art keywords
semiconductor
bonding pad
frame
wafer
connection piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11122076A
Other languages
English (en)
Inventor
Makoto Tsubonoya
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11122076A priority Critical patent/JP2000315700A/ja
Publication of JP2000315700A publication Critical patent/JP2000315700A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 金属細線を採用するＣＳＰの場合、セラミッ
ク基板等の絶縁基板を採用しなければならず、サイズが
大きく、コスト高となっている。 【解決手段】 半導体チップ２上にフレーム１を載せ、
金属細線をボンディングで接続し、その後樹脂封止体を
形成する。その後、連結体５をダイシング等で取り除き
接続片４を個々に分離し、その後、半導体チップを個々
に分離する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、リードフレームの如き、Ｃｕフレームを用いたＣＳ
Ｐ型の半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置は、周知事項ではあるが、ウ
ェハの状態でマトリックス状にＩＣが作り込まれ、この
ＩＣを囲み格子状にダイシングライン部が設けられ、こ
のダイシングライン部に沿って個々にダイシングされ、
個々の半導体装置（半導体チップ）に分離形成される。
そしてリードフレームに実装し、ＩＣとリードとをワイ
ヤボンディングしパッケージされる。
【０００３】しかし携帯電話やディジタルカメラ等の軽
薄短小化を受けて、半導体装置も益々小型化が要求さ
れ、最近は限りなくチップサイズに近づく技術としてＣ
ＳＰ、ウェハスケール（レベル）ＣＳＰが開発されてい
る。
【０００４】半導体チップを基板に実装し、ワイヤボン
ディングを採用してチップサイズを小さくするＣＳＰと
しては、例えば、特開平１０―９２９７９号公報や特開
昭５８−２０１３４７号公報がある。
【０００５】これらの技術は、接続として信頼性の高い
金属細線接続を採用しつつ、金属細線から先のリードフ
レームの延在長を限りなく少なくするため、セラミック
基板を採用し、チップサイズを小さくしたものである。
【０００６】図３と図４は、その概要を説明したもので
ある。図３に於いて、セラミック基板１には、半導体チ
ップ２が固着され、半導体チップ２のボンディングパッ
ドとセラミック基板１上のパッド電極３は、金属細線を
介して接続される。そしてセラミック基板１は、必要に
よりスルーホールや多層配線が施され、ロウ材を介して
実装基板と半田付けされるパッド４がセラミック基板１
裏面に設けられている。半導体チップ２のボンディング
パッドは、金属細線、パッド電極３、スルーホールまた
は多層配線を介して裏面のパッド４と電気的に接続され
る。
【０００７】そして図４の如く、樹脂封止体５が形成さ
れ、矢印で示した部分でダイシングされる。このダイシ
ングは、セラミック基板の裏面側または表側どちらでも
良い。またセラミック基板には割り溝が設けられ、セラ
ミック基板の手前までダイシングし、セラミック基板は
割り溝を介してブレークされても良い。
【０００８】
【発明が解決しようとする課題】前述した構造は、リー
ドフレームを採用したパッケージと異なり、リードがパ
ッケージ内に取り込まれず、パッド電極が極めて小さい
ため、その分小さくすることができる。
【０００９】しかしながらセラミック基板１は、スルー
ホールや多層配線を施したり、パッド電極３、パッド４
にＡｕメッキを必要とするため、コストが上昇する問題
があった。
【００１０】またセラミック基板１の電極は、一般には
印刷であり、実装基板との接続は、印刷電極の厚みが要
因で、接続強度がそれほど高くできない問題もあった。
【００１１】本発明は、前記問題点を解決するものであ
る。
【００１２】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、第１に、ウェハを用意し、前記半導体ＩＣ
のボンディングパッドと一致し、前記ボンディングパッ
ドの内側に設けられる接続片と、前記接続片を固定する
連結体とを単位としマトリックス状に配置されたフレー
ムを用意し、前記ウェハの前記ボンディングパッドと前
記接続片が一致するように、前記フレームを前記ウェハ
に載置し、前記半導体ＩＣのボンディングパッドと前記
接続片を金属細線を介して接続し、前記フレームも含め
前記ウェハ表面に絶縁樹脂層を被覆し、前記絶縁樹脂層
表面から前記連結体を取り除き、前記接続片を個々に分
離すると共に、前記単位ごとに前記半導体ＩＣを分離す
る事で解決するものである。
【００１３】本構造では、信頼性の高い金属細線接続が
可能で、且つウェハＣＳＰの如くチップサイズが実現で
きる。またフレームは、リードフレームの如き材料で構
成されるため、コストも大幅に下げることができる。
【００１４】第２に、連結体を、ダイシングにより取り
除く事で解決するものである。
【００１５】ダイシングでの分離により、製造工程を簡
略化できる。
【００１６】第３に、連結体の上面よりも前記接続片の
上面が下端に位置する前記フレームを前記ウェハに載置
し、前記金属細線の最高部は前記連結体の上面よりも下
端に位置するように接続する事で解決するものである。
【００１７】この構造にすることで金属細線を樹脂封止
体に完全に埋め込むことができる。
【００１８】第４に、半導体チップをマトリックス状に
配置し、前記半導体チップのボンディングパッドと一致
し、前記ボンディングパッドの内側に設けられる接続片
と、前記接続片を固定する連結体とを単位としマトリッ
クス状に配置されたフレームを用意し、前記半導体チッ
プの前記ボンディングパッドと前記接続片が一致するよ
うに、前記フレームを前記半導体チップ上に載置し、前
記半導体チップのボンディングパッドと前記接続片を金
属細線を介して接続し、前記フレームも含め前記半導体
チップ表面に絶縁樹脂層を被覆し、前記絶縁樹脂層表面
から前記連結体を取り除き、前記接続片を個々に分離す
ると共に、前記単位ごとに前記半導体ＩＣを分離する事
で解決するものである。
【００１９】以上の方法によれば、個別の半導体チップ
でもチップサイズにすることができる。
【００２０】またウェハにフレームを載置するもので
は、連結体を、ハーフカットのダイシングで分離し、単
位フレーム間の分離はフルカットのダイシングにより実
現できる。
【００２１】
【発明の実施の形態】次に、本発明の実施形態について
図１、図２を参照して説明する。図１の構成部品１は、
あたかも一般的なリードフレームであり、リードフレー
ムの厚みを有した金属材料（例えばＣｕを主材料とす
る）から成るフレームである。これは、Ｃｕを主材料と
した箔でも良い。
【００２２】また図示した半導体チップ２は、通常の半
導体プロセスで形成され、パッシベーション膜からボン
ディングパッド３が露出しているものである。図では、
その半導体チップ１が２行２列で形成されているが、ウ
ェハにマトリックス状に形成されている状態を示す。そ
して図は半導体チップ２の上に、フレーム１が載置され
ている。
【００２３】まずフレーム１は、接続片４を有し、この
接続片は、半導体チップ２のボンディングパッド３の内
側に配置される。また連結体５も有し、接続片４と一体
で形成されている。この接続片４は実質的に等間隔で設
けられるか、または半導体チップ２上のボンディングパ
ッド３の位置に対応して設けられている。
【００２４】この接続片４…は、通常のリードフレーム
のリードに対応し、従来のリードフレームでは、リード
が樹脂封止体から露出するものである。しかしこの接続
片４…は、図２の様に、半導体チップ２上に載置される
ものであり、チップサイズの拡大とは成らないものであ
る。
【００２５】またこのフレーム１は、半導体チップ２の
対向する２側辺にボンディングパッドが設けられている
場合の例である。またこの２側辺のボンディングパッド
の数が多い場合は、接続片４と接続片４の間に、逆方向
に突出する接続片を設けても良い。つまり図３の左右の
連結体５に形成された第１の接続片１３と第２の接続片
１４に対応する。
【００２６】このフレーム１は、パッシベーション膜の
上に直接載置されても良いし、またはパッシベーション
膜の上に更に接着性の絶縁樹脂を介して固定されても良
い。しかし前記絶縁樹脂を使用する場合、金属細線を接
続する都合上、ボンディングパッドの所が開口されなけ
ればならない。
【００２７】そして図２の様に樹脂封止体６が設けられ
る。この樹脂封止体６は、一例としてトランスファーモ
ールド、インジェクションモールド等で実現できる。但
し、接続片４…の裏面は、樹脂封止体６と同一面を成す
か、あるいは樹脂封止体６よりも若干突出して設けられ
る。
【００２８】ここで接続片４は、樹脂封止体６から露出
され、且つ金属細線７が樹脂封止体６に完全に埋め込ま
れなければならないため、２つの厚みを持つ。接続片７
のボンディングパッドエリア８表面から露出片９表面ま
での長さは、前記ボンディングパッドエリア８表面から
金属細線７の頂部までの高さよりも大きく設定されてい
る。そうすることで金属細線７は、樹脂封止体６に完全
に埋め込まれる。また連結体５は、後述するハーフ・ダ
イシングにより取り除くため、できる限り薄い方がよ
い。
【００２９】図２の斜線部分は、接続片４…を個々に分
離するための除去領域である。分離の簡単な方法とし
て、ここではハッチングで示す方向に、ハッチングで示
すブレード幅のダイシングを施している。
【００３０】このダイシングでは、連結体５の厚みより
若干深い溝を形成すれば簡単に分離でき、また少しでも
連結体５が残るとショートの原因となるため、連結体５
の幅よりも広い幅で除かれている。つまり露出片９側も
少し削っている。
【００３１】また他の除去方法として、エッチングが考
えられる。
【００３２】図２は、ウェハ上に載置されているので、
前記ハーフ・ダイシングの後で本来の半導体チップ周囲
をダイシングでフルカットする。
【００３３】ここで露出片９は、樹脂封止体６表面と面
一か若干突出しても良い。この突出した側面にも、後の
実装で半田が濡れ、接続強度が増すためである。また斜
線で示す除去領域は、露出片の側面が露出される部分で
あり、ここにも半田フィレットが形成され固着強度が増
強するものである。しかし耐湿性等の考慮が必要なら、
この除去領域には、別途絶縁樹脂が塗布されても良い。
【００３４】以上、チップサイズのＣＳＰが実現でき
る。従来のウェハスケールＣＳＰでは、ボンディングパ
ッドと一端が接続されるＣｕの再配線層、この再配線層
の他端に形成されるメタルポストが電界メッキで形成さ
れる。このメッキは、メタルポストの高さにもよるが、
１００μｍと厚く形成する場合、数時間を必要とする。
またメタルポストと再配線層とは、別工程で形成され、
その界面は非常に弱いものである。特に樹脂封止体の収
縮やメタルポスト上の半田ボール付けにより離間する場
合もある。
【００３５】一方、接続片４は、一体ものであり分離の
心配もなく、更にはリードフレームと同様に、リードフ
レームメーカーからの供給が可能であるため、半導体チ
ップ２のパッシベーション膜形成後からフルカットまで
の時間は、メッキを要しないため短時間で実現できる。
またコストも大幅に低減できる。
【００３６】更には、接続片４とボンディングパッド３
との接続も、従来から使用されている金属細線７を用
い、ボンデインクで実現できるため、その信頼性も確保
できる。
【００３７】以上、ウェハ上にフレームを載置した場合
の製造方法を説明した。
【００３８】このウェハスケール型のＣＳＰは、ウェハ
の半導体チップが殆ど良品である場合、ＣＳＰとしての
歩留まりが向上し、コストも安く成る。しかし半導体チ
ップの良品が少なくなってくると、歩留まりも低下し、
結局コストの上昇を来す。
【００３９】従って、ボンディングパッドを露出させた
状態のウェハを、プローバーでチェックし、良品・不良
品を確認し、ダイシングした後の良品をピックアップ
し、前実施の形態を応用したものが、次実施の形態の説
明となる。
【００４０】これも図１、図２を活用して説明する。
【００４１】前述したように半導体チップ２は、良品と
してピックアップされたもので、これをマトリックス状
に並べ、フレーム１を載置し、金属細線７をワイヤーボ
ンディングで実現する。
【００４２】この状態で、フレーム１に半導体チップ２
が取り付けられた状態となる。
【００４３】続いて、これを金型に実装する。半導体チ
ップ２の位置固定の為には、若干の溝が形成される方が
よい。またピンで半導体チップを押さえても良い。
【００４４】そして金型内に樹脂を注入すれば、図２の
ように半導体チップ表面に樹脂封止体６が形成されるこ
とになる。この封止をした後、連結体５に対応する部分
をダイシングで除去し、その後、半導体チップ２間の樹
脂封止体６をダイシング等で除けば、個々にＣＳＰとし
て分離できる。
【００４５】ここで全ての半導体チップ２が１つのキャ
ビティに実装される場合は、図２下図のように、半導体
チップ２、２間に樹脂封止体６が形成されるため、前述
したようにダイシングで分離する必要があるが、それぞ
れの半導体チップ２が個々のキャビティ内に実装され、
モールドされる場合は、半導体チップ２と半導体チップ
２の間には、連結体５が露出することになる。
【００４６】この場合は、モールドした後、前記連結体
５をダイシング等で除去すれば、半導体チップが個々に
分離される。
【００４７】
【発明の効果】本発明によれば、金属から成るフレーム
を採用し、封止された後でフレームの一構成要素である
連結体を取り除くことで、接続片を個々に分離できる。
またフレームを樹脂に埋め込み、封止体の表面に接続片
を露出させるので、従来のように金属細線を採用するＣ
ＳＰの場合、セラミック基板を採用しなければならない
が、本発明では、このセラミック基板を省略することが
できる。しかもチップサイズを実現できる。従ってセラ
ミック基板を採用した従来の半導体装置に比べ工程が簡
略できると共に大幅にコストを下げられる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
【図２】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
【図３】 従来の半導体装置の製造方法を説明する図で
ある。
【図４】 従来の半導体装置の製造方法を説明する図で
ある。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体ＩＣがマトリックス状に形成され
    たウェハを用意し、 前記半導体ＩＣのボンディングパッドと一致し、前記ボ
    ンディングパッドの内側に設けられる接続片と、前記接
    続片を固定する連結体とを単位としマトリックス状に配
    置されたフレームを用意し、 前記ウェハの前記ボンディングパッドと前記接続片が一
    致するように、前記フレームを前記ウェハに載置し、 前記半導体ＩＣのボンディングパッドと前記接続片を金
    属細線を介して接続し、 前記フレームも含め前記ウェハ表面に絶縁樹脂層を被覆
    し、 前記絶縁樹脂層表面から前記連結体を取り除き、前記接
    続片を個々に分離すると共に、前記単位ごとに前記半導
    体ＩＣを分離する事を特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 前記連結体は、ダイシングにより取り除
    かれる請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記連結体の上面よりも前記接続片の上
    面が下端に位置する前記フレームを前記ウェハに載置
    し、 前記金属細線の最高部は前記連結体の上面よりも下端に
    位置するように接続する請求項１または請求項２に記載
    の半導体装置の製造方法。
  4. 【請求項４】 半導体チップをマトリックス状に配置
    し、 前記半導体チップのボンディングパッドと一致し、前記
    ボンディングパッドの内側に設けられる接続片と、前記
    接続片を固定する連結体とを単位としマトリックス状に
    配置されたフレームを用意し、 前記半導体チップの前記ボンディングパッドと前記接続
    片が一致するように、前記フレームを前記半導体チップ
    上に載置し、 前記半導体チップのボンディングパッドと前記接続片を
    金属細線を介して接続し、 前記フレームも含め前記半導体チップ表面に絶縁樹脂層
    を被覆し、 前記絶縁樹脂層表面から前記連結体を取り除き、前記接
    続片を個々に分離すると共に、前記単位ごとに前記半導
    体ＩＣを分離する事を特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 前記連結体は、ダイシングにより取り除
    かれる請求項４に記載の半導体装置の製造方法。
  6. 【請求項６】 前記連結体の上面よりも前記接続片の上
    面が下端に位置する前記フレームを前記ウェハに載置
    し、 前記金属細線の最高部は前記連結体の上面よりも下端に
    位置するように接続する請求項４または請求項５に記載
    の半導体装置の製造方法。
  7. 【請求項７】 前記連結体は、ハーフカットのダイシン
    グで分離され、単位フレーム間の分離はフルカットのダ
    イシングにより実現される請求項１、請求項２または請
    求項３に記載の半導体装置の製造方法。
JP11122076A 1999-04-28 1999-04-28 半導体装置の製造方法 Pending JP2000315700A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11122076A JP2000315700A (ja) 1999-04-28 1999-04-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11122076A JP2000315700A (ja) 1999-04-28 1999-04-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000315700A true JP2000315700A (ja) 2000-11-14

Family

ID=14827068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11122076A Pending JP2000315700A (ja) 1999-04-28 1999-04-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000315700A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323528A (ja) * 1999-05-14 2000-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
US7192808B2 (en) 2003-02-21 2007-03-20 Yamaha Corporation Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323528A (ja) * 1999-05-14 2000-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
US7192808B2 (en) 2003-02-21 2007-03-20 Yamaha Corporation Semiconductor device having a lead frame smaller than a semiconductor chip and manufacturing method therefor
CN100446233C (zh) * 2003-02-21 2008-12-24 雅马哈株式会社 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US7312521B2 (en) Semiconductor device with holding member
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US20200365494A1 (en) Leadless semiconductor packages, leadframes therefor, and methods of making
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
US9385008B2 (en) Semiconductor component of semiconductor chip size with flip-chip-like external contacts
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US10930581B2 (en) Semiconductor package with wettable flank
US20010000631A1 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US7342318B2 (en) Semiconductor package free of substrate and fabrication method thereof
JPH09121002A (ja) 半導体装置及びその製造方法
US8076181B1 (en) Lead plating technique for singulated IC packages
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
JP2001015679A (ja) 半導体装置及びその製造方法
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US6407333B1 (en) Wafer level packaging
US20190088578A1 (en) Substrate for semiconductor elements and semiconductor device
JP2005294443A (ja) 半導体装置及びその製造方法
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
US7443043B2 (en) Circuit device and method of manufacture thereof
US20050194665A1 (en) Semiconductor package free of substrate and fabrication method thereof
US6627986B2 (en) Substrate for semiconductor device and semiconductor device fabrication using the same
JP2000286377A (ja) 半導体装置
JP3976441B2 (ja) 半導体装置
JP2000315700A (ja) 半導体装置の製造方法
JP2000286376A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080408