JP2000286377A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000286377A
JP2000286377A JP11089254A JP8925499A JP2000286377A JP 2000286377 A JP2000286377 A JP 2000286377A JP 11089254 A JP11089254 A JP 11089254A JP 8925499 A JP8925499 A JP 8925499A JP 2000286377 A JP2000286377 A JP 2000286377A
Authority
JP
Japan
Prior art keywords
semiconductor device
connection
semiconductor chip
frame
pieces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11089254A
Other languages
English (en)
Inventor
Makoto Tsubonoya
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP11089254A priority Critical patent/JP2000286377A/ja
Publication of JP2000286377A publication Critical patent/JP2000286377A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

(57)【要約】 【課題】 セラミック基板を採用したチップサイズパッ
ケージに於いて、高価なセラミック基板を省略する。 【解決手段】 フレーム１０のアイランド１１に半導体
チップを実装する。封止の際は、接続片１３、１４の裏
面が樹脂封止体の裏面に露出するように構成し、最終的
には連結体をダイシングして取り除く。接続片１３、１
４は、樹脂封止体の表面に付いているため、ダイシング
等の衝撃で剥離の可能性があるが、接続片の側面に凹凸
Ｔが設けられることで、この剥離も防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、リードフレームの如き、Ｃｕフレームを用いたＣＳ
Ｐ型の半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置は、周知事項ではあるが、ウ
ェハの状態でマトリックス状にＩＣが作り込まれ、この
ＩＣを囲み格子状にダイシングライン部が設けられ、こ
のダイシングライン部に沿って個々にダイシングされ、
個々の半導体装置（半導体チップ）に分離形成される。
そしてリードフレームに実装し、ＩＣとリードとをワイ
ヤボンディングしパッケージされる。
【０００３】しかし携帯電話やディジタルカメラ等の軽
薄短小化を受けて、半導体装置も益々小型化が要求さ
れ、最近は限りなくチップサイズに近づく技術としてＣ
ＳＰ、ウェハスケールＣＳＰが開発されている。
【０００４】半導体チップを基板に実装し、ワイヤボン
ディングを採用してチップサイズを小さくするＣＳＰと
しては、例えば、特開平１０―９２９７９号公報や特開
昭５８−２０１３４７号公報がある。
【０００５】これらの技術は、接続として信頼性の高い
金属細線接続を採用しつつ、金属細線から先のリードフ
レームの延在長を限りなく少なくするため、セラミック
基板を採用し、チップサイズを小さくしたものである。
【０００６】図７と図８は、その概要を説明したもので
ある。図７に於いて、セラミック基板１には、半導体チ
ップ２が固着され、半導体チップ２のボンディングパッ
ドとセラミック基板１上のパッド電極３は、金属細線を
介して接続される。そしてセラミック基板１は、必要に
よりスルーホールや多層配線が施され、ロウ材を介して
実装基板と半田付けされるパッド４がセラミック基板１
裏面に設けられている。半導体チップ２のボンディング
パッドは、金属細線、パッド電極３、スルーホールまた
は多層配線を介して裏面のパッド４と電気的に接続され
る。
【０００７】そして図８の如く、樹脂封止体５が形成さ
れ、矢印で示した部分でダイシングされる。このダイシ
ングは、セラミック基板の裏面側または表側どちらでも
良い。またセラミック基板には割り溝が設けられ、セラ
ミック基板の手前までダイシングし、セラミック基板は
割り溝を介してブレークされても良い。
【０００８】
【発明が解決しようとする課題】前述した構造は、リー
ドフレームを採用したパッケージと異なり、リードがパ
ッケージ内に取り込まれず、パッド電極が極めて小さい
ため、その分小さくすることができる。
【０００９】しかしながらセラミック基板１は、スルー
ホールや多層配線を施したり、パッド電極３、パッド４
にＡｕメッキを必要とするため、コストが上昇する問題
があった。
【００１０】またセラミック基板１の電極は、一般には
印刷であり、実装基板との接続は、印刷電極の厚みが要
因で、接続強度がそれほど高くできない問題もあった。
【００１１】本発明は、前記問題点を解決するものであ
る。
【００１２】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、半導体装置裏面から連結体を取り除くこと
で前記接続片を個々に分離し、前記分離した領域以外の
連結体の側面に前記樹脂封止体との密着性を向上する食
い付きを部を設ける事で解決するものである。
【００１３】また接続片の端部は、半導体チップ周辺の
下端で重畳させる事で解決するものである。
【００１４】また食い付き部は、前記分離した領域以外
の前記連結体の側面に突出部または凹み部を設ける事で
解決するものである。
【００１５】例えば、Ｃｕより成るフレームは、従来か
らリードフレーム技術として確立されており、また封止
も従来のトランスファーモールド技術で実現できる。従
って封止した後、たんに連結体をダイシングやエッチン
グ等で取り除けば実現でき、より安価で、チップサイズ
に近づいた半導体装置を実現できる。
【００１６】また連結体を取り除くことで、この取り除
いた領域の接続片は、厚み方向に側壁が露出され、この
露出した側壁がロウ材に濡れることで接着強度を向上さ
せることができる。
【００１７】また、リードフレームのリードを接続片に
変えることで実現で、且つ金属細線も従来のワイヤーボ
ンディングで実現できるため、信頼性も高く、製造も容
易である。
【００１８】またリードフレームを採用して、チップサ
イズの半導体装置が実現できる。
【００１９】更には、連結体をダイシングにより取り除
くことで、接続片の側辺には、凹凸ができ、ロウ材との
接着性が向上する。
【００２０】また連結体をダイシングして接続片を分離
する際、接続片が樹脂封止体から剥離する恐れがある
が、前記食い付き部を設けることで防止できる。
【００２１】
【発明の実施の形態】次に、本発明の第１の実施形態に
ついて図１〜図４を参照して説明する。図１の構成部品
は、あたかも一般的なリードフレームであり、リードフ
レームの厚みを有した金属材料（例えばＣｕを主材料と
する）から成るフレームである。これは、箔でも良い。
この場合、取り扱いの面を考慮して、フレキシブルシー
トにサンドウィッチしても良い。これについては後述す
る。
【００２２】まずフレーム１０は、半導体チップが固着
されるアイランド１１がその中央に設けられ、各コーナ
ーからは、吊りリード１２を介して連結体Ｒがアイラン
ド１１を囲むように形成されている。この連結体Ｒに
は、アイランド１１に向かう第１の接続片１３が実質的
に等間隔で一体配置されている。また連結体Ｒから外に
向かい第２の接続片１４が設けられている。
【００２３】この接続片は、通常のリードフレームのリ
ードに対応し、従来のリードフレームでは、リードが樹
脂封止体から露出するものである。しかしこの接続片１
３、１４は、図３の如く、樹脂封止体１７と面いちで切
断されるか、または０．１〜０．２ｍｍ程度突出され
る。この突出により、実装時、接続片１３、１４の側面
に半田フィレットを作るためである。切断の方法は、ダ
イシング、またはＴ／Ｆ（トリム・アンド・フォーミン
グ）等が考えられる。
【００２４】またこの接続片の数は、ＩＣのボンディン
グパッドパッド数により決まる。つまりパッド数が少な
ければ、第１の接続片１３…を採用すれば良く、更に
は、この接続片は、連結体の１側辺〜４側辺を任意に選
択して、この連結体Ｒと一体で設ければよい。また数が
多い場合は、更に第２の接続片１４…を採用すればよ
い。更にパッド数が多ければ、図１３のように外側にリ
ング状に第３の接続片２２を設ければ良い。接続片のサ
イズにもよるが、連結体Ｒの外側に更に吊りリード１２
を介して別の連結体を形成し、アイランドに向いた接続
片、外側に向いた接続片を設ければ、接続片の数を増加
できる。
【００２５】つまり接続片は、アイランド１１を囲むよ
うに第１の接続片郡１３…、第２の接続片郡１４…、…
が形成された形となる。
【００２６】続いて、図２に示すように、アイランド１
１には固着材を介して半導体チップ１５が固着される。
フレーム１０は、例えばＣｕを主材料とする金属でなる
ため、固着材としては半田等のロウ材で成るが、銀ペー
スト等のペースト材、接着剤でも良い。そして半導体チ
ップ１５の表面に露出されたボンディングパッドから接
続片１３、１４まで金属細線１６を介して接続される。
この金属細線１６は、Ａｕ、ＣｕまたはＡｌ等からな
り、通常はワイヤーボンディングで実現される。図２で
示したように、ＩＣのボンディングパッド数が多いた
め、第１の接続片１３…と第２の接続片１４…は、連結
体Ｒの側辺を中心に交互に突出して形成されている。別
の表現をすれば、隣り合う２つの第１の接続片１３、１
３の間に第２の接続片１４が入り、連結体Ｒを中心に所
定ピッチで左右に交互に飛び出している。この構造を採
用することにより金属細線のショート防止を実現してい
る。
【００２７】続いて、図３の如く、樹脂封止体１７が設
けられる。この樹脂封止体１７は、一例としてトランス
ファーモールド、インジェクションモールド等で実現で
きる。但し、接続片１３、１４の裏面は、樹脂封止体１
７と同一面を成すか、あるいは樹脂封止体１７よりも若
干突出して設けられる。またこの際、アイランドの絶縁
を考慮する場合は、図３右図で見れば、アイランド１１
が接続片に対して若干上に押し上げられ、完全に埋め込
まれていても良い。
【００２８】更に、図４で第１の接続片１３…、第２の
接続片１４…を個々に分離する。図４では、半導体装置
１８の裏面を示したものであり、ここでは第１の接続片
１３…、第２の接続片１４…、吊りリード１２およびア
イランド１１の裏面が露出している状態を示し、ハッチ
ングで示す所が除去領域と成っている。
【００２９】ここでは連結体Ｒを取り除くことで接続片
１３…、１４…を個々に分離している。しかし本フレー
ムは、フレーム単位をマトリックス状に形成しているの
で、予定のチップパッケージ側辺で接続片が切断され
る。
【００３０】分離の簡単な方法として、ここではハッチ
ングで示す方向に、ハッチングで示すブレード幅のダイ
シングを施している。
【００３１】このダイシングでは、フレーム１０の厚み
より若干深い溝を形成すれば簡単に分離でき、また少し
でも連結体Ｒが残るとショートの原因となるため、連結
体Ｒの幅よりも広い幅で除かれている。また他の除去方
法として、エッチングが考えられる。第２の接続片１４
は、樹脂封止体端まで、もしくは０．１〜０．２ｍｍ出
した位置で切断する。切断方法は、従来のＴ／Ｆまたは
連結体Ｒを切断するのと同じダイシングで行う。
【００３２】生産性を考慮するなら、図１１、図１４お
よび図１５のように、マトリックス状に半導体チップ１
５が実装できるフレーム１０を用意し、まとめてダイシ
ングすればよい。この方法は、後述する。
【００３３】以上、本発明は、安価なフレーム１０を採
用し、最後にダイシング等で連結体Ｒを取り除けば、樹
脂封止体１７の裏面には、チップの側辺に接続片から成
る電極が形成されることになる。この接続片は、従来の
リードフレームを採用したパッケージと比較して、リー
ドに相当する接続片が短く、また外部に露出しない分全
体のサイズを小さくすることができる。
【００３４】また接続片のサイズは、金属細線がボンデ
イングできるさいずであれば良いので、そのサイズも小
さくできる。また連結体Ｒの幅は、ダイシングブレード
のサイズおよび精度で決まるが、最近のダイシング装置
はブレードも薄く、非常に高精度であるため、前記幅も
狭くできる。従って半導体装置としてサイズの小さいも
のが簡単に実現できる。
【００３５】またハッチングで示した溝には、接続片１
３、１４の切断面が露出される。このまま実装基板に半
田等のロウ材で固着した場合、この切断面がロウ材が濡
れてフィレットが形成されるため、接着強度も増強す
る。またダイシングでは、その切断面に細かい筋が形成
されるためロウ材との食いつきも向上する。
【００３６】一方、ダイシングにより形成される溝は、
別途樹脂で埋めても良い。特にダイシングにより形成さ
れた溝に於いて、半導体チップと連続している界面は、
吊りリードである。そのため、耐湿性が考慮されて、ダ
イシング溝のコーナー部分に樹脂が塗布されても良い。
また全ての溝を埋めても良い。この時もダイシングによ
る筋が切断面に細かく形成されるの樹脂の喰い付きが良
い。
【００３７】溝を絶縁樹脂で埋める場合には、接続片の
裏面を樹脂封止体１７よりも突出させることで、接続片
１３、１４と実装基板とのロウ付け強度が増強する。突
出させることで露出した側面にはフィレットが形成さ
れ、ロウ材の固着性強度が増す。
【００３８】図５、図６は、図１のフレーム１０を単位
とし、この単位がマトリックス状に形成されたものを示
している。
【００３９】図５は、図３のパッケージ後を示し、マト
リックス状に形成されたフレームの各アイランドには半
導体チップが固着され、金属細線が接続されている。そ
して樹脂封止体は、マトリックス状のフレーム全域に設
けられている。ここでアイランドは、チップよりも大き
く形成されているが、小さくても良い。
【００４０】そして図６の２種類の矢印で示した所で、
ダイシングが施され、接続片の分離および半導体装置と
してフレームからの分離が実現される。
【００４１】図４で説明したように、フレーム全域にあ
る連結体の部分がダイシングにより削り取られる。この
場所を図６では４本の小さい矢印で示した。そしてフレ
ームから半導体装置を分離するために、フルカットを行
う。この場所は、３本の大きい矢印で示した。
【００４２】本方法は、通常のトランスファーモールド
の如く、マトリックス状にキャビティーが構成されるよ
うに金型を作っても良い。しかし本発明は、図５のよう
に、金型は１つのキャビティーにし、端から端までのフ
レーム単位が全て一体で連続してモールド形成され、後
にダイシングして個々に分離されている。ダイシング
は、ハーフカットとフルカットの２タイプを採用し、接
続片の分離と半導体装置の分離をしている。金型にマト
リックス状にキャビティを形成するとなると、金型側に
はキャビティとキャビティとの間にスペースが必要とな
る。しかしダイシングでフルカットをするならば、図６
で示したフルカット領域（大きい矢印）の領域は、ブレ
ードの間隔ですむため、その分単位フレームの実装密度
を増やすことができる。
【００４３】ここでアイランドは省略し、Ｘリードでも
良い。
【００４４】また図４の符号Ｆは、樹脂封止体の角部ま
たはその近傍に位置し、吊りリード１２の幅よりも広く
形成した固定手段である。この部分は、ダイシングによ
り完全に分離されるので、ここでは歪み吸収手段として
活用している。
【００４５】つまり樹脂封止体の歪みの加わる部分は、
図４の４コーナーである。そのためこのＦの部分に対応
する第２の固定手段を実装基板に設け、この固定手段Ｆ
と実装基板の第２の固定手段を、ロウ材、銀ペースト、
接着剤等で固定する。その結果、半田ボールや半田バン
プにクラックが発生するような大きな歪みが加わって
も、まず固定手段にその応力が加わり、これ以外の接続
部分に応力が加わらない構造となっている。具体的に
は、Ｆは、リードであり、実装基板の第２の固定手段も
Ｃｕを主材料とするパターンが形成され、その間を半田
付けされている。
【００４６】続いて、第２の実施の形態を図９、図１０
を参照しながら説明する。ここでは、半導体チップ１５
をフレームに対してフェイスダウンで実装し、チップサ
イズと同じサイズの半導体装置を提供している。
【００４７】半導体チップ１５は、表面に半田バンプま
たは半田ボールが形成され、これが黒丸の所で示され、
接続片１３、１４と接続されている。図２では、フェイ
スアップのため、アイランドが必要となり、また吊りリ
ードも必要となったが、図９では、フェイスダウンで実
現されるため、２点差線で示すアイランド、吊りリード
を省略しても良い。また半田は、他のロウ材でよい。ま
た銀ペースト等の導電ペーストでも良い。
【００４８】またチップが実装された後に、半導体チッ
プとフレームの間に樹脂が充填されても良い。
【００４９】図１０は、前図の裏面を示したものであ
り、やはり点線で示す部分の連結体Ｒをダイシング等で
削除し、接続片１３、１４を個々に分離している。アイ
ランド１１や吊りリード１２は、省略も可能なので点線
で示してある。
【００５０】また本フレームは、マトリックス状に形成
され、第２の接続片１４が図６と同じようにフルカット
される。フルカットは、ダイシングやＴ／Ｆ等で良い。
【００５１】本構造は、図１１に示すようにウェハサイ
ズのＣＳＰに応用できる。
【００５２】つまりウェハ２０全面にマトリックス状の
ＩＣを形成した後、パッシベーション膜を介して半田バ
ンプや半田ボールを形成しておく。そしてこの上に、マ
トリックス状に構成されたフレーム２１を配置し、接続
片と接続する。
【００５３】その後、必要によりウェハとフレームとの
間に樹脂を充填し、図６のように連結体Ｒをダイシング
して接続片を個々に分離し、フレーム単位間に設けられ
た連結体ｒをフルカットして個々に分離する。
【００５４】ここで第１、第２の両実施例は、色々なフ
レームが採用できる。図１１は、図１２の如く、対向す
る２側辺に接続片１３が設けられ、これがマトリックス
状に成ったフレームである。また図１３の如く、アイラ
ンドを囲むように、第１の接続片１３…、第２の接続片
１４…、第３の接続片２２が設けられても良い。
【００５５】一方、全実施例で用いられるフレームは、
フレキシブルシートにサンドウィッチされた金属箔を用
いても良い。この場合、接続ポイント（接続片、アイラ
ンド）を除いてサンドウィッチされる。
【００５６】図１６、図１７は、第１の実施例、第２の
実施例の断面図である。接続片１３、１４は、サイズも
小さくダイシング時に剥がれる可能性があるため、接続
片から樹脂食いつき手段Ｔが設けられている。この食い
つき手段Ｔは、図４で説明すると、ダイシングラインと
一致しない接続片の３側辺のどれかに設けられ、更には
接続片の側面から突出して設けられ、樹脂で完全にカバ
ーされ、アンカー効果により固定される。このアンカー
効果により、連結体がダイシングで削られる時でも、接
続片は樹脂から剥がれることなく固定される。
【００５７】また図１６では、半導体チップ１５とフレ
ームとの間には所定の間隔が設けられてあるため、接続
片１３の一部は、半導体チップ１５の下に配置できる。
これにより接続片の配置領域全域をシュリンクでき、全
体のサイズを小さくすることができる。
【００５８】
【発明の効果】本発明によれば、金属から成るフレーム
を採用し、封止された後でフレームの一構成要素である
連結体を取り除くことで、接続片を個々に分離できる。
また接続片のサイズは、金属細線を接続できるサイズで
よく、全体としての半導体装置のサイズを小さくするこ
とができる。
【００５９】またフレームを樹脂に埋め込み、封止体の
裏面に接続片を露出させるので、従来のようにセラミッ
ク基板採用することなく実現できる。従ってセラミック
基板を採用した従来の半導体装置に比べコストを下げら
れる。
【００６０】またフレームにフェイスダウンするタイプ
では、チップサイズの半導体装置を実現できる。
【００６１】またダイシングで連結体を取り除くので、
この領域に露出する接続片の側面をロウ材の接続領域と
して活用でき、実装基板との接続強度を増強できる。
【００６２】また連結体は、ダイシングで簡単に取り除
けるので、工程も簡略化できる。
【００６３】更には、接続片は、樹脂封止体の表面に付
いているため、ダイシング等の衝撃で剥離の可能性があ
るが、接続片の側面に凹凸が設けられることで、この剥
離も防止できる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
【図２】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
【図３】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
【図４】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
【図５】 図１の単位フレームをマトリックス状に形成
したときの図である。
【図６】 図５を個々に分離するときの分離方法を説明
する図である。
【図７】 従来の半導体装置の製造方法を説明する図で
ある。
【図８】 従来の半導体装置の製造方法を説明する図で
ある。
【図９】 第２の実施の形態に係る半導体装置の製造方
法を説明する図である。
【図１０】 第２の実施の形態に係る半導体装置の製造
方法を説明する図である。
【図１１】 マトリックス状のフレームの説明をする図
である。
【図１２】 フレームの説明をする図である。
【図１３】 フレームの説明をする図である。
【図１４】 フレームの説明をする図である。
【図１５】 フレームの説明をする図である。
【図１６】 第１の実施の形態に於いて、接続片に食い
つき手段を設けた図である。
【図１７】 第１の実施の形態に於いて、接続片に食い
つき手段を設けた図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA01 CA04 CA21 DA04 DA07 DA10 DB02 FA01 5F044 AA01 GG03 LL01 QQ01 RR18 5F061 AA01 BA01 CA04 CA21 CB13 DD12 5F067 AA01 AA04 AB04 BA02 BA03 BC12 BD05 BE09 BE10 DE01 DF20

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの少なくとも１側辺に近接
    して設けられた複数の接続片と、前記接続片を一体化す
    る連結体と、前記半導体チップと前記接続片を接続する
    手段と、前記接続片、連結体および手段を封止する樹脂
    封止体とを備えた半導体装置であり、 前記半導体装置裏面から前記連結体を取り除くことで前
    記接続片を個々に分離し、前記分離した領域以外の前記
    連結体の側面に前記樹脂封止体との密着性を向上する食
    い付きを部を設けた事を特徴とする半導体装置。
  2. 【請求項２】 半導体チップの少なくとも１側辺に近
    接して設けられた複数の接続片と、前記接続片を一体化
    する連結体と、前記接続片および前記連結体と一体化さ
    れた半導体チップの支持手段と、前記半導体チップの支
    持手段にフェイスアップで固着されたする半導体チップ
    と、前記半導体チップおよび前記接続片を接続する手段
    と、前記接続片の裏面を露出して封止する樹脂封止体と
    を備えた半導体装置であり、 前記半導体装置裏面から前記連結体を取り除くことで前
    記接続片が個々に分離され、前記分離した領域以外の前
    記連結体の側面に前記樹脂封止体との密着性を向上する
    食い付き部を設けた事を特徴とする半導体装置。
  3. 【請求項３】 前記接続片の端部は、前記半導体チップ
    周辺の下端で重畳する請求項１または請求項２に記載の
    半導体装置。
  4. 【請求項４】 半導体チップの少なくとも１側辺に近接
    して設けられた複数の接続片と、前記接続片を一体化す
    る連結体と、前記接続片と前記フェイスダウンで電気的
    に固着された半導体チップと、前記接続片の裏面を露出
    して封止する樹脂封止体とを備えた半導体装置であり、 前記半導体装置裏面から前記連結体を取り除くことで前
    記接続片が個々に分離され、前記分離した領域以外の前
    記連結体の側面に前記樹脂封止体との密着性を向上する
    食い付き部を設けた事を特徴とする半導体装置。
  5. 【請求項５】 前記食い付き部は、前記分離した領域以
    外の前記連結体の側面に突出部または凹み部を設ける請
    求項１、請求項２、請求項３または請求項４に記載の半
    導体装置。
JP11089254A 1999-03-30 1999-03-30 半導体装置 Pending JP2000286377A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11089254A JP2000286377A (ja) 1999-03-30 1999-03-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11089254A JP2000286377A (ja) 1999-03-30 1999-03-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2000286377A true JP2000286377A (ja) 2000-10-13

Family

ID=13965639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11089254A Pending JP2000286377A (ja) 1999-03-30 1999-03-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2000286377A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1237188A2 (en) * 2001-03-01 2002-09-04 Matsushita Electric Industrial Co., Ltd. Lead frame
EP1237187A2 (en) 2001-03-01 2002-09-04 Matsushita Electric Industrial Co., Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
JP2002261193A (ja) * 2001-03-06 2002-09-13 Hitachi Ltd 半導体装置の製造方法
DE10132385A1 (de) * 2001-07-06 2003-01-23 Infineon Technologies Ag Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahrnen zur Herstellung derselben
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2005142554A (ja) * 2003-11-06 2005-06-02 Samsung Electronics Co Ltd リードフレーム及びこれを適用した半導体パッケージの製造方法
JP2008078323A (ja) * 2006-09-20 2008-04-03 Yamaha Corp 表面実装型半導体パッケージ
JP2009514250A (ja) * 2005-11-01 2009-04-02 アレグロ・マイクロシステムズ・インコーポレーテッド フリップチップ・オン・リード半導体パッケージの方法および装置
JP2009170454A (ja) * 2008-01-10 2009-07-30 Denso Corp モールドパッケージおよびその実装構造

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1237187A3 (en) * 2001-03-01 2004-12-08 Matsushita Electric Industrial Co., Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
EP1237187A2 (en) 2001-03-01 2002-09-04 Matsushita Electric Industrial Co., Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
EP1237188A2 (en) * 2001-03-01 2002-09-04 Matsushita Electric Industrial Co., Ltd. Lead frame
EP1237188A3 (en) * 2001-03-01 2004-12-08 Matsushita Electric Industrial Co., Ltd. Lead frame
JP2002261193A (ja) * 2001-03-06 2002-09-13 Hitachi Ltd 半導体装置の製造方法
DE10132385A1 (de) * 2001-07-06 2003-01-23 Infineon Technologies Ag Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahrnen zur Herstellung derselben
DE10132385B4 (de) * 2001-07-06 2006-07-13 Infineon Technologies Ag Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP2005142554A (ja) * 2003-11-06 2005-06-02 Samsung Electronics Co Ltd リードフレーム及びこれを適用した半導体パッケージの製造方法
US7732258B2 (en) 2003-11-06 2010-06-08 Samsung Electronics Co., Ltd. Lead frame and method for fabricating semiconductor package employing the same
JP4615282B2 (ja) * 2003-11-06 2011-01-19 三星電子株式会社 半導体パッケージの製造方法
JP2009514250A (ja) * 2005-11-01 2009-04-02 アレグロ・マイクロシステムズ・インコーポレーテッド フリップチップ・オン・リード半導体パッケージの方法および装置
JP2008078323A (ja) * 2006-09-20 2008-04-03 Yamaha Corp 表面実装型半導体パッケージ
JP2009170454A (ja) * 2008-01-10 2009-07-30 Denso Corp モールドパッケージおよびその実装構造

Similar Documents

Publication Publication Date Title
US20210143089A1 (en) Semiconductor package with wettable flank
JP3420057B2 (ja) 樹脂封止型半導体装置
JP3650001B2 (ja) 半導体装置およびその製造方法
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
JP3862410B2 (ja) 半導体装置の製造方法及びその構造
JPH0817964A (ja) 半導体装置及びその製造方法及び基板
JP2000286377A (ja) 半導体装置
JP2004207275A (ja) 回路装置およびその製造方法
JP3976441B2 (ja) 半導体装置
JP3913397B2 (ja) 半導体装置の製造方法
JP2000286372A (ja) 半導体装置の製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4531073B2 (ja) 半導体装置
JPH0562980A (ja) 半導体装置およびその製造方法
JP2000036621A (ja) 側面型電子部品の電極構造
JPS6276661A (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH08279575A (ja) 半導体パッケージ
JPH03161957A (ja) 半導体装置
JP4179702B2 (ja) 半導体装置の製造方法
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JPH09219463A (ja) 半導体装置
KR100256305B1 (ko) 칩 스케일 패키지
JP2000315700A (ja) 半導体装置の製造方法