JP4179702B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4179702B2
JP4179702B2 JP12207399A JP12207399A JP4179702B2 JP 4179702 B2 JP4179702 B2 JP 4179702B2 JP 12207399 A JP12207399 A JP 12207399A JP 12207399 A JP12207399 A JP 12207399A JP 4179702 B2 JP4179702 B2 JP 4179702B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
dicing
connection piece
connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12207399A
Other languages
English (en)
Other versions
JP2000315760A (ja
Inventor
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP12207399A priority Critical patent/JP4179702B2/ja
Publication of JP2000315760A publication Critical patent/JP2000315760A/ja
Application granted granted Critical
Publication of JP4179702B2 publication Critical patent/JP4179702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、リードフレームの如き、Ｃｕフレームを用いたＣＳＰ型の半導体装置に関するものである。
【０００２】
【従来の技術】
半導体装置は、周知事項ではあるが、ウェハの状態でマトリックス状にＩＣが作り込まれ、このＩＣを囲み格子状にダイシングライン部が設けられる。そして、このダイシングライン部に沿って個々にダイシングされ、半導体装置（半導体チップ）に分離形成される。その後、前記半導体チップは、リードフレームに実装され、ＩＣのボンディングパッドとリードとがワイヤボンディングされ、パッケージされる。そして最後に、樹脂封止体からリードのみ残るようにリードフレームからリードが分離される。
【０００３】
しかし携帯電話やディジタルカメラ等の軽薄短小化を受けて、半導体装置も益々小型化が要求され、最近は限りなくチップサイズに近づく技術としてＣＳＰ、ウェハスケール（またはレベル）ＣＳＰが開発されている。
【０００４】
その中で、半導体チップを基板に実装し、ワイヤボンディングを採用してチップサイズを小さくするＣＳＰとしては、例えば、特開平１０―９２９７９号公報や特開昭５８−２０１３４７号公報がある。
【０００５】
これらの技術は、接続として信頼性の高い金属細線接続を採用しつつ、金属細線から先のリードフレーム延在長を限りなく少なくするため、セラミック基板を採用し、チップサイズを小さくしたものである。
【０００６】
図６と図７は、その概要を説明したものである。図６に於いて、セラミック基板１には、半導体チップ２が固着され、半導体チップ２のボンディングパッドとセラミック基板１上のパッド電極３は、金属細線を介して接続される。またセラミック基板１は、必要によりスルーホールや多層配線が施され、ロウ材を介して実装基板と半田付けされるパッド４がセラミック基板１裏面に設けられている。半導体チップ２のボンディングパッドは、金属細線、パッド電極３、スルーホールまたは多層配線を介して裏面のパッド４と電気的に接続される。
【０００７】
そして図７の如く、樹脂封止体５が形成され、矢印で示した部分でダイシングされる。このダイシングは、セラミック基板の裏面側または表側どちらでも良い。またセラミック基板には割り溝が設けられ、セラミック基板の手前までダイシングし、セラミック基板は割り溝を介してブレークされても良い。
【０００８】
【発明が解決しようとする課題】
前述した構造は、リードフレームを採用したパッケージと異なり、リードがパッケージ内に採用されずパッド電極３が極めて小さいため、その分小さくすることができる。
【０００９】
しかしながらセラミック基板１は、スルーホールや多層配線を施したり、パッド電極３、パッド４にＡｕメッキを必要とするため、コストが上昇する問題があった。
【００１０】
またセラミック基板１の電極は、一般には印刷であり、実装基板との接続は、印刷電極の厚みが要因で、接続強度がそれほど高くできない問題もあった。
【００１１】
またパッド電極３は、半導体チップ２の周囲に位置するため、ウェハスケールＣＳＰから比べたら未だにそのサイズが大きい問題を有していた。
【００１２】
一方、ウェハスケールＣＳＰは、チップサイズとパッケージ後のサイズが一致するものであるが、以下の問題を有していた。つまりウェハの歩留まりによっては、更に歩留まりが悪化する問題を有していた。例えば、ウェハ歩留まりが９０％であっても、その後の、再配線層、これに付くメタルポストの形成、前記再配線層とメタルポストを被覆する樹脂封止、メタルポスト上に半田ボールまたは半田バンプを形成する工程を有する。従ってここの工程の歩留まりが掛け算で効いてくるため、歩留まりを更に悪化させ、結局コスト上昇を来す問題も有った。
【００１３】
本発明は、前記問題点を解決するものである。
【００１４】
【課題を解決するための手段】
本発明は上記の課題に鑑みてなされ、第１に、まず良品を選別すべく、個別分離された半導体チップの良品をマトリックス状に配置し、
前記半導体チップのボンディングパッドと対応して設けられる接続片と、前記接続片を複数固定する連結体とより成るフレームをマトリックス状に配置された前記半導体チップ上に載置し、
前記半導体チップのボンディングパッドと前記接続片を金属細線を介して接続し、
前記フレームも含め前記半導体チップ表面に絶縁樹脂層を被覆し、
前記絶縁樹脂層表面から前記連結体を取り除き、前記接続片を個々に分離すると共に、前記半導体ＩＣを分離する事で解決するものである。
【００１５】
良品を選別しマトリックス状に配置し、この上にフレームを実装し、樹脂封止してから接続片および半導体チップを個別に分離すれば、ウェハの中から良品を並べられる分、半導体装置の歩留まりを向上させることができる。
【００１６】
また連結体を、ダイシングにより取り除く事で、接続片の分離が簡単に実施できる。
【００１７】
また連結体の上面よりも前記接続片の上面が下端に位置する前記フレームを載置し、
前記金属細線の頂部は前記連結体の上面よりも下端に位置するように接続する事で解決するものである。
【００１８】
接続片の上面が下端になることで金属細線を樹脂封止体に封止できる。
【００１９】
更に連結体は、ハーフカットのダイシングで分離され、半導体チップ間の分離はフルカットのダイシングにより解決するものである。
【００２０】
最後に、フレームは、予めフレキシブルシート上に銅箔パターンが貼り合わされたもので、フレキシブルシートを前記半導体チップ上に貼り合わせることで解決するものである。
【００２１】
本方法では、信頼性の高い金属細線接続が可能で、且つウェハＣＳＰの如くチップサイズが実現できる。またフレームは、リードフレームの如き材料で構成されるため、コストも大幅に下げることができる。
【００２２】
【発明の実施の形態】
まず本発明の概要を説明する。
【００２３】
まず図５の様に、ＩＣチップがマトリックス状に形成されたウェハＷには、良品と不良品から構成される。ここでは斜線の部分を不良品とした。そしてダイシングの後、良品のＩＣをピックアップする。そしてこの良品のＩＣを図１の如くマトリックス状に配置し、フレーム１を配置する。フレームの配置の仕方は、図１、また図９の様な配置ができる。
【００２４】
そして接続片と連結体を金属細線で接続した後、半導体チップ、フレームおよび金属細線を樹脂封止体で封止し、連結体を取り除くことで接続片を個々に分離し、また半導体チップを分離する。
【００２５】
このようにする事で、ＣＳＰ特有の特徴、つまりパッケージサイズとチップサイズが同じとなり、且つウェハの中の良品のみを選択してパッケージ化でき、歩留まりの向上が実現できる。
【００２６】
まず第１の実質の形態について図１、図２を参照して説明する。
図１の構成部品１は、あたかも一般的なリードフレームであり、一般のリードフレームの厚みを有した金属材料（例えばＣｕを主材料とする）から成るフレームである。これは、Ｃｕを主材料とした箔でも良い。
【００２７】
また図示した半導体チップ２は、通常の半導体プロセスで形成され、パッシベーション膜からボンディングパッド３が露出しているものである。図では、その半導体チップ１がマトリックス状に配置されている状態を示す。そして図は半導体チップ２の上に、フレーム１が載置されている。
【００２８】
まずフレーム１は、接続片４を有し、この接続片４は、半導体チップ２のボンディングパッド３（半導体チップ２の中央）に向かい配置される。また連結体５も有し、半導体チップの側辺またはその近傍に沿って延在され、接続片４と一体で形成されている。この接続片４は実質的に等間隔で設けられるか、または半導体チップ２上のボンディングパッド３の位置およびその数に対応して設けられている。
【００２９】
この接続片４…は、通常のリードフレームのリードに対応し、従来のリードフレームでは、リードが樹脂封止体から露出するものである。しかしこの接続片４…は、図２の様に、半導体チップ２上で且つ樹脂封止体６の中に載置されるものであり、チップサイズの拡大とは成らないものである。
【００３０】
またこのフレーム１の配置は、半導体チップ２の対向する２側辺に設けられている場合を示すものであが、１側辺、または３、４側辺に設けても良い。
【００３１】
またボンディングパッドの数が多い場合は、接続片４と接続片４の間に、逆方向に突出する接続片を設けても良い。つまり図８の左右の連結体５に形成された第１の接続片１３と第２の接続片１４に対応する。またこの場合、右フレームで説明すれば、第２の接続片１４から中央のボンディングパッドまで金属細線で接続すると、連結体を越えなくては成らない。しかも金属細線が有るため連結体の切除が不可能となる。そのため、ここでは、半導体チップの両側辺にボンディングパッドを更に設け、第２の接続片と金属細線を介して接続している。
【００３２】
このフレーム１は、パッシベーション膜の上に直接載置されても良いし、またはパッシベーション膜の上に更に接着性の絶縁樹脂を介して固定されても良い。しかし前記接着用の絶縁樹脂を使用する場合、金属細線を接続する都合上、ボンディングパッドの所が開口されなければならない。
【００３３】
また半導体チップ２のボンディングパッド３は、半導体チップ３の側辺に設けられるのではなく、半導体チップ３の中側に、または実質中央で半導体チップを二分するように配置される。また図では、一列で示されているが、複数列で設けられても良い。接続片４は、実装基板にロウ付けされるため、できる限り半導体チップの側辺またはその近傍に配置することが好ましい。そのため従来のチップ周辺に位置しているボンディングパッドは、邪魔になり、内側に設けられる。
【００３４】
半導体チップのボンディングパッドは、基本的にどこにでも形成できるので、フレームとの間であれば、その位置については何ら問題はない。また図では、ボンディングパッドが列をなして規則正しく配置されているが、これも任意の位置に配置されて良い。この場合、その位置に対応して接続片が配置されなければならない。
【００３５】
そして図２の様に樹脂封止体６が設けられる。この樹脂封止体６は、一例としてトランスファーモールド、インジェクションモールド等で実現できる。但し、接続片４…の露出面ＥＸは、樹脂封止体６と同一面を成すか、あるいは樹脂封止体６よりも若干突出して設けられる。
【００３６】
ここで接続片４の一表面（ＥＸ）は、樹脂封止体６から露出され、且つ金属細線７が樹脂封止体６に完全に埋め込まれなければならないため、接続片４は少なくとも２つの厚みを持つ。接続片４のボンディングパッドエリア８表面から露出片９表面までの長さは、前記ボンディングパッドエリア８表面から金属細線７の頂部までの高さよりも大きく設定されている。そうすることで金属細線７は、樹脂封止体６に完全に埋め込まれる。また連結体５は、一例として後述するハーフ・ダイシングにより取り除くため、作業性に支障がない限り、できる限り薄い方がよい。
【００３７】
図２の斜線部分は、接続片４…を個々に分離するための除去領域である。分離する簡単な方法として、ここではハッチングで示す部分に、ハッチングで示すブレード幅のダイシングを施している。
【００３８】
このダイシングでは、連結体５の厚みより若干深い溝を形成すれば簡単に分離でき、また少しでも連結体５が残るとショートの原因となるため、連結体５の幅よりも広い幅で除かれている。つまり実装基板とロウ付けされる露出片９側も少し削っている。
【００３９】
また他の除去方法として、エッチングが考えられる。
【００４０】
図２は、フレーム１が載置されているので、前記ハーフ・ダイシング（接続片４の分離）の後で半導体チップ周囲をダイシングでフルカットする。
【００４１】
ここで露出片９は、樹脂封止体６表面と面一か若干突出しても良い。この突出した側面にも、後の実装で半田が濡れ、接続強度が増すためである。また斜線で示す除去領域は、露出片９の側面が露出される部分であり、ここにも半田フィレットが形成され固着強度が増強される。しかし耐湿性等の考慮が必要なら、この除去領域には、別途絶縁樹脂が塗布されても良い。
【００４２】
以上、チップサイズのＣＳＰが実現できる。従来のウェハスケールＣＳＰでは、ボンディングパッドと一端が接続されるＣｕの再配線層、この再配線層の他端に形成されるメタルポストが電界メッキで形成される。このメッキは、メタルポストの高さにもよるが、１００μｍと厚く形成する場合、数時間を必要とする。またメタルポストと再配線層とは、別工程で形成され、その界面は、樹脂封止体の応力、半田ボールの固着時の熱応力に非常に弱いものである。特に樹脂封止体の収縮やメタルポスト上の半田ボール付けにより離間する場合もある。
【００４３】
一方、接続片４は、金属細線と接続されており、また一体ものであり接続片と露出片、接続片とボンディングパッドの電気的分離の心配もない。更にはリードフレームと同様に、リードフレームメーカーからの供給が可能であり、半導体チップ２のパッシベーション膜形成後からフルカットまでの時間は、メッキを要しないため短時間で実現でき、量産性に富み、コストも大幅に低減できる。
【００４４】
更には、接続片４とボンディングパッド３との接続も、従来から使用されている金属細線７を用い、ボンデインクで実現できるため、その信頼性も確保できる。
【００４５】
続いて、図３、４を参照して第２の実施の形態について説明する。
前実施の形態では、連結体５を例えばハーフダイシングで取り除いているため、半導体チップ自身に溝が形成され、耐湿性を考慮する場合には、この溝に樹脂を埋める必要があった。これを解決したものが本実施の形態である。
【００４６】
つまり連結体５とダイシングラインのサイズを実質的に一致させ、連結体５のハーフダイシングを省略させたものである。
【００４７】
図のように接続片４とこれをつなぐ連結体５の関係は、前実施の形態と同じであるが、連結体５の位置がダイシングラインに位置し、ダイシングラインの幅と連結体の幅が実質一致されているものである。
【００４８】
図４に示すように、樹脂封止体６を形成した後、半導体装置の分離（フルカットダイシング）の際に、連結体をダイシングで同時にけずっている。
【００４９】
連結体の幅がダイシングラインの幅よりも若干狭く形成されている場合は、ダイシングラインの幅のダイシングブレードを用いれば、接続片４も個々に分離でき、且つ半導体装置として分離できる。
【００５０】
一方、ダイシングラインの幅よりも連結体５の幅が広く形成されている場合は、ダイシングブレードの幅を連結体５の幅よりも若干広くして斜線の部分をフルカットすれば、連結体の分離も半導体装置の分離もできる。
【００５１】
また前実施例では、半導体装置に置かれたフレームは、その半導体装置のみに使用されるが、本実施例では、連結体５を隣り合わせの半導体装置に配置する接続片４の連結用として活用できる。従って連結体の数は、実質半減できる。
【００５２】
更には、ダイシング時に露出する接続片４の側面がロウ材固着領域として活用できる。従って半田を採用した場合など、半田フィレットが形成され、その固着強度を増強でき、また前実施例で発生する溝も無くすことができる。
【００５３】
ただし、前実施例と本実施例のチップサイズ、フレームサイズが同じであるとして考えた場合、連結体がダイシングラインに位置する分、接続片とボンディングパッドの距離が長くなる。そのため金属細線の頂部も必然的に高くなり、露出片表面とボンディング表面の間の距離も長くなる。従って、樹脂封止体に厚みを必要とする。逆に言えば、前実施の形態では、金属細線の距離が短い分、樹脂封止体の厚みを少なくでき、半導体装置の厚みを薄くできる。
【００５４】
図８は、接続片４の数を増やすための変形例である。一本の連結体５に対して接続片４が左右に交互に突出させている。こうすることによりボンディングパッドの増加にも対応できる。
【００５５】
この場合、第２の接続片１４から半導体チップ中央のボンディングパッドに接続するのは、連結体のダイシング工程を考慮すると不可能である。従って、半導体チップの側辺に更にボンディングパッドが形成されると良い。
【００５６】
続いて第３の実施の形態について図９および図１０を参照しながら説明する。これは、半導体チップの側辺にボンディングパッドが配置されたものである。
【００５７】
また図示した半導体チップ２は、通常の半導体プロセスで形成され、パッシベーション膜からボンディングパッド３が露出しているものである。図では、その半導体チップ１が２行２列で形成されているが、良品として選別されたマトリックス状に形成されている状態を示す。そして図は半導体チップ２の上に、フレーム１が載置されている。
【００５８】
まずフレーム１は、接続片４を有し、この接続片は、半導体チップ２のボンディングパッド３の内側に配置される。また連結体５も有し、接続片４と一体で形成されている。この接続片４は実質的に等間隔で設けられるか、または半導体チップ２上のボンディングパッド３の位置に対応して設けられている。
【００５９】
この接続片４…は、通常のリードフレームのリードに対応し、従来のリードフレームでは、リードが樹脂封止体から露出するものである。しかしこの接続片４…は、半導体チップ２上に載置されるものであり、チップサイズの拡大とは成らないものである。
【００６０】
またこのフレーム１は、半導体チップ２の対向する２側辺にボンディングパッドが設けられている場合を示したが、この２側辺のボンディングパッドの数が多い場合は、接続片４と接続片４の間に、逆方向に突出する接続片を設けても良い。つまり図８のように、連結体５に形成された第１の接続片１３と第２の接続片１４に対応する。
【００６１】
このフレーム１は、パッシベーション膜の上に直接載置されても良いし、またはパッシベーション膜の上に更に接着性の絶縁樹脂を介して固定されても良い。しかし前記絶縁樹脂を使用する場合、金属細線を接続する都合上、ボンディングパッドの所が開口されなければならない。
【００６２】
そして図１０の様に樹脂封止体６が設けられる。この樹脂封止体６は、一例としてトランスファーモールド、インジェクションモールド等で実現できる。但し、接続片４…の表面は、樹脂封止体６と同一面を成すか、あるいは樹脂封止体６よりも若干突出して設けられる。
【００６３】
ここで接続片４は、樹脂封止体６から露出され、且つ金属細線７が樹脂封止体６に完全に埋め込まれなければならないため、２つの厚みを持つ。接続片７のボンディングパッドエリア８表面から露出片９表面までの長さは、前記ボンディングパッドエリア８表面から金属細線７の頂部までの高さよりも大きく設定されている。そうすることで金属細線７は、樹脂封止体６に完全に埋め込まれる。また連結体５は、後述するハーフ・ダイシングにより取り除くため、できる限り薄い方がよい。
【００６４】
図１０の斜線部分は、接続片４…を個々に分離するための除去領域である。分離の簡単な方法として、ここではハッチングで示す方向に、ハッチングで示すブレード幅のダイシングを施している。
【００６５】
このダイシングでは、連結体５の厚みより若干深い溝を形成すれば簡単に分離でき、また少しでも連結体５が残るとショートの原因となるため、連結体５の幅よりも広い幅で除かれている。つまり露出片９側も少し削っている。
【００６６】
また他の除去方法として、エッチングが考えられる。
【００６７】
図１０は、マトリックス状に配置された半導体チップ上にフレームが載置されているので、前記ハーフ・ダイシングの後で本来の半導体チップ周囲をダイシングでフルカットする。
【００６８】
ここで露出片９は、樹脂封止体６表面と面一か若干突出しても良い。この突出した側面にも、後の実装で半田が濡れ、接続強度が増すためである。また斜線で示す除去領域は、露出片の側面が露出される部分であり、ここにも半田フィレットが形成され固着強度が増強するものである。しかし耐湿性等の考慮が必要なら、この除去領域には、別途絶縁樹脂が塗布されても良い。
【００６９】
【発明の効果】
本発明によれば、予め、良品の半導体チップをピックアップし、マトリックス状に前記半導体チップを配置した後、金属から成るフレームを実装し、封止された後でフレームの一構成要素である連結体を取り除いている。従って歩留まりの高い製造方法が実現でき、安価な半導体装置を提供できる。
【００７０】
またフレームを樹脂に埋め込み、封止体の表面に接続片を露出させるので、従来の金属細線を採用するＣＳＰでは、セラミック基板を採用しなければならないが、本発明では、このセラミック基板を省略することができる。しかもチップサイズを実現できる。
【００７１】
従ってセラミック基板を採用した従来の半導体装置に比べ工程が簡略できると共に歩留まりの向上が実現でき、大幅にコストを下げられる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図２】 本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図３】 本発明の第２の実施形態に係る半導体装置の製造方法を説明する図である。
【図４】 本発明の第２の実施形態に係る半導体装置の製造方法を説明する図である。
【図５】 ウェハを説明する図である。
【図６】 従来の半導体装置の製造方法を説明する図である。
【図７】 従来の半導体装置の製造方法を説明する図である。
【図８】 フレームの変形例を説明する図である。
【図９】 本発明の第３の実施形態に係る半導体装置の製造方法を説明する図である。
【図１０】 本発明の第３の実施形態に係る半導体装置の製造方法を説明する図である。

Claims (4)

  1. ウェハをダイシングし、個別分離された複数の半導体チップの中の良品となる前記半導体チップをマトリックス状に配置し、
    前記複数の半導体チップのボンディングパッドと対応する接続片と、前記接続片を複数固定する連結体とより成るリードフレームを、マトリックス状に配置された前記複数の半導体チップ上に載置し、
    前記半導体チップのボンディングパッドと前記接続片を金属細線により接続し、
    前記金属細線との接続部および前記金属細線は被覆され、前記接続片の一部が露出するように、前記半導体チップ表面を絶縁樹脂層で被覆し、
    前記絶縁樹脂層表面から前記連結体を取り除くことにより前記接続片を個々に分離すると共に、前記半導体チップを個々に分離する事を特徴とする半導体装置の製造方法。
  2. 前記連結体は、ダイシングにより取り除かれる請求項１に記載の半導体装置の製造方法。
  3. 前記接続片を構成する前記金属細線の接続される面は、前記露出される接続片よりも下方に配置し、前記金属細線の頂部は、前記露出される接続片よりも下方に位置する請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記リードフレームの前記連結体は、ダイシングにより取り除かれ、半導体チップ間の部位を、ダイシングにより取り除き、半導体装置として個々に分離する請求項１、請求項２または請求項３に記載の半導体装置の製造方法。
JP12207399A 1999-04-28 1999-04-28 半導体装置の製造方法 Expired - Fee Related JP4179702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12207399A JP4179702B2 (ja) 1999-04-28 1999-04-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12207399A JP4179702B2 (ja) 1999-04-28 1999-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000315760A JP2000315760A (ja) 2000-11-14
JP4179702B2 true JP4179702B2 (ja) 2008-11-12

Family

ID=14826988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12207399A Expired - Fee Related JP4179702B2 (ja) 1999-04-28 1999-04-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4179702B2 (ja)

Also Published As

Publication number Publication date
JP2000315760A (ja) 2000-11-14

Similar Documents

Publication Publication Date Title
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6849949B1 (en) Thin stacked package
US6911353B2 (en) Semiconductor device and method of manufacturing same
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JPH09121002A (ja) 半導体装置及びその製造方法
JP2004128476A (ja) エリアアレイ配線チップのｔａｂテスト
US5994783A (en) Semiconductor chip package and fabrication method thereof
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
KR20060042872A (ko) 반도체장치의 실장 방법
US20030122237A1 (en) Semiconductor device
JP3478139B2 (ja) リードフレームの製造方法
US20220102248A1 (en) Concealed gate terminal semiconductor packages and related methods
JP2000286377A (ja) 半導体装置
JP3913397B2 (ja) 半導体装置の製造方法
JP3976441B2 (ja) 半導体装置
JP4179702B2 (ja) 半導体装置の製造方法
JP4531073B2 (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JP2000286372A (ja) 半導体装置の製造方法
JP3968321B2 (ja) 半導体装置およびその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP4030363B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080729

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees