KR20030045224A - 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 - Google Patents

와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20030045224A
KR20030045224A KR1020010075629A KR20010075629A KR20030045224A KR 20030045224 A KR20030045224 A KR 20030045224A KR 1020010075629 A KR1020010075629 A KR 1020010075629A KR 20010075629 A KR20010075629 A KR 20010075629A KR 20030045224 A KR20030045224 A KR 20030045224A
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor chip
bonding
emc
solder
Prior art date
Application number
KR1020010075629A
Other languages
English (en)
Inventor
곽민근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010075629A priority Critical patent/KR20030045224A/ko
Publication of KR20030045224A publication Critical patent/KR20030045224A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 칩 스케일 패키지에 관한 것으로, 보다 구체적으로는 배선기판의 상면에 접착제를 도포함으로써 EMC 몰딩시 배선기판과 EMC간의 접착력을 높여 패키지의 신뢰도를 향상시키기 위한 것이며, 이를 위하여 배선기판에 탄성중합체를 적층하고 그 위에 반도체칩을 접합하여 패키지를 형성하는 데 있어 배선기판의 상부표면에 접착제를 도포하는 것을 특징으로 하는 와이어 본딩 방식의 칩 스케일 패키지의 구조와 그 제조 방법을 개시하고, 이러한 구조 및 방법을 통하여 배선기판과 EMC간에 발생하는 박리를 억제함으로써 패키지의 신뢰도를 향상시킬 수 있다.

Description

와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법{A chip scale package manufactured by wire bonding method and a manufacturing method thereof}
본 발명은 칩 스케일 패키지(chip scale package) 및 그 제조방법에 관한 것으로, 보다 구체적으로는 종래 배선기판 위에 접착제를 도포하여 몰딩된 EMC와 배선기판간의 접착력을 강화시켜 패키지의 신뢰도를 높일 수 있는 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법에 관한 것이다.
칩 스케일 패키지라 함은 반도체 패키지의 크기를 반도체칩의 크기와 유사하도록 형성함으로써, 반도체 패키지의 크기를 축소하여 경박단소화를 구현함과 동시에 고집적화 및 고성능화를 가능케한 반도체 패키지를 말한다.
도 1은 종래 와이어 본딩 방식의 칩 스케일 패키지 구조의 단면도이다.
도 1에 도시된 종래 칩 스케일 패키지(100)는 폴리이미드 테입(3)에 금속패턴(4)이 접착되어 형성된 배선기판(5)의 중앙의 소정영역이 절단되어 있으며, 배선기판(5)의 위에 탄성중합체(2; elastomer)가 적층되며, 탄성중합체(2) 위에는 반도체칩(1)이 적층되어 있다. 이때 탄성중합체(2)에 열과 압력을 인가하여 이를 경화하여 반도체칩(1)과 배선기판(5)을 접합한다.
배선기판(5)의 하면, 즉 금속패턴(4)의 하면에는 포토 솔더 레지스터(8; photo solder resist)가 도포되고 이들의 소정부분이 식각되어 복수의 솔더홀(9)과 댐(dam)(도시되지 않음)을 형성하고 있다.
반도체칩(1)과 배선기판(5) 사이에는 본딩 와이어(6)가 접합되어 있어 이들을 상호 전기적으로 연결하고 있으며, 반도체칩(1)과 배선기판(5)과 본딩 와이어(6)가 연결된 부위는 외부환경으로부터 이들을 보호하기 위해 봉지재(7)로밀봉되어 있다.
배선기판(5)의 하면에 형성된 복수의 솔더홀(9)에는 각각 솔더볼(10)이 형성되어 있어 배선기판(5)과 전기적으로 연결되어 있으며, 반도체칩(1)의 이면에는 배선기판(5)과 접합되도록 EMC(11)가 몰딩되어 반도체칩(1)이 외부환경으로부터 보호됨과 동시에 반도체칩(1)에서 발생한 열이 외부로 방출된다.
그러나, 이렇게 형성된 종래 와이어 본딩 방식의 칩 스케일 패키지는 반도체칩의 이면에 EMC가 몰딩될 때 배선기판과 EMC간의 강한 접합력을 가질 수 없어 배선기판에서 EMC가 박리되는 문제점이 있었다. 또한, 이런 문제점은 패키지의 신뢰도에 상당한 악영향을 주었다.
따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위해 발명된 것으로 EMC 몰딩시 EMC와 접착되는 배선기판의 표면에 접착제를 도포하여 EMC와 배선기판과의 접합력을 강화시킴으로써 신뢰도가 향상된 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법을 제공하는 것이다.
도 1은 종래 와이어 본딩 방식의 칩 스케일 패키지 구조의 단면도;
도 2는 본 발명의 바람직한 실시예에 따른 와이어 본딩 방식의 칩 스케일 패키지 구조의 단면도; 및
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따른 와이어 본딩 방식의 칩 스케일 패키지 제조순서를 나타내는 도면이다.
<도면의 주요부분에 대한 간단한 설명>
100, 200; 칩 스케일 패키지
1, 21; 반도체칩 2, 22; 탄성중합체
3, 23; 폴리이미드 테입 4, 24; 금속패턴
5, 25; 배선기판 6, 26; 본딩 와이어
7, 27; 봉지재 8, 28; 포토 솔더 레지스터
9, 29; 솔더홀 10, 30; 솔더볼
11, 31; EMC 32; 접착제
본 발명의 목적을 달성하기 위하여, 본 발명은 중앙의 소정 영역이 절단되고 상면 전체에 접착제가 도포되며 하면에는 포토 솔더 레지스터가 도포되어 복수의 솔더홀이 형성되는 배선기판, 배선기판 위에 배선기판의 가장자리의 소정영역을 제외한 영역에 형성되는 탄성중합체, 탄성중합체에 적층되어 배선기판과 접합되는 반도체칩, 배선기판과 반도체칩간에 접합되어 상호 전기적으로 연결하는 본딩와이어,배선기판과 반도체칩과 본딩와이어가 연결되는 부위를 밀봉하는 봉지재, 복수의 솔더홀에 접합되어 배선기판과 전기적으로 연결되는 복수의 솔더볼, 및 반도체칩의 이면과 배선기판의 소정영역을 덮도록 몰딩된 EMC(epoxy mold compound)를 포함하며, EMC는 배선기판의 소정영역에 도포된 접착제에 의해 배선기판과 접합하는 것을 특징으로 하는 와이어 본딩 방식의 칩 스케일 패키지를 제공한다.
또한, 본 발명은 a) 반도체칩 및 배선기판을 준비하는 단계, b) 배선기판의 중앙부분을 절단하고 배선기판의 하면에 포토 솔더 레지스터를 도포한 후에 이를 식각하여 복수의 솔더홀과 댐을 형성하는 단계, c) 상기 배선기판의 상부표면 전체에 접착제를 도포하는 단계, d) 배선기판의 상면 가장자리의 소정영역을 제외한 영역에 탄성중합체를 적층하고 탄성중합체 위에 반도체칩을 적층한 후 열과 압력을 인가하여 반도체칩을 배선기판과 접합하는 단계, e) 반도체칩과 배선기판을 본딩 와이어로 접합하여 상호간을 전기적으로 연결하고, 반도체칩과 배선기판과 본딩 와이어가 연결된 부위를 봉지재를 사용하여 몰딩하는 단계, 및 f) 배선기판의 소정영역에 도포된 접착제와 접착하도록 반도체칩의 이면에 EMC를 몰딩한 후, 복수의 솔더홀에 복수의 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 방식의 칩 스케일 패키지 제조방법을 제공한다.
이하, 첨부도면을 참조로 본 발명의 바람직한 실시예에 대해 설명한다.
도 2는 본 발명의 바람직한 실시예에 따른 와이어 본딩 방식의 칩 스케일 패키지의 단면도이다. 도 3a 내지 도 3f는 발명의 바람직한 실시예에 따른 와이어 본딩 방식의 칩 스케일 패키지의 제조순서를 나타내는 도면들이다.
도 2에서 도시된 바와 같이, 본 발명의 칩 스케일 패키지(200)는 배선기판 (25)의 중앙의 소정영역이 절단되고, 상면전체에는 접착제(32)가 도포된다. 배선기판(25)의 하면에는 포토 솔더 레지스터(28)가 도포되며 이는 식각공정을 거쳐 소정 부분이 식각되어 복수의 솔더홀(29)과 댐(도시되지 않음)을 형성한다.
배선기판(25)은 일면에 접착제(도시되지 않음)가 도포된 폴리이미드 테입(23)과 이 접착제를 매개로 폴리이미드 테입(23)에 접착된 금속패턴(24)을 포함한다. 본 발명에서는 금속패턴(24)의 재료로 구리를 사용하며, 금속패턴(24)의 일부표면은 금이 도금된다.
배선기판(25) 위에는 접착제(32)가 전체면에 도포되고, 그 위에 탄성중합체 (22)가 배선기판(25)의 가장자리의 소정면적을 제외한 전체면에 접착되며, 탄성중합체(22) 위에 반도체칩(21)이 실장된다. 이때 열과 압력이 인가되어 탄성중합체 (22)가 경화됨으로써 반도체칩(21)이 배선기판(25)과 확실히 접합되게 된다.
반도체칩(21)과 배선기판(25) 사이에는 본딩와이어(26)가 접합되어 있어 이들을 상호간 전기적으로 연결하고 있으며, 반도체칩(21)과 배선기판(25)과 본딩와이어(26)의 연결된 부위는 외부환경으로부터 보호하기 위해 봉지재(27)로 밀봉된다. 이때 배선기판(25)의 하면에 형성된 댐(도시되지 않음)에 의해 봉지재(27) 주입시 봉지재(27)가 배선기판(25)의 하면전체로 흘러들어가는 것이 방지된다.
배선기판(25)의 하면에 형성된 복수의 솔더홀(29)에는 복수의 솔더볼(30)이 형성되며, 배선기판(25)의 하면 중에서 본딩와이어(26)와 솔더홀(29)이 형성된 표면에는 금이 도금되어 있어 상호 접촉하는 구성요소간의 전도성이 향상된다.
반도체칩(21)의 이면에는 EMC(31)가 몰딩되어 있어 반도체칩(21)을 외부환경, 예를 들어 먼지, 습기 등으로부터 보호해 주며 또한 반도체칩(21)에서 발생한 열을 외부로 방출한다. 몰딩된 EMC(31)는 경화되면서 반도체칩(21)의 이면과 탄성중합체(22)의 일부면적과 접합될 뿐만 아니라 배선기판(25)에 도포된 접착제(32) 중 탄성중합체(22)가 적층되지 않은 여유면적에 도포된 접착제(32)와 접착하게 된다.
다음, 도 3a 내지 3f를 참조로 본 발명의 와이어 본딩 방식의 칩 스케일 패키지의 제조방법을 제조순서에 따라 설명한다.
우선, 도 3a와 같이, 반도체칩(21)과 배선기판(25)을 준비한다.
그런후, 도 3b와 같이, 배선기판(25)의 중앙부분을 절단하고 배선기판(25)의 하면에 포토 솔더 레지스터(28)를 도포한다. 하면에 도포된 포토 솔더 레지스터 (28)를 식각공정을 통해 소정부분을 식각하여 배선기판(25)의 하면에 복수의 솔더홀(9)과 댐을 형성한다.
다음, 도 3c와 같이, 배선기판(25)의 상면전체에 접착제(32)를 균일하게 도포한다.
다음, 도 3d와 같이, 접착제(32)가 도포된 배선기판(25) 위에 탄성중합체 (22)를 접합하는데 이때 배선기판(25)의 가장자리의 소정영역에는 탄성중합체(22)를 접합하지 않고 접착제(32)가 비접착된 상태로 남아있도록 한다. 그런후, 반도체칩(21)을 탄성중합체(22) 위에 적층하고, 여기에 열과 압력을 인가하여 반도체칩 (21)을 배선기판(25)에 견고하게 접합한다.
다음, 도 3e와 같이, 반도체칩(21)과 배선기판(25)을 본딩 와이어(26)로 접합하여 서로 전기적으로 접속하며, 반도체칩(21)과 배선기판(25)과 본딩 와이어 (26)가 연결된 부위를 외부환경으로부터 보호하기 위하여 봉지재(27)로 몰딩한다.
마지막으로, 도 3f와 같이, 배선기판 (25)에 도포된 접착제(32) 중 탄성중합체(22)가 적층되지 않고 비접착상태로 남아 있는 소정영역에 도포된 접착제(32)와 접착하도록 EMC(31)를 반도체칩(21)의 이면에 몰딩하고, 복수의 솔더홀(29)에 각각 솔더볼(30)을 형성하여 배선기판(25)과 전기적으로 연결한다..
이상, 본 발명의 바람직한 실시예를 참조로 본 발명의 와이어 본딩 방식의 칩 스케일 패키지와 그 제조방법에 대해 설명하였지만, 본 발명의 취지를 벗어나지 않는 범위 내에서 다양한 변형실시예가 가능하다.
본 발명에 따른 와이어 본딩 방식의 칩 스케일 패키지는 종래 와이어 본딩 방식의 칩 스케일 패키지와는 달리 배선기판의 상면에 접착제가 도포되어 몰딩된 EMC와 접착되기 때문에 배선기판과 EMC간에 박리가 발생하지 않아 패키지의 신뢰도가 향상될 수 있다.

Claims (2)

  1. 중앙의 소정 영역이 절단되고 상면 전체에 접착제가 도포되며 하면에는 포토 솔더 레지스터가 도포되어 복수의 솔더홀이 형성되는 배선기판,
    상기 배선기판 위에 상기 배선기판의 가장자리의 소정영역을 제외한 영역에 형성되는 탄성중합체,
    상기 탄성중합체에 적층되어 상기 배선기판과 접합되는 반도체칩,
    상기 배선기판과 상기 반도체칩간에 접합되어 상호 전기적으로 연결하는 본딩와이어,
    상기 배선기판과 상기 반도체칩과 상기 본딩와이어가 연결되는 부위를 밀봉하는 봉지재,
    상기 복수의 솔더홀에 접합되어 상기 배선기판과 전기적으로 연결되는 복수의 솔더볼, 및
    상기 반도체칩의 이면과 상기 배선기판의 상기 소정영역을 덮도록 몰딩된 EMC(epoxy mold compound)를 포함하며,
    상기 EMC는 상기 배선기판의 상기 소정영역에 도포된 상기 접착제에 의해 상기 배선기판과 접합하는 것을 특징으로 하는 와이어 본딩 방식의 칩 스케일 패키지.
  2. a) 반도체칩 및 배선기판을 준비하는 단계,
    b) 상기 배선기판의 중앙부분을 절단하고 상기 배선기판의 하면에 포토 솔더 레지스터를 도포한 후에 이를 식각하여 복수의 솔더홀과 댐을 형성하는 단계,
    c) 상기 배선기판의 상면 전체에 접착제를 도포하는 단계,
    d) 상기 배선기판의 상면 가장자리의 소정영역을 제외한 영역에 탄성중합체를 적층하고 상기 탄성중합체 위에 상기 반도체칩을 적층한 후 열과 압력을 인가하여 상기 반도체칩을 상기 배선기판과 접합하는 단계,
    e) 상기 반도체칩과 상기 배선기판을 본딩 와이어로 접합하여 상호간을 전기적으로 연결하고, 상기 반도체칩과 상기 배선기판과 상기 본딩 와이어가 연결된 부위를 봉지재를 사용하여 몰딩하는 단계, 및
    f) 상기 배선기판의 상기 소정영역에 도포된 상기 접착제와 접착하도록 상기 반도체칩의 이면에 EMC를 몰딩한 후, 상기 복수의 솔더홀에 복수의 솔더볼을 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 방식의 칩 스케일 패키지 제조방법.
KR1020010075629A 2001-12-01 2001-12-01 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 KR20030045224A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010075629A KR20030045224A (ko) 2001-12-01 2001-12-01 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010075629A KR20030045224A (ko) 2001-12-01 2001-12-01 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20030045224A true KR20030045224A (ko) 2003-06-11

Family

ID=29572510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010075629A KR20030045224A (ko) 2001-12-01 2001-12-01 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20030045224A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
KR100766498B1 (ko) * 2006-10-16 2007-10-15 삼성전자주식회사 반도체 패키지 및 그 제조방법
US7592709B2 (en) 2005-10-27 2009-09-22 Samsung Electronics Co., Ltd. Board on chip package and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765478B1 (ko) * 2005-08-12 2007-10-09 삼성전자주식회사 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치
US7435914B2 (en) 2005-08-12 2008-10-14 Samsung Electronics Co., Ltd. Tape substrate, tape package and flat panel display using same
US7592709B2 (en) 2005-10-27 2009-09-22 Samsung Electronics Co., Ltd. Board on chip package and method of manufacturing the same
US7923296B2 (en) 2005-10-27 2011-04-12 Samsung Electronics Co., Ltd. Board on chip package and method of manufacturing the same
KR100766498B1 (ko) * 2006-10-16 2007-10-15 삼성전자주식회사 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US5843808A (en) Structure and method for automated assembly of a tab grid array package
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP3578770B2 (ja) 半導体装置
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
US8169089B2 (en) Semiconductor device including semiconductor chip and sealing material
JP2002110718A (ja) 半導体装置の製造方法
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR20040059742A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JP2000286372A (ja) 半導体装置の製造方法
JP2000286375A (ja) 半導体装置
JP2002246539A (ja) 半導体装置の製造方法
KR100401018B1 (ko) 반도체패키지를 위한 웨이퍼의 상호 접착 방법
JP2000286376A (ja) 半導体装置の製造方法
KR100549312B1 (ko) 반도체패키지 및 그 제조 방법
US7323361B2 (en) Packaging system for semiconductor devices
KR100357883B1 (ko) 반도체장치및그제조방법
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100379085B1 (ko) 반도체장치의봉지방법
KR19980068172A (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
JPH08306824A (ja) 樹脂封止型半導体装置
JP3145892B2 (ja) 樹脂封止型半導体装置
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid