JP2000286376A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000286376A JP2000286376A JP11089252A JP8925299A JP2000286376A JP 2000286376 A JP2000286376 A JP 2000286376A JP 11089252 A JP11089252 A JP 11089252A JP 8925299 A JP8925299 A JP 8925299A JP 2000286376 A JP2000286376 A JP 2000286376A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- connection
- dicing
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 セラミック基板を採用したチップサイズパッ
ケージに於いて、高価なセラミック基板を省略する。 【解決手段】 フレームに半導体チップ１５をフェイス
ダウンで実装し、接続片１３、１４と半導体チップ上の
半田ボールを接続する。そして必要により封止する。封
止の際は、接続片の裏面が樹脂封止体の裏面に露出する
ように構成し、最終的には連結体をダイシングして取り
除く。
ケージに於いて、高価なセラミック基板を省略する。 【解決手段】 フレームに半導体チップ１５をフェイス
ダウンで実装し、接続片１３、１４と半導体チップ上の
半田ボールを接続する。そして必要により封止する。封
止の際は、接続片の裏面が樹脂封止体の裏面に露出する
ように構成し、最終的には連結体をダイシングして取り
除く。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、リードフレームの如き、Ｃｕフレームを用いたＣＳ
Ｐ型の半導体装置に関するものである。
し、リードフレームの如き、Ｃｕフレームを用いたＣＳ
Ｐ型の半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置は、周知事項ではあるが、ウ
ェハの状態でマトリックス状にＩＣが作り込まれ、この
ＩＣを囲み格子状にダイシングライン部が設けられ、こ
のダイシングライン部に沿って個々にダイシングされ、
個々の半導体装置（半導体チップ）に分離形成される。
そしてリードフレームに実装し、ＩＣとリードとをワイ
ヤボンディングしパッケージされる。
ェハの状態でマトリックス状にＩＣが作り込まれ、この
ＩＣを囲み格子状にダイシングライン部が設けられ、こ
のダイシングライン部に沿って個々にダイシングされ、
個々の半導体装置（半導体チップ）に分離形成される。
そしてリードフレームに実装し、ＩＣとリードとをワイ
ヤボンディングしパッケージされる。
【０００３】しかし携帯電話やディジタルカメラ等の軽
薄短小化を受けて、半導体装置も益々小型化が要求さ
れ、最近は限りなくチップサイズに近づく技術としてＣ
ＳＰ、ウェハスケールＣＳＰが開発されている。
薄短小化を受けて、半導体装置も益々小型化が要求さ
れ、最近は限りなくチップサイズに近づく技術としてＣ
ＳＰ、ウェハスケールＣＳＰが開発されている。
【０００４】半導体チップを基板に実装し、ワイヤボン
ディングを採用してチップサイズを小さくするＣＳＰと
しては、例えば、特開平１０―９２９７９号公報や特開
昭５８−２０１３４７号公報がある。
ディングを採用してチップサイズを小さくするＣＳＰと
しては、例えば、特開平１０―９２９７９号公報や特開
昭５８−２０１３４７号公報がある。
【０００５】これらの技術は、接続として信頼性の高い
金属細線接続を採用しつつ、金属細線から先のリードフ
レームの延在長を限りなく少なくするため、セラミック
基板を採用し、チップサイズを小さくしたものである。
金属細線接続を採用しつつ、金属細線から先のリードフ
レームの延在長を限りなく少なくするため、セラミック
基板を採用し、チップサイズを小さくしたものである。
【０００６】図７と図８は、その概要を説明したもので
ある。図７に於いて、セラミック基板１には、半導体チ
ップ２が固着され、半導体チップ２のボンディングパッ
ドとセラミック基板１上のパッド電極３は、金属細線を
介して接続される。そしてセラミック基板１は、必要に
よりスルーホールや多層配線が施され、ロウ材を介して
実装基板と半田付けされるパッド４がセラミック基板１
裏面に設けられている。半導体チップ２のボンディング
パッドは、金属細線、パッド電極３、スルーホールまた
は多層配線を介して裏面のパッド４と電気的に接続され
る。
ある。図７に於いて、セラミック基板１には、半導体チ
ップ２が固着され、半導体チップ２のボンディングパッ
ドとセラミック基板１上のパッド電極３は、金属細線を
介して接続される。そしてセラミック基板１は、必要に
よりスルーホールや多層配線が施され、ロウ材を介して
実装基板と半田付けされるパッド４がセラミック基板１
裏面に設けられている。半導体チップ２のボンディング
パッドは、金属細線、パッド電極３、スルーホールまた
は多層配線を介して裏面のパッド４と電気的に接続され
る。
【０００７】そして図８の如く、樹脂封止体５が形成さ
れ、矢印で示した部分でダイシングされる。このダイシ
ングは、セラミック基板の裏面側または表側どちらでも
良い。またセラミック基板には割り溝が設けられ、セラ
ミック基板の手前までダイシングし、セラミック基板は
割り溝を介してブレークされても良い。
れ、矢印で示した部分でダイシングされる。このダイシ
ングは、セラミック基板の裏面側または表側どちらでも
良い。またセラミック基板には割り溝が設けられ、セラ
ミック基板の手前までダイシングし、セラミック基板は
割り溝を介してブレークされても良い。
【０００８】
【発明が解決しようとする課題】前述した構造は、リー
ドフレームを採用したパッケージと異なり、リードがパ
ッケージ内に取り込まれず、パッド電極が極めて小さい
ため、その分小さくすることができる。
ドフレームを採用したパッケージと異なり、リードがパ
ッケージ内に取り込まれず、パッド電極が極めて小さい
ため、その分小さくすることができる。
【０００９】しかしながらセラミック基板１は、スルー
ホールや多層配線を施したり、パッド電極３、パッド４
にＡｕメッキを必要とするため、コストが上昇する問題
があった。
ホールや多層配線を施したり、パッド電極３、パッド４
にＡｕメッキを必要とするため、コストが上昇する問題
があった。
【００１０】またセラミック基板１の電極は、一般には
印刷であり、実装基板との接続は、印刷電極の厚みが要
因で、接続強度がそれほど高くできない問題もあった。
印刷であり、実装基板との接続は、印刷電極の厚みが要
因で、接続強度がそれほど高くできない問題もあった。
【００１１】本発明は、前記問題点を解決するものであ
る。
る。
【００１２】
【課題を解決するための手段】本発明は上記の課題に鑑
みてなされ、第１に、マトリックス状に配置されたフレ
ームを用意し、前記フレームの前記配置予定領域に前記
半導体チップをフェイスダウンし、前記半導体チップの
接続領域と前記接続片を固着し、前記連結体を取り除
き、前記接続片を個々に分離すると共に、前記単位ごと
に分離する事で解決するものである。
みてなされ、第１に、マトリックス状に配置されたフレ
ームを用意し、前記フレームの前記配置予定領域に前記
半導体チップをフェイスダウンし、前記半導体チップの
接続領域と前記接続片を固着し、前記連結体を取り除
き、前記接続片を個々に分離すると共に、前記単位ごと
に分離する事で解決するものである。
【００１３】第２に、前記連結体を、ダイシングにより
取り除く事で解決するものである。
取り除く事で解決するものである。
【００１４】第３に、フレームを用意し、前記フレーム
と前記半導体ウェハを重ね、前記半導体チップをフレー
ムに対してフェイスダウンし、前記半導体チップの接続
領域と前記接続片を固着し、前記連結体を取り除き、前
記接続片を個々に分離すると共に、前記単位ごとに分離
する事で解決するものである。
と前記半導体ウェハを重ね、前記半導体チップをフレー
ムに対してフェイスダウンし、前記半導体チップの接続
領域と前記接続片を固着し、前記連結体を取り除き、前
記接続片を個々に分離すると共に、前記単位ごとに分離
する事で解決するものである。
【００１５】第４に、連結体を、ハーフカットのダイシ
ングで分離し、単位フレーム間の分離はフルカットのダ
イシングにより実現することで解決するものである。
ングで分離し、単位フレーム間の分離はフルカットのダ
イシングにより実現することで解決するものである。
【００１６】例えば、Ｃｕより成るフレームは、従来か
らリードフレーム技術として確立されており、また封止
も従来のトランスファーモールド技術で実現できる。従
って封止した後、たんに連結体をダイシングやエッチン
グ等で取り除けば実現でき、より安価で、チップサイズ
に近づいた半導体装置を実現できる。
らリードフレーム技術として確立されており、また封止
も従来のトランスファーモールド技術で実現できる。従
って封止した後、たんに連結体をダイシングやエッチン
グ等で取り除けば実現でき、より安価で、チップサイズ
に近づいた半導体装置を実現できる。
【００１７】また連結体を取り除くことで、この取り除
いた領域の接続片は、厚み方向に側壁が露出され、この
露出した側壁がロウ材に濡れることで接着強度を向上さ
せることができる。
いた領域の接続片は、厚み方向に側壁が露出され、この
露出した側壁がロウ材に濡れることで接着強度を向上さ
せることができる。
【００１８】また、リードフレームのリードを接続片に
変えることで実現でき、製造も容易である。
変えることで実現でき、製造も容易である。
【００１９】またリードフレームを採用して、チップサ
イズの半導体装置が実現できる。
イズの半導体装置が実現できる。
【００２０】更には、連結体をダイシングにより取り除
くことで、接続片の側辺には、凹凸ができ、ロウ材との
接着性が向上する。
くことで、接続片の側辺には、凹凸ができ、ロウ材との
接着性が向上する。
【００２１】またマトリックス状に単位を構成したフレ
ームを用意すれば、ウェハスケール型のＣＳＰが可能と
なる。
ームを用意すれば、ウェハスケール型のＣＳＰが可能と
なる。
【００２２】
【発明の実施の形態】次に、本発明の第１の実施形態に
ついて図１〜図４を参照して説明する。図１の構成部品
は、あたかも一般的なリードフレームであり、リードフ
レームの厚みを有した金属材料（例えばＣｕを主材料と
する）から成るフレームである。これは、箔でも良い。
この場合、取り扱いの面を考慮して、フレキシブルシー
トにサンドウィッチしても良い。これについては後述す
る。
ついて図１〜図４を参照して説明する。図１の構成部品
は、あたかも一般的なリードフレームであり、リードフ
レームの厚みを有した金属材料（例えばＣｕを主材料と
する）から成るフレームである。これは、箔でも良い。
この場合、取り扱いの面を考慮して、フレキシブルシー
トにサンドウィッチしても良い。これについては後述す
る。
【００２３】まずフレーム１０は、半導体チップが固着
されるアイランド１１がその中央に設けられ、各コーナ
ーからは、吊りリード１２を介して連結体Ｒがアイラン
ド１１を囲むように形成されている。この連結体Ｒに
は、アイランド１１に向かう第１の接続片１３が実質的
に等間隔で一体配置されている。また連結体Ｒから外に
向かい第２の接続片１４が設けられている。
されるアイランド１１がその中央に設けられ、各コーナ
ーからは、吊りリード１２を介して連結体Ｒがアイラン
ド１１を囲むように形成されている。この連結体Ｒに
は、アイランド１１に向かう第１の接続片１３が実質的
に等間隔で一体配置されている。また連結体Ｒから外に
向かい第２の接続片１４が設けられている。
【００２４】この接続片は、通常のリードフレームのリ
ードに対応し、従来のリードフレームでは、リードが樹
脂封止体から露出するものである。しかしこの接続片１
３、１４は、図３の如く、樹脂封止体１７と面いちで切
断されるか、または０．１〜０．２ｍｍ程度突出され
る。この突出により、実装時、接続片１３、１４の側面
に半田フィレットを作るためである。切断の方法は、ダ
イシング、またはＴ／Ｆ（トリム・アンド・フォーミン
グ）等が考えられる。
ードに対応し、従来のリードフレームでは、リードが樹
脂封止体から露出するものである。しかしこの接続片１
３、１４は、図３の如く、樹脂封止体１７と面いちで切
断されるか、または０．１〜０．２ｍｍ程度突出され
る。この突出により、実装時、接続片１３、１４の側面
に半田フィレットを作るためである。切断の方法は、ダ
イシング、またはＴ／Ｆ（トリム・アンド・フォーミン
グ）等が考えられる。
【００２５】またこの接続片の数は、ＩＣのボンディン
グパッドパッド数により決まる。つまりパッド数が少な
ければ、第１の接続片１３…を採用すれば良く、更に
は、この接続片は、連結体の１側辺〜４側辺を任意に選
択して、この連結体Ｒと一体で設ければよい。また数が
多い場合は、更に第２の接続片１４…を採用すればよ
い。更にパッド数が多ければ、図１３のように外側にリ
ング状に第３の接続片２２を設ければ良い。接続片のサ
イズにもよるが、連結体Ｒの外側に更に吊りリード１２
を介して別の連結体を形成し、アイランドに向いた接続
片、外側に向いた接続片を設ければ、接続片の数を増加
できる。
グパッドパッド数により決まる。つまりパッド数が少な
ければ、第１の接続片１３…を採用すれば良く、更に
は、この接続片は、連結体の１側辺〜４側辺を任意に選
択して、この連結体Ｒと一体で設ければよい。また数が
多い場合は、更に第２の接続片１４…を採用すればよ
い。更にパッド数が多ければ、図１３のように外側にリ
ング状に第３の接続片２２を設ければ良い。接続片のサ
イズにもよるが、連結体Ｒの外側に更に吊りリード１２
を介して別の連結体を形成し、アイランドに向いた接続
片、外側に向いた接続片を設ければ、接続片の数を増加
できる。
【００２６】つまり接続片は、アイランド１１を囲むよ
うに第１の接続片郡１３…、第２の接続片郡１４…、…
が形成された形となる。
うに第１の接続片郡１３…、第２の接続片郡１４…、…
が形成された形となる。
【００２７】続いて、図２に示すように、アイランド１
１には固着材を介して半導体チップ１５が固着される。
フレーム１０は、例えばＣｕを主材料とする金属でなる
ため、固着材としては半田等のロウ材で成るが、銀ペー
スト等のペースト材、接着剤でも良い。そして半導体チ
ップ１５の表面に露出されたボンディングパッドから接
続片１３、１４まで金属細線１６を介して接続される。
この金属細線１６は、Ａｕ、ＣｕまたはＡｌ等からな
り、通常はワイヤーボンディングで実現される。図２で
示したように、ＩＣのボンディングパッド数が多いた
め、第１の接続片１３…と第２の接続片１４…は、連結
体Ｒの側辺を中心に交互に突出して形成されている。別
の表現をすれば、隣り合う２つの第１の接続片１３、１
３の間に第２の接続片１４が入り、連結体Ｒを中心に所
定ピッチで左右に交互に飛び出している。この構造を採
用することにより金属細線のショート防止を実現してい
る。
１には固着材を介して半導体チップ１５が固着される。
フレーム１０は、例えばＣｕを主材料とする金属でなる
ため、固着材としては半田等のロウ材で成るが、銀ペー
スト等のペースト材、接着剤でも良い。そして半導体チ
ップ１５の表面に露出されたボンディングパッドから接
続片１３、１４まで金属細線１６を介して接続される。
この金属細線１６は、Ａｕ、ＣｕまたはＡｌ等からな
り、通常はワイヤーボンディングで実現される。図２で
示したように、ＩＣのボンディングパッド数が多いた
め、第１の接続片１３…と第２の接続片１４…は、連結
体Ｒの側辺を中心に交互に突出して形成されている。別
の表現をすれば、隣り合う２つの第１の接続片１３、１
３の間に第２の接続片１４が入り、連結体Ｒを中心に所
定ピッチで左右に交互に飛び出している。この構造を採
用することにより金属細線のショート防止を実現してい
る。
【００２８】続いて、図３の如く、樹脂封止体１７が設
けられる。この樹脂封止体１７は、一例としてトランス
ファーモールド、インジェクションモールド等で実現で
きる。但し、接続片１３、１４の裏面は、樹脂封止体１
７と同一面を成すか、あるいは樹脂封止体１７よりも若
干突出して設けられる。またこの際、アイランドの絶縁
を考慮する場合は、図３右図で見れば、アイランド１１
が接続片に対して若干上に押し上げられ、完全に埋め込
まれていても良い。
けられる。この樹脂封止体１７は、一例としてトランス
ファーモールド、インジェクションモールド等で実現で
きる。但し、接続片１３、１４の裏面は、樹脂封止体１
７と同一面を成すか、あるいは樹脂封止体１７よりも若
干突出して設けられる。またこの際、アイランドの絶縁
を考慮する場合は、図３右図で見れば、アイランド１１
が接続片に対して若干上に押し上げられ、完全に埋め込
まれていても良い。
【００２９】更に、図４で第１の接続片１３…、第２の
接続片１４…を個々に分離する。図４では、半導体装置
１８の裏面を示したものであり、ここでは第１の接続片
１３…、第２の接続片１４…、吊りリード１２およびア
イランド１１の裏面が露出している状態を示し、ハッチ
ングで示す所が除去領域と成っている。
接続片１４…を個々に分離する。図４では、半導体装置
１８の裏面を示したものであり、ここでは第１の接続片
１３…、第２の接続片１４…、吊りリード１２およびア
イランド１１の裏面が露出している状態を示し、ハッチ
ングで示す所が除去領域と成っている。
【００３０】ここでは連結体Ｒを取り除くことで接続片
１３…、１４…を個々に分離している。しかし本フレー
ムは、フレーム単位をマトリックス状に形成しているの
で、予定のチップパッケージ側辺で接続片が切断され
る。
１３…、１４…を個々に分離している。しかし本フレー
ムは、フレーム単位をマトリックス状に形成しているの
で、予定のチップパッケージ側辺で接続片が切断され
る。
【００３１】分離の簡単な方法として、ここではハッチ
ングで示す方向に、ハッチングで示すブレード幅のダイ
シングを施している。
ングで示す方向に、ハッチングで示すブレード幅のダイ
シングを施している。
【００３２】このダイシングでは、フレーム１０の厚み
より若干深い溝を形成すれば簡単に分離でき、また少し
でも連結体Ｒが残るとショートの原因となるため、連結
体Ｒの幅よりも広い幅で除かれている。また他の除去方
法として、エッチングが考えられる。第２の接続片１４
は、樹脂封止体端まで、もしくは０．１〜０．２ｍｍ出
した位置で切断する。切断方法は、従来のＴ／Ｆまたは
連結体Ｒを切断するのと同じダイシングで行う。
より若干深い溝を形成すれば簡単に分離でき、また少し
でも連結体Ｒが残るとショートの原因となるため、連結
体Ｒの幅よりも広い幅で除かれている。また他の除去方
法として、エッチングが考えられる。第２の接続片１４
は、樹脂封止体端まで、もしくは０．１〜０．２ｍｍ出
した位置で切断する。切断方法は、従来のＴ／Ｆまたは
連結体Ｒを切断するのと同じダイシングで行う。
【００３３】生産性を考慮するなら、図１１、図１４お
よび図１５のように、マトリックス状に半導体チップ１
５が実装できるフレーム１０を用意し、まとめてダイシ
ングすればよい。この方法は、後述する。
よび図１５のように、マトリックス状に半導体チップ１
５が実装できるフレーム１０を用意し、まとめてダイシ
ングすればよい。この方法は、後述する。
【００３４】以上、本発明は、安価なフレーム１０を採
用し、最後にダイシング等で連結体Ｒを取り除けば、樹
脂封止体１７の裏面には、チップの側辺に接続片から成
る電極が形成されることになる。この接続片は、従来の
リードフレームを採用したパッケージと比較して、リー
ドに相当する接続片が短く、また外部に露出しない分全
体のサイズを小さくすることができる。
用し、最後にダイシング等で連結体Ｒを取り除けば、樹
脂封止体１７の裏面には、チップの側辺に接続片から成
る電極が形成されることになる。この接続片は、従来の
リードフレームを採用したパッケージと比較して、リー
ドに相当する接続片が短く、また外部に露出しない分全
体のサイズを小さくすることができる。
【００３５】また接続片のサイズは、金属細線がボンデ
イングできるさいずであれば良いので、そのサイズも小
さくできる。また連結体Ｒの幅は、ダイシングブレード
のサイズおよび精度で決まるが、最近のダイシング装置
はブレードも薄く、非常に高精度であるため、前記幅も
狭くできる。従って半導体装置としてサイズの小さいも
のが簡単に実現できる。
イングできるさいずであれば良いので、そのサイズも小
さくできる。また連結体Ｒの幅は、ダイシングブレード
のサイズおよび精度で決まるが、最近のダイシング装置
はブレードも薄く、非常に高精度であるため、前記幅も
狭くできる。従って半導体装置としてサイズの小さいも
のが簡単に実現できる。
【００３６】またハッチングで示した溝には、接続片１
３、１４の切断面が露出される。このまま実装基板に半
田等のロウ材で固着した場合、この切断面がロウ材が濡
れてフィレットが形成されるため、接着強度も増強す
る。またダイシングでは、その切断面に細かい筋が形成
されるためロウ材との食いつきも向上する。
３、１４の切断面が露出される。このまま実装基板に半
田等のロウ材で固着した場合、この切断面がロウ材が濡
れてフィレットが形成されるため、接着強度も増強す
る。またダイシングでは、その切断面に細かい筋が形成
されるためロウ材との食いつきも向上する。
【００３７】一方、ダイシングにより形成される溝は、
別途樹脂で埋めても良い。特にダイシングにより形成さ
れた溝に於いて、半導体チップと連続している界面は、
吊りリードである。そのため、耐湿性が考慮されて、ダ
イシング溝のコーナー部分に樹脂が塗布されても良い。
また全ての溝を埋めても良い。この時もダイシングによ
る筋が切断面に細かく形成されるの樹脂の喰い付きが良
い。
別途樹脂で埋めても良い。特にダイシングにより形成さ
れた溝に於いて、半導体チップと連続している界面は、
吊りリードである。そのため、耐湿性が考慮されて、ダ
イシング溝のコーナー部分に樹脂が塗布されても良い。
また全ての溝を埋めても良い。この時もダイシングによ
る筋が切断面に細かく形成されるの樹脂の喰い付きが良
い。
【００３８】溝を絶縁樹脂で埋める場合には、接続片の
裏面を樹脂封止体１７よりも突出させることで、接続片
１３、１４と実装基板とのロウ付け強度が増強する。突
出させることで露出した側面にはフィレットが形成さ
れ、ロウ材の固着性強度が増す。
裏面を樹脂封止体１７よりも突出させることで、接続片
１３、１４と実装基板とのロウ付け強度が増強する。突
出させることで露出した側面にはフィレットが形成さ
れ、ロウ材の固着性強度が増す。
【００３９】図５、図６は、図１のフレーム１０を単位
とし、この単位がマトリックス状に形成されたものを示
している。
とし、この単位がマトリックス状に形成されたものを示
している。
【００４０】図５は、図３のパッケージ後を示し、マト
リックス状に形成されたフレームの各アイランドには半
導体チップが固着され、金属細線が接続されている。そ
して樹脂封止体は、マトリックス状のフレーム全域に設
けられている。ここでアイランドは、チップよりも大き
く形成されているが、小さくても良い。
リックス状に形成されたフレームの各アイランドには半
導体チップが固着され、金属細線が接続されている。そ
して樹脂封止体は、マトリックス状のフレーム全域に設
けられている。ここでアイランドは、チップよりも大き
く形成されているが、小さくても良い。
【００４１】そして図６の２種類の矢印で示した所で、
ダイシングが施され、接続片の分離および半導体装置と
してフレームからの分離が実現される。
ダイシングが施され、接続片の分離および半導体装置と
してフレームからの分離が実現される。
【００４２】図４で説明したように、フレーム全域にあ
る連結体の部分がダイシングにより削り取られる。この
場所を図６では４本の小さい矢印で示した。そしてフレ
ームから半導体装置を分離するために、フルカットを行
う。この場所は、３本の大きい矢印で示した。
る連結体の部分がダイシングにより削り取られる。この
場所を図６では４本の小さい矢印で示した。そしてフレ
ームから半導体装置を分離するために、フルカットを行
う。この場所は、３本の大きい矢印で示した。
【００４３】本方法は、通常のトランスファーモールド
の如く、マトリックス状にキャビティーが構成されるよ
うに金型を作っても良い。しかし本発明は、図５のよう
に、金型は１つのキャビティーにし、端から端までのフ
レーム単位が全て一体で連続してモールド形成され、後
にダイシングして個々に分離されている。ダイシング
は、ハーフカットとフルカットの２タイプを採用し、接
続片の分離と半導体装置の分離をしている。金型にマト
リックス状にキャビティを形成するとなると、金型側に
はキャビティとキャビティとの間にスペースが必要とな
る。しかしダイシングでフルカットをするならば、図６
で示したフルカット領域（大きい矢印）の領域は、ブレ
ードの間隔ですむため、その分単位フレームの実装密度
を増やすことができる。
の如く、マトリックス状にキャビティーが構成されるよ
うに金型を作っても良い。しかし本発明は、図５のよう
に、金型は１つのキャビティーにし、端から端までのフ
レーム単位が全て一体で連続してモールド形成され、後
にダイシングして個々に分離されている。ダイシング
は、ハーフカットとフルカットの２タイプを採用し、接
続片の分離と半導体装置の分離をしている。金型にマト
リックス状にキャビティを形成するとなると、金型側に
はキャビティとキャビティとの間にスペースが必要とな
る。しかしダイシングでフルカットをするならば、図６
で示したフルカット領域（大きい矢印）の領域は、ブレ
ードの間隔ですむため、その分単位フレームの実装密度
を増やすことができる。
【００４４】ここでアイランドは省略し、Ｘリードでも
良い。
良い。
【００４５】また図４の符号Ｆは、樹脂封止体の角部ま
たはその近傍に位置し、吊りリード１２の幅よりも広く
形成した固定手段である。この部分は、ダイシングによ
り完全に分離されるので、ここでは歪み吸収手段として
活用している。
たはその近傍に位置し、吊りリード１２の幅よりも広く
形成した固定手段である。この部分は、ダイシングによ
り完全に分離されるので、ここでは歪み吸収手段として
活用している。
【００４６】つまり樹脂封止体の歪みの加わる部分は、
図４の４コーナーである。そのためこのＦの部分に対応
する第２の固定手段を実装基板に設け、この固定手段Ｆ
と実装基板の第２の固定手段を、ロウ材、銀ペースト、
接着剤等で固定する。その結果、半田ボールや半田バン
プにクラックが発生するような大きな歪みが加わって
も、まず固定手段にその応力が加わり、これ以外の接続
部分に応力が加わらない構造となっている。具体的に
は、Ｆは、リードであり、実装基板の第２の固定手段も
Ｃｕを主材料とするパターンが形成され、その間を半田
付けされている。
図４の４コーナーである。そのためこのＦの部分に対応
する第２の固定手段を実装基板に設け、この固定手段Ｆ
と実装基板の第２の固定手段を、ロウ材、銀ペースト、
接着剤等で固定する。その結果、半田ボールや半田バン
プにクラックが発生するような大きな歪みが加わって
も、まず固定手段にその応力が加わり、これ以外の接続
部分に応力が加わらない構造となっている。具体的に
は、Ｆは、リードであり、実装基板の第２の固定手段も
Ｃｕを主材料とするパターンが形成され、その間を半田
付けされている。
【００４７】続いて、第２の実施の形態を図９、図１０
を参照しながら説明する。ここでは、半導体チップ１５
をフレームに対してフェイスダウンで実装し、チップサ
イズと同じサイズの半導体装置を提供している。
を参照しながら説明する。ここでは、半導体チップ１５
をフレームに対してフェイスダウンで実装し、チップサ
イズと同じサイズの半導体装置を提供している。
【００４８】半導体チップ１５は、表面に半田バンプま
たは半田ボールが形成され、これが黒丸の所で示され、
接続片１３、１４と接続されている。図２では、フェイ
スアップのため、アイランドが必要となり、また吊りリ
ードも必要となったが、図９では、フェイスダウンで実
現されるため、２点差線で示すアイランド、吊りリード
を省略しても良い。また半田は、他のロウ材でよい。ま
た銀ペースト等の導電ペーストでも良い。
たは半田ボールが形成され、これが黒丸の所で示され、
接続片１３、１４と接続されている。図２では、フェイ
スアップのため、アイランドが必要となり、また吊りリ
ードも必要となったが、図９では、フェイスダウンで実
現されるため、２点差線で示すアイランド、吊りリード
を省略しても良い。また半田は、他のロウ材でよい。ま
た銀ペースト等の導電ペーストでも良い。
【００４９】またチップが実装された後に、半導体チッ
プとフレームの間に樹脂が充填されても良い。
プとフレームの間に樹脂が充填されても良い。
【００５０】図１０は、前図の裏面を示したものであ
り、やはり点線で示す部分の連結体Ｒをダイシング等で
削除し、接続片１３、１４を個々に分離している。アイ
ランド１１や吊りリード１２は、省略も可能なので点線
で示してある。
り、やはり点線で示す部分の連結体Ｒをダイシング等で
削除し、接続片１３、１４を個々に分離している。アイ
ランド１１や吊りリード１２は、省略も可能なので点線
で示してある。
【００５１】また本フレームは、マトリックス状に形成
され、第２の接続片１４が図６と同じようにフルカット
される。フルカットは、ダイシングやＴ／Ｆ等で良い。
され、第２の接続片１４が図６と同じようにフルカット
される。フルカットは、ダイシングやＴ／Ｆ等で良い。
【００５２】本構造は、図１１に示すようにウェハサイ
ズのＣＳＰに応用できる。
ズのＣＳＰに応用できる。
【００５３】つまりウェハ２０全面にマトリックス状の
ＩＣを形成した後、パッシベーション膜を介して半田バ
ンプや半田ボールを形成しておく。そしてこの上に、マ
トリックス状に構成されたフレーム２１を配置し、接続
片と接続する。
ＩＣを形成した後、パッシベーション膜を介して半田バ
ンプや半田ボールを形成しておく。そしてこの上に、マ
トリックス状に構成されたフレーム２１を配置し、接続
片と接続する。
【００５４】その後、必要によりウェハとフレームとの
間に樹脂を充填し、図６のように連結体Ｒをダイシング
して接続片を個々に分離し、フレーム単位間に設けられ
た連結体ｒをフルカットして個々に分離する。
間に樹脂を充填し、図６のように連結体Ｒをダイシング
して接続片を個々に分離し、フレーム単位間に設けられ
た連結体ｒをフルカットして個々に分離する。
【００５５】ここで第１、第２の両実施例は、色々なフ
レームが採用できる。図１１は、図１２の如く、対向す
る２側辺に接続片１３が設けられ、これがマトリックス
状に成ったフレームである。また図１３の如く、アイラ
ンドを囲むように、第１の接続片１３…、第２の接続片
１４…、第３の接続片２２が設けられても良い。
レームが採用できる。図１１は、図１２の如く、対向す
る２側辺に接続片１３が設けられ、これがマトリックス
状に成ったフレームである。また図１３の如く、アイラ
ンドを囲むように、第１の接続片１３…、第２の接続片
１４…、第３の接続片２２が設けられても良い。
【００５６】一方、全実施例で用いられるフレームは、
フレキシブルシートにサンドウィッチされた金属箔を用
いても良い。この場合、接続ポイント（接続片、アイラ
ンド）を除いてサンドウィッチされる。
フレキシブルシートにサンドウィッチされた金属箔を用
いても良い。この場合、接続ポイント（接続片、アイラ
ンド）を除いてサンドウィッチされる。
【００５７】図１６、図１７は、第１の実施例、第２の
実施例の断面図である。接続片１３、１４は、サイズも
小さくダイシング時に剥がれる可能性があるため、接続
片から樹脂食いつき手段Ｔが設けられている。この食い
つき手段Ｔは、図４で説明すると、ダイシングラインと
一致しない接続片の３側辺のどれかに設けられ、更には
接続片の側面から突出して設けられ、樹脂で完全にカバ
ーされ、アンカー効果により固定される。このアンカー
効果により、連結体がダイシングで削られる時でも、接
続片は樹脂から剥がれることなく固定される。
実施例の断面図である。接続片１３、１４は、サイズも
小さくダイシング時に剥がれる可能性があるため、接続
片から樹脂食いつき手段Ｔが設けられている。この食い
つき手段Ｔは、図４で説明すると、ダイシングラインと
一致しない接続片の３側辺のどれかに設けられ、更には
接続片の側面から突出して設けられ、樹脂で完全にカバ
ーされ、アンカー効果により固定される。このアンカー
効果により、連結体がダイシングで削られる時でも、接
続片は樹脂から剥がれることなく固定される。
【００５８】また図１６では、半導体チップ１５とフレ
ームとの間には所定の間隔が設けられてあるため、接続
片１３の一部は、半導体チップ１５の下に配置できる。
これにより接続片の配置領域全域をシュリンクでき、全
体のサイズを小さくすることができる。
ームとの間には所定の間隔が設けられてあるため、接続
片１３の一部は、半導体チップ１５の下に配置できる。
これにより接続片の配置領域全域をシュリンクでき、全
体のサイズを小さくすることができる。
【００５９】
【発明の効果】本発明によれば、金属から成るフレーム
を採用し、封止された後でフレームの一構成要素である
連結体を取り除くことで、接続片を個々に分離できる。
また接続片のサイズは、半田バンプや半田ボールを接続
できるサイズでよく、全体としての半導体装置のサイズ
を小さくすることができる。
を採用し、封止された後でフレームの一構成要素である
連結体を取り除くことで、接続片を個々に分離できる。
また接続片のサイズは、半田バンプや半田ボールを接続
できるサイズでよく、全体としての半導体装置のサイズ
を小さくすることができる。
【００６０】またフレームを樹脂に埋め込み、封止体の
裏面に接続片を露出させるので、従来のようにセラミッ
ク基板採用することなく実現できる。従ってセラミック
基板を採用した従来の半導体装置に比べコストを下げら
れる。
裏面に接続片を露出させるので、従来のようにセラミッ
ク基板採用することなく実現できる。従ってセラミック
基板を採用した従来の半導体装置に比べコストを下げら
れる。
【００６１】またフレームにフェイスダウンするタイプ
では、チップサイズの半導体装置を実現できる。
では、チップサイズの半導体装置を実現できる。
【００６２】またダイシングで連結体を取り除くので、
この領域に露出する接続片の側面をロウ材の接続領域と
して活用でき、実装基板との接続強度を増強できる。
この領域に露出する接続片の側面をロウ材の接続領域と
して活用でき、実装基板との接続強度を増強できる。
【００６３】また連結体は、ダイシングで簡単に取り除
けるので、工程も簡略化できる。
けるので、工程も簡略化できる。
【図１】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図２】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図３】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図４】 本発明の第１の実施形態に係る半導体装置の
製造方法を説明する図である。
製造方法を説明する図である。
【図５】 図１の単位フレームをマトリックス状に形成
したときの図である。
したときの図である。
【図６】 図５を個々に分離するときの分離方法を説明
する図である。
する図である。
【図７】 従来の半導体装置の製造方法を説明する図で
ある。
ある。
【図８】 従来の半導体装置の製造方法を説明する図で
ある。
ある。
【図９】 第２の実施の形態に係る半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図１０】 第２の実施の形態に係る半導体装置の製造
方法を説明する図である。
方法を説明する図である。
【図１１】 マトリックス状のフレームの説明をする図
である。
である。
【図１２】 フレームの説明をする図である。
【図１３】 フレームの説明をする図である。
【図１４】 フレームの説明をする図である。
【図１５】 フレームの説明をする図である。
【図１６】 第１の実施の形態に於いて、接続片に食い
つき手段を設けた図である。
つき手段を設けた図である。
【図１７】 第１の実施の形態に於いて、接続片に食い
つき手段を設けた図である。
つき手段を設けた図である。
Claims (4)
- 【請求項１】 半導体チップの接続領域と一致して設け
られた接続片と、前記接続片を固定する連結体とを単位
としマトリックス状に配置されたフレームを用意し、 前記フレームの前記配置予定領域に前記半導体チップを
フェイスダウンし、前記半導体チップの接続領域と前記
接続片を固着し、 前記連結体を取り除き、前記接続片を個々に分離すると
共に、前記単位ごとに分離する事を特徴とする半導体装
置の製造方法。 - 【請求項２】 前記連結体は、ダイシングにより取り除
かれる請求項１に記載の半導体装置の製造方法。 - 【請求項３】 半導体ウェハにマトリックス状に配置さ
れた半導体チップの接続領域と一致して設けられた接続
片と、前記接続片を固定する連結体とを単位として配置
されたフレームを用意し、 前記フレームと前記半導体ウェハを重ね、前記半導体チ
ップをフレームに対してフェイスダウンし、前記半導体
チップの接続領域と前記接続片を固着し、 前記連結体を取り除き、前記接続片を個々に分離すると
共に、前記単位ごとに分離する事を特徴とする半導体装
置の製造方法。 - 【請求項４】 前記連結体は、ハーフカットのダイシン
グで分離され、単位フレーム間の分離はフルカットのダ
イシングにより実現される請求項３に記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08925299A JP3913397B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08925299A JP3913397B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286376A true JP2000286376A (ja) | 2000-10-13 |
| JP3913397B2 JP3913397B2 (ja) | 2007-05-09 |
Family
ID=13965580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08925299A Expired - Fee Related JP3913397B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3913397B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046053A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US6927096B2 (en) | 2002-11-15 | 2005-08-09 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| JPWO2003090289A1 (ja) * | 2002-04-19 | 2005-08-25 | 旭化成電子株式会社 | 磁電変換素子及びその製造方法 |
| US7407834B2 (en) | 2001-05-11 | 2008-08-05 | Renesas Technology Corp. | Manufacturing method of a semiconductor device |
| JP2009224674A (ja) * | 2008-03-18 | 2009-10-01 | Denso Corp | 電子装置およびその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651126A (zh) * | 2008-08-12 | 2010-02-17 | 三星电子株式会社 | 芯片封装件及其制造方法 |
-
1999
- 1999-03-30 JP JP08925299A patent/JP3913397B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7407834B2 (en) | 2001-05-11 | 2008-08-05 | Renesas Technology Corp. | Manufacturing method of a semiconductor device |
| US7459347B2 (en) | 2001-05-11 | 2008-12-02 | Renesas Technology Corp. | Manufacturing method of a semiconductor device |
| JP2003046053A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| JPWO2003090289A1 (ja) * | 2002-04-19 | 2005-08-25 | 旭化成電子株式会社 | 磁電変換素子及びその製造方法 |
| JP4685356B2 (ja) * | 2002-04-19 | 2011-05-18 | 旭化成エレクトロニクス株式会社 | 磁電変換素子及びその製造方法 |
| US6927096B2 (en) | 2002-11-15 | 2005-08-09 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| CN100433277C (zh) * | 2002-11-15 | 2008-11-12 | 株式会社瑞萨科技 | 半导体器件的制造方法 |
| JP2009224674A (ja) * | 2008-03-18 | 2009-10-01 | Denso Corp | 電子装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3913397B2 (ja) | 2007-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3650001B2 (ja) | 半導体装置およびその製造方法 | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| JPH0817964A (ja) | 半導体装置及びその製造方法及び基板 | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP2000286377A (ja) | 半導体装置 | |
| JP2000286376A (ja) | 半導体装置の製造方法 | |
| JP3976441B2 (ja) | 半導体装置 | |
| JP2000286372A (ja) | 半導体装置の製造方法 | |
| JP4531073B2 (ja) | 半導体装置 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| JP3920657B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP4179702B2 (ja) | 半導体装置の製造方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPS6276661A (ja) | 樹脂封止型半導体装置 | |
| JPH03161957A (ja) | 半導体装置 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH1116947A (ja) | 半導体パッケージ及びその製造方法 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP2000315700A (ja) | 半導体装置の製造方法 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050603 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |