KR200328474Y1 - 볼그리드어레이패키지 - Google Patents
볼그리드어레이패키지 Download PDFInfo
- Publication number
- KR200328474Y1 KR200328474Y1 KR2019980020204U KR19980020204U KR200328474Y1 KR 200328474 Y1 KR200328474 Y1 KR 200328474Y1 KR 2019980020204 U KR2019980020204 U KR 2019980020204U KR 19980020204 U KR19980020204 U KR 19980020204U KR 200328474 Y1 KR200328474 Y1 KR 200328474Y1
- Authority
- KR
- South Korea
- Prior art keywords
- body portion
- semiconductor chip
- lead
- package
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
본 고안은 볼 그리드 어레이 패키지에 관한 것으로, 반도체 칩과, 이 반도체 칩의 상면 양측에 절연성 테이프로 접착되는 리드와, 상기 반도체 칩의 상면에 형성된 칩 패드와 상기 각각의 리드를 전기적으로 연결하는 금속와이어와, 상기 반도체 칩과 금속와이어 및 리드의 일정 부분을 보호하기 위하여 그 전체를 에폭시 액상 수지로 몰딩하는 몸체부와, 이 몸체부의 양측 외부로 돌출된 리드에 접속되어 몸체부의 상하면에 일정 길이 연장되는 금속 도선과, 상기 몸체부의 일측면에 부착되어 금속 도선들이 몸체부에 일정하게 정렬되도록 하며 리드의 간격에 맞게 솔더볼 안착공이 형성된 테이프와, 상기 솔더볼 안착공으로 도출된 금속 도선에 부착되어 외부와의 전기적인 단자 역할을 하는 솔더볼을 구비함으로써, 외부의 충격 등으로부터 패키지를 보호할 수 있으며, 패키지의 테스트 또는 그 이외의 다른 목적을 위해서 사용될 때 패키지의 상하면을 모두 외부 단자로 활용할 수 있는 볼 그리드 어레이 패키지에 관한 것이다.
Description
본 고안은 볼 그리드 어레이 패키지에 관한 것으로, 특히 외부의 충격 등으로부터 패키지를 보호할 수 있으며, 패키지의 테스트 또는 그 이외의 다른 목적을위해서 사용될 때 패키지의 상하면을 모두 외부 단자로 활용할 수 있는 볼 그리드 어레이 패키지에 관한 것이다.
일반적인 에리어 어레이 패키지의 일종으로 일정공간에서 다수개의 솔더볼 (SOLDER BALL)을 부착하여 외부단자로 이용하는 볼 그리드 어레이 패키지(BALL GRID ARRAY PACKAGE)(이하, 비지에이 패키지로 통칭함)가 소개되고 있다.
이와 같은 비지에이 패키지는 주어진 면적에서 다핀을 실현할 수 있기 때문에 널리 이용되고 있으며, 또한 외부단자의 길이가 짧아서 외부의 충격으로부터 휨발생이 방지되고, 전기적인 신호의 전달이 용이하며, 아울러 패키지를 실장시 노(FURNACE)에서 일시에 리플로우(REFLOW)시켜서 실장함으로써 실장 시간이 절감되는 장점이 있다.
도 1은 종래 기술에 의한 비지에이 패키지를 보인 단면도로서, 이에 도시한 바와 같이, 종래 비지에이 패키지는 반도체 칩(1)과, 이 반도체 칩(1)의 상면에 부착되어 피시비(미도시)에 실장시 상기 반도체 칩(1)과 피시비 사이의 상이한 열팽창에 따른 반도체 칩(1)의 미케니컬 데미지를 완충시키기 위한 일래스토머(2)와, 상기 반도체 칩(1)의 상면에 형성된 수개의 칩 패드(미도시)와 일래스토머(2)를 전기적으로 연결하는 와이어(3)와, 상기 일래스토머(2)의 상면에 부착되며 패턴이 형성되어 있는 테이프(Tessera Compliant Mounting Tape)(4)와, 상기 반도체 칩(1)의 저면이 노출되도록 상기 와이어(3)와 일래스토머(2)를 밀봉하는 몸체부(5)와, 상기 와이어(3)의 상면에 부착되어 외부와의 전기적인 단자 역할을 하는 솔더볼(6)로 구성된다.
상기와 같이 구성된 볼 그리드 어레이 패키지는 다음과 같은 과정을 거쳐 제조된다.
우선, 도 2a 및 도 2b와 같이 패턴이 형성되어 있으며 아울러 일래스토머(2)가 부착되어 있는 테이프(4)를 공정 진행을 위한 캐리어(C)에 고정 부착한 후, 도 3a 및 도 3b와 같이 상기 일래스토머(2)에 반도체 칩(1)을 부착하는 다이본딩 공정을 진행하고, 도 4a 및 도 4b와 같이 상기 캐리어(C)의 상면이 하측을 향하도록 캐리어(C)를 뒤집은 다음 본딩 툴(Bonding Tool)(T)을 이용하여 칩 패드와 회로선이 형성되어 있는 리드를 전기적으로 접속한다.
그후, 도 5a 및 도 5b와 같이 상기 일래스토머(2)의 상면에 솔더 마스크(S)를 도포하고, 도 6a 및 도 6b와 같이 언더필 공정을 진행하여 반도체 칩과 리드를 보호하며, 상기 솔더 마스크(S)의 상면에 외부와의 전기적인 연결단자 역할을 하는 솔더볼(6)을 부착한 후, 싱글레이션 공정을 수행하여 개개의 유니트로 분리함으로써 단품 패키지의 제조가 완료된다.
그러나, 상기와 같은 종래 기술은 패키지의 소형화 및 경량화에 맞춰 상기 반도체 칩의 저면이 외부로 노출되도록 몰딩을 함으로써 외부의 충격 등으로부터 반도체 칩을 보호하지 못하는 경우가 발생할 수 있으며, 또한 상기 패턴이 형성된 고가의 테이프를 사용해야 하므로 패키지의 제조원가가 상승하는 문제점이 있었다.
본 고안은 이러한 문제점을 해결하기 위한 것으로, 외부의 충격 등으로부터 패키지를 보호할 수 있으며, 기존에 이미 실행되고 있는 기술을 이용하여 패키지를제조하여 제조원가의 절감을 이룰 수 있는 볼 그리드 어레이 패키지를 제공하는데 그 목적이 있다.
도 1은 종래 기술에 의한 볼 그리드 어레이 패키지를 보인 종단면도.
도 2a 내지 도 6b는 종래 볼 그리드 어레이 패키지의 제조과정을 순차적으로 보인 평면도 및 종단면도.
도 7은 본 고안에 의한 볼 그리드 어레이 패키지를 보인 사시도.
도 8 내지 도 16b는 본 고안에 의한 볼 그리드 어레이 패키지의 제조과정을 순차적으로 보인 평면도 및 종단면도.
** 도면의 주요부분에 대한 부호의 설명 **
11 ; 반도체 칩 12 ; 리드
13 ; 금속 와이어 14 ; 몸체부
15 ; 금속 도선 16 ; 테이프
17 ; 솔더 페이스트 18 ; 솔더볼
상기와 같은 본 고안의 목적을 달성하기 위하여 반도체 칩과, 이 반도체 칩의 상면 양측에 절연성 테이프로 접착되는 리드와, 상기 반도체 칩의 상면에 형성된 칩 패드와 상기 각각의 리드를 전기적으로 연결하는 금속와이어와, 상기 반도체 칩과 금속와이어 및 리드의 일정 부분을 보호하기 위하여 그 전체를 에폭시 액상 수지로 몰딩하는 몸체부와, 이 몸체부의 양측 외부로 돌출된 리드에 접속되어 몸체부의 상하면에 일정 길이 연장되는 금속 도선과, 상기 몸체부의 일측면에 부착되어 금속 도선들이 몸체부에 일정하게 정렬되도록 하며 리드의 간격에 맞게 솔더볼 안착공이 형성된 테이프와, 상기 솔더볼 안착공으로 도출된 금속 도선에 솔더 페이스트에 의해 부착되어 외부와의 전기적인 단자 역할을 하는 솔더볼로 구성되는 것을 특징으로 하는 볼 그리드 어레이 패키지가 제공된다.
이하, 본 고안에 의한 비지에이 패키지를 첨부도면에 도시한 실시예에 따라 설명하면 다음과 같다.
본 고안에 의한 비지에이 패키지는 도 7a 및 도 7b에 도시한 바와 같이, 반도체 칩(11)과, 이 반도체 칩(11)의 저면 양측에 절연성 양면 테이프(T)로 접착되는 리드(12)와, 상기 반도체 칩(11)의 상면에 형성된 칩 패드(11a)와 상기 각각의 리드(12)를 전기적으로 연결하는 금속와이어(13)와, 상기 반도체 칩(11)과 금속와이어(13) 및 리드(12)의 일정 부분을 보호하기 위하여 그 전체를 에폭시 액상 수지로 몰딩하는 몸체부(14)와, 일정 간격을 두고 배열된 리드(12)의 간격에 맞추어 몸체부(14)의 양단부를 감싸는 금속 도선(15)과, 상기 몸체부(14)의 상면에 부착되며 리드(12)의 간격에 맞게 솔더볼 안착공(16a)이 형성된 테이프(16)와, 상기 솔더볼 안착공(16a) 및 리드(12)와 금속 도선(15)이 닿아 있는 부분에 도포되는 전도성 물질인 솔더 페이스트(17)와, 상기 솔더볼 안착공(16a)에 부착되어 외부와의 연결단자 역할을 하는 솔더볼(18)로 구성된다.
상기와 같이 구성된 본 고안에 의한 볼 그리드 어레이 패키지의 제조방법을 설명하면 다음과 같다.
우선, 반도체 칩이 부착된 웨이퍼를 스크라이브 레인(Scribe Lane)을 따라 칩 단위로 절단하는 소잉(Sawing) 공정을 진행하고, 도 8과 같이 리드프레임(F)의 상면에 상기 개개로 분리된 반도체 칩(11)을 부착하는 다이본딩 공정을 진행하며, 도 9와 같이 상기 반도체 칩(11)의 칩 패드(11a)와 리드프레임(F)의 리드(12)를 금속와이어(13)를 이용하여 전기적으로 연결하는 와이어본딩 공정을 진행하고, 도 10과 같이 상기 반도체 칩(11)과 금속와이어(13) 및 리드(12)의 일정 부분을 감싸도록 에폭시 액상 수지를 충전시켜 몸체부(14)를 형성하는 몰딩 공정을 진행하며, 도 11과 같이 펀치(P)를 이용하여 에폭시로 도포된 리드(12)의 외측 부분을 짧게 절단하는 트리밍(Trimming) 공정을 진행한다.
상기와 같이 단품 가공되어 도 12a 및 도 12b와 같이 형성된 몸체부(14)에 있어서, 도 13a 및 도 13b와 같이 일정 간격을 두고 배열된 리드(12)의 간격을 맞추어 금속 도선(15)을 이용하여 몸체부(14)의 양단부를 감싸도록 감은 뒤, 도 14a및 도 14b와 같이 패키지의 실장시 하측면이 될 부분에 리드(12)의 간격에 맞게 솔더볼 안착공(16a)이 형성된 테이프(16)를 붙인다.
이때, 상기 테이프(16)는 금속 도선(15)들이 몸체부(14)에 일정한 간격을 두고 정렬되도록 하는 동시에 솔더볼(18)의 부착시 솔더 마스크의 역할을 수행하게 된다.
그리고 상기 솔더볼 안착공(16a)에 전도성 물질인 솔더 페이스트(S)를 도포하고, 도 15a 및 도 15b와 같이 상기 솔더볼 안착공(16a)에 솔더볼(18)을 안착시키며, 상기 리드(12)와 금속 도선(15)이 닿아 있는 부분에도 역시 솔더 페이스트(S)를 도포하여 리드(12)와 금속 도선(15)이 밀착 접촉되도록 한 후 리플로우(Reflow)시켜 리드(12)와 금속 도선(15) 그리고 솔더볼(18)의 전기적인 연결을 도모한다.
한편, 현재까지는 패키지의 전체 부분이 합선되어 있는 상태이므로 커터를 이용하여 몸체부(14)의 상하면에 위치한 금속 도선(15)들을 절단함으로써 각 단자를 독립시킨다.
이상에서 설명한 바와 같이, 본 고안에 의한 비지에이 패키지는 기존에 이미 실행되고 있는 기술을 이용하여 패키지를 제조하므로 제조원가의 절감을 이룰 수 있고, 외부의 충격 등으로부터 패키지를 보호할 수 있으며, 아울러 패키지의 테스트 또는 그 이외의 다른 목적을 위해서 패키지의 상하면에 각각 형성된 솔더볼 및 금속 도선을 모두 외부 단자로 활용할 수 있다.
Claims (1)
- 반도체 칩과, 이 반도체 칩의 상면 양측에 절연성 테이프로 접착되는 리드와, 상기 반도체 칩의 상면에 형성된 칩 패드와 상기 각각의 리드를 전기적으로 연결하는 금속와이어와, 상기 반도체 칩과 금속와이어 및 리드의 일정 부분을 보호하기 위하여 그 전체를 에폭시 액상 수지로 몰딩하는 몸체부와, 이 몸체부의 양측 외부로 돌출된 리드에 접속되어 몸체부의 상하면에 일정 길이 연장되는 금속 도선과, 상기 몸체부의 일측면에 부착되어 금속 도선들이 몸체부에 일정하게 정렬되도록 하며 리드의 간격에 맞게 솔더볼 안착공이 형성된 테이프와, 상기 솔더볼 안착공으로 도출된 금속 도선에 솔더 페이스트에 의해 부착되어 외부와의 전기적인 단자 역할을 하는 솔더볼로 구성되는 것을 특징으로 하는 볼 그리드 어레이 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980020204U KR200328474Y1 (ko) | 1998-10-22 | 1998-10-22 | 볼그리드어레이패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980020204U KR200328474Y1 (ko) | 1998-10-22 | 1998-10-22 | 볼그리드어레이패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000008492U KR20000008492U (ko) | 2000-05-15 |
| KR200328474Y1 true KR200328474Y1 (ko) | 2003-11-28 |
Family
ID=49416257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980020204U KR200328474Y1 (ko) | 1998-10-22 | 1998-10-22 | 볼그리드어레이패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200328474Y1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3952963B2 (ja) * | 2003-02-21 | 2007-08-01 | ヤマハ株式会社 | 半導体装置及びその製造方法 |
-
1998
- 1998-10-22 KR KR2019980020204U patent/KR200328474Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000008492U (ko) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734557B2 (en) | Semiconductor device | |
| US8383962B2 (en) | Exposed die pad package with power ring | |
| US5362679A (en) | Plastic package with solder grid array | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| US9899208B2 (en) | Molded leadframe substrate semiconductor package | |
| JP2008130701A (ja) | 配線基板とそれを用いた半導体装置及び半導体装置の製造方法 | |
| JP3825181B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| KR100250560B1 (ko) | 반도체장치와그제조방법 | |
| JPH09246428A (ja) | 半導体デバイス・アセンブリおよびその製造方法 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP2000216203A (ja) | Ｂｇａ用テ―プキャリアおよびそれを用いた半導体装置 | |
| KR200328474Y1 (ko) | 볼그리드어레이패키지 | |
| US9490146B2 (en) | Semiconductor device with encapsulated lead frame contact area and related methods | |
| JPH11297752A (ja) | 半導体チップの実装構造、およびこの実装構造を有する半導体装置 | |
| JP4845097B2 (ja) | 半導体装置 | |
| US20040159925A1 (en) | Semiconductor device and method for manufacture thereof | |
| KR100246360B1 (ko) | 마이크로 비지에이 패키지 | |
| KR100246367B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR200231862Y1 (ko) | 반도체 패키지 | |
| KR19990066529A (ko) | 칩 사이즈 패키지 및 그 제조방법 | |
| EP0727819A2 (en) | Stucked arranged semiconductor device and manufacturing method for the same | |
| KR19990070625A (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100507131B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20080820 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |