JP4845097B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4845097B2 JP4845097B2 JP2005342510A JP2005342510A JP4845097B2 JP 4845097 B2 JP4845097 B2 JP 4845097B2 JP 2005342510 A JP2005342510 A JP 2005342510A JP 2005342510 A JP2005342510 A JP 2005342510A JP 4845097 B2 JP4845097 B2 JP 4845097B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- solder
- semiconductor device
- lead frame
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1、図2において、1は半導体装置である。
2は半導体チップであり、その上面側に複数の半導体素子を接続して形成された回路素子が形成されており、その上面には回路素子の所定の部位と電気的に接続する複数のパッド3が形成されている。
8は金線等のワイヤであり、半導体チップ2のパッド3と半田電極5との間を電気的に接続する導線である。
図3から図5において、11は支持台としてのリードフレームであり、長尺の薄板の長手方向に沿った両側の縁部に図示しないスプロケットホールが形成された金属板であって、その上面には、後に個片に分割して形成される半導体装置1毎に1点鎖線で示す区画線で所定の領域を25分割に区切った区画12が設定されており、その各区画には図4に示すようにその中央部に半導体チップ2を搭載するチップ搭載領域13(第1の領域)が設定され、その周囲に隣接して半導体装置1の半田電極5を形成する電極形成領域14(第2の領域)が設定されており、チップ搭載領域13に搭載される半導体チップ2の側方の電極形成領域14には、半田電極5を形成する位置に図5に示すように半田ボール6を嵌合する球状凹面からなる嵌合穴16がプレス成形等により形成されている。
以下に、図6にPで示す工程に従って本実施例の半導体装置の製造方法について説明する。
P1、リードフレーム11の各区画12の電極形成領域14の嵌合穴16に接着剤用ノズル等を用いて比較的粘度の高い液状の接着剤を塗布し、半田ボール6を嵌合穴16に装填して密着させた後に加熱等により接着剤を硬化させて接着し、半田ボール6を嵌合孔13に嵌合する。
次いで、ワイヤボンダを用いて半導体チップ2のパッド3とこれに対応する半田ボール6との間をワイヤ8で接続する。これによりパッド3と半田ボール6との間が電気的に接続される。
P4、封止樹脂9の形成後に、バックグラインドにより半田ボール6の一部およびリードフレーム11を削り取り、封止樹脂9の表面に露出する平面7を形成する。これにより半田ボール6は、その一部を平面7に切欠いた略半球状の部分球体に形成され、平面7を封止樹脂9の表面に露出させた実装用の半田電極5が形成されると共に露出した平面7が半田電極5の外部との接合部として機能する。
そして、リードフレーム11に設定された区画線上を薄い円盤状の砥石等の分割用のブレードにより切断して図1、図2に示す半導体装置1を製造する。
このようにして製造された半導体装置1は、実装用の半田電極5を半導体装置1内に収容してその厚さを、半導体チップ2の厚さと、半導体チップ2上のワイヤ8の接続に要する空間の高さと、これらを封止する半導体チップ2の上面側の封止樹脂9の厚さで形成するので、リードフレーム11を残したままの半導体装置に較べて薄い半導体装置1を形成することができる。
更に、半田ボールを嵌合する嵌合穴をリードフレームに形成するようにしたことによって、プレス成形等により嵌合穴を形成することができ、半導体装置の製造コストを低減することができる。
また、本実施例においては、半田電極は半田ボールを平面で略半球状に削り取って形成するとして説明したが、半田電極は球体の一部であればどのような部分球体であってもよい。この場合に半田電極を半球以上の部分球体とすれば、封止樹脂との接合をより強固なものとすることができる。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の半導体装置1は、図8、図9に示すように半導体チップ2の周囲に2列の近接した列状に配置された半田電極5と半導体チップ2のパッド3とがそれぞれワイヤ7で電気的に接続されて封止樹脂9で封止され、図9に示すように封止樹脂9の表面に平面7を露出させた半田電極5は半球未満の部分球体に形成されている。
本実施例の整列溝21は、区画12毎の4辺に沿ってそれぞれの区画12のチップ搭載領域13に設置される半導体チップ2の周囲を囲う電極形成領域14に形成された矩形断面を有する溝であり、その幅は半田ボール6の直径の略2倍に、その深さは半田ボール6の半径より深く形成されている。
以下に、図13にPAで示す工程に従って本実施例の半導体装置の製造方法について説明する。
なお、図13に示すリードフレーム11は、図12と同様の断面で示す。
PA3、上記実施例1の工程P3と同様にしてリードフレーム11の各区画12上の各部品を封止樹脂9を流し込んで覆った後に加熱等により硬化させて半導体チップ2等を封止樹脂9で封止する。
PA4、封止樹脂9の形成後に、バックグラインドにより半田ボール6の一部およびリードフレーム11を削り取り、封止樹脂9の表面に平面7を形成する。これにより半田ボール6は、その一部を平面7に切欠いた半球未満の部分球体に形成され、平面7を封止樹脂9の表面に露出させ、その周囲を封止樹脂9で絶縁された実装用の半田電極5が形成されると共に露出した平面7が半田電極5の外部との接合部として機能する。
そして、上記実施例1の工程P3と同様にしてリードフレーム11に設定された区画線上を切断して図8、図9に示す半導体装置1を製造する。
また、整列溝21に装填した半田ボール6を互いに接するように列状に整列させ、これを半球未満の部分球体となるように削り取るので、互いの半田電極6間の絶縁を確保しながら近接した半田電極5を形成することが可能になる。
以上説明したように、本実施例では、上記実施例1と同様の効果に加えて、整列溝に整列させた半田ボールを封止樹脂で封止した後に半田ボールを半球未満に削り取って半田電極を形成するようにしたことによって、近接させた状態の半田電極を多数形成することができ、多くのパッドを有する半導体チップを用いた多ピンの半導体装置を容易に形成することができる。
なお、本実施例においては、半田ボールをチップ搭載領域の周囲の電極形成領域に形成した整列溝に平行な2列に配列するとして説明したが、整列溝に整列させる半田ボールは1列または3列以上に配列しても、千鳥状に配列するようにしてもよい。この場合に整列溝の幅は整列させる半田ボールの配列に応じて適宜に形成すればよい。
また、上記各実施例においては、支持台はリードフレームであるとして説明したが、支持台は前記に限らず、樹脂材料や無機材料、金属材料で形成した板材またはシート材に嵌合穴や整列溝を形成して支持台として用いるようにしてもよく、樹脂材料で形成したフィルム材に嵌合穴や整列溝を形成して支持台として用いるようにしてもよい。
2 半導体チップ
3 パッド
5 半田電極
6 半田ボール
7 平面
8 ワイヤ
9 封止樹脂
11 リードフレーム
12 区画
13 チップ搭載領域
14 電極形成領域
16 嵌合穴
21 整列溝
Claims (3)
- 上面側に回路素子を形成した半導体チップと、
該半導体チップの上面に設けられ、前記回路素子と電気的に接続するパッドと、
前記半導体チップの下面側の周辺に設けられ、球体の一部を平面に切欠いた部分球体であって、外部との信号の送受を中継する半田電極と、
該半田電極と前記パッドとを電気的に接続するワイヤと、
前記半導体チップと前記パッドと前記ワイヤと前記半田電極とを封止すると共に、前記半田電極の前記平面と、前記半導体チップの下面側の削り取り後の下面とを、同一平面となるように露出させた下面を有する封止樹脂と、を備えたことを特徴とする半導体装置。 - 請求項1において、
前記半田電極が、半球より大きい部分球体であることを特徴とする半導体装置。 - 上面側に回路素子を形成した半導体チップと、
前記半導体チップの上面に設けられ、前記回路素子と電気的に接続するパッドと、
前記半導体チップの下面側の周辺に各々が近接した列状に配置され、球体の一部を平面に切欠いた半球未満の部分球体であって、外部との信号の送受を中継する複数の半田電極と、
該複数の半田電極と前記パッドとを電気的に接続するワイヤと、
前記半導体チップと前記パッドと前記ワイヤと前記複数の半田電極とを封止すると共に、前記複数の半田電極の前記平面と、前記半導体チップの下面側の削り取り後の下面とを、同一平面となるように露出させた下面を有する封止樹脂と、を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005342510A JP4845097B2 (ja) | 2005-11-28 | 2005-11-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005342510A JP4845097B2 (ja) | 2005-11-28 | 2005-11-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007149981A JP2007149981A (ja) | 2007-06-14 |
JP4845097B2 true JP4845097B2 (ja) | 2011-12-28 |
Family
ID=38211015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005342510A Expired - Fee Related JP4845097B2 (ja) | 2005-11-28 | 2005-11-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4845097B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008282853A (ja) * | 2007-05-08 | 2008-11-20 | Spansion Llc | 半導体装置及びその製造方法 |
JP6897869B2 (ja) * | 2018-04-18 | 2021-07-07 | 三菱電機株式会社 | 半導体モジュール |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3129169B2 (ja) * | 1995-11-08 | 2001-01-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2001230270A (ja) * | 2000-02-14 | 2001-08-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002164471A (ja) * | 2000-11-15 | 2002-06-07 | United Test Center Inc | 薄型半導体装置及びその製造方法 |
KR100439407B1 (ko) * | 2002-04-11 | 2004-07-09 | 삼성전기주식회사 | 반도체소자 패키지 제조방법 |
-
2005
- 2005-11-28 JP JP2005342510A patent/JP4845097B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007149981A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100918745B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
US7518250B2 (en) | Semiconductor device and a method for manufacturing of the same | |
US6734557B2 (en) | Semiconductor device | |
US20120086111A1 (en) | Semiconductor device | |
JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
KR20100069589A (ko) | 반도체 디바이스 | |
KR20150092876A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
CN105321908A (zh) | 半导体器件及半导体器件的制造方法 | |
JP4777692B2 (ja) | 半導体装置 | |
JP4845097B2 (ja) | 半導体装置 | |
KR19980042513A (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
TWI621241B (zh) | 半導體晶片及具有半導體晶片之半導體裝置 | |
JP4970994B2 (ja) | 半導体パッケージ | |
JP6909630B2 (ja) | 半導体装置 | |
US7521778B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4737995B2 (ja) | 半導体装置 | |
JP5025921B2 (ja) | 半導体装置 | |
JP5124329B2 (ja) | 半導体装置 | |
JP6909629B2 (ja) | 半導体装置 | |
JP2001118951A (ja) | 半導体装置 | |
JPH08264596A (ja) | 半導体装置 | |
KR100279252B1 (ko) | 세라믹패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080728 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111006 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |