JP4845097B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4845097B2
JP4845097B2 JP2005342510A JP2005342510A JP4845097B2 JP 4845097 B2 JP4845097 B2 JP 4845097B2 JP 2005342510 A JP2005342510 A JP 2005342510A JP 2005342510 A JP2005342510 A JP 2005342510A JP 4845097 B2 JP4845097 B2 JP 4845097B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder
semiconductor device
lead frame
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005342510A
Other languages
English (en)
Other versions
JP2007149981A (ja
Inventor
貴志 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2005342510A priority Critical patent/JP4845097B2/ja
Publication of JP2007149981A publication Critical patent/JP2007149981A/ja
Application granted granted Critical
Publication of JP4845097B2 publication Critical patent/JP4845097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、一の面に実装用の複数の半田電極を形成した表面実装型の半導体装置に関する。
従来の表面実装型の半導体装置は、リードフレームを切取って形成したリード部材と、リード部材にエリアアレイ状に配置された外部端子と、リード部材の上面に接合した半導体チップと、半導体チップのパッドと外部端子とを電気的に接続するワイヤと、リード部材の下面に露出する外部端子の凹部に半田ボールを接合して形成された突起電極と、リード部材の上面および下面を封止する封止樹脂とで構成されている(例えば、特許文献1参照。)。
特開2000−21903号公報(主に第4頁段落0024−第5頁段落0029、第3図、第4図)
しかしながら、上述した従来の技術においては、リードフレームを切取ったリード部材に形成された外部端子と、リード部材の上面に接合した半導体チップのパッドとをワイヤにより電気的に接続し、リード部材の下面に露出する外部端子に半田ボールを接合して突起電極を形成し、リード部材の上面および下面を封止樹脂で覆ってこれらを封止して半導体装置を形成しているため、半導体装置の厚さは、半導体チップの厚さと、半導体チップ上のワイヤの接続に要する空間の高さ、これを封止する半導体チップの上面側の封止樹脂の厚さ、リードフレームの厚さ、および下面側の封止樹脂の厚さで決定され、半導体装置を薄型化することが困難であるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、表面実装型の半導体装置の薄型化を図る手段を提供することを目的とする。
本発明は、上記課題を解決するために、上面側に回路素子を形成した半導体チップと、該半導体チップの上面に設けられ、前記回路素子と電気的に接続するパッドと、前記半導体チップの下面側の周辺に設けられ、球体の一部を平面に切欠いた部分球体であって、外部との信号の送受を中継する半田電極と、該半田電極と前記パッドとを電気的に接続するワイヤと、前記半導体チップと前記パッドと前記ワイヤと前記半田電極とを封止すると共に、前記半田電極の前記平面と、前記半導体チップの下面側の削り取り後の下面とを、同一平面となるように露出させた下面を有する封止樹脂と、を備えたことを特徴とする。
これにより、本発明は、実装用の半田電極を半導体装置内に収容してその厚さを、半導体チップの厚さと半導体チップ上のワイヤの接続に要する空間の高さおよびこれらを封止する半導体チップの上面側の封止樹脂の厚さで形成することができ、半導体装置の厚さを半導体チップの厚さと略同等にして表面実装型の半導体装置の薄型化を図ることができるという効果が得られる。
以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。
図1は実施例1の半導体装置の上面を示す説明図、図2は図1のA−A断面図、図3は実施例1のリードフレーム全体の上面を示す説明図、図4は実施例1のリードフレームの1区画の上面を示す説明図、図5は図4のB−B断面図である。
図1、図2において、1は半導体装置である。
2は半導体チップであり、その上面側に複数の半導体素子を接続して形成された回路素子が形成されており、その上面には回路素子の所定の部位と電気的に接続する複数のパッド3が形成されている。
5は半田電極であり、半田で形成された球体である半田ボール6(図6参照)の一部を平面7に切欠いた部分球体であって、半導体装置1の内部の半導体チップ2と外部との間の信号の送受を中継する端子である。
8は金線等のワイヤであり、半導体チップ2のパッド3と半田電極5との間を電気的に接続する導線である。
9は封止樹脂であり、半導体装置1の各部品を封止するエポキシ樹脂等の絶縁性を有する樹脂であって、半導体チップ2、パッド3とワイヤ8との接続部、ワイヤ8の間、半田電極5とワイヤ8との接続部、半田電極5の間等を覆って封止した各部品を保護および絶縁する機能を有している。
図3から図5において、11は支持台としてのリードフレームであり、長尺の薄板の長手方向に沿った両側の縁部に図示しないスプロケットホールが形成された金属板であって、その上面には、後に個片に分割して形成される半導体装置1毎に1点鎖線で示す区画線で所定の領域を25分割に区切った区画12が設定されており、その各区画には図4に示すようにその中央部に半導体チップ2を搭載するチップ搭載領域13(第1の領域)が設定され、その周囲に隣接して半導体装置1の半田電極5を形成する電極形成領域14(第2の領域)が設定されており、チップ搭載領域13に搭載される半導体チップ2の側方の電極形成領域14には、半田電極5を形成する位置に図5に示すように半田ボール6を嵌合する球状凹面からなる嵌合穴16がプレス成形等により形成されている。
本実施例の嵌合穴16は、略半球状の球状凹面に形成され、区画12毎の長手方向の両側辺に沿ってそれぞれの区画12のチップ搭載領域13に設置される半導体チップ2の側方となる位置に所定のピッチで1列に配置されている。
以下に、図6にPで示す工程に従って本実施例の半導体装置の製造方法について説明する。
なお、図6に示すリードフレーム11は、図5と同様の断面で示す。
P1、リードフレーム11の各区画12の電極形成領域14の嵌合穴16に接着剤用ノズル等を用いて比較的粘度の高い液状の接着剤を塗布し、半田ボール6を嵌合穴16に装填して密着させた後に加熱等により接着剤を硬化させて接着し、半田ボール6を嵌合孔13に嵌合する。
P2、各区画12のチップ搭載領域13に、接着剤用ノズル等を用いて比較的粘度の高い液状の接着剤を塗布し、そこに半導体チップ2の下面を密着させた後に接着剤を加熱等により硬化させてリードフレーム11に半導体チップ2を接着して設置する。
次いで、ワイヤボンダを用いて半導体チップ2のパッド3とこれに対応する半田ボール6との間をワイヤ8で接続する。これによりパッド3と半田ボール6との間が電気的に接続される。
P3、半導体チップ2と半田ボール6との間の接続を終えると、リードフレーム11の各区画12上の半導体チップ2、パッド3とワイヤ8との接続部、ワイヤ8の間、半田電極5とワイヤ8との接続部、半田ボール6の間等に封止樹脂9を流し込んで各部品を覆った後に加熱等により硬化させて半導体チップ2等を封止樹脂9で封止する。
P4、封止樹脂9の形成後に、バックグラインドにより半田ボール6の一部およびリードフレーム11を削り取り、封止樹脂9の表面に露出する平面7を形成する。これにより半田ボール6は、その一部を平面7に切欠いた略半球状の部分球体に形成され、平面7を封止樹脂9の表面に露出させた実装用の半田電極5が形成されると共に露出した平面7が半田電極5の外部との接合部として機能する。
この場合に、バックグラインドによりリードフレーム11の厚さ分のみを削り取るようにしてもよく、半導体チップ2の下面を回路素子に影響を与えない程度に削り取るようにしてもよい。
そして、リードフレーム11に設定された区画線上を薄い円盤状の砥石等の分割用のブレードにより切断して図1、図2に示す半導体装置1を製造する。
なお、工程P4の手順は、先に半導体装置1を個片に分割しておき、その後にバックグラインドによりリードフレーム11等を削り取る手順としてもよい。
このようにして製造された半導体装置1は、実装用の半田電極5を半導体装置1内に収容してその厚さを、半導体チップ2の厚さと、半導体チップ2上のワイヤ8の接続に要する空間の高さと、これらを封止する半導体チップ2の上面側の封止樹脂9の厚さで形成するので、リードフレーム11を残したままの半導体装置に較べて薄い半導体装置1を形成することができる。
以上説明したように、本実施例では、半導体チップのパッドと部分球体とした半田電極とをワイヤで電気的に接続し、これらを封止樹脂により封止して半田電極の平面を封止樹脂の表面に露出させるようにしたことによって、実装用の半田電極を半導体装置内に収容してその厚さを半導体チップの厚さと、半導体チップ上のワイヤの接続に要する空間の高さおよびこれらを封止する半導体チップの上面側の封止樹脂の厚さで形成することができ、半導体装置の厚さを半導体チップの厚さと略同等にして表面実装型の半導体装置の薄型化を図ることができる。
また、リードフレームに形成した複数の嵌合穴に半田ボールを嵌合し、リードフレームに設置した半導体チップのパッドと半田ボールとをワイヤで接続し、リードフレーム上の各部品を封止樹脂で封止した後に、半田ボールの一部とリードフレームとを削り取って封止樹脂の表面に平面を露出させた半田電極を形成するようにしたことによって、実装用の半田電極を半導体装置内に収容した半導体装置を容易に形成することができる。
更に、リードフレームの嵌合穴に半田ボールを接着するようにしたことによって、ワイヤボンディングにおける半田ボールの姿勢を安定させことができ、パッドと半田ボールとのワイヤによる接続を容易に行うことができる。
更に、半田ボールを嵌合する嵌合穴をリードフレームに形成するようにしたことによって、プレス成形等により嵌合穴を形成することができ、半導体装置の製造コストを低減することができる。
なお、本実施例においては、電極形成領域に形成する嵌合穴を半導体チップの側方で、区画の長手方向に沿ってに形成するとして説明したが、短手方向に沿って形成してもよく、半導体チップの周囲を囲うように形成してもよい。この場合に形成する嵌合穴は1列に限らず、2列以上の平行または千鳥状の配列であってもよい。
また、本実施例においては、半田電極は半田ボールを平面で略半球状に削り取って形成するとして説明したが、半田電極は球体の一部であればどのような部分球体であってもよい。この場合に半田電極を半球以上の部分球体とすれば、封止樹脂との接合をより強固なものとすることができる。
更に、本実施例においては、リードフレームに形成する嵌合穴は区画毎の長手方向の側辺に沿って所定のピッチで1列に配置するとして説明したが、図7に示すように区画の短手方向の幅をそのままにしてリードフレーム全体の嵌合穴を短手方向の幅の両側に所定のピッチで配置するようにすれば、幅が同じ半導体チップであればその長さが異なる半導体チップとのリードフレームの共用化を図ることができ、半導体装置の製造に用いるリードフレームの種類を削減することができる。
図8は実施例2の半導体装置の上面を示す説明図、図9は図8のC−C断面図、図10は実施例2のリードフレーム全体の上面を示す説明図、図11は実施例2のリードフレームの1区画の上面を示す説明図、図12は図11のD−D断面図である。
なお、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の半導体装置1は、図8、図9に示すように半導体チップ2の周囲に2列の近接した列状に配置された半田電極5と半導体チップ2のパッド3とがそれぞれワイヤ7で電気的に接続されて封止樹脂9で封止され、図9に示すように封止樹脂9の表面に平面7を露出させた半田電極5は半球未満の部分球体に形成されている。
図10から図12において、21は整列溝であり、上記実施例1と同様にリードフレーム11に設定された各区画12にプレス成形等により形成された半田ボール6を整列させる溝である。
本実施例の整列溝21は、区画12毎の4辺に沿ってそれぞれの区画12のチップ搭載領域13に設置される半導体チップ2の周囲を囲う電極形成領域14に形成された矩形断面を有する溝であり、その幅は半田ボール6の直径の略2倍に、その深さは半田ボール6の半径より深く形成されている。
これにより、半田ボール6は、図14に示すようにそれぞれの半田ボール6がほぼ接した状態で区画12の各辺に沿った平行な2列に配列される。
以下に、図13にPAで示す工程に従って本実施例の半導体装置の製造方法について説明する。
なお、図13に示すリードフレーム11は、図12と同様の断面で示す。
PA1、リードフレーム11の各区画12の電極形成領域14に形成された整列溝21に接着剤用ノズル等を用いて比較的粘度の高い液状の接着剤を塗布し、半田ボール6を整列溝21に装填して整列溝21の底面に密着させた後に加熱等により接着剤を硬化させて接着し、図14に示すように整列溝21に装填した半田ボール6を平行な2列に整列させる。
PA2、上記実施例1の工程P2と同様にして各区画12のチップ搭載領域13に半導体チップ2の下面を接着して設置し、半導体チップ2のパッド3とこれに対応する半田ボール6との間をワイヤ8で接続する。
PA3、上記実施例1の工程P3と同様にしてリードフレーム11の各区画12上の各部品を封止樹脂9を流し込んで覆った後に加熱等により硬化させて半導体チップ2等を封止樹脂9で封止する。
このとき、半田ボール6の周囲に流れ込んだ封止樹脂9は整列溝21の底面に達し、半田ボール6を包み込んだ状態で硬化する。
PA4、封止樹脂9の形成後に、バックグラインドにより半田ボール6の一部およびリードフレーム11を削り取り、封止樹脂9の表面に平面7を形成する。これにより半田ボール6は、その一部を平面7に切欠いた半球未満の部分球体に形成され、平面7を封止樹脂9の表面に露出させ、その周囲を封止樹脂9で絶縁された実装用の半田電極5が形成されると共に露出した平面7が半田電極5の外部との接合部として機能する。
この場合に、バックグラインドによりリードフレーム11の厚さ分のみを削り取るようにしてもよく、半導体チップ2の下面を回路素子に影響を与えない程度に削り取るようにしてもよい。
そして、上記実施例1の工程P3と同様にしてリードフレーム11に設定された区画線上を切断して図8、図9に示す半導体装置1を製造する。
このようにして製造された半導体装置1は、上記実施例1と同様に実装用の半田電極5を半導体装置1内に収容してその厚さが半導体チップ2の厚さと略同等になるので、リードフレーム11を残したままの半導体装置に較べて薄い半導体装置1を形成することができる。
また、整列溝21に装填した半田ボール6を互いに接するように列状に整列させ、これを半球未満の部分球体となるように削り取るので、互いの半田電極6間の絶縁を確保しながら近接した半田電極5を形成することが可能になる。
更に、半田ボール6を整列溝21に整列させて整列溝21の底面まで封止樹脂9を流し込むため、例え封止樹脂9が空気を巻込んだとしてもその空気は底面の付近に運ばれた状態で硬化し、その後に半田ボール6を半球未満に削り取るので、半田電極6間にボイドが生ずることはなく、半田電極6間の絶縁を確実に行うことができる。
以上説明したように、本実施例では、上記実施例1と同様の効果に加えて、整列溝に整列させた半田ボールを封止樹脂で封止した後に半田ボールを半球未満に削り取って半田電極を形成するようにしたことによって、近接させた状態の半田電極を多数形成することができ、多くのパッドを有する半導体チップを用いた多ピンの半導体装置を容易に形成することができる。
また、リードフレームの整列溝に整列させた半田ボールを接着するようにしたことによって、ワイヤボンディングにおける半田ボールの姿勢を安定させことができ、パッドと半田ボールとのワイヤによる接続を容易に行うことができる。
なお、本実施例においては、半田ボールをチップ搭載領域の周囲の電極形成領域に形成した整列溝に平行な2列に配列するとして説明したが、整列溝に整列させる半田ボールは1列または3列以上に配列しても、千鳥状に配列するようにしてもよい。この場合に整列溝の幅は整列させる半田ボールの配列に応じて適宜に形成すればよい。
上記各実施例においては、リードフレームに設定する区画は所定の領域を区画線で区切って設定するとして説明したが、リードフレームの全長に渡って区画を形成するようにしてもよい。
また、上記各実施例においては、支持台はリードフレームであるとして説明したが、支持台は前記に限らず、樹脂材料や無機材料、金属材料で形成した板材またはシート材に嵌合穴や整列溝を形成して支持台として用いるようにしてもよく、樹脂材料で形成したフィルム材に嵌合穴や整列溝を形成して支持台として用いるようにしてもよい。
実施例1の半導体装置の上面を示す説明図 図1のA−A断面図 実施例1のリードフレーム全体の上面を示す説明図 実施例1のリードフレームの1区画の上面を示す説明図 図4のB−B断面図 実施例1の半導体装置の製造方法を示す断面図 実施例1のリードフレームの区画の他の形態を示す説明図 実施例2の半導体装置の上面を示す説明図 図8のC−C断面図 実施例2のリードフレーム全体の上面を示す説明図 実施例2のリードフレームの1区画の上面を示す説明図 図11のD−D断面図 実施例2の半導体装置の製造方法を示す断面図 実施例2の工程PA2の上面を示す説明図
符号の説明
1 半導体装置
2 半導体チップ
3 パッド
5 半田電極
6 半田ボール
7 平面
8 ワイヤ
9 封止樹脂
11 リードフレーム
12 区画
13 チップ搭載領域
14 電極形成領域
16 嵌合穴
21 整列溝

Claims (3)

  1. 上面側に回路素子を形成した半導体チップと、
    該半導体チップの上面に設けられ、前記回路素子と電気的に接続するパッドと、
    前記半導体チップの下面側の周辺に設けられ、球体の一部を平面に切欠いた部分球体であって、外部との信号の送受を中継する半田電極と、
    該半田電極と前記パッドとを電気的に接続するワイヤと、
    前記半導体チップと前記パッドと前記ワイヤと前記半田電極とを封止すると共に、前記半田電極の前記平面と、前記半導体チップの下面側の削り取り後の下面とを、同一平面となるように露出させた下面を有する封止樹脂と、を備えたことを特徴とする半導体装置。
  2. 請求項1において、
    前記半田電極が、半球より大きい部分球体であることを特徴とする半導体装置。
  3. 上面側に回路素子を形成した半導体チップと、
    前記半導体チップの上面に設けられ、前記回路素子と電気的に接続するパッドと、
    前記半導体チップの下面側の周辺に各々が近接した列状に配置され、球体の一部を平面に切欠いた半球未満の部分球体であって、外部との信号の送受を中継する複数の半田電極と、
    該複数の半田電極と前記パッドとを電気的に接続するワイヤと、
    前記半導体チップと前記パッドと前記ワイヤと前記複数の半田電極とを封止すると共に、前記複数の半田電極の前記平面と、前記半導体チップの下面側の削り取り後の下面とを、同一平面となるように露出させた下面を有する封止樹脂と、を備えたことを特徴とする半導体装置。
JP2005342510A 2005-11-28 2005-11-28 半導体装置 Expired - Fee Related JP4845097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005342510A JP4845097B2 (ja) 2005-11-28 2005-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005342510A JP4845097B2 (ja) 2005-11-28 2005-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2007149981A JP2007149981A (ja) 2007-06-14
JP4845097B2 true JP4845097B2 (ja) 2011-12-28

Family

ID=38211015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005342510A Expired - Fee Related JP4845097B2 (ja) 2005-11-28 2005-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4845097B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008282853A (ja) * 2007-05-08 2008-11-20 Spansion Llc 半導体装置及びその製造方法
JP6897869B2 (ja) * 2018-04-18 2021-07-07 三菱電機株式会社 半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3129169B2 (ja) * 1995-11-08 2001-01-29 富士通株式会社 半導体装置及びその製造方法
JP2001230270A (ja) * 2000-02-14 2001-08-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2002164471A (ja) * 2000-11-15 2002-06-07 United Test Center Inc 薄型半導体装置及びその製造方法
KR100439407B1 (ko) * 2002-04-11 2004-07-09 삼성전기주식회사 반도체소자 패키지 제조방법

Also Published As

Publication number Publication date
JP2007149981A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
KR100918745B1 (ko) 반도체 장치 및 그 제조 방법
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US6734557B2 (en) Semiconductor device
US20120086111A1 (en) Semiconductor device
JPH11312764A (ja) エリアアレイ型半導体パッケージ及びその製造方法
KR19990083550A (ko) 수지밀봉형반도체장치및그제조방법,리드프레임
KR20100069589A (ko) 반도체 디바이스
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
CN105321908A (zh) 半导体器件及半导体器件的制造方法
JP4777692B2 (ja) 半導体装置
JP4845097B2 (ja) 半導体装置
KR19980042513A (ko) 반도체장치 및 반도체장치용 리이드프레임
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP4970994B2 (ja) 半導体パッケージ
JP6909630B2 (ja) 半導体装置
US7521778B2 (en) Semiconductor device and method of manufacturing the same
JP4737995B2 (ja) 半導体装置
JP5025921B2 (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP6909629B2 (ja) 半導体装置
JP2001118951A (ja) 半導体装置
JPH08264596A (ja) 半導体装置
KR100279252B1 (ko) 세라믹패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees