JP5025921B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5025921B2
JP5025921B2 JP2005188540A JP2005188540A JP5025921B2 JP 5025921 B2 JP5025921 B2 JP 5025921B2 JP 2005188540 A JP2005188540 A JP 2005188540A JP 2005188540 A JP2005188540 A JP 2005188540A JP 5025921 B2 JP5025921 B2 JP 5025921B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor
semiconductor chip
front surface
conductive wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005188540A
Other languages
English (en)
Other versions
JP2007012699A (ja
Inventor
実 柴内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2005188540A priority Critical patent/JP5025921B2/ja
Publication of JP2007012699A publication Critical patent/JP2007012699A/ja
Application granted granted Critical
Publication of JP5025921B2 publication Critical patent/JP5025921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームやＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板等の基板に半導体チップを搭載した半導体装置に関する。
従来の半導体装置は、金属細線を用いてリードフレームのリード端子と半導体チップのチップおもて面に形成されたチップ電極とを接続する半導体装置の薄型化を図るために、半導体チップのチップおもて面のチップ電極から半導体チップのチップ裏面に到る絶縁膜で半導体チップとの間を電気的に絶縁した外部電極を、リード端子の半導体チップのチップ裏面に伸張する伸張部に対向させて形成し、伸張部に整合して配置された外部電極を導電性接着剤で伸張部に接合してチップ電極とリード端子の間を電気的に接続している（例えば、特許文献１参照。）。
特開平９−２３２３６５号公報（第２頁段落０００６、段落０００７および第３頁段落００１１−段落００１９、第５図、第６図）
しかしながら、上述した従来の技術においては、半導体チップのチップ裏面に絶縁膜を介して形成された外部電極をリード端子の伸張部に整合して配置し、これを伸張部に導電性接着剤で接合して半導体チップをリードフレームに搭載しているため、半導体装置の高さが、半導体チップのチップおもて面の絶縁膜と外部電極の厚さ、半導体チップの厚さおよびチップ裏面の絶縁膜と外部電極と導電性接着剤層の厚さ、並びにリード端子の厚さで決定され、半導体装置の更なる薄型化が困難になるという問題がある。
また、半導体チップのチップ裏面の外部電極とリード端子とを整合させて半導体チップをリードフレームに搭載しているため、近年の半導体チップの小型化に伴う狭小化されたピッチで配置されたチップ電極やチップおもて面に不揃いに配置されたチップ電極とリード端子との間を電気的に接続することが困難になるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、半導体チップの小型化に適応すると共に、リードフレームやＢＧＡ基板に半導体チップを搭載した半導体装置の更なる薄型化を図る手段を提供することを目的とする。
本発明は、上記課題を解決するために、半導体装置が、半導体チップと、前記半導体チップのチップおもて面に形成されたチップ電極と、前記半導体チップの外側に位置するリード部と前記半導体チップのチップ裏面側に伸張する伸張部と前記半導体チップのチップ側面に対向する対向面が設けられた突起部とを有する複数の外部接続端子と、前記チップおもて面と一定の距離を保って前記チップおもて面の外周へ延在して前記リード部と接続する導電性配線であって、前記チップ裏面まで延在することなく、前記チップ電極と前記外部接続端子のリード部との間を電気的に接続する導電性配線と、前記導電性配線と前記チップおもて面との間、および前記半導体チップのチップ側面、および前記チップ側面と前記導電性配線との間、および前記チップ側面と前記突起部の対向面との間、前記外部接続端子の伸張部との間を電気的に絶縁する絶縁膜と、前記導電性配線を含む前記チップおもて面、前記導電性配線を含む前記チップ側面および前記チップ裏面を覆う電気絶縁性を有する封止樹脂とを備えたことを特徴とする。
また、半導体装置が、絶縁体を半導体基板とした半導体チップと、前記半導体チップのチップおもて面に形成されたチップ電極と、前記半導体チップの外側に位置するリード部と前記半導体チップの前記半導体基板からなるチップ側面に当接する対向面が設けられた突起部と前記半導体チップのチップ裏面に当接する伸張部とを有する複数の外部接続端子と、前記チップおもて面と一定の距離を保って前記チップおもて面の外周へ延在して前記リード部と接続する導電性配線であって、前記チップ裏面まで延在することなく、前記チップ電極と前記外部接続端子のリード部との間を電気的に接続する導電性配線と、前記導電性配線と前記チップおもて面との間、および前記導電性配線と前記半導体チップのチップ側面との間を電気的に絶縁する絶縁膜と、前記導電性配線を含む前記チップおもて面、前記導電性配線を含む前記チップ側面および前記チップ裏面を覆う電気絶縁性を有する封止樹脂とを備えたことを特徴とする。
これにより、本発明は、半導体装置の高さをチップおもて面の絶縁膜と導電性配線の厚さ、半導体チップの厚さおよびチップ裏面の絶縁膜の厚さ、並びに外部接続端子の厚さで構成することができ、半導体装置の更なる薄型化を図ることができるという効果が得られる。
また、半導体装置の高さをチップおもて面の絶縁膜と導電性配線の厚さ、半導体チップの厚さおよび外部接続端子の厚さで構成することができ、半導体装置の一層の薄型化を図ることができる。
以下に、図面を参照して本発明による半導体装置の実施例について説明する。
図１は実施例１の半導体装置を示す上面図、図２は図１のＡ−Ａ断面を示す説明図である。
図１、図２において、１は半導体装置である。
２は半導体チップであり、半導体基板としてのシリコン基板に図示しない回路素子を形成した半導体チップであって、そのチップおもて面２ａには回路素子の所定の部位と電気的に接続するチップ電極３が複数形成されている。本実施例ではチップ電極３が比較的不揃いに形成されている。
５は端子としてのリード端子であり、薄い金属板等で写真のフィルム状に形成された基板としてのリードフレームに搭載された半導体チップ２と図示しない実装基板の配線端子との間の信号の送受を中継する接続端子であって、半導体チップ２の外側に位置するリード部６、半導体チップ２のチップ裏面２ｂ側に伸張する伸張部７およびリード部６と伸張部７との境界部で半導体チップ２の厚さ方向（以下、単に厚さ方向という。）の半導体チップ２の側に突出する突起部８等により構成される。
本実施例のリード端子５の突起部８のチップ側面２ｃとの対向面８ａは、チップ側面２ｃと隙間を介して対向し、半導体チップ２のリード端子５への設置時に位置決め用のガイドとして機能する。
１０は導電性樹脂配線であり、半導体チップ２のチップおもて面２ａのチップ電極３とリード端子５のリード部６とを電気的に接続する配線であって、チップ電極３上から半導体チップ２のチップおもて面２ａ、チップ側面２ｃ、突起部８の外面を経てリード部６の上面に到る経路にシリンジ等により塗布、またはインクジェット方式による印刷により塗布されたペースト状の電気導電性を有する樹脂剤（導電性ペースト剤という。）を乾燥または加熱硬化させて形成される。
１１は絶縁膜であり、ポリイミド樹脂等の電気絶縁性を有する樹脂材料からなる薄膜であって、導電性樹脂配線１０と半導体チップ２のチップおもて面２ａおよびチップ側面２ｃとの間、並びに半導体チップ２のチップ裏面２ｂとリード端子５の伸張部７との間にシリンジ等による塗布、またはインクジェット方式による印刷により塗布された絶縁樹脂剤を乾燥または加熱硬化させて形成される。
以下に、本実施例の半導体装置１の製造方法について説明する。
複数の半導体チップ２を形成した半導体ウェハを個片に分割した半導体チップ２を準備し、そのチップ裏面２ｂのリード端子５の伸張部７と接触する部位にインクジェット方式による印刷により絶縁樹脂剤を塗布し、これを加熱等により硬化させてチップ裏面２ｂに絶縁膜１１を形成する。
チップ裏面２ｂに絶縁膜１１を形成した半導体チップ２を突起部８の対向面８ａをガイドとしてリード端子５の伸張部７に載置し、シリンジ等により絶縁樹脂剤をチップ電極３の縁部からチップおもて面２ａおよびチップ側面２ｃの厚さ方向にかけての導電性樹脂配線１０を形成する部位に塗布すると共に、突起部８の対向面８ａとチップ側面２ｃとの間に絶縁樹脂剤を流し込み、これを加熱等により硬化させて絶縁膜１１を形成する。
これにより、チップおもて面２ａ、チップ側面２ｃおよびチップ側面２ｃと対向面８ａとの間、並びにチップ裏面２ｂと伸張部７との間に絶縁膜１１が形成され、リード端子５と半導体チップ２との間が電気的に絶縁される。
チップおもて面２ａ等に絶縁膜１１を形成した半導体チップ２のチップ電極３上からチップおもて面２ａおよびチップ側面２ｃの絶縁膜１１上、突起部８の外面上を経てリード部６の上面に到る経路にシリンジ等による導電性ペースト剤を塗布し、これを加熱等により硬化させて半導体チップ２のチップ電極３とリード端子５のリード部６とを電気的に接続する導電性樹脂配線１０を形成する。
その後にリード部６上の導電性樹脂配線１０および半導体チップ２の全表面をエポキシ樹脂等の電気絶縁性を有する樹脂により封止する。
このようにして製造された本実施例の半導体装置１は、その高さが半導体チップ２のチップおもて面２ａの絶縁膜１１と導電性樹脂配線１０の厚さ、半導体チップ２の厚さおよびチップ裏面２ｂの絶縁膜１１の厚さ、並びにリード端子５の厚さで決定され、半導体装置１の更なる薄型化を図ることができる。
また、半導体チップ２のチップ電極３の位置とリード端子５の位置とを整合させる必要がなく、チップ電極３の配置の自由度を高めて半導体チップ２の更なる小型化を図ることができると共に、不揃いに配置されたチップ電極３であってもリード端子５とチップ電極３との間を電気的に容易に接続することができ、半導体チップの小型化に容易に適応することができる。
更に、半導体チップ２とリード端子５との間および導電性樹脂配線１０と半導体チップ２との間を絶縁膜１１で電気的に絶縁しているので、ショート等の電気的な不具合が生ずることはない。
以上説明したように、本実施例では、半導体チップをリード端子の伸張部に絶縁膜を介して設置し、半導体チップのチップ電極とリード端子のリード部とをチップおもて面およびチップ側面との間を絶縁膜で絶縁した導電性樹脂配線で電気的に接続するようにしたことによって、半導体装置の高さをチップおもて面の絶縁膜と導電性樹脂配線の厚さ、半導体チップの厚さおよびチップ裏面の絶縁膜の厚さ、並びにリード端子の厚さで構成することができ、半導体装置の更なる薄型化を図ることができると共に、不揃いに配置されたチップ電極であってもリード端子とチップ電極との間を電気的に容易に接続することができる。
また、リード端子に半導体チップのチップ側面に対向する対向面を有する突起部を設けたことによって、対向面をガイドにしてリード端子上の半導体チップの位置決めを容易に行うことができる。
なお、本実施例においては、個片化した半導体チップのチップ裏面に絶縁膜を形成した後にリード端子に設置するとして説明したが、絶縁膜の形成は半導体ウェハの裏面に絶縁膜を形成し、その後に個片に分割するようにしてもよく、個片化した半導体チップのチップおもて面、チップ側面およびチップ裏面の所定の部位に予め絶縁膜を形成し、この半導体チップをリード端子に設置するようにしてもよい。またチップ電極を除く全表面に絶縁膜を形成するようにしてもよい。
図３は実施例２の半導体装置の断面を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の半導体チップ２は、半導体基板が絶縁体で形成された半導体チップであり、例えば半導体基板としてのサファイア基板に薄いシリコン層を積層したＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）構造の半導体チップである。
また、本実施例の突起部８の対向面８ａは、チップ側面２ｃと接触するように形成され、突起部の高さはサファイア基板等の絶縁体で形成された半導体基板の厚さより低くなるように形成されている。
以下に、本実施例の半導体装置１の製造方法について説明する。
複数の半導体チップ２を形成した半導体ウェハを個片に分割した半導体チップ２を準備し、そのチップ裏面２ｂをチップ側面２ｃに接触する突起部８の対向面８ａをガイドとしてリード端子５の伸張部７に載置し、シリンジ等により絶縁樹脂剤をチップ電極３の縁部からチップおもて面２ａおよびチップ側面２ｃの厚さ方向にかけての導電性樹脂配線１０を形成する部位に塗布し、これを加熱等により硬化させて絶縁膜１１を形成する。
これにより、チップおもて面２ａ、チップ側面２ｃに絶縁膜１１が形成され、リード端子５と半導体チップ２との間は絶縁体である半導体基板により電気的に絶縁される。
そして、実施例１と同様にして、チップおもて面２ａ等に絶縁膜１１を形成した半導体チップ２のチップ電極３上からリード部６の上面に到る経路に導電性ペースト剤を塗布し、これを硬化させて半導体チップ２のチップ電極３とリード端子５のリード部６とを電気的に接続する導電性樹脂配線１０を形成する。
その後の作動は実施例１と同様であるのでその説明を省略する。
このようにして製造された本実施例の半導体装置１は、その高さが半導体チップ２のチップおもて面２ａの絶縁膜１１と導電性樹脂配線１０の厚さ、半導体チップ２の厚さおよびリード端子５の厚さで決定され、半導体装置１の一層の薄型化を図ることができる。
また、実施例１と同様に半導体チップ２の更なる小型化を図ることができると共に、不揃いに配置されたチップ電極３であってもリード端子５とチップ電極３との間を電気的に容易に接続することができ、半導体チップの小型化に容易に適応することができる。
更に、導電性樹脂配線１０と半導体チップ２との間を絶縁膜１１で電気的に絶縁し、絶縁体からなる半導体チップ２により半導体チップ２とリード端子５との間を絶縁しているので、ショート等の電気的な不具合が生ずることはない。
以上説明したように、本実施例では、絶縁体を半導体基板とした半導体チップをリード端子の伸張部に設置し、半導体チップのチップ電極とリード端子のリード部とをチップおもて面およびチップ側面との間を絶縁膜で絶縁した導電性樹脂配線で電気的に接続するようにしたことによって、半導体装置の高さをチップおもて面の絶縁膜と導電性樹脂配線の厚さ、半導体チップの厚さおよびリード端子の厚さで構成することができ、半導体装置の一層の薄型化を図ることができると共に、不揃いに配置されたチップ電極であってもリード端子とチップ電極との間を電気的に容易に接続することができる。
また、リード端子に半導体チップのチップ側面に接触する対向面を有する突起部を設けたことによって、対向面をガイドにしてリード端子上の半導体チップの位置決めを容易かつより精度よく行うことができる。
なお、本実施例では、図３においてチップ側面の絶縁膜をチップおもて面から突起部の間に形成するように図示したが、チップ側面の絶縁膜は、ＳＯＳ構造の半導体チップの薄いシリコン層等のように電気導電性を有する部位の側面を絶縁するように形成すれば足りる。
図４は実施例３の半導体装置の上面を示す説明図、図６は実施例３の半導体装置の側面を示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の半導体チップ２は、実施例２と同様のＳＯＳ構造の半導体チップであり、チップおもて面２ａのチップ電極は部分的に２列にかつ不揃いに形成されている。
また、本実施例の突起部８の対向面８ａは図４において左側のリード端子５には実施例２と同様に形成されているが、図４において上下のリード端子５の突起部８は省略されている。
以下に、本実施例の半導体装置１の製造方法について説明する。
複数の半導体チップ２を形成した半導体ウェハを個片に分割した半導体チップ２を準備し、そのチップ裏面２ｂをチップ側面２ｃに接触する突起部８の対向面８ａをガイドとしてリード端子５の伸張部７に載置し、チップ側面２ｃ側に配置されたチップ電極３は実施例２と同様に絶縁樹脂剤を塗布する。
また、中央部側に配置されたチップ電極３は、チップおもて面２ａにおいては図４に示すように他のチップ電極３を避けるように、チップ側面２ｃにおいては電気導電性を有する部位の側面にシリンジ等により絶縁樹脂剤をチップ電極３の縁部からチップおもて面２ａ、チップ側面２ｃにかけての導電性樹脂配線１０を形成する部位に塗布する。
この場合にチップ電極３間を電気的に接続する必要があるときは、図４に示すように接続するチップ電極３の縁部の間に絶縁樹脂剤を塗布する。
そして、塗布した絶縁樹脂剤を加熱等により硬化させて絶縁膜１１を形成する。これによりチップおもて面２ａ、チップ側面２ｃに絶縁膜１１が形成され、リード端子５と半導体チップ２との間は絶縁体である半導体基板により電気的に絶縁される。
チップおもて面２ａ等に絶縁膜１１を形成した半導体チップ２のチップ電極３上からチップおもて面２ａおよびチップ側面２ｃの絶縁膜１１上、図４において上下のリード端子５を除くリード端子５の突起部８の外面上、および図５に示すように接続すべきリード端子５との間のチップ側面２ｃの厚さ方向の直交方向も経てリード部６の上面に到る経路にシリンジ等による導電性ペースト剤を塗布し、これを加熱等により硬化させて半導体チップ２のチップ電極３とリード端子５のリード部６とを電気的に接続する導電性樹脂配線１０を形成する。
この場合に、チップ上面２ａやチップ側面２ｃの導電性樹脂配線１０は、図４、図５に示すように交差することがないように形成する。
その後の作動は実施例１と同様であるのでその説明を省略する。
このようにして製造された本実施例の半導体装置１は、実施例２と同様の高さの半導体装置１となり、半導体装置１の一層の薄型化を図ることができる。
また、半導体チップ２のチップ電極３が不揃いにかつ中央部側にも配置されていたとしても、チップ側面を有効に利用することで、チップ電極３の配置の自由度を更に高めて半導体チップ２の一層の小型化を図ることができると共に、リード端子５とチップ電極３との間を電気的に容易に接続することができ、半導体チップの小型化により容易に適応することができる。
以上説明したように、本実施例では、上記実施例２と同様の効果に加えて、チップ電極とリード端子との間を電気的に接続するときに、導電性樹脂配線を半導体チップのチップ側面の半導体チップの厚さ方向の直交方向にも形成するようにしたことによって、半導体チップの中央部等に不揃いに配置されたチップ電極であってもリード端子とチップ電極との間を電気的に容易に接続することができる。
なお、本実施例では、チップ側面の導電性樹脂配線は厚さ方向の直交方向にも形成するとして説明したが、導電性樹脂配線の方向は前記に限らず、厚さ方向の直交方向から傾斜する方向であってもよい、要はチップ側面を利用して導電性樹脂配線が交差しないように形成すればよい。
また、実施例１の半導体チップに本実施例を適用する場合は、上記のチップ側面に形成する導電性樹脂配線とチップ側面との間およびチップ裏面とリード端子の伸張部との間にも絶縁膜を形成する。
上記各実施例においては、基板としてのリードフレームのリード端子に設置した半導体チップのチップ電極と端子としてのリード端子との間を導電性樹脂配線で電気的に接続する場合を例に説明したが、基板や端子は前記に限らず、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板の端子や実装基板の配線端子等に直接半導体チップを搭載する場合も同様である。
実施例１の半導体装置の上面を示す説明図 図１のＡ−Ａ断面を示す説明図 実施例２の半導体装置の断面を示す説明図 実施例３の半導体装置の上面を示す説明図 実施例３の半導体装置の側面を示す説明図
符号の説明
１ 半導体装置
２ 半導体チップ
２ａ チップおもて面
２ｂ チップ裏面
２ｃ チップ側面
３ チップ電極
５ リード端子
６ リード部
７ 伸張部
８ 突起部
１０ 導電性樹脂配線
１１ 絶縁膜

Claims (3)

  1. 半導体チップと、
    前記半導体チップのチップおもて面に形成されたチップ電極と、
    前記半導体チップの外側に位置するリード部と前記半導体チップのチップ裏面側に伸張する伸張部と前記半導体チップのチップ側面に対向する対向面が設けられた突起部とを有する複数の外部接続端子と、
    前記チップおもて面と一定の距離を保って前記チップおもて面の外周へ延在して前記リード部と接続する導電性配線であって、前記チップ裏面まで延在することなく、前記チップ電極と前記外部接続端子のリード部との間を電気的に接続する導電性配線と、
    前記導電性配線と前記チップおもて面との間、および前記チップ側面と前記導電性配線との間、および前記チップ側面と前記突起部の対向面との間、および前記チップ裏面と前記外部接続端子の伸張部との間を電気的に絶縁する絶縁膜と、
    前記導電性配線を含む前記チップおもて面、前記導電性配線を含む前記チップ側面および前記チップ裏面を覆う電気絶縁性を有する封止樹脂とを備えたことを特徴とする半導体装置。
  2. 絶縁体を半導体基板とした半導体チップと、
    前記半導体チップのチップおもて面に形成されたチップ電極と、
    前記半導体チップの外側に位置するリード部と前記半導体チップのチップ裏面に当接する伸張部と前記半導体チップの前記半導体基板からなるチップ側面に当接する対向面が設けられた突起部とを有する複数の外部接続端子と、
    前記チップおもて面と一定の距離を保って前記チップおもて面の外周へ延在して前記リード部と接続する導電性配線であって、前記チップ裏面まで延在することなく、前記チップ電極と前記外部接続端子のリード部との間を電気的に接続する導電性配線と、
    前記導電性配線と前記チップおもて面との間、および前記導電性配線と前記半導体チップのチップ側面との間を電気的に絶縁する絶縁膜と、
    前記導電性配線を含む前記チップおもて面、前記導電性配線を含む前記チップ側面および前記チップ裏面を覆う電気絶縁性を有する封止樹脂とを備えたことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記チップ電極とリード端子との間を電気的に接続するときに、前記導電性配線を前記チップ側面の半導体チップの厚さ方向以外の方向にも形成したことを特徴とする半導体装置。
JP2005188540A 2005-06-28 2005-06-28 半導体装置 Active JP5025921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005188540A JP5025921B2 (ja) 2005-06-28 2005-06-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005188540A JP5025921B2 (ja) 2005-06-28 2005-06-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010276371A Division JP2011049613A (ja) 2010-12-10 2010-12-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2007012699A JP2007012699A (ja) 2007-01-18
JP5025921B2 true JP5025921B2 (ja) 2012-09-12

Family

ID=37750845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188540A Active JP5025921B2 (ja) 2005-06-28 2005-06-28 半導体装置

Country Status (1)

Country Link
JP (1) JP5025921B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097497B2 (en) * 2007-03-30 2012-01-17 Xerox Corporation Inkjet printed wirebonds, encapsulant and shielding
US7843046B2 (en) * 2008-02-19 2010-11-30 Vertical Circuits, Inc. Flat leadless packages and stacked leadless package assemblies
JP5088275B2 (ja) * 2008-08-29 2012-12-05 コニカミノルタホールディングス株式会社 配線形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068639A (ja) * 1983-08-31 1985-04-19 Toshiba Corp 樹脂封止型半導体装置
JPH09232365A (ja) * 1996-02-26 1997-09-05 Matsushita Electron Corp 半導体装置およびその製造方法
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール

Also Published As

Publication number Publication date
JP2007012699A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
US7271466B2 (en) Semiconductor device with sidewall wiring
US6028358A (en) Package for a semiconductor device and a semiconductor device
JP5529371B2 (ja) 半導体装置及びその製造方法
KR970013292A (ko) 반도체 장치 어셈블리
KR20090009710A (ko) 반도체 장치 및 그 제조 방법
US11569190B2 (en) Semiconductor structure and manufacturing method thereof
KR20130030370A (ko) 패키지 기판 및 이를 갖는 반도체 패키지
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
KR100370529B1 (ko) 반도체 장치
JP5025921B2 (ja) 半導体装置
JP2006100759A (ja) 回路装置およびその製造方法
JP3632024B2 (ja) チップパッケージ及びその製造方法
KR20060049442A (ko) 회로 장치의 제조 방법
KR20000053570A (ko) 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
US11901275B2 (en) Semiconductor device package
JP4737995B2 (ja) 半導体装置
TW201005903A (en) Semiconductor package with holes through holes
JP2004289017A (ja) 樹脂封止型半導体装置
JP2011049613A (ja) 半導体装置
JP4845097B2 (ja) 半導体装置
TWI283472B (en) Chip package having a slot type metal film carrying a wire-bonding chip
JP3535102B2 (ja) 半導体装置およびその製造方法
JP2013115054A (ja) 半導体チップおよび半導体パッケージ
KR19980078349A (ko) 반도체 패키지 및 그 제조방법
TW200935585A (en) Stackable window BGA semiconductor package and stacked assembly utilized the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5025921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250