JP2004303884A - 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール - Google Patents
三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール Download PDFInfo
- Publication number
- JP2004303884A JP2004303884A JP2003093805A JP2003093805A JP2004303884A JP 2004303884 A JP2004303884 A JP 2004303884A JP 2003093805 A JP2003093805 A JP 2003093805A JP 2003093805 A JP2003093805 A JP 2003093805A JP 2004303884 A JP2004303884 A JP 2004303884A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor chip
- semiconductor chips
- terminals
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
【課題】半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法として、コストが低い方法を提供する。
【解決手段】半導体チップ１の端子３を、半導体チップ１の側面１ｂに至るように形成する。積層された半導体チップ１の側面１ｂに、導電性微粒子を含有する液体をインクジェット法で滴下して配線５を形成することにより、積層された半導体チップ１の端子３同士を接続する。
【選択図】 図３
【解決手段】半導体チップ１の端子３を、半導体チップ１の側面１ｂに至るように形成する。積層された半導体チップ１の側面１ｂに、導電性微粒子を含有する液体をインクジェット法で滴下して配線５を形成することにより、積層された半導体チップ１の端子３同士を接続する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法に関する。
【０００２】
【従来の技術】
半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法の従来例を、図１５を用いて説明する。
この例では、先ず、図１５（ａ）に示すように、半導体チップに切り出す前のウエハＷの段階で、チップ毎の端子用電極１３の外側となる絶縁層１２の位置に、垂直な穴１１０を開け、この穴１１０に溶融メッキ法等により金属１１１を充填する。次に、この穴１１０の底より上側の位置（ラインＬ１）までシリコン基板１１を研磨して薄くすることにより、ウエハＷの厚さを例えば５０μｍまで薄くする。次に、ウエハＷをラインＬ２で切断して半導体チップ１を得る。
【０００３】
これにより、図１５（ｂ）に示すように、この半導体チップ１の両面に前記金属充填部１１１が露出する。次に、この半導体チップ１の素子形成面（絶縁層１２側の面）に露出している金属充填部１１１と端子用電極１３とを配線３０１で接続し、反対側の金属充填部露出面に電極３０２を形成する。
次に、図１５（ｃ）に示すように、これらの半導体チップ１を重ね合わせて配線３０１と電極３０２を金属接合することにより、積層された半導体チップ１の全ての端子用電極１３を接続する。
【０００４】
このように、上記従来例では、ウエハに穴を開ける工程、穴に金属を充填する工程、ウエハを研磨して薄くする工程等の煩雑な工程を有するため、製造コストが高くなる。
下記の特許文献１には、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法として、積層する各半導体チップの側面に配線用パッドを形成し、これらの配線用パッド同士を、金属の蒸着により形成される配線部で接続することが開示されている。この方法によれば、積層された半導体チップの接続を半導体チップの側面を用いて行うため、図１５の方法よりも、短い配線で多様な接続を行うことが可能となる。
下記の特許文献２には、インクジェット方式を利用して導電性金属ペーストにより、配線基板の回路パターンの描画形成を行う方法が記載されている。
【０００５】
【特許文献１】
特開平８−２３６６９０号公報
【特許文献２】
特開２００２−３２４９６６号公報
【０００６】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法として、上記特許文献１の方法よりもコストの低い方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、各半導体チップの基板とは反対側の面の周縁部に端子を設け、積層された半導体チップの側面に、導電性微粒子を含有する液体をインクジェット法で滴下して配線を形成することにより、積層された半導体チップの前記端子同士を接続することを特徴とする三次元実装モジュールの製造方法を提供する。この方法を本発明の第１の方法と称する。
【０００８】
本発明の第１の方法によれば、積層された半導体チップの前記端子同士を接続する配線をインクジェット法で形成するため、上記特許文献１の方法よりも低いコストで三次元実装モジュールを製造することができる。
本発明の第１の方法においては、前記端子を、導電性微粒子を含有する液体をインクジェット法で滴下して形成することが好ましい。このようにすると、前記端子を、半導体チップの基板とは反対側の面の周縁部から側面まで連続して形成することが容易にできる。また、このように端子を形成することで、インクジェット法で配線を形成して端子同士を接続する際に、接続が確実に行われる。
【０００９】
また、この場合には、半導体チップの基板とは反対側の面とこれに連続する前記側面との境界を、角部が除去された形状にした後に、前記端子を形成することが好ましい。これにより、前記端子の形成がさらに容易に行われるとともに、角部の存在によって端子の強度が弱くなることがなくなる。
本発明の第１の方法では、前記端子を、半導体チップの側面にはみ出さないように形成してもよい。この場合には、端子同士を接続する配線をインクジェット法で形成する際に、半導体チップ同士の隙間に導電性微粒子を含有する液体が入り易い。
【００１０】
本発明の第１の方法においては、前記配線を、積層された半導体チップの複数の側面に渡って形成することが好ましい。このようにすると、一側面のみで接続する場合よりも、積層された半導体チップの多様な接続が可能となる。
本発明はまた、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されていない配線専用層を介して半導体チップを積層し、積層された半導体チップおよび前記配線専用層の側面に（例えば、導電性微粒子を含有する液体をインクジェット法で滴下して）配線を形成することにより、積層された半導体チップの前記端子同士を前記配線専用層を介して接続することを特徴とする三次元実装モジュールの製造方法を提供する。この方法を本発明の第２の方法と称する。
【００１１】
本発明の第２の方法によれば、配線専用層を設けることで、配線専用層がない場合よりも、積層された半導体チップの多様な接続が可能となる。
本発明の第２の方法においては、前記配線専用層の側面に、マトリックス状に配置された電極からなる電極パターンを予め形成し、この電極パターンを構成する所定の電極を導電性材料からなる小片で接続することにより、前記配線専用層の側面に配線を形成することが好ましい。これにより、前記配線専用層の側面に任意の配線を容易に形成することができる。
【００１２】
本発明はまた、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されず配線が側面に形成された配線専用層を介して半導体チップを積層し、この半導体チップの前記端子と配線専用層の前記配線とを接続することにより、積層された半導体チップの前記端子同士を前記配線専用層を介して接続することを特徴とする三次元実装モジュールの製造方法を提供する。この方法を本発明の第３の方法と称する。
【００１３】
本発明の第３の方法によれば、配線専用層を設けることで、配線専用層がない場合よりも、積層された半導体チップの多様な接続が可能となる。また、側面に配線が形成された配線専用層を用いることから、積層状態で配線専用層の側面に対する配線層の形成を行わないため、第２の方法よりも作業性が高い。
本発明の第２の方法においては、前記配線専用層の内部に受動部品（コンデンサ、コイル、抵抗等）とこれに接続された配線が形成され、この配線に連続する端子が前記配線専用層の側面に形成され、前記端子と、半導体チップの所定の端子とを、積層された半導体チップおよび前記配線専用層の側面に形成する配線で接続することが好ましい。これにより、配線専用層を有効利用できるとともに、半導体チップと受動部品を一つのパッケージにまとめた高機能モジュールが得られる。
【００１４】
本発明の第３の方法においては、前記配線専用層の内部に受動部品とこれに接続された配線が形成され、この配線に連続する端子が、配線専用層の側面の配線に連続するように形成されていることが好ましい。これにより、配線専用層を有効利用できるとともに、半導体チップと受動部品を一つのパッケージにまとめた高機能モジュールが得られる。
【００１５】
本発明はまた、半導体チップが積層されて接続されている三次元実装モジュールにおいて、各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されていない配線専用層を介して半導体チップを積層し、積層された半導体チップおよび前記配線専用層の側面に形成された配線により、積層された半導体チップの前記端子同士が前記配線専用層を介して接続されていることを特徴とする三次元実装モジュールを提供する。
【００１６】
本発明はまた、半導体チップが積層されて接続されている三次元実装モジュールにおいて、各半導体チップの基板とは反対側の面の周縁部に端子を設け、積層された半導体チップの複数の側面に渡って形成された配線により、積層された半導体チップの端子同士が接続されていることを特徴とする三次元実装モジュールを提供する。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
〔第１実施形態〕
図１乃至３を用いて、本発明の第１実施形態に相当する三次元実装モジュールの製造方法について説明する。図１は、この方法の手順を説明するための半導体チップの断面図である。図２は、半導体チップの平面図である。図３は、積層状態の半導体チップの側面図である。
【００１８】
図１（ａ）および図２に示すように、この実施形態で使用する半導体チップ１は、シリコン基板１１上に所定の集積回路が形成されたものであり、表面が絶縁層１２に覆われている。この表面に複数の端子用電極１３が露出している。図１（ａ）の符号１４は、半導体チップ１の各端子用電極１３が接続されている配線である。
【００１９】
次に、図１（ｂ）に示すように、この半導体チップ１のシリコン基板１１の裏面（絶縁層１２とは反対側の面）１１ａと側面（基板面に垂直な面、シリコンウエハから切り出されて生じた端面）１１ｂに絶縁層２を形成する。その際に、シリコン基板１１が完全に絶縁層２で覆われるようにする。この絶縁層２の形成は、ポリイミド樹脂、ポリウレタン樹脂、エポキシ樹脂等を用いた、従来より半導体集積回路の実装技術で行われている方法で行うことができる。
【００２０】
次に、図１（ｃ）に示すように、半導体チップ１の絶縁層１２上（基板とは反対側の面）に、各端子用電極１３から周縁部に向かい、さらに半導体チップ１の側面１ｂまで連続する端子３を形成する。図２には、この端子３が２点鎖線で表示されている。
この端子３を、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成する。先ず、絶縁層１２側（基板とは反対側の面）を上に向けて半導体チップ１を配置し、その上にインクジェットヘッドを配置して、インクジェットヘッドを半導体チップ１に対して相対移動させることにより、端子用電極１３側から周縁部に向かって、インクジェット法により前記液体の液滴を連続的に滴下する。
【００２１】
例えば、銀粒子の分散液であるアルバック社製の「パーフェクトシルバー（登録商標）」を用い、その液滴を、端子用電極１３上から半導体チップ１の周縁部に向かって連続的に滴下し、最後の一滴は液滴の５０％以上が半導体チップ１から外れる位置に滴下する。その直後に、半導体チップ１を２５０℃に保持された乾燥炉内に１時間保持することにより、前記液滴から分散媒を乾燥させて銀粒子からなる層を形成する。
【００２２】
これにより、各端子用電極１３から半導体チップ１の側面１ｂまで連続する端子３が形成される。半導体チップ１の側面１ｂには、シリコン基板１１と絶縁層２との境界位置か、それより上側（絶縁層１２側）の位置まで、端子３を形成する。
次に、図１（ｄ）に示すように、絶縁層１２を上側に向けて半導体チップ１を積層する。積層する際に、半導体チップ１の絶縁層１２側に絶縁性の接着剤４を入れて、積層された半導体チップ１間を固定するとともに、積層された半導体チップ１間に隙間が生じないようにする。図３はこの状態を示す側面図である。
【００２３】
次に、例えば図３に２点鎖線で示すように、積層された半導体チップ１の端子３同士を配線５で接続する。この配線５を、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成する。先ず、積層された半導体チップ１を、半導体チップ１の側面１ｂを上に向けて配置し、その上にインクジェットヘッドを配置して、インクジェットヘッドを半導体チップ１に対して相対移動させることにより、所定の配線５が形成されるように、前記液体の液滴を連続的に滴下する。
【００２４】
前記液体としては、例えば、銀粒子の分散液であるアルバック社製の「パーフェクトシルバー（登録商標）」を用いる。そして、滴下終了後に、半導体チップ１を２５０℃に保持された乾燥炉内に１時間保持することにより、前記液滴から分散媒を乾燥させて銀粒子からなる層を形成する。これにより、半導体チップ１の端子３同士を接続する配線５が形成される。
【００２５】
この実施形態の方法によれば、積層された半導体チップ１の端子３同士を接続する配線５をインクジェット法により形成し、さらに端子３もインクジェット法で形成しているため、特許文献１の方法よりも低いコストで三次元実装モジュールを形成することができる。また、端子３を半導体チップ１の側面１ｂまで形成しているため、配線５による端子３同士の接続が確実に行われる。
【００２６】
また、配線５をインクジェット法により形成するため、積層された半導体チップ１の端子３を、配線５で上から下まで真っ直ぐに接続するだけでなく、斜めに接続することも容易にできる。さらに、積層された半導体チップ１の側面１ｂに、多層配線を形成することもできる。例えば、図４に示すように、所定の下側配線５１を形成した後、上側配線５２が交差する部分に絶縁層２５を形成し、この絶縁層２５を介して上側配線５２を形成する。
【００２７】
なお、図３及び４に示した例では、半導体チップ１の一側面１ｂ内だけで端子３同士を接続しているが、図５に示すように、配線５を複数の側面１ｂに渡って形成することもできる。
この場合には、インクジェット法により配線５を形成する際に、半導体チップ１の積層体を回転させる等の操作を行うことにより、一つの側面１ｂに対する液滴の滴下が終了した時点で、隣の側面１ｂがインクジェットヘッドの直下に配置されるようにする必要がある。このようにすれば、配線５をインクジェット法により形成することで、積層された半導体チップ１の異なる側面１ｂに存在する端子３同士を接続することが可能になる。
【００２８】
なお、図５の例では、さらに、絶縁層２５を設けて配線５を二層配線構造にしている。
また、図６に示すように、半導体チップ１を、絶縁層１２側の面（基板とは反対側の面）と側面１ｂとの境界２１が面取りされた形状（角部が除去された形状）にした後に、絶縁層１２側から側面１ｂまで至る端子３を形成してもよい。これにより、境界２１が尖っている場合よりも、インクジェット法による側面１ｂまで至る端子３の形成が容易にできるとともに、端子３の強度も高くなる。
【００２９】
また、図７に示すように、半導体チップ１の側面１ｂ同士の境界１５を面取りされた形状（角部が除去された形状）にしてもよい。これにより、境界１５が尖っている場合よりも、インクジェット法により配線５を複数の側面１ｂに渡って形成することが容易にできるとともに、配線５の強度も高くなる。
これらの境界２１，１５を面取りされた形状にする方法としては、半導体チップ１を研磨して面取りする方法や、半導体チップ１の周囲に絶縁層２を形成する際に、この絶縁層２を、これらの境界２１，１５が面取りされた形状となるように形成する方法が挙げられる。
〔第２実施形態〕
図８乃至１０を用いて、本発明の第２実施形態に相当する三次元実装モジュールの製造方法について説明する。図８は、この方法で製造された三次元実装モジュールを示す斜視図である。
【００３０】
この図に示すように、第２実施形態の三次元実装モジュールは、半導体素子が形成されていない配線専用層６と半導体チップ１とで構成され、二枚の半導体チップ１の間に配線専用層６が配置され、半導体チップ１の端子３Ａ，３Ｂ同士が、配線専用層６を介して配線５により接続されている。
この半導体チップ１は、第１実施形態と同様に絶縁層２の形成と端子３の形成がなされて、図１（ｃ）の状態になっているものである。配線専用層６は、絶縁材料（例えば、合成樹脂やセラミックス）からなる成形体であって、半導体チップ１と同じ大きさの板状に形成されている。この配線専用層６の側面６ｂには、半導体チップ１の側面１ｂの端子３が形成されている位置と同じ位置に、インクジェット法により端子６１が形成されている。
【００３１】
この端子６１も、第１実施形態と同様にして、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成できる。この場合には、配線専用層６を構成する成形体の側面６ｂを上に向け、その上にインクジェットヘッドを配置して、インクジェットヘッドを前記成形体に対して相対移動させることにより、所定位置に端子６１が形成されるように、前記液体の液滴を滴下する。
【００３２】
図８の例では、この配線専用層６を介して半導体チップ１を積層し、上側の半導体チップ１の端子３Ａと下側の半導体チップ１の端子３Ｂとを、半導体チップ１の二つの側面１ｂと配線専用層６の一つの側面６ｂに渡って配線５を形成することにより接続している。すなわち、この配線５は、半導体チップ１の二つの側面１ｂに形成された部分５２と、配線専用層６の一つの側面６ｂに形成された部分５３とからなる。
【００３３】
そして、この配線５は、半導体チップ１の端子３Ａが存在する側面１ｂからその隣の側面１ｂを通って配線専用層６の一番手前の端子６１ａに至り、この端子６１ａから側面６ｂを通って下側の半導体チップ１の最も奥側の端子３Ｂに至るまで連続して形成されている。
なお、配線専用層６の側面６ｂに形成する配線５３を、配線専用層６を二枚の半導体チップ１に積層する前に予め形成しておいてもよい。この場合には、積層後に半導体チップ１の側面１ｂに配線５２を形成する際に、配線専用層６の側面６ｂの配線５３と半導体チップ１の側面１ｂの配線５２が連結されるようにする。
【００３４】
この絶縁層６は、図９に示すように、内部に受動部品とその配線が形成された構造にすることもできる。この例では、半導体チップ１で挟まれる一方の面に凹部６２が形成され、この凹部６２内に、受動部品として、コンデンサ７１、抵抗７２、およびコイル７３が配置されている。また、これらに接続された配線７１ａ，７２ａ，７３ａ，７１ｂ，７２ｂ，７３ｂが、凹部６２内からこれより高い面である周縁部６８に向けて形成されている。
【００３５】
この構造の配線専用層６は、例えば、凹部６２内の所定位置にコンデンサ７１、抵抗７２、およびコイル７３を接着剤で固定した後、各配線７１ａ〜７３ｂをインクジェット法で（前述の配線５と同じ方法により）形成することにより作製できる。その際、各配線７１ａ〜７３ｂを、配線専用層６の所定の端子６１Ａに接続するように形成する。また、各配線７１ａ〜７３ｂを形成した後に、コンデンサ７１、抵抗７２、およびコイル７３を固定してもよい。図９における符号６１Ｂは、配線７１ａ〜７３ｂが接続されていない端子を示す。
【００３６】
この配線専用層６を半導体チップ１の間に配置し、その端子６１Ａ，６１Ｂと半導体チップ１の所定の端子３とを、半導体チップ１の側面１ｂおよび配線専用層６の側面６ｂで配線５により接続することによって、半導体チップ１と受動部品を一つのパッケージにまとめた高機能モジュールを得ることができる。
また、図９に二点鎖線で示すように、この配線専用層６の側面６ｂに予め配線５３Ａ，５３Ｂを形成してもよい。配線５３Ａは、コンデンサ７１等の配線７１ａ〜７３ｂが接続された端子６１Ａに連続する配線である。配線５３Ｂは、配線７１ａ〜７３ｂが接続されていない端子６１Ｂに連続する配線である。
【００３７】
配線専用層６は、また、半導体チップ１で挟まれる一方の面に多層配線が形成されていてもよい。その一例を図１０に示す。
この例では、配線専用層６の上面に二層配線構造６３が形成されている。この二層配線構造６３は、複数の下側配線６３ａからなる下側配線層と、複数の上側配線６３ｂからなる上側配線層と、両配線層の間に形成された絶縁層６３ｃと、からなる。この例では、配線層６の上面の周縁部に、予め周縁部の各位置から側面６ｂまで伸びる端子６５を形成しておき、各端子６５に、両配線層をなす各配線６３ａ，６３ｂの両端を接続している。
【００３８】
各配線６３ａ，６３ｂおよび端子６５は、パターンメッキ法、インクジェット法を含む印刷法、金属箔の貼り付け法等により形成できる。
この配線専用層６を二枚の半導体チップ１の間に配置し、配線専用層６の端子６５と半導体チップ１の所定の端子３とを、半導体チップ１の側面１ｂおよび配線専用層６の側面６ｂで配線５により接続することによって、複雑な配線を容易に行うことができる。
【００３９】
配線専用層６の別の例を図１１に示す。
この例では、図１１（ａ）に示ように、図１０と同様に配線専用層６の上面に二層配線構造６３が形成されているとともに、配線専用層６の側面６ｂに任意の配線が形成可能な電極パターン６７０が形成されている。この電極パターン６７０は、マトリックス状に配置された十字型の電極６７からなる。この電極パターン６７０も、パターンメッキ法、インクジェット法を含む印刷法、金属箔の貼り付け法等により形成できる。
【００４０】
配線専用層６の側面６ｂの上側に、二層配線構造６３に接続された端子６５が所定隙間を開けて形成され、側面６ｂの下側の前記端子６５と対向する位置に、下側の半導体チップ１との接続用の端子６１が形成されている。各電極６７は、対向する両端子６５，６１の間と、各端子６５の隣り合う隙間とこれに対向する各端子６１の隣合う隙間との間に形成されている。また、最も端子６５，６１側に配置された電極６７は、各端子６５，６１に接触した状態で形成されている。
【００４１】
この配線専用層６によれば、図１１（ｂ）に示すように、導電性材料からなる小片６８を隣り合う電極６７が連結されるように配置することで、接続したい端子６５，６１同士を容易に接続することができる。これにより、配線専用層６の側面６ｂに任意の配線を容易に形成することができる。なお、この小片６８の配置は、導電性微粒子を含有する液体をインクジェット法で滴下して乾燥させることで容易に行うことができる。
【００４２】
〔第３実施形態〕
図１２乃至１４を用いて、本発明の第３実施形態に相当する三次元実装モジュールの製造方法について説明する。図１２は、この方法の手順を説明するための半導体チップの断面図である。図１３は、積層状態の半導体チップを示す側面図である。図１４は、積層されて接続された状態の半導体チップを示す断面図である。
【００４３】
図１２（ａ）に示すように、この実施形態で使用する半導体チップ１は、シリコン基板１１上に所定の集積回路が形成されたものであり、表面が絶縁層１２に覆われている。この表面に複数の端子用電極１３が露出している。図１２（ａ）の符号１４は、半導体チップ１の各端子用電極１３が接続されている配線である。
【００４４】
次に、図１２（ｂ）に示すように、この半導体チップ１の基板１１の裏面（絶縁層１２とは反対側の面）１１ａと側面（基板面に垂直な面、シリコンウエハから切り出されて生じた端面）１１ｂに絶縁層２を形成する。その際に、シリコン基板１１が完全に絶縁層２で覆われるようにする。この絶縁層２の形成は、ポリイミド樹脂、ポリウレタン樹脂、エポキシ樹脂等を用いた、従来より半導体集積回路の実装技術で行われている方法で行うことができる。
【００４５】
次に、図１２（ｃ）に示すように、半導体チップ１の表面の絶縁層１２上（基板とは反対側の面）に、各端子用電極１３から周縁部に向かい、半導体チップ１の側面１ｂにはみ出さない端子３を形成する。
この端子３を、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成する。先ず、絶縁層１２側（基板とは反対側の面）を上に向けて半導体チップ１を配置し、その上にインクジェットヘッドを配置して、インクジェットヘッドを半導体チップ１に対して相対移動させることにより、端子用電極１３側から周縁部に向かって、インクジェット法により前記液体の液滴を連続的に滴下する。
【００４６】
例えば、銀粒子の分散液であるアルバック社製の「パーフェクトシルバー（登録商標）」を用い、その液滴を、端子用電極１３上から半導体チップ１の周縁部に向かって連続的に滴下し、最後の一滴は液滴の全てが半導体チップ１から外れない位置に滴下する。その直後に、半導体チップ１を２５０℃に保持された乾燥炉内に１時間保持することにより、前記液滴から分散媒を乾燥させて銀粒子からなる層を形成する。
【００４７】
これにより、各端子用電極１３から半導体チップ１の周縁部まで延びて、側面１ｂにはみ出さない端子３が形成される。
次に、図１２（ｄ）に示すように、絶縁層１２を上側に向けて半導体チップ１を積層する。積層する際に、半導体チップ１の絶縁層１２側に絶縁性の接着剤４を入れて、積層された半導体チップ１間を固定するとともに、積層された半導体チップ１間に隙間が生じないようにする。図１３はこの状態を示す側面図である。
【００４８】
次に、例えば図１３に２点鎖線で示すように、積層された半導体チップ１の端子３同士を配線５で接続する。この配線５を、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成する。先ず、積層された半導体チップ１を、半導体チップ１の側面１ｂを上に向けて配置し、その上にインクジェットヘッドを配置して、インクジェットヘッドを半導体チップ１に対して相対移動させることにより、所定の配線５が形成されるように、前記液体を連続的に滴下する。
【００４９】
前記液体としては、例えば、銀粒子の分散液であるアルバック社製の「パーフェクトシルバー（登録商標）」を用いる。そして、滴下終了後に、半導体チップ１を２５０℃に保持された乾燥炉内に１時間保持することにより、前記液滴から分散媒を乾燥させて銀粒子からなる層を形成する。これにより、半導体チップ１の端子３同士を接続する配線５が形成される。
【００５０】
この実施形態の方法によれば、第１実施形態の方法と同様に、積層された半導体チップ１の端子３同士を接続する配線５をインクジェット法により形成し、さらに端子３もインクジェット法で形成しているため、特許文献１の方法よりも低いコストで三次元実装モジュールを形成することができる。
また、第１実施形態の方法と同様に、配線５をインクジェット法により形成するため、積層された半導体チップ１の端子３を、配線５で上から下まで真っ直ぐに接続するだけでなく、斜めに接続することも容易にできる。積層された半導体チップ１の側面１ｂに多層配線を形成することも容易にできる。
【００５１】
さらに、この実施形態では、端子３が半導体チップ１の側面１ｂにはみ出さないように形成されているため、図１４に示すように、積層された半導体チップ１の隣り合う側面１ｂ間に溝３１が形成される。
したがって、半導体チップ１を側面１ｂを上に向けて配置した状態で、その上側から前記液体を形成する配線５に沿って連続的に滴下することにより、この溝３１に前記液体が入る。これにより、端子３を半導体チップ１の側面１ｂまで形成しなくても、配線５による端子３同士の接続を確実に行うことができる。
【図面の簡単な説明】
【図１】第１実施形態の方法の手順を説明する半導体チップの断面図。
【図２】第１実施形態の半導体チップの平面図。
【図３】第１実施形態の積層状態の半導体チップの側面図。
【図４】第１実施形態の積層状態の半導体チップの側面図。
【図５】配線を複数の側面に渡って形成した例を示す斜視図。
【図６】半導体チップの上面と側面との境界が面取りされた例の斜視図。
【図７】半導体チップの隣り合う側面の境界が面取りされた例の斜視図。
【図８】第２実施形態の方法で製造された三次元実装モジュールの斜視図。
【図９】配線専用層の内部構造の一例を示す斜視図。
【図１０】半導体チップと重なる面に多層配線を有する配線専用層の斜視図。
【図１１】側面に電極パターンを有する配線専用層の斜視図。
【図１２】第３実施形態の方法の手順を説明する半導体チップの断面図。
【図１３】第３実施形態の積層状態の半導体チップの側面図。
【図１４】第３実施形態で配線形成時の半導体チップを示す断面図。
【図１５】従来の方法を説明する断面図。
【符号の説明】
１…半導体チップ、１ｂ…半導体チップの側面（基板面に垂直な面）、１１…シリコン基板、１１ａ…シリコン基板の裏面、１１ｂ…シリコン基板の側面（基板面に垂直な面）、１２…絶縁層、１３…端子用電極、１４…端子用電極が接続されている配線、１５…半導体チップの隣り合う側面の境界、２…絶縁層、２５…絶縁層、２１…半導体チップの絶縁層側の面（基板とは反対側の面）と側面との境界、３…端子、３１…溝、４…接着剤、５…配線、５１…配線、６…配線専用層、６ｂ…配線専用層の側面、６３…二層配線構造、６３ａ…下側配線、６３ｂ…上側配線、６３ｃ…絶縁層、６５…端子、６７０…電極パターン、６７…電極、６８…導電性材料からなる小片、７１…コンデンサ、７２…抵抗、７３…コイル、６２…凹部、７１ａ，７１ｂ…コンデンサの配線、７２ａ，７２ｂ…抵抗の配線、７３ａ，７３ｂ…コイルの配線。
【発明の属する技術分野】
本発明は、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法に関する。
【０００２】
【従来の技術】
半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法の従来例を、図１５を用いて説明する。
この例では、先ず、図１５（ａ）に示すように、半導体チップに切り出す前のウエハＷの段階で、チップ毎の端子用電極１３の外側となる絶縁層１２の位置に、垂直な穴１１０を開け、この穴１１０に溶融メッキ法等により金属１１１を充填する。次に、この穴１１０の底より上側の位置（ラインＬ１）までシリコン基板１１を研磨して薄くすることにより、ウエハＷの厚さを例えば５０μｍまで薄くする。次に、ウエハＷをラインＬ２で切断して半導体チップ１を得る。
【０００３】
これにより、図１５（ｂ）に示すように、この半導体チップ１の両面に前記金属充填部１１１が露出する。次に、この半導体チップ１の素子形成面（絶縁層１２側の面）に露出している金属充填部１１１と端子用電極１３とを配線３０１で接続し、反対側の金属充填部露出面に電極３０２を形成する。
次に、図１５（ｃ）に示すように、これらの半導体チップ１を重ね合わせて配線３０１と電極３０２を金属接合することにより、積層された半導体チップ１の全ての端子用電極１３を接続する。
【０００４】
このように、上記従来例では、ウエハに穴を開ける工程、穴に金属を充填する工程、ウエハを研磨して薄くする工程等の煩雑な工程を有するため、製造コストが高くなる。
下記の特許文献１には、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法として、積層する各半導体チップの側面に配線用パッドを形成し、これらの配線用パッド同士を、金属の蒸着により形成される配線部で接続することが開示されている。この方法によれば、積層された半導体チップの接続を半導体チップの側面を用いて行うため、図１５の方法よりも、短い配線で多様な接続を行うことが可能となる。
下記の特許文献２には、インクジェット方式を利用して導電性金属ペーストにより、配線基板の回路パターンの描画形成を行う方法が記載されている。
【０００５】
【特許文献１】
特開平８−２３６６９０号公報
【特許文献２】
特開２００２−３２４９６６号公報
【０００６】
【発明が解決しようとする課題】
本発明が解決しようとする課題は、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法として、上記特許文献１の方法よりもコストの低い方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記課題を解決するために、本発明は、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、各半導体チップの基板とは反対側の面の周縁部に端子を設け、積層された半導体チップの側面に、導電性微粒子を含有する液体をインクジェット法で滴下して配線を形成することにより、積層された半導体チップの前記端子同士を接続することを特徴とする三次元実装モジュールの製造方法を提供する。この方法を本発明の第１の方法と称する。
【０００８】
本発明の第１の方法によれば、積層された半導体チップの前記端子同士を接続する配線をインクジェット法で形成するため、上記特許文献１の方法よりも低いコストで三次元実装モジュールを製造することができる。
本発明の第１の方法においては、前記端子を、導電性微粒子を含有する液体をインクジェット法で滴下して形成することが好ましい。このようにすると、前記端子を、半導体チップの基板とは反対側の面の周縁部から側面まで連続して形成することが容易にできる。また、このように端子を形成することで、インクジェット法で配線を形成して端子同士を接続する際に、接続が確実に行われる。
【０００９】
また、この場合には、半導体チップの基板とは反対側の面とこれに連続する前記側面との境界を、角部が除去された形状にした後に、前記端子を形成することが好ましい。これにより、前記端子の形成がさらに容易に行われるとともに、角部の存在によって端子の強度が弱くなることがなくなる。
本発明の第１の方法では、前記端子を、半導体チップの側面にはみ出さないように形成してもよい。この場合には、端子同士を接続する配線をインクジェット法で形成する際に、半導体チップ同士の隙間に導電性微粒子を含有する液体が入り易い。
【００１０】
本発明の第１の方法においては、前記配線を、積層された半導体チップの複数の側面に渡って形成することが好ましい。このようにすると、一側面のみで接続する場合よりも、積層された半導体チップの多様な接続が可能となる。
本発明はまた、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されていない配線専用層を介して半導体チップを積層し、積層された半導体チップおよび前記配線専用層の側面に（例えば、導電性微粒子を含有する液体をインクジェット法で滴下して）配線を形成することにより、積層された半導体チップの前記端子同士を前記配線専用層を介して接続することを特徴とする三次元実装モジュールの製造方法を提供する。この方法を本発明の第２の方法と称する。
【００１１】
本発明の第２の方法によれば、配線専用層を設けることで、配線専用層がない場合よりも、積層された半導体チップの多様な接続が可能となる。
本発明の第２の方法においては、前記配線専用層の側面に、マトリックス状に配置された電極からなる電極パターンを予め形成し、この電極パターンを構成する所定の電極を導電性材料からなる小片で接続することにより、前記配線専用層の側面に配線を形成することが好ましい。これにより、前記配線専用層の側面に任意の配線を容易に形成することができる。
【００１２】
本発明はまた、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されず配線が側面に形成された配線専用層を介して半導体チップを積層し、この半導体チップの前記端子と配線専用層の前記配線とを接続することにより、積層された半導体チップの前記端子同士を前記配線専用層を介して接続することを特徴とする三次元実装モジュールの製造方法を提供する。この方法を本発明の第３の方法と称する。
【００１３】
本発明の第３の方法によれば、配線専用層を設けることで、配線専用層がない場合よりも、積層された半導体チップの多様な接続が可能となる。また、側面に配線が形成された配線専用層を用いることから、積層状態で配線専用層の側面に対する配線層の形成を行わないため、第２の方法よりも作業性が高い。
本発明の第２の方法においては、前記配線専用層の内部に受動部品（コンデンサ、コイル、抵抗等）とこれに接続された配線が形成され、この配線に連続する端子が前記配線専用層の側面に形成され、前記端子と、半導体チップの所定の端子とを、積層された半導体チップおよび前記配線専用層の側面に形成する配線で接続することが好ましい。これにより、配線専用層を有効利用できるとともに、半導体チップと受動部品を一つのパッケージにまとめた高機能モジュールが得られる。
【００１４】
本発明の第３の方法においては、前記配線専用層の内部に受動部品とこれに接続された配線が形成され、この配線に連続する端子が、配線専用層の側面の配線に連続するように形成されていることが好ましい。これにより、配線専用層を有効利用できるとともに、半導体チップと受動部品を一つのパッケージにまとめた高機能モジュールが得られる。
【００１５】
本発明はまた、半導体チップが積層されて接続されている三次元実装モジュールにおいて、各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されていない配線専用層を介して半導体チップを積層し、積層された半導体チップおよび前記配線専用層の側面に形成された配線により、積層された半導体チップの前記端子同士が前記配線専用層を介して接続されていることを特徴とする三次元実装モジュールを提供する。
【００１６】
本発明はまた、半導体チップが積層されて接続されている三次元実装モジュールにおいて、各半導体チップの基板とは反対側の面の周縁部に端子を設け、積層された半導体チップの複数の側面に渡って形成された配線により、積層された半導体チップの端子同士が接続されていることを特徴とする三次元実装モジュールを提供する。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
〔第１実施形態〕
図１乃至３を用いて、本発明の第１実施形態に相当する三次元実装モジュールの製造方法について説明する。図１は、この方法の手順を説明するための半導体チップの断面図である。図２は、半導体チップの平面図である。図３は、積層状態の半導体チップの側面図である。
【００１８】
図１（ａ）および図２に示すように、この実施形態で使用する半導体チップ１は、シリコン基板１１上に所定の集積回路が形成されたものであり、表面が絶縁層１２に覆われている。この表面に複数の端子用電極１３が露出している。図１（ａ）の符号１４は、半導体チップ１の各端子用電極１３が接続されている配線である。
【００１９】
次に、図１（ｂ）に示すように、この半導体チップ１のシリコン基板１１の裏面（絶縁層１２とは反対側の面）１１ａと側面（基板面に垂直な面、シリコンウエハから切り出されて生じた端面）１１ｂに絶縁層２を形成する。その際に、シリコン基板１１が完全に絶縁層２で覆われるようにする。この絶縁層２の形成は、ポリイミド樹脂、ポリウレタン樹脂、エポキシ樹脂等を用いた、従来より半導体集積回路の実装技術で行われている方法で行うことができる。
【００２０】
次に、図１（ｃ）に示すように、半導体チップ１の絶縁層１２上（基板とは反対側の面）に、各端子用電極１３から周縁部に向かい、さらに半導体チップ１の側面１ｂまで連続する端子３を形成する。図２には、この端子３が２点鎖線で表示されている。
この端子３を、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成する。先ず、絶縁層１２側（基板とは反対側の面）を上に向けて半導体チップ１を配置し、その上にインクジェットヘッドを配置して、インクジェットヘッドを半導体チップ１に対して相対移動させることにより、端子用電極１３側から周縁部に向かって、インクジェット法により前記液体の液滴を連続的に滴下する。
【００２１】
例えば、銀粒子の分散液であるアルバック社製の「パーフェクトシルバー（登録商標）」を用い、その液滴を、端子用電極１３上から半導体チップ１の周縁部に向かって連続的に滴下し、最後の一滴は液滴の５０％以上が半導体チップ１から外れる位置に滴下する。その直後に、半導体チップ１を２５０℃に保持された乾燥炉内に１時間保持することにより、前記液滴から分散媒を乾燥させて銀粒子からなる層を形成する。
【００２２】
これにより、各端子用電極１３から半導体チップ１の側面１ｂまで連続する端子３が形成される。半導体チップ１の側面１ｂには、シリコン基板１１と絶縁層２との境界位置か、それより上側（絶縁層１２側）の位置まで、端子３を形成する。
次に、図１（ｄ）に示すように、絶縁層１２を上側に向けて半導体チップ１を積層する。積層する際に、半導体チップ１の絶縁層１２側に絶縁性の接着剤４を入れて、積層された半導体チップ１間を固定するとともに、積層された半導体チップ１間に隙間が生じないようにする。図３はこの状態を示す側面図である。
【００２３】
次に、例えば図３に２点鎖線で示すように、積層された半導体チップ１の端子３同士を配線５で接続する。この配線５を、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成する。先ず、積層された半導体チップ１を、半導体チップ１の側面１ｂを上に向けて配置し、その上にインクジェットヘッドを配置して、インクジェットヘッドを半導体チップ１に対して相対移動させることにより、所定の配線５が形成されるように、前記液体の液滴を連続的に滴下する。
【００２４】
前記液体としては、例えば、銀粒子の分散液であるアルバック社製の「パーフェクトシルバー（登録商標）」を用いる。そして、滴下終了後に、半導体チップ１を２５０℃に保持された乾燥炉内に１時間保持することにより、前記液滴から分散媒を乾燥させて銀粒子からなる層を形成する。これにより、半導体チップ１の端子３同士を接続する配線５が形成される。
【００２５】
この実施形態の方法によれば、積層された半導体チップ１の端子３同士を接続する配線５をインクジェット法により形成し、さらに端子３もインクジェット法で形成しているため、特許文献１の方法よりも低いコストで三次元実装モジュールを形成することができる。また、端子３を半導体チップ１の側面１ｂまで形成しているため、配線５による端子３同士の接続が確実に行われる。
【００２６】
また、配線５をインクジェット法により形成するため、積層された半導体チップ１の端子３を、配線５で上から下まで真っ直ぐに接続するだけでなく、斜めに接続することも容易にできる。さらに、積層された半導体チップ１の側面１ｂに、多層配線を形成することもできる。例えば、図４に示すように、所定の下側配線５１を形成した後、上側配線５２が交差する部分に絶縁層２５を形成し、この絶縁層２５を介して上側配線５２を形成する。
【００２７】
なお、図３及び４に示した例では、半導体チップ１の一側面１ｂ内だけで端子３同士を接続しているが、図５に示すように、配線５を複数の側面１ｂに渡って形成することもできる。
この場合には、インクジェット法により配線５を形成する際に、半導体チップ１の積層体を回転させる等の操作を行うことにより、一つの側面１ｂに対する液滴の滴下が終了した時点で、隣の側面１ｂがインクジェットヘッドの直下に配置されるようにする必要がある。このようにすれば、配線５をインクジェット法により形成することで、積層された半導体チップ１の異なる側面１ｂに存在する端子３同士を接続することが可能になる。
【００２８】
なお、図５の例では、さらに、絶縁層２５を設けて配線５を二層配線構造にしている。
また、図６に示すように、半導体チップ１を、絶縁層１２側の面（基板とは反対側の面）と側面１ｂとの境界２１が面取りされた形状（角部が除去された形状）にした後に、絶縁層１２側から側面１ｂまで至る端子３を形成してもよい。これにより、境界２１が尖っている場合よりも、インクジェット法による側面１ｂまで至る端子３の形成が容易にできるとともに、端子３の強度も高くなる。
【００２９】
また、図７に示すように、半導体チップ１の側面１ｂ同士の境界１５を面取りされた形状（角部が除去された形状）にしてもよい。これにより、境界１５が尖っている場合よりも、インクジェット法により配線５を複数の側面１ｂに渡って形成することが容易にできるとともに、配線５の強度も高くなる。
これらの境界２１，１５を面取りされた形状にする方法としては、半導体チップ１を研磨して面取りする方法や、半導体チップ１の周囲に絶縁層２を形成する際に、この絶縁層２を、これらの境界２１，１５が面取りされた形状となるように形成する方法が挙げられる。
〔第２実施形態〕
図８乃至１０を用いて、本発明の第２実施形態に相当する三次元実装モジュールの製造方法について説明する。図８は、この方法で製造された三次元実装モジュールを示す斜視図である。
【００３０】
この図に示すように、第２実施形態の三次元実装モジュールは、半導体素子が形成されていない配線専用層６と半導体チップ１とで構成され、二枚の半導体チップ１の間に配線専用層６が配置され、半導体チップ１の端子３Ａ，３Ｂ同士が、配線専用層６を介して配線５により接続されている。
この半導体チップ１は、第１実施形態と同様に絶縁層２の形成と端子３の形成がなされて、図１（ｃ）の状態になっているものである。配線専用層６は、絶縁材料（例えば、合成樹脂やセラミックス）からなる成形体であって、半導体チップ１と同じ大きさの板状に形成されている。この配線専用層６の側面６ｂには、半導体チップ１の側面１ｂの端子３が形成されている位置と同じ位置に、インクジェット法により端子６１が形成されている。
【００３１】
この端子６１も、第１実施形態と同様にして、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成できる。この場合には、配線専用層６を構成する成形体の側面６ｂを上に向け、その上にインクジェットヘッドを配置して、インクジェットヘッドを前記成形体に対して相対移動させることにより、所定位置に端子６１が形成されるように、前記液体の液滴を滴下する。
【００３２】
図８の例では、この配線専用層６を介して半導体チップ１を積層し、上側の半導体チップ１の端子３Ａと下側の半導体チップ１の端子３Ｂとを、半導体チップ１の二つの側面１ｂと配線専用層６の一つの側面６ｂに渡って配線５を形成することにより接続している。すなわち、この配線５は、半導体チップ１の二つの側面１ｂに形成された部分５２と、配線専用層６の一つの側面６ｂに形成された部分５３とからなる。
【００３３】
そして、この配線５は、半導体チップ１の端子３Ａが存在する側面１ｂからその隣の側面１ｂを通って配線専用層６の一番手前の端子６１ａに至り、この端子６１ａから側面６ｂを通って下側の半導体チップ１の最も奥側の端子３Ｂに至るまで連続して形成されている。
なお、配線専用層６の側面６ｂに形成する配線５３を、配線専用層６を二枚の半導体チップ１に積層する前に予め形成しておいてもよい。この場合には、積層後に半導体チップ１の側面１ｂに配線５２を形成する際に、配線専用層６の側面６ｂの配線５３と半導体チップ１の側面１ｂの配線５２が連結されるようにする。
【００３４】
この絶縁層６は、図９に示すように、内部に受動部品とその配線が形成された構造にすることもできる。この例では、半導体チップ１で挟まれる一方の面に凹部６２が形成され、この凹部６２内に、受動部品として、コンデンサ７１、抵抗７２、およびコイル７３が配置されている。また、これらに接続された配線７１ａ，７２ａ，７３ａ，７１ｂ，７２ｂ，７３ｂが、凹部６２内からこれより高い面である周縁部６８に向けて形成されている。
【００３５】
この構造の配線専用層６は、例えば、凹部６２内の所定位置にコンデンサ７１、抵抗７２、およびコイル７３を接着剤で固定した後、各配線７１ａ〜７３ｂをインクジェット法で（前述の配線５と同じ方法により）形成することにより作製できる。その際、各配線７１ａ〜７３ｂを、配線専用層６の所定の端子６１Ａに接続するように形成する。また、各配線７１ａ〜７３ｂを形成した後に、コンデンサ７１、抵抗７２、およびコイル７３を固定してもよい。図９における符号６１Ｂは、配線７１ａ〜７３ｂが接続されていない端子を示す。
【００３６】
この配線専用層６を半導体チップ１の間に配置し、その端子６１Ａ，６１Ｂと半導体チップ１の所定の端子３とを、半導体チップ１の側面１ｂおよび配線専用層６の側面６ｂで配線５により接続することによって、半導体チップ１と受動部品を一つのパッケージにまとめた高機能モジュールを得ることができる。
また、図９に二点鎖線で示すように、この配線専用層６の側面６ｂに予め配線５３Ａ，５３Ｂを形成してもよい。配線５３Ａは、コンデンサ７１等の配線７１ａ〜７３ｂが接続された端子６１Ａに連続する配線である。配線５３Ｂは、配線７１ａ〜７３ｂが接続されていない端子６１Ｂに連続する配線である。
【００３７】
配線専用層６は、また、半導体チップ１で挟まれる一方の面に多層配線が形成されていてもよい。その一例を図１０に示す。
この例では、配線専用層６の上面に二層配線構造６３が形成されている。この二層配線構造６３は、複数の下側配線６３ａからなる下側配線層と、複数の上側配線６３ｂからなる上側配線層と、両配線層の間に形成された絶縁層６３ｃと、からなる。この例では、配線層６の上面の周縁部に、予め周縁部の各位置から側面６ｂまで伸びる端子６５を形成しておき、各端子６５に、両配線層をなす各配線６３ａ，６３ｂの両端を接続している。
【００３８】
各配線６３ａ，６３ｂおよび端子６５は、パターンメッキ法、インクジェット法を含む印刷法、金属箔の貼り付け法等により形成できる。
この配線専用層６を二枚の半導体チップ１の間に配置し、配線専用層６の端子６５と半導体チップ１の所定の端子３とを、半導体チップ１の側面１ｂおよび配線専用層６の側面６ｂで配線５により接続することによって、複雑な配線を容易に行うことができる。
【００３９】
配線専用層６の別の例を図１１に示す。
この例では、図１１（ａ）に示ように、図１０と同様に配線専用層６の上面に二層配線構造６３が形成されているとともに、配線専用層６の側面６ｂに任意の配線が形成可能な電極パターン６７０が形成されている。この電極パターン６７０は、マトリックス状に配置された十字型の電極６７からなる。この電極パターン６７０も、パターンメッキ法、インクジェット法を含む印刷法、金属箔の貼り付け法等により形成できる。
【００４０】
配線専用層６の側面６ｂの上側に、二層配線構造６３に接続された端子６５が所定隙間を開けて形成され、側面６ｂの下側の前記端子６５と対向する位置に、下側の半導体チップ１との接続用の端子６１が形成されている。各電極６７は、対向する両端子６５，６１の間と、各端子６５の隣り合う隙間とこれに対向する各端子６１の隣合う隙間との間に形成されている。また、最も端子６５，６１側に配置された電極６７は、各端子６５，６１に接触した状態で形成されている。
【００４１】
この配線専用層６によれば、図１１（ｂ）に示すように、導電性材料からなる小片６８を隣り合う電極６７が連結されるように配置することで、接続したい端子６５，６１同士を容易に接続することができる。これにより、配線専用層６の側面６ｂに任意の配線を容易に形成することができる。なお、この小片６８の配置は、導電性微粒子を含有する液体をインクジェット法で滴下して乾燥させることで容易に行うことができる。
【００４２】
〔第３実施形態〕
図１２乃至１４を用いて、本発明の第３実施形態に相当する三次元実装モジュールの製造方法について説明する。図１２は、この方法の手順を説明するための半導体チップの断面図である。図１３は、積層状態の半導体チップを示す側面図である。図１４は、積層されて接続された状態の半導体チップを示す断面図である。
【００４３】
図１２（ａ）に示すように、この実施形態で使用する半導体チップ１は、シリコン基板１１上に所定の集積回路が形成されたものであり、表面が絶縁層１２に覆われている。この表面に複数の端子用電極１３が露出している。図１２（ａ）の符号１４は、半導体チップ１の各端子用電極１３が接続されている配線である。
【００４４】
次に、図１２（ｂ）に示すように、この半導体チップ１の基板１１の裏面（絶縁層１２とは反対側の面）１１ａと側面（基板面に垂直な面、シリコンウエハから切り出されて生じた端面）１１ｂに絶縁層２を形成する。その際に、シリコン基板１１が完全に絶縁層２で覆われるようにする。この絶縁層２の形成は、ポリイミド樹脂、ポリウレタン樹脂、エポキシ樹脂等を用いた、従来より半導体集積回路の実装技術で行われている方法で行うことができる。
【００４５】
次に、図１２（ｃ）に示すように、半導体チップ１の表面の絶縁層１２上（基板とは反対側の面）に、各端子用電極１３から周縁部に向かい、半導体チップ１の側面１ｂにはみ出さない端子３を形成する。
この端子３を、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成する。先ず、絶縁層１２側（基板とは反対側の面）を上に向けて半導体チップ１を配置し、その上にインクジェットヘッドを配置して、インクジェットヘッドを半導体チップ１に対して相対移動させることにより、端子用電極１３側から周縁部に向かって、インクジェット法により前記液体の液滴を連続的に滴下する。
【００４６】
例えば、銀粒子の分散液であるアルバック社製の「パーフェクトシルバー（登録商標）」を用い、その液滴を、端子用電極１３上から半導体チップ１の周縁部に向かって連続的に滴下し、最後の一滴は液滴の全てが半導体チップ１から外れない位置に滴下する。その直後に、半導体チップ１を２５０℃に保持された乾燥炉内に１時間保持することにより、前記液滴から分散媒を乾燥させて銀粒子からなる層を形成する。
【００４７】
これにより、各端子用電極１３から半導体チップ１の周縁部まで延びて、側面１ｂにはみ出さない端子３が形成される。
次に、図１２（ｄ）に示すように、絶縁層１２を上側に向けて半導体チップ１を積層する。積層する際に、半導体チップ１の絶縁層１２側に絶縁性の接着剤４を入れて、積層された半導体チップ１間を固定するとともに、積層された半導体チップ１間に隙間が生じないようにする。図１３はこの状態を示す側面図である。
【００４８】
次に、例えば図１３に２点鎖線で示すように、積層された半導体チップ１の端子３同士を配線５で接続する。この配線５を、導電性微粒子を含有する液体をインクジェット法で滴下することにより形成する。先ず、積層された半導体チップ１を、半導体チップ１の側面１ｂを上に向けて配置し、その上にインクジェットヘッドを配置して、インクジェットヘッドを半導体チップ１に対して相対移動させることにより、所定の配線５が形成されるように、前記液体を連続的に滴下する。
【００４９】
前記液体としては、例えば、銀粒子の分散液であるアルバック社製の「パーフェクトシルバー（登録商標）」を用いる。そして、滴下終了後に、半導体チップ１を２５０℃に保持された乾燥炉内に１時間保持することにより、前記液滴から分散媒を乾燥させて銀粒子からなる層を形成する。これにより、半導体チップ１の端子３同士を接続する配線５が形成される。
【００５０】
この実施形態の方法によれば、第１実施形態の方法と同様に、積層された半導体チップ１の端子３同士を接続する配線５をインクジェット法により形成し、さらに端子３もインクジェット法で形成しているため、特許文献１の方法よりも低いコストで三次元実装モジュールを形成することができる。
また、第１実施形態の方法と同様に、配線５をインクジェット法により形成するため、積層された半導体チップ１の端子３を、配線５で上から下まで真っ直ぐに接続するだけでなく、斜めに接続することも容易にできる。積層された半導体チップ１の側面１ｂに多層配線を形成することも容易にできる。
【００５１】
さらに、この実施形態では、端子３が半導体チップ１の側面１ｂにはみ出さないように形成されているため、図１４に示すように、積層された半導体チップ１の隣り合う側面１ｂ間に溝３１が形成される。
したがって、半導体チップ１を側面１ｂを上に向けて配置した状態で、その上側から前記液体を形成する配線５に沿って連続的に滴下することにより、この溝３１に前記液体が入る。これにより、端子３を半導体チップ１の側面１ｂまで形成しなくても、配線５による端子３同士の接続を確実に行うことができる。
【図面の簡単な説明】
【図１】第１実施形態の方法の手順を説明する半導体チップの断面図。
【図２】第１実施形態の半導体チップの平面図。
【図３】第１実施形態の積層状態の半導体チップの側面図。
【図４】第１実施形態の積層状態の半導体チップの側面図。
【図５】配線を複数の側面に渡って形成した例を示す斜視図。
【図６】半導体チップの上面と側面との境界が面取りされた例の斜視図。
【図７】半導体チップの隣り合う側面の境界が面取りされた例の斜視図。
【図８】第２実施形態の方法で製造された三次元実装モジュールの斜視図。
【図９】配線専用層の内部構造の一例を示す斜視図。
【図１０】半導体チップと重なる面に多層配線を有する配線専用層の斜視図。
【図１１】側面に電極パターンを有する配線専用層の斜視図。
【図１２】第３実施形態の方法の手順を説明する半導体チップの断面図。
【図１３】第３実施形態の積層状態の半導体チップの側面図。
【図１４】第３実施形態で配線形成時の半導体チップを示す断面図。
【図１５】従来の方法を説明する断面図。
【符号の説明】
１…半導体チップ、１ｂ…半導体チップの側面（基板面に垂直な面）、１１…シリコン基板、１１ａ…シリコン基板の裏面、１１ｂ…シリコン基板の側面（基板面に垂直な面）、１２…絶縁層、１３…端子用電極、１４…端子用電極が接続されている配線、１５…半導体チップの隣り合う側面の境界、２…絶縁層、２５…絶縁層、２１…半導体チップの絶縁層側の面（基板とは反対側の面）と側面との境界、３…端子、３１…溝、４…接着剤、５…配線、５１…配線、６…配線専用層、６ｂ…配線専用層の側面、６３…二層配線構造、６３ａ…下側配線、６３ｂ…上側配線、６３ｃ…絶縁層、６５…端子、６７０…電極パターン、６７…電極、６８…導電性材料からなる小片、７１…コンデンサ、７２…抵抗、７３…コイル、６２…凹部、７１ａ，７１ｂ…コンデンサの配線、７２ａ，７２ｂ…抵抗の配線、７３ａ，７３ｂ…コイルの配線。
Claims (13)
- 半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、
各半導体チップの基板とは反対側の面の周縁部に端子を設け、積層された半導体チップの側面に、導電性微粒子を含有する液体をインクジェット法で滴下して配線を形成することにより、積層された半導体チップの前記端子同士を接続することを特徴とする三次元実装モジュールの製造方法。 - 前記端子を、導電性微粒子を含有する液体をインクジェット法で滴下して形成することを特徴とする請求項１記載の三次元実装モジュールの製造方法。
- 前記端子を、半導体チップの基板とは反対側の面の周縁部から側面まで連続して形成することを特徴とする請求項２記載の三次元実装モジュールの製造方法。
- 半導体チップの基板とは反対側の面とこれに連続する前記側面との境界を、角部が除去された形状にした後に、前記端子を形成することを特徴とする請求項３記載の三次元実装モジュールの製造方法。
- 前記端子を、半導体チップの側面にはみ出さないように形成することを特徴とする請求項２記載の三次元実装モジュールの製造方法。
- 前記配線を、積層された半導体チップの複数の側面に渡って形成することを特徴とする請求項１記載の三次元実装モジュールの製造方法。
- 半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、
各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されていない配線専用層を介して半導体チップを積層し、積層された半導体チップおよび前記配線専用層の側面に配線を形成することにより、積層された半導体チップの前記端子同士を前記配線専用層を介して接続することを特徴とする三次元実装モジュールの製造方法。 - 半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法において、
各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されず配線が側面に形成された配線専用層を介して半導体チップを積層し、この半導体チップの前記端子と配線専用層の前記配線とを接続することにより、積層された半導体チップの前記端子同士を前記配線専用層を介して接続することを特徴とする三次元実装モジュールの製造方法。 - 前記配線専用層の側面に、マトリックス状に配置された電極からなる電極パターンを予め形成し、
この電極パターンを構成する所定の電極を導電性材料からなる小片で接続することにより、前記配線専用層の側面に配線を形成することを特徴とする請求項７記載の三次元実装モジュールの製造方法。 - 前記配線専用層の内部に受動部品とこれに接続された配線が形成され、この配線に連続する端子が前記配線専用層の側面に形成され、前記端子と、半導体チップの所定の端子とを、積層された半導体チップおよび前記配線専用層の側面に形成する配線で接続することを特徴とする請求項７記載の三次元実装モジュールの製造方法。
- 前記配線専用層の内部に受動部品とこれに接続された配線が形成され、この配線に連続する端子が、配線専用層の側面の配線に連続するように形成されていることを特徴とする請求項８記載の三次元実装モジュールの製造方法。
- 半導体チップが積層されて接続されている三次元実装モジュールにおいて、
各半導体チップの基板とは反対側の面の周縁部に端子を設け、半導体素子が形成されていない配線専用層を介して半導体チップを積層し、積層された半導体チップおよび前記配線専用層の側面に形成された配線により、積層された半導体チップの前記端子同士が前記配線専用層を介して接続されていることを特徴とする三次元実装モジュール。 - 半導体チップが積層されて接続されている三次元実装モジュールにおいて、
各半導体チップの基板とは反対側の面の周縁部に端子を設け、積層された半導体チップの複数の側面に渡って形成された配線により、積層された半導体チップの端子同士が接続されていることを特徴とする三次元実装モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003093805A JP2004303884A (ja) | 2003-03-31 | 2003-03-31 | 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003093805A JP2004303884A (ja) | 2003-03-31 | 2003-03-31 | 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004303884A true JP2004303884A (ja) | 2004-10-28 |
Family
ID=33406508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003093805A Withdrawn JP2004303884A (ja) | 2003-03-31 | 2003-03-31 | 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004303884A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209297A (ja) * | 2005-01-26 | 2006-08-10 | Seiko Epson Corp | Ｒｆｉｄタグ |
| WO2006117961A1 (ja) * | 2005-04-26 | 2006-11-09 | Kyushu Institute Of Technology | 半導体パッケージ及びその製造方法 |
| JP2007012699A (ja) * | 2005-06-28 | 2007-01-18 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2007318078A (ja) * | 2006-04-28 | 2007-12-06 | Olympus Corp | 積層実装構造体及び積層実装構造体の製造方法 |
| JP2008522397A (ja) * | 2004-11-26 | 2008-06-26 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュール及びその製造方法 |
| WO2008114430A1 (ja) * | 2007-03-20 | 2008-09-25 | Kabushiki Kaisha Nihon Micronics | 積層型パッケージ要素、積層型パッケージ要素の端子形成方法、積層型パッケージ、及び、積層型パッケージの形成方法 |
| WO2008139605A1 (ja) * | 2007-05-14 | 2008-11-20 | Kabushiki Kaisha Nihon Micronics | 積層型パッケージ、及び、積層型パッケージの形成方法 |
| WO2008142763A1 (ja) * | 2007-05-18 | 2008-11-27 | Kabushiki Kaisha Nihon Micronics | 積層型パッケージ、及び、積層型パッケージの形成方法 |
| JP2009026969A (ja) * | 2007-07-20 | 2009-02-05 | Shinko Electric Ind Co Ltd | 積層型半導体装置及びその製造方法 |
| JP2009027041A (ja) * | 2007-07-20 | 2009-02-05 | Shinko Electric Ind Co Ltd | 側面配線の形成方法 |
| JP2009027039A (ja) * | 2007-07-20 | 2009-02-05 | Shinko Electric Ind Co Ltd | 積層型半導体装置及びその製造方法 |
| JP2009124056A (ja) * | 2007-11-19 | 2009-06-04 | Panasonic Corp | 半導体チップ及び半導体チップ積層モジュールならびにそれらの製造方法 |
| JP2010056414A (ja) * | 2008-08-29 | 2010-03-11 | Konica Minolta Holdings Inc | 配線形成方法、半導体装置の製造方法、半導体装置及び配線形成装置 |
| JP2010087021A (ja) * | 2008-09-29 | 2010-04-15 | Fujikura Ltd | 混成回路装置及びその製造方法並びに混成回路積層体 |
| JP2010219424A (ja) * | 2009-03-18 | 2010-09-30 | Olympus Corp | 立体配線構造物 |
| JP2010536171A (ja) * | 2007-08-03 | 2010-11-25 | テセラ・テクノロジーズ・ハンガリー・ケイエフティー | 再生ウェーハを使用する積層型パッケージ |
| JP2011512691A (ja) * | 2008-02-19 | 2011-04-21 | ヴァーティカル・サーキツツ・インコーポレーテッド | 平坦なリードレス・パッケージおよび積み重ねられたリードレス・パッケージ・アセンブリ |
| JP2011103931A (ja) * | 2009-11-12 | 2011-06-02 | Olympus Corp | 積層実装構造体 |
| JP2012256845A (ja) * | 2011-06-09 | 2012-12-27 | Headway Technologies Inc | 積層チップパッケージおよびその製造方法 |
| US20140167251A1 (en) * | 2012-12-17 | 2014-06-19 | Kabushiki Kaisha Toshiba | Semiconductor device, semiconductor module, and manufacturing method for semiconductor device |
| CN103887277A (zh) * | 2012-12-20 | 2014-06-25 | 国际商业机器公司 | 封装结构及其组装方法 |
-
2003
- 2003-03-31 JP JP2003093805A patent/JP2004303884A/ja not_active Withdrawn
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522397A (ja) * | 2004-11-26 | 2008-06-26 | イムベラ エレクトロニクス オサケユキチュア | 電子モジュール及びその製造方法 |
| JP2006209297A (ja) * | 2005-01-26 | 2006-08-10 | Seiko Epson Corp | Ｒｆｉｄタグ |
| US7838983B2 (en) | 2005-04-26 | 2010-11-23 | Kyushu Institute Of Technology | Packaged semiconductor device and method of manufacturing the packaged semiconductor device |
| WO2006117961A1 (ja) * | 2005-04-26 | 2006-11-09 | Kyushu Institute Of Technology | 半導体パッケージ及びその製造方法 |
| KR101189100B1 (ko) | 2005-04-26 | 2012-10-10 | 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 | 반도체 패키지 및 그 제조 방법 |
| JP4635209B2 (ja) * | 2005-04-26 | 2011-02-23 | 国立大学法人九州工業大学 | 半導体パッケージの製造方法 |
| JPWO2006117961A1 (ja) * | 2005-04-26 | 2008-12-18 | 国立大学法人九州工業大学 | 半導体パッケージ及びその製造方法 |
| JP2007012699A (ja) * | 2005-06-28 | 2007-01-18 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2007318078A (ja) * | 2006-04-28 | 2007-12-06 | Olympus Corp | 積層実装構造体及び積層実装構造体の製造方法 |
| US7876573B2 (en) | 2006-04-28 | 2011-01-25 | Olympus Corporation | Stacked mounting structure |
| US8125067B2 (en) | 2007-03-20 | 2012-02-28 | Kabushiki Kaisha Nihon Micronics | Method for forming terminal of stacked package element and method for forming stacked package |
| KR101125144B1 (ko) * | 2007-03-20 | 2012-03-23 | 가부시키가이샤 니혼 마이크로닉스 | 적층형 패키지 요소, 적층형 패키지 요소의 단자 형성방법, 적층형 패키지, 및 적층형 패키지의 형성방법 |
| US8486759B2 (en) | 2007-03-20 | 2013-07-16 | Kabushiki Kaisha Nihon Micronics | Method for forming terminal of stacked package element and method for forming stacked package |
| JP5052597B2 (ja) * | 2007-03-20 | 2012-10-17 | 株式会社日本マイクロニクス | 積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法 |
| WO2008114430A1 (ja) * | 2007-03-20 | 2008-09-25 | Kabushiki Kaisha Nihon Micronics | 積層型パッケージ要素、積層型パッケージ要素の端子形成方法、積層型パッケージ、及び、積層型パッケージの形成方法 |
| WO2008139605A1 (ja) * | 2007-05-14 | 2008-11-20 | Kabushiki Kaisha Nihon Micronics | 積層型パッケージ、及び、積層型パッケージの形成方法 |
| JP5069744B2 (ja) * | 2007-05-14 | 2012-11-07 | 株式会社日本マイクロニクス | 積層型パッケージ、及び、積層型パッケージの形成方法 |
| JPWO2008139605A1 (ja) * | 2007-05-14 | 2010-07-29 | 株式会社日本マイクロニクス | 積層型パッケージ、及び、積層型パッケージの形成方法 |
| US7936058B2 (en) | 2007-05-14 | 2011-05-03 | Kabushiki Kaisha Nihon Micronics | Stacked package and method for forming stacked package |
| WO2008142763A1 (ja) * | 2007-05-18 | 2008-11-27 | Kabushiki Kaisha Nihon Micronics | 積層型パッケージ、及び、積層型パッケージの形成方法 |
| JP2009026969A (ja) * | 2007-07-20 | 2009-02-05 | Shinko Electric Ind Co Ltd | 積層型半導体装置及びその製造方法 |
| JP2009027039A (ja) * | 2007-07-20 | 2009-02-05 | Shinko Electric Ind Co Ltd | 積層型半導体装置及びその製造方法 |
| JP2009027041A (ja) * | 2007-07-20 | 2009-02-05 | Shinko Electric Ind Co Ltd | 側面配線の形成方法 |
| JP2010536171A (ja) * | 2007-08-03 | 2010-11-25 | テセラ・テクノロジーズ・ハンガリー・ケイエフティー | 再生ウェーハを使用する積層型パッケージ |
| JP2009124056A (ja) * | 2007-11-19 | 2009-06-04 | Panasonic Corp | 半導体チップ及び半導体チップ積層モジュールならびにそれらの製造方法 |
| JP2011512691A (ja) * | 2008-02-19 | 2011-04-21 | ヴァーティカル・サーキツツ・インコーポレーテッド | 平坦なリードレス・パッケージおよび積み重ねられたリードレス・パッケージ・アセンブリ |
| JP2010056414A (ja) * | 2008-08-29 | 2010-03-11 | Konica Minolta Holdings Inc | 配線形成方法、半導体装置の製造方法、半導体装置及び配線形成装置 |
| JP2010087021A (ja) * | 2008-09-29 | 2010-04-15 | Fujikura Ltd | 混成回路装置及びその製造方法並びに混成回路積層体 |
| JP2010219424A (ja) * | 2009-03-18 | 2010-09-30 | Olympus Corp | 立体配線構造物 |
| JP2011103931A (ja) * | 2009-11-12 | 2011-06-02 | Olympus Corp | 積層実装構造体 |
| JP2012256845A (ja) * | 2011-06-09 | 2012-12-27 | Headway Technologies Inc | 積層チップパッケージおよびその製造方法 |
| US20140167251A1 (en) * | 2012-12-17 | 2014-06-19 | Kabushiki Kaisha Toshiba | Semiconductor device, semiconductor module, and manufacturing method for semiconductor device |
| CN103887277A (zh) * | 2012-12-20 | 2014-06-25 | 国际商业机器公司 | 封装结构及其组装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004303884A (ja) | 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール | |
| JP4783692B2 (ja) | キャパシタ内蔵基板及びその製造方法と電子部品装置 | |
| JP6263573B2 (ja) | 積層電子デバイスとその製造方法 | |
| JP4920335B2 (ja) | キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置 | |
| TWI425611B (zh) | 微電子總成及製造一經堆疊微電子總成之方法 | |
| US8345438B2 (en) | Electronic part module and method of making the same | |
| US9852973B2 (en) | Manufacturing method of chip package and package substrate | |
| CN109074947B (zh) | 电子部件 | |
| US20090273884A1 (en) | Capacitor component, method of manufacturing the same and semiconductor package | |
| WO2010029668A1 (ja) | 集積回路装置 | |
| US9629243B2 (en) | Electronic component-embedded module | |
| US20080277155A1 (en) | Wiring substrate and method of manufacturing the same | |
| TWI487043B (zh) | 製造具有內建定位件之複合線路板之方法 | |
| US20060017133A1 (en) | Electronic part-containing elements, electronic devices and production methods | |
| JPH077130A (ja) | 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント | |
| KR101696705B1 (ko) | 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지 | |
| US20080073797A1 (en) | Semiconductor die module and package and fabricating method of semiconductor package | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| US11469027B2 (en) | Built-in-coil substrate and method for manufacturing the same | |
| JP2015130492A (ja) | 半導体モジュール | |
| US20170290165A1 (en) | Thin film component sheet, board with built-in electronic component, and method of manufacturing the thin film component sheet | |
| TWI512922B (zh) | 封裝基板與封裝結構之製法 | |
| JP2009246144A (ja) | 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置 | |
| JP2020017557A (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板 | |
| CN108550531B (zh) | 封装基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071129 |