JP5069744B2 - 積層型パッケージ、及び、積層型パッケージの形成方法 - Google Patents

積層型パッケージ、及び、積層型パッケージの形成方法 Download PDF

Info

Publication number
JP5069744B2
JP5069744B2 JP2009513939A JP2009513939A JP5069744B2 JP 5069744 B2 JP5069744 B2 JP 5069744B2 JP 2009513939 A JP2009513939 A JP 2009513939A JP 2009513939 A JP2009513939 A JP 2009513939A JP 5069744 B2 JP5069744 B2 JP 5069744B2
Authority
JP
Japan
Prior art keywords
stacked package
semiconductor chip
forming
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009513939A
Other languages
English (en)
Other versions
JPWO2008139605A1 (ja
Inventor
昌志 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Publication of JPWO2008139605A1 publication Critical patent/JPWO2008139605A1/ja
Application granted granted Critical
Publication of JP5069744B2 publication Critical patent/JP5069744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は積層型パッケージ、及び、積層型パッケージの端子間配線方法に関し、例えば、複数個の半導体チップを積層状態で一体化した半導体チップモジュールの製造に適用し得るものである。
近年における半導体チップ（ＬＳＩ）の高密度化の要求に対応したり、一部の仕様の変更要求にも容易に対応したりするように、複数の半導体チップを積層して一体化し、かつ、相互に電気的な接続を行った３次元の半導体チップモジュールが提案されている。
従来の３次元の半導体チップモジュールにおいて、複数の半導体チップが積層されるため、動作時の消費電力による発熱が内部に溜まりやすく、単体の半導体チップ以上に放熱が課題となっている。非特許文献１では、半導体チップ基板に、その半導体パターンが設けられていない一面（上面又は下面）から側面へ基板内部を延びる流体の通路（ｆｌｕｉｄｉｃ ｃｈａｎｎｅｌ）を設けて放熱を行うことが記載されている。
Ｍｕｈａｎｎａｄ Ｓ． Ｂａｋｉｒ， Ｊａｍｅｓ Ｄ． Ｍｅｉｎｄｌ，"Ｆｕｌｌｙ Ｃｏｍｐａｔｉｂｌｅ Ｌｏｗ Ｃｏｓｔ Ｅｌｅｃｔｒｉｃａｌ， Ｏｐｔｉｃａｌ， ａｎｄ Ｆｌｕｉｄｉｃ Ｉ／Ｏ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｎｅｔｗｏｒｋｓ ｆｏｒ Ｕｎｉｍａｔｅ Ｐｅｒｆｏｒｍａｎｃｅ ３Ｄ Ｇｉｇａｓｃａｌｅ Ｓｙｓｔｅｍｓ"，３Ｄ−ＳＩＣ ２００７，ｐｐ．１３−１〜１３−２１，Ｍａｒｃｈ，２００７
しかしながら、半導体チップ基板に流体通路を設けるには、半導体チップパターンを設ける工程とは別個に多くの工程を必要とし、製造工数を多くし、製造コストを増大させるだけでなく、歩留まりを低下させる恐れがある。
また、放熱用の流体通路の断面積を大きくした場合、半導体チップの強度などを低下させる恐れがあり、逆に、放熱用の流体通路の断面積を小さくした場合には、流体（特に液体流体の場合）が良好に流れない恐れがある。
さらに、積層時の中間層における半導体チップに対しては、流体通路が設けられていないため、十分な放熱が実行できない。この場合に、半導体チップ基板の側面から、他の側面へ基板内部を延びる流体通路を設けて放熱を行うことも考えられるが、このようにした場合には、上述した課題が生じる。
本発明は、以上の点に鑑みなされたものであり、製造工程を複雑化することなく、放熱を十分に行うことができる安価な積層型パッケージや、そのような積層型パッケージの形成方法を提供しようとしたものである。
第１の本発明の積層型パッケージは、表面に設けられている回路パターンと連結する接続用端子が側面に設けられている、積層される複数の積層型パッケージ要素と、上記各積層型パッケージ要素における側面の接続用端子を配線パターンによって相互に接続する層間配線と、上記積層型パッケージ要素の少なくとも一部の層間に、しかも、上記層間配線の形成面を確保するように形成された、放熱の寄与する形成空間とを有し、（ａ１）上記形成空間は、各層の上記積層型パッケージ要素を、所定方向について、位置をずらせて積層させることにより、位置ずれ空間として形成されたものであり、（ａ２）各層の上記積層型パッケージ要素の位置ずれがない他の方向の側面が、上記層間配線の形成面に含まれていることを特徴とする。第２の本発明の積層型パッケージは、表面に設けられている回路パターンと連結する接続用端子が側面に設けられている、積層される複数の積層型パッケージ要素と、上記各積層型パッケージ要素における側面の接続用端子を配線パターンによって相互に接続する層間配線と、上記積層型パッケージ要素の少なくとも一部の層間に、しかも、上記層間配線の形成面を確保するように形成された、放熱の寄与する形成空間とを有し、（ｂ１）少なくとも一部の層の上記積層型パッケージ要素の数が複数であり、同一層の複数の上記積層型パッケージ要素が間隙をおいて配置されることにより、上記形成空間が形成されたものであり、（ｂ２）複数の上記積層型パッケージ要素を有する層については、上記各積層型パッケージ要素の少なくとも一部の側面が、上記層間配線の形成面に含まれていることを特徴とする。
第３の本発明は、複数の積層型パッケージ要素を結合した積層型パッケージの形成方法において、上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて結合すると共に、上記積層型パッケージ要素の少なくとも一部の層間に、しかも、層間配線の形成面を確保するように、放熱に寄与する空間を形成する第２の工程と、結合された上記各積層型パッケージ要素における側面の接続用端子を、導電材をミスト状にして吹きかけると共に、吹きかける位置を移動させることを適用して形成される層間配線のパターンによって相互に接続する第３の工程とを含み、（ｃ１）上記第２の工程で形成される放熱に寄与する上記空間は、各層の上記積層型パッケージ要素を、所定方向について、位置をずらせて積層させることにより、位置ずれ空間として形成されたものであり、（ｃ２）各層の上記積層型パッケージ要素の位置ずれがない他の方向の側面が、上記第３の工程によって上記層間配線が形成される面に含まれていることを特徴とする。第４の本発明は、複数の積層型パッケージ要素を結合した積層型パッケージの形成方法において、上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて結合すると共に、上記積層型パッケージ要素の少なくとも一部の層間に、しかも、層間配線の形成面を確保するように、放熱に寄与する空間を形成する第２の工程と、結合された上記各積層型パッケージ要素における側面の接続用端子を、導電材をミスト状にして吹きかけると共に、吹きかける位置を移動させることを適用して形成される層間配線のパターンによって相互に接続する第３の工程とを含み、（ｄ１）少なくとも一部の層の上記積層型パッケージ要素の数が複数であり、上記第２の工程で、同一層の複数の上記積層型パッケージ要素を間隙をおいて配置することにより、放熱に寄与する上記空間が形成され、（ｄ３）複数の上記積層型パッケージ要素を有する層については、上記各積層型パッケージ要素の少なくとも一部の側面が、上記第３の工程によって上記層間配線が形成される面に含まれていることを特徴とする。
本発明によれば、製造工程を複雑化することなく、放熱を十分に行うことができる安価な積層型パッケージや、そのような積層型パッケージの形成方法を提供することができる。
第１の実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 各実施形態で利用する配線形成装置の一例を部分的に示す概略図である。 図２の浄化用大気プラズマ発生装置の構成を示す概略図である。 図２の酸素ラジカル分子噴射装置の構成を示す概略図である。 各実施形態にほぼ共通する３次元半導体チップモジュールの製造プロセスを示す説明図である。 ３次元半導体チップモジュールを回路基板に取り付ける様子を示す説明図である。 各実施形態に共通な半導体チップの端子形成プロセスを示すフローチャートである。 各実施形態に共通な半導体チップの端子形成プロセスにおける半導体チップとノズルとの位置関係を示す説明図である。 各実施形態に共通な半導体チップモジュールの半導体チップ間の配線形成プロセスを示すフローチャートである。 第１の実施形態の変形実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 第２の実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 第３の実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 第３の実施形態の変形実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 第４の実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 第５の実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 第６の実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 第７の実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。 第７の実施形態の変形実施形態に係る３次元半導体チップモジュールの構造を示す説明図である。
符号の説明
１０…配線形成装置、５０…半導体ウェハ、５２…半導体チップ、５４…接続用端子、５６、１００、１１０、１２０、１３０、１４０、１５０、１６０…３次元半導体チップモジュール、５８…層間配線、１０１…接着剤、１０２、１１３、１５１…放熱空間、１１１、１１２…スペーサ、１２１、１３１…放熱板、１６１、１６２…貫通孔。
（Ａ−１）各実施形態に共通な端子・側面配線の形成に適用する配線形成装置
本発明による積層型パッケージ、及び、積層型パッケージの形成方法の各実施形態の説明に先立ち、積層型パッケージの端子形成や、積層型パッケージ要素間（層間）の配線形成に用いる配線形成装置について説明する。なお、以下の説明においては、積層型パッケージは３次元半導体チップモジュール（ＬＳＩモジュール）であり、積層型パッケージ要素は半導体チップ（ＬＳＩ）であるとする。
図２は、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いる配線形成装置１０の一例を部分的に示す概略図である。
図２は、配線形成装置１０の説明の簡単化を考慮し、配線形成装置１０が配線形成対象物（図２の説明では、以下、絶縁基板と呼ぶ）１２上に配線１４を形成する使用状態を示している。但し、後述するような半導体チップに引き出し用の端子を形成する際の使用状態や、後述するような半導体チップ間で接続用の端子同士を接続させる配線を形成する際の使用状態は、図２とは多少異なっている。すなわち、図２は、あくまでも、配線形成装置１０を説明するための図面である。
配線形成装置１０は、浄化用大気プラズマ発生装置１６と、ペースト材料付着装置１８と、酸素ラジカル分子噴射装置２０とを含む。
浄化用大気プラズマ発生装置１６は、図３に示すように、上端がガス３０の導入口２２ａとなり、下端がプラズマ噴射口２２ｂとなる、例えば、ガラスのような誘電体からなる誘電体管２２と、該誘電体管２２の長手方向へ相互に間隔ｄ１をおいて配置され、それぞれが誘電体管２２を取り巻いて配置される一対の電極２４、２４と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置２６とを備える。
誘電体管２２のガス導入口２２ａには、開閉バルブ２８を経て、一酸化炭素ガスあるいは水素ガスのような還元ガスＧ１および窒素あるいはアルゴン等のキャリアガスＣａが案内可能である。誘電体管２２は、図２に示すように、そのプラズマ噴射口２２ｂが配線１４を形成すべき絶縁基板１２の表面へ向けられている。
開閉バルブ２８が開放されると、キャリアガス源３２からのキャリアガスＣａと共に還元ガス源３０からの還元ガスＧ１が、誘電体管２２内をそのプラズマ噴射口２２ｂに向けて案内される。還元ガスＧ１が案内される誘電体管２２の流路には、電源装置２６からの電圧が印加される一対の電極２４、２４によって、両電極間ｄ１に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、誘電体管２２のガス導入口２２ａからプラズマ噴射口２２ｂへ向けて案内される還元ガスＧ１は、この放電空間領域を経る過程でプラズマ状態におかれる。その結果、この還元ガスＧ１をプラズマ源とするプラズマガスが絶縁基板１２上に噴射される。
この誘電体管２２からのプラズマガスの噴射により、このプラズマガスの照射を受けた部分に残存する酸化物が、このプラズマガスとの化学反応により効果的に除去される。このとき、還元ガスＧ１をプラズマガス源とする大気プラズマでは、照射部の温度が６０℃〜８０℃に保持されるので、絶縁基板１２上の照射部およびその周辺に加熱による損傷を与えることはない。
浄化用大気プラズマ発生装置１６の誘電体管２２、すなわち、大気プラズマ噴射ノズル２２は、図示しないが、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることができる。なお、大気プラズマ噴射ノズル２２に代え、絶縁基板１２側を、既知の自動制御機構を用いて、所望のパターンに沿って自動的に移動させることもできる。すなわち、大気プラズマ噴射ノズル２２及び絶縁基板１２間の相対的な移動方法は、既知の種々の方法のいずれを適用しても良い。
還元ガスＧ１をガス源とする大気プラズマガスの噴射により、浄化された絶縁基板１２上の領域には、ペースト材料付着装置１８のノズル３４の噴出口からペースト材料が供給される。このペースト材料付着装置１８のノズル３４を、浄化用大気プラズマ発生装置１６のノズル２２に追従させることにより、絶縁基板１２上の浄化された領域上に、順次、ペースト材料を線状（直線状又は曲線状）に供給し、付着させることができる。
配線１４を形成させる原材料であるペースト材料は、ナノ金属粒子と、有機物からなるバインダとを含んでいる。
ペースト材料中のナノ金属粒子は、数ナノないし数１００ナノの粒子径を有する、例えば、金あるいは銀のような良好な導電性を示す金属微粒子である。このような金属微粒子は、表面エネルギーが極めて高いので、金属粒子が相互に直接的に接触すると、この接触によって金属焼結を生じる。
ペースト材料中のバインダは、絶縁基板１２上へのペースト材料の付着カを高めることに加えて、不要かつ不意の金属焼結を防止すべく、ナノ金属粒子間の直接接触を防止することにより、金属粒子を焼結から保護する作用をなしている。このようなバインダは、有機バインダとして、従来よく知られており、酸素、炭素、水素および窒素のような有機物質により形成されている。また、バインダによる保護作用を高める上で、各ナノ金属粒子の表面をバインダの保護膜で覆うことが望ましい。
このようなペースト材料に、ハリマ化成株式会社から販売されている「ナノベースト」を用いることが望ましい。
絶縁基板１２上へペースト材料を付着させる方法としては、例えば、インクジェット方式と同様な方式を用いたノズルにより、ペースト材料をミスト状態（霧状態）にして吹き付ける方法（以下、ミストジェットと呼ぶ）を適用することができる。また、Ｍ３Ｄ（商標）装置やその他の装置を用い、適宜ペースト材料を絶縁基板上に付着するようにしても良い。また、このペースト材料の所望箇所への付着に、所望箇所を選択的に露出させる選択マスクを用いることができる。さらに、その他の印刷方法を適用しても良い。なお、Ｍ３Ｄ（商標）装置は、米国、オプトメック社のマスクレスメソスケール材料堆積（Ｍａｓｋｌｅｓｓ Ｍｅｓｏｓｃａｌｅ Ｍａｔｅｒｉａｌ Ｄｅｐｏｓｉｔｉｏｎ）装置（米国特許第７,０４５,０１５号）である。
ミストジェット処理の場合、ノズル３４からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状な配線を形成させることができる。
配線形成装置１０は、後述するように、半導体チップの端子の形成や、半導体チップモジュールの半導体チップの端子間の配線の形成に用いられる。前者の形成では、ペースト材料付着装置１８のノズル３４と、被形成対象物の付着面との距離が変化するので、ペースト材料をミスト状態（霧状態）にして付着させる方法を適用すれば良い。後者の形成では、いずれの付着方法であっても良い。
ペースト材料により絶縁基板１２上に線状に形成された配線パターン部分１４は、酸素ラジカル分子噴射装置２０により酸素ラジカル分子の照射を受ける。
この酸素ラジカル分子噴射装置２０は、例えば、図４に示すような構成を有し、基本的には、図３に示す大気プラズマ発生装置１６と同様な構成の大気プラズマ発生装置が用いられている。両装置１６及び２０の根本的な相違点は、浄化用大気プラズマ発生装置１６がプラズマガス源として還元ガス源３０を用いたのに対し、酸素ラジカル分子噴射装置２０として用いる大気プラズマ発生装置は、プラズマガス源として、酸素あるいは空気のような酸化ガス源を用いている点にある。
すなわち、酸素ラジカル分子噴射装置として用いられる大気プラズマ発生装置２０は、図４に示すように、例えばガラスのような誘電体からなる誘電体管３６と、この誘電体管３６の長手方向へ相互に間隔ｄ２をおいて配置され、それぞれが誘電体管３６を取り巻いて配置される一対の電極３８、３８と、これら電極間に交番電圧あるいはパルス状電圧を印加するための電源装置４０とを備える。また、誘電体管３６の上端であるガス導入口３６ａには、開閉バルブ４２を経て、酸素ガスあるいは空気のような酸化ガスＧ２および窒素あるいはアルゴン等のキャリアガスＣａが案内される。誘電体管３６は、図２に示すように、そのプラズマ噴射口３６ｂが形成された配線部分に向けられている。
開閉バルブ４２が開放されると、キャリアガス源４６からのキャリアガスＣａと共に酸化ガス源４４からの酸化ガスＧ２が、誘電体管３６内を、そのプラズマ噴射口３６ｂに向けて案内される。酸化ガスＧ２が案内される誘電体管３６の流路には、電源装置４０からの電圧が印加される一対の電極３８、３８間ｄ２に対応する領域に誘電体バリア放電による放電空間領域が形成されている。そのため、上述した大気プラズマ発生装置１６におけると同様に、誘電体管３６のガス導入口３６ａからプラズマ噴射口３６ｂへ向けて案内される酸化ガスＧ２は、この放電空聞領域を経る過程でプラズマ状態におかれる。
このような酸化ガスＧ２をプラズマ源とするプラズマが、絶縁基板１２上に噴射されると、このプラズマ中に含まれる酸素ラジカルが、付着された直後の配線部分のペースト材料中の有機バインダと化学反応を生じる。その結果、有機バインダは、主として酸素ラジカルとの化学反応により除去される。上述したペースト材料で形成された配線部分から有機バインダが除去されると、配線部分中のナノ金属粒子が相互に接触する。この相互接触が生じると、上述したように、ナノ金属粒子の表面エネルギーにより、ナノ金属粒子は焼結を生じ、配線１４が形成される。
ここで、酸素ラジカル分子噴射装置２０の誘電体管、言い換えると、ノズル３６をペースト材料付着装置１８のノズル３４から所定の間隔をおいて、このノズル３４に追従させることが望ましい。
また、酸化ガスＧ２をプラズマガス源とする大気プラズマ発生装置２０のノズル３６から噴射されるプラズマガス中の酸素ラジカル分子の含有率を高め、絶縁基板１２の不要な温度上昇を抑制する上で、誘電体管３６のプラズマ噴射口３６ｂから噴射されるプラズマガス流の温度をできる限り低下させることが望ましい。プラズマ噴射口３６ｂから噴射されるプラズマ流の温度を、例えば、２００℃とすることにより、酸素ラジカル分子の含有率を高め、これにより、周辺部の加熱を招くことなく、配線部分の有機バインダを効果的に除去することができ、例えば、３０秒程度の短時間のプラズマガスの吹き付けによってナノ金属粒子を焼結することができる。
各大気プラズマ発生装置１６、２０の運転条件は、例えば、電源装置２６、４０から一対の電極２４及び２４、３８及び３８に印加される電圧の立ち上がり時間、又は、立ち下がり時間の少なくとも一方が１００μ秒以下であり、電源装置２６、４０からの電圧Ｖの波形の繰り返し周波数は０．５〜１０００ｋＨｚであり、一対の電極２４及び２４、３８及び３８間に適用される電界強度は、０．５〜２００ｋＶ／ｃｍの範囲で適宜選択することができる。また、各ノズル２２、３６のプラズマ噴射口２２ｂ、３６ｂと絶縁基板１２との間隔を例えば１〜２０ｍｍの範囲で調整することが望ましい。
各プラズマ発生装置１６、２０として、真空プラズマ発生装置を用いることができる。しかしながら、上述したような大気プラズマ発生装置を用いることにより、加工を受ける絶縁基板１２を真空チャンバ内に配置することなく大気中で処理でき、作業および装置の簡素化を図る上で、大気プラズマ発生装置を用いることが望ましい。
また、ナノ金属粒子と、有機物からなるバインダとを含むペースト材料で形成された配線部分に酸素ラジカル分子を吹き付けることに代えて、活性酸素（オゾン）あるいはこれを含むガスを吹き付けることにより、ペースト材料中の有機物バインダを除去し、これによりペースト材料中のナノ金属粒子を相互に接触させて焼結させるようにしても良い。
なお、絶縁基板１２の状態によっては、浄化処理を省略するようにしても良い。この場合には、配線形成装置１０として、浄化用大気プラズマ発生装置１６を備えないものを適用することができる。
また、上述した配線形成装置１０のペースト材料付着装置１８と同様な構成を用い、ペースト材料として絶縁物質を含むものを適用することにより、例えば、ミストジェットによって、絶縁層や絶縁パターンを形成することもできる。ここで、絶縁層や絶縁パターンの硬化は、例えば、紫外線照射によって行う。この場合には、大気プラズマ発生装置２０の位置には紫外線照射装置が設けられることになる。
（Ａ−２）各実施形態に共通な３次元半導体チップモジュールの製造プロセスの概略
次に、各実施形態にほぼ共通的な３次元半導体チップモジュールの製造プロセスを、図５を参照しながら説明する。以下の説明で、半導体チップの端子形成プロセスや、半導体チップモジュールの半導体チップ間（層間）の配線形成プロセスの、３次元半導体チップモジュールの製造プロセスにおける位置（順番）を明らかにする。
例えば、複数の半導体チップの回路パターンが表面に形成された半導体ウェハ５０は、ダイシングにより、おのおのの半導体チップ５２に切り分けられる。なお、１枚のウェハ５０に対しては、積層において同一層となる半導体チップの回路パターンだけを形成することが望ましい（言い換えると、積層の層位置が異なる半導体チップの回路パターンは同一の半導体ウェハには形成されない）。
各半導体チップ５２のそれぞれに対して、表面５２ａ及び側面５２ｂに連続的に延びている接続用端子５４（５４ａ、５４ｂ）が形成される。なお、表面５２ａの接続用端子５４ａにおける、非側面側の端部は、形成されている回路パターンの端部（パッド電極；後述する図１の符号１０３参照）に電気的に接続される。
ここで、接続用端子５４が形成される半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角は、直角でも良いが鈍角であることが、接続用端子５４のエッジ部での不良を小さくできて好ましい。同様に、エッジ部に対し多少なりとも面取りをしておくことも好ましい。このような場合には、切り分けられた各半導体チップ５２に対し、接続用端子５４を形成する前に、側面を傾斜化させる処理や、面取りを予め行っておく。側面を傾斜化させる処理としては、端面研磨を挙げることができる。図５では、接続用端子５４を形成する面だけを傾斜させたものを示しているが、接続用端子５４を形成しない面も傾斜させるようにしても良い。
なお、傾斜化させる処理を通じて、側面を平滑化させ、上述したような浄化処理を不要とするようにしても良い。
図５では、４側面のうち、接続用端子５４が設けられる側面が１面の場合を示しているが、任意の数の側面に接続用端子５４を設けて良いことは勿論である。
各層用の半導体チップ５２−１〜５２−３は重ね合わされ、かつ、接着などによって一体化される。図５では示していないが、後述する各実施形態では、この重ね合わせ処理において、各層用の半導体チップ５２−１〜５２−３の間に、放熱用の空間が形成されたり、又は、スペーサや放熱板が装着されたりする。
このようにして形成された３次元半導体チップモジュール５６の側面は、各層の半導体チップ５２−１〜５２−３の接続用端子５４−１〜５４−３だけが形成された状態になっており、層が異なるこれら接続用端子５４−１〜５４−３を、所定の配線パターンで電気的に接続するように、層間配線５８が形成される。
半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角を鈍角とした場合には、各層の側面が全体として平面となるように、各層の側面に傾斜化を施すようにすれば良い。
また、各層の半導体チップ５２の製造ばらつきにより、各層の側面が全体として平面を形成できず、段差が生じたとしても、その段差の悪影響を緩和できるように、以下のようにすることが好ましい。すなわち、各層を接着するための接着剤を単に接着するのに必要な量より多く塗布して接着し、接着剤のはみ出し部分を形成させ、接着剤のはみ出し部分によって段差を緩和するようにすれば良い。また、段差の部分に対しては、配線形成装置１０による層間材料の噴射量を多くして段差での割れなどを防止するようにする。
以上のようにして形成された３次元半導体チップモジュール５６は、図６に示すように、最下層の接続用端子と、当該３次元半導体チップモジュール５６を搭載する回路基板６０の端子や配線パターンとが、半田ボール（バンプ電極）６２を介して結合されて、回路基板６０に搭載される。
その後、必要に応じて、３次元半導体チップモジュール５６は合成樹脂などによって樹脂モールドされる。このような場合でも、回路基板６０の３次元半導体チップモジュール５６を搭載していない面などが樹脂モールドされずに、回路基板６０を介して、３次元半導体チップモジュール５６と外部との電気的な接続を可能とする（後述する第６の実施形態参照）。
（Ａ−３）半導体チップの端子形成プロセス
次に、半導体チップに接続用端子を形成するプロセスの詳細を、図７のフローチャートを用いて説明する。
接続用端子の形成プロセスは、絶縁材付着工程Ｓ１、絶縁材硬化工程Ｓ２、導電材付着工程Ｓ３、導電材硬化工程Ｓ４をこの順序で含んでいる。なお、異なる工程が並行処理されるものであっても良い。
絶縁材付着工程Ｓ１は、絶縁材を、接続用端子が設けられる所定領域の一部領域に付着させる工程である。絶縁材硬化工程Ｓ２では、半導体チップ５２に付着された絶縁材を硬化させる工程である。導電材付着工程Ｓ３は、接続用端子となる導電材を付着させる工程である。導電材硬化工程Ｓ４は、半導体チップ５２に付着された導電材を硬化させる工程である。
いずれの工程でも、半導体チップは、例えば、専用の傾斜載置台や取付治具などを利用し、図８に示すように、半導体チップ５２の表面５２ａが基準面ＲＥＦに対し、所定の角度になるように、しかも、接続用端子５４が設けられる側面が基準面ＲＥＦから遠くなるように設置する。所定の角度は、例えば、半導体チップ５２の表面５２ａ及び側面５２ｂとのなす角をθとした場合、θ／２である。θが９０度であれば、取付角度は４５度である。なお、図８に示すノズル７０は、工程によって別個のものであり、異なる材料を噴射するものである。
絶縁材付着工程Ｓ１では、例えば、図８に示すノズル７０から、ミスト状の絶縁材を噴射させる。ここで、噴射中のノズル７０と、半導体チップ５２とを相対的に移動させる。絶縁材を噴射中のノズル７０の半導体チップ５２に対する相対的な移動は、半導体チップ５２の側面５２ｂからエッジを介して表面５２ａの所定位置までに達する直線状の移動（又はこの逆方向の移動）であり、１回の一連のミストジェット処理により、接続用端子５４が設けられる領域をほぼカバーするような領域（回路パターンとの接続領域を除く）に絶縁材が付着される。なお、半導体チップ５２の回路パターンの作成時の処理により、接続用端子５４が設けられる半導体チップ５２の表面に既に安定な絶縁層が設けられている場合には、絶縁材の付着を半導体チップ５２の側面５２ｂに対してだけ行うようにしても良い。
なお、絶縁材付着工程Ｓ１に先立ち、上述したような浄化処理を行うようにしても良い。また、絶縁材付着工程Ｓ１は、ミストジェット処理以外の付着方法を適用するようにしても良い。例えば、絶縁材ペーストを塗り付ける方法を適用することができる。
絶縁材硬化工程Ｓ２の硬化方法は限定されるものではない。絶縁材硬化工程Ｓ２では、例えば、図示しない紫外線照射ヘッドを、絶縁材を噴射中のノズル７０に追従させることで、半導体チップ５２に付着された絶縁材を硬化させる。また例えば、絶縁材が付着された半導体チップ５２を、内部に紫外線を照射しているトンネルを通過させることで絶縁材を硬化させるようにしても良い。
導電材付着工程Ｓ３は、ミストジェット処理を適用している上述した配線形成装置１０のペースト材料付着装置１８によって、半導体チップ５２に、接続用端子５４となる導電材を付着させる。すなわち、図８に示すノズル７０から、ミスト状の導電材を噴射させると共に、噴射中のノズル７０と半導体チップ５２とを相対的に移動させ、１回の一連のミストジェット処理により、接続用端子５４となる導電材を線状に付着させる。
上述したように、ミストジェット処理の場合、ノズル７０からの噴射を、螺旋状に出ていくような絞り込んだ噴射とすることで線状な配線を形成させることができる。ここで、ノズル７０と、半導体チップ５２との距離を制御することにより、ミストジェット処理によっても、所望する配線幅を実現できる。接続用端子５４の側面における一端の幅を広くし、パッドとして機能するようにしても良い。
導電材硬化工程Ｓ４は、上述した配線形成装置１０の酸素ラジカル分子噴射装置２０によって、半導体チップ５２に付着させる導電材を硬化させ接続用端子５４として完成させるものである。
ここで、導電材付着用のノズルに対し、絶縁材付着用のノズルや絶縁材硬化用の照射ヘッドなどを前置させ、絶縁材付着用のノズル、絶縁材硬化用の照射ヘッド、導電材付着用のノズル、導電材硬化用のノズルを、組として、半導体チップ５２に対して相対的に移動させることにより、接続用端子の形成プロセスにおける各工程を並行的に実行することができる。
（Ａ−４）半導体チップモジュールの半導体チップ間の配線形成プロセス
次に、半導体チップモジュールの半導体チップ間（層間）の配線を形成するプロセスの詳細を、図９のフローチャートを用いて説明する。
半導体チップ間の配線形成プロセスも、絶縁材付着工程Ｓ１１、絶縁材硬化工程Ｓ１２、導電材付着工程Ｓ１３、導電材硬化工程Ｓ１４をこの順序で含んでいる。ここで、形成する配線間に交差が存在する場合には、交差によって表面側となる配線を形成させるための、絶縁材付着工程Ｓ１５、絶縁材硬化工程Ｓ１６、導電材付着工程Ｓ１７、導電材硬化工程Ｓ１８がさらに必要となる。なお、異なる工程が並行処理されるものであっても良い。
絶縁材付着工程Ｓ１１、Ｓ１５、絶縁材硬化工程Ｓ１２、Ｓ１６、導電材付着工程Ｓ１３、Ｓ１７、導電材硬化工程Ｓ１４、Ｓ１８はそれぞれ、半導体チップの端子形成プロセスにおける同様な工程Ｓ１、Ｓ２、Ｓ３、Ｓ４と同様な処理である。
なお、配線の形成対象が、３次元半導体チップモジュール５８の接続用端子５４を有する側面全体であるので、この側面全体を、各種ノズルに対向させることを要する。
また、半導体チップ間の配線形成プロセスで形成される配線パターンは、図６に例示したように任意で良く、このような任意の配線パターンの形成は、例えば、各種ノズルの位置をＮＣ（数値制御）装置で制御することで実行する。
絶縁パターンの形成方法は、上述の方法に限定されるものではない。例えば、絶縁材付着工程Ｓ１１及び絶縁材硬化工程Ｓ１２や、絶縁材付着工程Ｓ１５及び絶縁材硬化工程Ｓ１６に代え、以下のような絶縁パターンの形成方法を適用しても良い。予め必要部分にレーザで孔（長孔を含む）を開けた絶縁性膜（ポリイミド、ガラス等）を側面に貼り付けて絶縁をとる。この場合、絶縁性膜の上に配線を行うことになる。
（Ｂ）第１の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第１の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。
図１は、第１の実施形態の３次元半導体チップモジュールを示す説明図であり、図１（Ａ）は正面図、図１（Ｂ）は底面図、図１（Ｃ）は右側面図である。
図１において、第１の実施形態の３次元半導体チップモジュール１００においては、各半導体チップ５２−１〜５２−３の接続用端子配線５４−１〜５４−３や層間配線５８は、図１（Ａ）及び（Ｃ）に示すように、４側面中、対向する２側面に形成されるものである。
この第１の実施形態の場合、各半導体チップ５２−１〜５２−３が積層されて接着される際には、接続用端子配線５４−１〜５４−３や層間配線５８が形成される側面側にのみ、接着剤１０１が例えば厚めに塗布されて接着される（図１（Ａ）及び（Ｃ）において接着剤１０１にハッチを付与しているが断面を表しているものではなく、接着剤１０１の領域を強調して示している）。ここで、接着剤１０１として、例えば、流動性が低いものを適用し、接着される２枚ずつの半導体チップ５２−１及び５２−２、並びに、５２−２及び５２−３の間に放熱に寄与する空間（放熱空間）１０２を形成させるようにする。
なお、各半導体チップ５２−１〜５２−３の接着剤１０１が塗布される面に、接着剤１０１がこれ以上移動できないような堰き止め用の段差などを設けるようにしても良い。また、シートなどの上に塗布されている接着剤１０１を転写させることにより、半導体チップ１０１−１〜１０１−３の面に対する部分的な接着剤１０１の塗布を実現するようにしても良い。さらに、常態でシート状の接着剤を２つの半導体チップで挟んで接着させることにより、半導体チップ５２−１〜５２−３の面に対する部分的な接着剤１０１の塗布を実現するようにしても良い。
第１の実施形態によれば、接着剤１０１が設けられていない空間によって放熱空間１０２を形成させたので、３次元半導体チップモジュール１００の動作時に良好に放熱させることができる。すなわち、厚み方向の長さが仮に短くても、その直交方向の長さが十分な空間が放熱空間となっており、ホール状の放熱チャンネルより、放熱に大きく寄与することができる。
このような効果を発揮する放熱空間１０２を、部分的な接着剤１０１の接着によって形成できるので、放熱のために、製造工数や製造コストを徒に大きくすることはない。
また、半導体チップの積層枚数が多い場合においても、積層における中間位置の半導体チップなどからの放熱にも、第１の実施形態の放熱空間１０２を利用することができる。
上述のような放熱空間１０２を設けたとしても、半導体チップの表面及び側面の接続用端子を形成し、各半導体チップの接続用端子が設けられている側面に任意の配線パターン（層間配線）を形成させているので、各半導体チップの電気的接続を確実に行うことができる。
図１０は、第１の実施形態の変形実施形態に係る３次元半導体チップモジュールの構造を示す説明図であり、上述した図１（Ｂ）に対応する図面である。
第１の実施形態は、放熱空間１０２が底面に投影した場合に「−」字状のものであったが、図１０に示すように、放熱空間１０２が底面に投影した場合に「＋」字状のものであっても良い。このような場合には、接着剤１０１を半導体チップ５２の４隅に塗布して接着し、「＋」字状の放熱空間１０２を形成することになる。
なお、図１０に示す３次元半導体チップモジュールの場合、層間配線５８が形成される側面にも、放熱空間１０２に繋がる開口ができるが、この開口を避けるように、層間配線５８を形成すれば良い。
（Ｃ）第２の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第２の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。
図１１は、第２の実施形態の３次元半導体チップモジュールを示す説明図であり、図１１（Ａ）は正面図、図１１（Ｂ）は底面図、図１１（Ｃ）は右側面図である。
図１１において、第２の実施形態の３次元半導体チップモジュール１１０においても、各半導体チップ５２−１〜５２−３の接続用端子配線５４−１〜５４−３や層間配線５８は、図１１（Ａ）及び（Ｃ）に示すように、４側面中、対向する２側面に形成されるものである。
上述した第１の実施形態の３次元半導体チップモジュール１００では放熱空間１０２を接着剤１０１の接着を利用して形成するものであったが、この第２の実施形態はスペーサ（図１１（Ａ）及び（Ｃ）においてスペーサ１１１、１１２にハッチを付与しているが断面を表しているものではなく、スペーサ１１１、１１２の領域を強調して示している）を利用して放熱空間１１３を形成するものである。すなわち、層間配線５８が形成される２側面のそれぞれの近傍には縁部スペーサ１１１が設けられ、一対の縁部スペーサ１１１で形成される内部空間には散在して複数（図１１では６個）の局所スペーサ１１２が設けられている。局所スペーサ１１２の形状は限定されないが、図１１では円形のスペーサを示している。そして、一対の縁部スペーサ１１１で形成される内部空間のうち、局所スペーサ１１２を除いた部分が放熱空間１１３を形成している。
なお、スペーサ１１１、１１２は半導体チップ５２−１〜５２−３に取り付ける方法は既存のいかなる方法であっても良い。例えば、接着や嵌合を利用しても良く、また、スペーサ１１１、１１２を含めて積層された半導体チップ５２−１〜５２−３の全体（サンドイッチの全体）を、紐状部材などで締結するようにしても良い。
また、散在して配置される局所スペーサ１１２の数は、一対の縁部スペーサ１１１で形成される内部空間の大きさに応じ、しかも、半導体チップ５２−１〜５２−３の撓みなどを防ぐ観点などから選定すれば良い。一対の縁部スペーサ１１１で形成される内部空間が小さいような場合には、局所スペーサ１１２を省略するようにしても良い。
縁部スペーサ１１１及び局所スペーサ１１２のうち、少なくとも縁部スペーサ１１１は絶縁体で形成される。但し、縁部スペーサ１１１を導電体で形成することもでき、この場合には、層間配線５８の形成動作を開始する前に、層間配線５８が形成される縁部スペーサ１１１の部分を絶縁体で被覆しておくことを要する。
局所スペーサ１１２は、半導体チップ５２−１〜５２−３の配線パターンが設けられていない位置に位置決めされることが好ましく、この場合には、絶縁体又は導電体のいずれを適用しても良い。局所スペーサ１１２が、半導体チップ５２−１〜５２−３の配線パターンに接して位置決めされるものである場合には絶縁体を適用する。
また、縁部スペーサ１１１及び局所スペーサ１１２は、半導体チップ５２−１〜５２−３を損傷しないように弾性体で構成されていることが好ましく、また、半導体チップ５２−１〜５２−３との相対的な位置関係の安定度から、半導体チップ５２−１〜５２−３と同程度の熱伝導率を有することが好ましい。
第２の実施形態によっても、スペーサを介在させて放熱空間１１３を形成させたので、製造工程を複雑化することなく、放熱を十分に行うことができる安価な３次元半導体チップモジュールや、その形成方法を提供することができる。
第２の実施形態は、各半導体チップの側面に接続用端子を形成させた上で、側面を利用して層間配線を行うことが前提となって、上述した放熱空間１１３の形成が可能となっている。
（Ｄ）第３の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第３の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。
図１２は、第３の実施形態の３次元半導体チップモジュールを示す説明図であり、図１２（Ａ）は正面図、図１２（Ｂ）は底面図、図１２（Ｃ）は右側面図である。
図１２において、第３の実施形態の３次元半導体チップモジュール１２０は、上述した第２の実施形態の３次元半導体チップモジュール１１０の構成に、放熱板１２１を追加したものである。
放熱板１２１は、一対の縁部スペーサ１１１間を、縁部スペーサ１１１に平行に延びる板状の部材であって、その延長方向の両端はそれぞれ、放熱空間１１３の外部まで引き出されている。放熱板１２１は、その一面は半導体チップ５２に接し、その他面は局所スペーサ１１２によって接している。言い換えると、放熱板１２１は、半導体チップ５２の一面と局所スペーサ１１２とによって挟持されている。なお、放熱板１２１を、半導体チップ５２又は局所スペーサ１１２に接着しても良いが、放熱板１２１は、放熱効果を高めるため、他の部材より熱伝導率が高い材質を適用することが多く、他の部材との熱伝導率の違いによって接着部分が剥がれ易く、挟持による設置が好ましい。
放熱板１２１の外部に引き出されている部分の端縁１２１ａは、例えば、波状の形状（例えば、正弦波状や鋸歯状など）を有し、恰も放熱フィンとして機能するようになされている。
第３の実施形態によれば、第２の実施形態より放熱効果を高めることができる。すなわち、放熱空間１１３の内部から外部への空気の自然対流による放熱だけでなく、放熱板１２１による熱伝導によって内部の熱を外部に引き出し、放熱板１２１の外部に引き出された部分での空気との熱交換によっても冷却することができる。
図１３は、第３の実施形態の変形実施形態に係る３次元半導体チップモジュールの構造を示す説明図であり、上述した図１２（Ａ）に対応する図面である。
第３の実施形態は、放熱板１２１との熱交換を自然空冷で行うものを示したが、この変形例では、放熱板１２１の波状端縁１２１ａを、強制冷却用の流体通路１２２に挿通し、流体通路１２２を流れる流体（液体、気体を問わない）との熱交換によって半導体チップ５２を強制的に冷却する。
（Ｅ）第４の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第４の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。
図１４は、第４の実施形態の３次元半導体チップモジュールを示す説明図であり、既述した実施形態に係る図１（Ａ）、図１１（Ａ）、図１２（Ａ）などに対応する図面である。
図１４において、第４の実施形態の３次元半導体チップモジュール１３０は、半導体チップ５２と放熱板１３１とを交互に積層したものである。なお、半導体チップ５２及び放熱板１３１間の付着方法は、既存のいかなる方法を適用しても良い。
この第４の実施形態の放熱板１３１は、第３の実施形態の放熱板１２１とは異なり、その幅方向の長さは、積層配線５８が形成される一対の側面間の長さと等しくなされている。言い換えると、この第４の実施形態では、放熱板１２１の幅方向の端縁も、積層配線５８の形成領域として用いられる。放熱板１２１は、絶縁体、導電体のいずれの材料で形成されていても良いが、導電体材料で形成されている場合には、積層配線５８の形成時には、予め、その部分に絶縁化処理を施すことを要する。
一方、外部に引き出されている延長方向の端縁１３１ａは、第３の実施形態と同様に、波状の形状をしていることが好ましい。
３次元半導体チップモジュール１３０は、半導体チップ５２と放熱板１３１との積層構造を有するので、半導体チップ５２と放熱板１３１との剥離などを防止するように、半導体チップ５２と放熱板１３１とで熱伝導率が等しいことが好ましい。
第４の実施形態によれば、半導体チップ５２と放熱板１３１とを交互に積層して３次元半導体チップモジュール１３０を構成したので、製造工程を複雑化することなく、放熱を十分に行うことができる安価な３次元半導体チップモジュールや、その形成方法を提供することができる。
この第４の実施形態は、各半導体チップの側面に接続用端子を形成させた上で、側面を利用して層間配線５８を行うことが前提となって、上述した半導体チップ５２と放熱板１３１との交互積層が可能になっている。
（Ｆ）第５の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第５の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。
図１５は、第５の実施形態の３次元半導体チップモジュールを示す説明図であり、上述した第４の実施形態に係る図１４にほぼ対応する図面である。図１５は、樹脂モールド１４１の部分だけを、半割にし、一方を除外した断面で示している。
図１５において、第５の実施形態の３次元半導体チップモジュール１４０は、上述した第４の実施形態の３次元半導体チップモジュール１３０をベース基板１４２に搭載し、樹脂モールド１４１を施したものである。なお、ベース基板１４２の外部に面する面にはバンプ電極１４２ａが設けられており、また、図１５では省略しているが、ベース基板１４２は、３次元半導体チップモジュール１３０におけるバンプ電極６２と上述したバンプ電極１４２ａとを電気的に接続する配線も有している。
３次元半導体チップモジュール１４０において、放熱板１３１の波状端縁１３１ａは、樹脂モールド１４１を貫通して外部に出ている。すなわち、樹脂モールド１４１を行っても放熱効果を発揮できるようになされている。
以上のように、第５の実施形態によれば、樹脂モールドを行っても、第４の実施形態と同様な効果を発揮させることができる。
（Ｇ）第６の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第６の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。
図１６は、第６の実施形態の３次元半導体チップモジュールを示す説明図であり、既述した実施形態に係る図１４や図１５に対応する図面である。
図１６において、第６の実施形態の３次元半導体チップモジュール１５０は、層間配線５８が後で形成される側面の平面性を維持しつつ、層間配線５８が形成されない側面については櫛歯状になるように、各半導体チップ５２−１〜５２−５を、図１６の左右方向に交互にずらして積層したものである。言い換えると、櫛歯状のため、欠落した空間が放熱空間１５１を構成して放熱に機能する。
第６の実施形態によれば、各半導体チップ５２を、層間配線５８が形成されない側面が櫛歯状になるように積層して放熱させるように構成したので、製造工程を複雑化することなく、放熱を十分に行うことができる安価な３次元半導体チップモジュールや、その形成方法を提供することができる。
この第６の実施形態は、各半導体チップの側面に接続用端子を形成させた上で、側面を利用して層間配線５８を行うことが前提となって、上述した層間配線５８が形成されない側面が櫛歯状になるように各半導体チップ５２を積層することが可能になっている。
（Ｈ）第７の実施形態
次に、本発明による積層型パッケージ、及び、積層型パッケージの形成方法の第７の実施形態（３次元半導体チップモジュール、及び、３次元半導体チップモジュールの形成方法）を、図面を参照しながら詳述する。
図１７は、第７の実施形態の３次元半導体チップモジュールを示す説明図であり、図１７（Ａ）は正面図、図１２（Ｂ）は底面図である。
図１７において、第７の実施形態の３次元半導体チップモジュール１６０は、各層が、厚みを無視すれば長方形を有する２枚の半導体チップ５２−１ａ及び５２−１ｂ、５２−２ａ及び５２−２ｂ、…を有し、その２枚ずつの半導体チップ５２−１ａ及び５２−１ｂ、５２−２ａ及び５２−２ｂ、…を井桁に積層したものである。井桁に積層されているが、３次元半導体チップモジュール１６０の側面は、各半導体チップの所定の側面が位置するように平面上に位置している。
井桁の積層であるので、上方又は下方から見た場合に、中央部に貫通孔１６１が存在し、側面を見た場合、同一層の２枚の半導体チップ５２−１ａ及び５２−１ｂ、５２−２ａ及び５２−２ｂ、…の間に貫通孔（隙間）１６２が存在する。両貫通孔１６１及び１６２は中央部分で連結されており、両貫通孔１６１及び１６２によって放熱空間が形成されている。
第７の実施形態の３次元半導体チップモジュール１６０は、奇数番目の層から見れば、偶数番目の半導体チップが放熱空間を形成するためのスペーサになっており、偶数番目の層から見れば、奇数番目の半導体チップが放熱空間を形成するためのスペーサになっていると見ることができる。
第７の実施形態によれば、各層２枚ずつの半導体チップ５２を井桁状に積層して３次元半導体チップモジュール１６０を構成したので、製造工程を徒に複雑化することなく、放熱を十分に行うことができる安価な３次元半導体チップモジュールや、その形成方法を提供することができる。
この第７の実施形態は、各半導体チップの側面に接続用端子を形成させた上で、側面を利用して層間配線５８を行うことが前提となって、上述した各層２枚ずつの半導体チップ５２の井桁状積層が可能になっている。
図１７では、各層が２枚の半導体チップでなるものを示したが、各層が３枚以上の半導体チップでなるようにしても良い。また、層によって、半導体チップの数が異なっていても良い。この場合において、一部の層は半導体チップが１枚であっても良い。
また、図１７では、積層された３次元半導体チップモジュール１６０の４つの側面が全て平面であるものを示したが、層間配線５８を施す以外の側面が凹凸を有するものであっても良い。例えば、図１７（Ｂ）に対応する図１８に示すように、図１８の左右方向に延びる奇数番目の層の半導体チップの長さを、図１８の上下方向に延びる偶数番目の層の半導体チップの長さより長くするようにしても良い。
（Ｉ）他の実施形態
上記各実施形態においては、半導体チップモジュールにおける半導体チップの積層数が３層又は５層のものを示したが、積層数はこれに限定されるものではない。
また、上記各実施形態においては、全ての層間に放熱構造を適用するものを示したが、一部の層間にのみ放熱構造を適用するようにしても良い。例えば、５層の半導体チップモジュールにおいて、第２層と第３層との間、第３層と第４層との間にだけ放熱構造を適用するようにしても良い。
第４の実施形態や第６の実施形態においては、図面の左右方向の両方の端部共に放熱構造を設けたものを示したが、一方の端部側のみ放熱構造を適用するようにしても良い。
外部に延長している放熱板や櫛歯部分を有する各実施形態においては、その延長部分に、放熱フィンを垂設するようにしても良い。
上記各実施形態の技術思想は、組み合わせ可能ならば、組み合わせて適用するようにしても良い。
本発明による積層型パッケージ要素、積層型パッケージ要素の端子形成方法、積層型パッケージ、及び、積層型パッケージの形成方法は、例えば、３次元半導体チップモジュール（ＬＳＩモジュール）やその構成要素である半導体チップ（ＬＳＩ）を対象とすることができる。また、本発明による積層型パッケージ要素、積層型パッケージ要素の端子形成方法、積層型パッケージ、及び、積層型パッケージの形成方法は、積層プリント配線基板などの他の積層型パッケージに対しても適用することができる。

Claims (4)

  1. 表面に設けられている回路パターンと連結する接続用端子が側面に設けられている、積層される複数の積層型パッケージ要素と、
    上記各積層型パッケージ要素における側面の接続用端子を配線パターンによって相互に接続する層間配線と、
    上記積層型パッケージ要素の少なくとも一部の層間に、しかも、上記層間配線の形成面を確保するように形成された、放熱の寄与する形成空間とを有し、
    上記形成空間は、各層の上記積層型パッケージ要素を、所定方向について、位置をずらせて積層させることにより、位置ずれ空間として形成されたものであり、
    各層の上記積層型パッケージ要素の位置ずれがない他の方向の側面が、上記層間配線の形成面に含まれている
    ことを特徴とする積層型パッケージ。
  2. 表面に設けられている回路パターンと連結する接続用端子が側面に設けられている、積層される複数の積層型パッケージ要素と、
    上記各積層型パッケージ要素における側面の接続用端子を配線パターンによって相互に接続する層間配線と、
    上記積層型パッケージ要素の少なくとも一部の層間に、しかも、上記層間配線の形成面を確保するように形成された、放熱の寄与する形成空間とを有し、
    少なくとも一部の層の上記積層型パッケージ要素の数が複数であり、同一層の複数の上記積層型パッケージ要素が間隙をおいて配置されることにより、上記形成空間が形成されたものであり、
    複数の上記積層型パッケージ要素を有する層については、上記各積層型パッケージ要素の少なくとも一部の側面が、上記層間配線の形成面に含まれている
    ことを特徴とする積層型パッケージ。
  3. 複数の積層型パッケージ要素を結合した積層型パッケージの形成方法において、
    上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、
    接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて結合すると共に、上記積層型パッケージ要素の少なくとも一部の層間に、しかも、層間配線の形成面を確保するように、放熱に寄与する空間を形成する第２の工程と、
    結合された上記各積層型パッケージ要素における側面の接続用端子を、導電材をミスト状にして吹きかけると共に、吹きかける位置を移動させることを適用して形成される層間配線のパターンによって相互に接続する第３の工程とを含み、
    上記第２の工程で形成される放熱に寄与する上記空間は、各層の上記積層型パッケージ要素を、所定方向について、位置をずらせて積層させることにより、位置ずれ空間として形成されたものであり、
    各層の上記積層型パッケージ要素の位置ずれがない他の方向の側面が、上記第３の工程によって上記層間配線が形成される面に含まれている
    ことを特徴とする積層型パッケージの形成方法。
  4. 複数の積層型パッケージ要素を結合した積層型パッケージの形成方法において、
    上記各積層型パッケージ要素に対し、表面に設けられている回路パターンと連結する、少なくとも表面から側面へ至る接続用端子を形成する第１の工程と、
    接続用端子が形成された複数の上記積層型パッケージ要素を重ね合わせて結合すると共に、上記積層型パッケージ要素の少なくとも一部の層間に、しかも、層間配線の形成面を確保するように、放熱に寄与する空間を形成する第２の工程と、
    結合された上記各積層型パッケージ要素における側面の接続用端子を、導電材をミスト状にして吹きかけると共に、吹きかける位置を移動させることを適用して形成される層間配線のパターンによって相互に接続する第３の工程とを含み、
    少なくとも一部の層の上記積層型パッケージ要素の数が複数であり、上記第２の工程で、同一層の複数の上記積層型パッケージ要素を間隙をおいて配置することにより、放熱に寄与する上記空間が形成され、
    複数の上記積層型パッケージ要素を有する層については、上記各積層型パッケージ要素の少なくとも一部の側面が、上記第３の工程によって上記層間配線が形成される面に含まれている
    ことを特徴とする積層型パッケージの形成方法。
JP2009513939A 2007-05-14 2007-05-14 積層型パッケージ、及び、積層型パッケージの形成方法 Expired - Fee Related JP5069744B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/059863 WO2008139605A1 (ja) 2007-05-14 2007-05-14 積層型パッケージ、及び、積層型パッケージの形成方法

Publications (2)

Publication Number Publication Date
JPWO2008139605A1 JPWO2008139605A1 (ja) 2010-07-29
JP5069744B2 true JP5069744B2 (ja) 2012-11-07

Family

ID=40001836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009513939A Expired - Fee Related JP5069744B2 (ja) 2007-05-14 2007-05-14 積層型パッケージ、及び、積層型パッケージの形成方法

Country Status (3)

Country Link
US (1) US7936058B2 (ja)
JP (1) JP5069744B2 (ja)
WO (1) WO2008139605A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558394B1 (en) * 2012-08-29 2013-10-15 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US10121726B2 (en) 2015-08-28 2018-11-06 Intel IP Corporation Cooler for semiconductor devices
JP6788202B2 (ja) 2016-11-01 2020-11-25 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
SE543734C2 (en) * 2019-03-11 2021-07-06 Apr Tech Ab Cooling of electronic components with an electrohydrodynamic flow unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール
JP2005005529A (ja) * 2003-06-12 2005-01-06 Toshiba Corp 三次元実装半導体モジュール及び三次元実装半導体システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
JP3818359B2 (ja) * 2000-07-18 2006-09-06 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
CA2461338C (en) * 2001-10-05 2011-12-20 Superior Micropowders, Llc Low viscosity precursor compositions and methods for the deposition of conductive electronic features
JP2004311464A (ja) * 2003-04-01 2004-11-04 Renesas Technology Corp 半導体装置
KR100630690B1 (ko) * 2004-07-08 2006-10-02 삼성전자주식회사 열 소산 경로를 구비한 멀티 칩 패키지
US7468893B2 (en) * 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7196411B2 (en) * 2004-09-17 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation for chip-on-chip IC packages
US7235870B2 (en) * 2004-12-30 2007-06-26 Punzalan Jr Nelson V Microelectronic multi-chip module
US7309911B2 (en) * 2005-05-26 2007-12-18 International Business Machines Corporation Method and stacked memory structure for implementing enhanced cooling of memory devices
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
DE102006001792B8 (de) * 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
US8174106B2 (en) * 2006-08-29 2012-05-08 International Business Machines Corporation Through board stacking of multiple LGA-connected components
US7710286B1 (en) * 2007-03-30 2010-05-04 Maxim Integrated Products, Inc. Intrusion detection using a conductive material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール
JP2005005529A (ja) * 2003-06-12 2005-01-06 Toshiba Corp 三次元実装半導体モジュール及び三次元実装半導体システム

Also Published As

Publication number Publication date
US7936058B2 (en) 2011-05-03
WO2008139605A1 (ja) 2008-11-20
JPWO2008139605A1 (ja) 2010-07-29
US20100013072A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
US7353859B2 (en) Heat sink with microchannel cooling for power devices
TWI313922B (en) Device package structure, device packaging method, droplet ejection head, connector, and semiconductor device
JP5757314B2 (ja) 半導体装置
US9275926B2 (en) Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
JP4763974B2 (ja) プラズマ処理装置及びプラズマ処理方法
US9755126B2 (en) Light source unit
JP2010274256A (ja) 光照射ヘッド、露光デバイス、画像形成装置、液滴硬化装置、および液滴硬化方法
JP5069744B2 (ja) 積層型パッケージ、及び、積層型パッケージの形成方法
JP2013247256A (ja) 半導体装置およびその製造方法
JP5052597B2 (ja) 積層型パッケージ要素の端子形成方法、及び、積層型パッケージの形成方法
JP5145715B2 (ja) 半導体装置及びその製造方法
JP2006332592A (ja) 電気部品、導電パターンの形成方法、およびインクジェットヘッド
JP2015002291A (ja) 半導体装置及びその冷却方法
US9408301B2 (en) Substrate structures and methods of manufacture
JP2013229519A (ja) 光照射モジュールおよび印刷装置
JP2004209796A (ja) インクジェットヘッド
US8203202B2 (en) Stacked package and method for forming stacked package
JPWO2008152730A1 (ja) 積層型パッケージ及びその形成方法
US11602935B2 (en) Thermal print head, manufacturing method of thermal print head, and thermal printer
JPWO2008142763A1 (ja) 積層型パッケージ、及び、積層型パッケージの形成方法
US8197030B1 (en) Fluid ejector structure
JPH0232854A (ja) 記録素子ユニット並びにそれを用いた記録素子駆動ユニット、インクジェットユニット、インクジェット駆動ユニット及びインクジェット装置
JP2004048037A (ja) 電子部品実装体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5069744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees