JP6788202B2 - 電子装置、電子装置の製造方法及び電子機器 - Google Patents

電子装置、電子装置の製造方法及び電子機器 Download PDF

Info

Publication number
JP6788202B2
JP6788202B2 JP2018548474A JP2018548474A JP6788202B2 JP 6788202 B2 JP6788202 B2 JP 6788202B2 JP 2018548474 A JP2018548474 A JP 2018548474A JP 2018548474 A JP2018548474 A JP 2018548474A JP 6788202 B2 JP6788202 B2 JP 6788202B2
Authority
JP
Japan
Prior art keywords
electronic
layer
electronic device
electronic component
laminated body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018548474A
Other languages
English (en)
Other versions
JPWO2018083723A1 (ja
Inventor
泰紀 上村
泰紀 上村
泰治 酒井
泰治 酒井
作山　誠樹
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2018083723A1 publication Critical patent/JPWO2018083723A1/ja
Application granted granted Critical
Publication of JP6788202B2 publication Critical patent/JP6788202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子装置、電子装置の製造方法及び電子機器に関する。
電子部品群を積層する技術、いわゆる３次元積層技術（３次元実装技術、３次元集積技術等とも称される）が知られている。例えば、半導体素子群を積層する技術、回路基板群若しくは半導体素子が搭載された回路基板群を積層する技術が知られている。
特開２０１２−２１６８３６号公報 特開２０００−２４４０８８号公報
電子部品群を含む積層体では、電子部品間の隙間が狭かったり存在しなかったりすると、放熱性が低下し、冷却効率が低下して、過熱を招く恐れがある。積層体の過熱は、それに含まれる電子部品又は電子部品群、更には積層体を用いた電子装置や電子機器の性能低下や損傷を引き起こす可能性がある。
１つの態様では、電子装置は、第１電子部品群を含み、隣り合う前記第１電子部品間に第１貫通空間を有する第１層と、前記第１層上に積層され、前記第１電子部品群と接続される第２電子部品群を含み、隣り合う前記第２電子部品間に、前記第１貫通空間と部分的に重複する第２貫通空間を有する第２層とを含み、各前記第２電子部品の４つの端部は、それぞれ異なる前記第１電子部品の端部に積層される。
また、１つの態様では、電子装置の製造方法は、第１電子部品群を含み、隣り合う前記第１電子部品間に第１貫通空間を有する第１層を形成する工程と、前記第１層上に、前記第１電子部品群と接続される第２電子部品群を含み、隣り合う前記第２電子部品間に、前記第１貫通空間と部分的に重複する第２貫通空間を有する第２層を形成する工程とを含み、前記第１層上に前記第２層を形成する工程は、各前記第２電子部品の４つの端部を、それぞれ異なる前記第１電子部品の端部に積層する工程を含む。
更にまた、１つの態様では、電子機器は、第１電子部品群を含み、隣り合う前記第１電子部品間に第１貫通空間を有する第１層と、前記第１層上に積層され、前記第１電子部品群と接続される第２電子部品群を含み、隣り合う前記第２電子部品間に、前記第１貫通空間と部分的に重複する第２貫通空間を有する第２層とを含み、各前記第２電子部品の４つの端部は、それぞれ異なる前記第１電子部品の端部に積層される電子装置を備える。
１つの側面として、電子部品群を含む積層体の放熱性を高め、冷却効率を高めることができる。
本発明の目的、特徴及び利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
電子装置の一例を示す図である。 電子装置の別例を示す図である。 温度推移の一例を示す図（その１）である。 第１の実施の形態に係る電子装置の一例を示す図（その１）である。 第１の実施の形態に係る電子装置の一例を示す図（その２）である。 温度推移の一例を示す図（その２）である。 電子装置の比較例を示す図である。 温度推移の一例を示す図（その３）である。 第１の実施の形態に係る電子機器の説明図である。 別形態に係る電子装置の一例を示す図である。 信号伝送距離比率の一例を示す図である。 半導体素子の構成例を示す図である。 半導体装置の構成例を示す図（その１）である。 半導体装置の構成例を示す図（その２）である。 半導体装置の構成例を示す図（その３）である。 第２の実施の形態に係る電子装置の一例を示す図である。 第３の実施の形態に係る電子装置の一例を示す図である。 第３の実施の形態に係る電子装置の変形例を示す図である。 第４の実施の形態に係る電子装置の一例を示す図である。 第５の実施の形態に係る電子機器の説明図である。
まず、電子部品群を含む積層体の一例について説明する。
図１は電子装置の一例を示す図である。図１（Ａ）には、電子装置の一例の要部平面模式図を示している。図１（Ｂ）には、図１（Ａ）のＬ１−Ｌ１断面模式図を示している。
図１（Ａ）及び図１（Ｂ）に示す電子装置１００Ａは、回路基板１１０と、回路基板１１０上に搭載された積層体１２０Ａと含む。
回路基板１１０には、例えば、インターポーザ又はマザーボードが用いられる。積層体１２０Ａは、半田等のバンプ１２２を介して積層された複数の半導体素子１２１（電子部品）を含む。積層される上下の隣り合う半導体素子１２１間は、介在されるバンプ１２２を用いて接続される。バンプ１２２で接続されることで生じる上下の隣り合う半導体素子１２１間のギャップには、例えば図１に示すように、アンダーフィル樹脂等の接着剤１２４が充填されてもよい。このような積層体１２０Ａの最下層の半導体素子１２１が、半田等のバンプ１２３を用いて回路基板１１０に接続される。
積層体１２０Ａには、動作に伴って発熱する半導体素子１２１又は半導体素子１２１群が含まれ得る。このような発熱性の積層体１２０Ａでは、多ピン化に伴うバンプ１２２，１２３の小型化によって上下の隣り合う半導体素子１２１間のギャップが狭まっていたり、ギャップが接着剤１２４で充填されていたりすると、放熱性が低下し、冷却効率が低下する。即ち、このような積層体１２０Ａでは、その外部に供給される気体若しくは液体の冷却流体が、半導体素子１２１間のギャップ内を流通し難いか或いは流通しない。そのため、冷却流体が比較的近くに供給される積層体１２０Ａの外周部に比べ、図１に点線枠Ｐで示すような内部は熱が逃げ難い。
積層体１２０Ａの放熱性が低く、冷却効率が低いと、積層体１２０Ａの過熱を招き、過熱による積層体１２０Ａ及びそれを用いた電子装置１００Ａの性能低下や損傷が引き起こされる可能性がある。
上記のような電子装置１００Ａに対し、例えば次の図２に示すような構造を想定する。
図２は電子装置の別例を示す図である。図２（Ａ）には、電子装置の一例の要部平面模式図を示している。図２（Ｂ）には、図２（Ａ）のＬ２−Ｌ２断面模式図を示している。
図２（Ａ）及び図２（Ｂ）に示す電子装置１００Ｂは、回路基板１１０と、回路基板１１０上に搭載された積層体１２０Ｂと含む。積層体１２０Ｂには、その側面から内部に達する複数の溝１２５が形成されている。このような溝１２５が形成されることで、積層体１２０Ｂの表面積は増大し、その外部に供給される冷却流体との接触面積が増大する。
ここで、温度推移の一例を図３に示す。
図１に示した電子装置１００Ａ及び図２に示した電子装置１００Ｂの、昇温過程の温度推移をシミュレーションした結果の一例を図３（Ａ）に、冷却過程の温度推移をシミュレーションした結果の一例を図３（Ｂ）に、それぞれ示す。図３（Ａ）及び図３（Ｂ）では、電子装置１００Ａの温度推移を点線Ｑａで示し、電子装置１００Ｂの温度推移を実線Ｑｂで示している。
昇温過程の温度推移は、図３（Ａ）に示すように、電子装置１００Ａ（点線Ｑａ）と電子装置１００Ｂ（実線Ｑｂ）で殆ど差が見られず、これらは同等の熱容量を有することが分かる。冷却過程の温度推移も、図３（Ｂ）に示すように、電子装置１００Ａ（点線Ｑａ）と電子装置１００Ｂ（実線Ｑｂ）で大きな差は見られない。このことから、電子装置１００Ｂのように溝１２５群を形成したとしても、電子装置１００Ａと比べて顕著な放熱性、冷却効率の改善は得られないことが分かる。
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用し、電子部品群の積層体の放熱性を高め、冷却効率を高めて、積層体及びそれを用いた電子装置等の過熱による性能低下や損傷を抑える。
まず、第１の実施の形態について説明する。
図４及び図５は第１の実施の形態に係る電子装置の一例を示す図である。図４には、電子装置の一例の要部斜視模式図を示している。図５（Ａ）には、電子装置の一例の要部平面模式図を示している。図５（Ｂ）には、図５（Ａ）のＬ５ａ−Ｌ５ａ断面模式図を示している。図５（Ｃ）には、図５（Ａ）のＬ５ｂ−Ｌ５ｂ断面模式図を示している。尚、図５（Ｂ）及び図５（Ｃ）では便宜上、断面上には存在しない電子部品を点線で図示している。
図４及び図５（Ａ）〜図５（Ｃ）に示す電子装置１は、回路基板１０と、回路基板１０上に搭載された積層体２０（ここでは一例として４層の積層体２０）とを含む。
回路基板１０には、例えば、インターポーザ又はマザーボードが用いられる。積層体２０は、Ｚ方向に積層された電子部品２１群を含む。積層体２０の電子部品２１群には、例えば、半導体素子、又は半導体素子を備えた半導体装置が用いられる。尚、半導体素子及び半導体装置の構成例については後述する（図１２〜図１５）。電子部品２１群は、半田等のバンプ（図示せず）を介して積層される。隣り合う上下層の電子部品２１間は、介在されるバンプを用いて接続される。最下層の電子部品２１群は、半田等のバンプ（図示せず）を用いて回路基板１０に接続される。
電子装置１の積層体２０には、互いに離間して配置された電子部品２１群を含む第Ｎ層（Ｎは自然数）と、第Ｎ層に含まれる電子部品２１群の所定の部位に跨って積層され、且つ互いに離間して配置された電子部品２１群を含む第Ｎ＋１層とが含まれる。尚、図４及び図５（Ａ）〜図５（Ｃ）では便宜上、積層体２０の最上層を第Ｎ＋１層、最上層の１層下の層を第Ｎ層として図示している。
積層体２０において、第Ｎ層及び第Ｎ＋１層の各々の電子部品２１群は、第Ｎ層の離間した隣り合う電子部品２１間の隙間２５（貫通空間）と、第Ｎ＋１層の離間した隣り合う電子部品２１間の隙間２５（貫通空間）とが、部分的に重複するように、配置される。
例えば、積層体２０の電子部品２１群のうち、一部の電子部品２１群に着目する。図５（Ａ）〜図５（Ｃ）に示すように、積層体２０は、離間して並設された第Ｎ層の隣り合う電子部品２１ａ，２１ｂの、対向する互いの一端部２１ａ１，２１ｂ１上に跨って、第Ｎ＋１層の電子部品２１ｃが積層された第１の構造部を含む。更に積層体２０は、第Ｎ層の隣り合う電子部品２１ａ，２１ｂの、対向する互いの他端部２１ａ２，２１ｂ２上に跨って且つ電子部品２１ｃから離間して、第Ｎ＋１層の電子部品２１ｄが積層された第２の構造部を含む。
積層体２０の第Ｎ層と第Ｎ＋１層には、第１及び第２の構造部と同様の配置となる構造部が繰り返し並んで含まれる。
積層体２０では、第Ｎ層の離間した隣り合う電子部品２１間（例えば電子部品２１ａ，２１ｂ間）の隙間２５の一部と、それらの上に積層される、第Ｎ＋１層の離間した隣り合う電子部品２１間（例えば電子部品２１ｃ，２１ｄ間）の隙間２５の一部とが重複する。これにより、積層体２０には、第Ｎ層と第Ｎ＋１層の２層にわたって連通する空間、即ち吹き抜け２４が形成される。
この第Ｎ層と第Ｎ＋１層のような構造部の配置を、積層体２０の最下層から最上層の隣り合う上下層に同様に採用することで、図４及び図５（Ａ）〜図５（Ｃ）に示すような、積層体２０の最下層から最上層にわたって連通する吹き抜け２４を形成することができる。
上記構成を有する積層体２０では、各層の電子部品２１群が隙間２５を介して並設されることで、その隙間２５により、冷却流体がＸ方向又はＹ方向に流通可能な流路が実現される。更に、積層体２０では、隣り合う上下層の隙間２５が部分的に重複することで、複数層にわたって連通する吹き抜け２４が形成され、この吹き抜け２４により、冷却流体がＺ方向に流通可能な流路が実現される。
これにより、積層体２０の外部に供給される冷却流体を、各層の隣り合う電子部品２１間の隙間２５を流通させ、複数層にわたって連通する吹き抜け２４を流通させて、積層体２０を効率的に冷却することが可能になる。例えば、積層体２０の外部に供給される冷却流体は、各層の隣り合う電子部品２１間の隙間２５に流入する。隙間２５に流入し、積層体２０で発生した熱を奪って暖められた冷却流体は、隙間２５に連通し且つ複数層にわたって連通する吹き抜け２４による煙突効果で、積層体２０の外部へと排出される。このような冷却流体の流れにより、積層体２０を効率的に冷却することが可能になる。
ここで、温度推移の一例を図６に示す。
図１に示した電子装置１００Ａ、並びに図４及び図５に示した電子装置１の、昇温過程の温度推移をシミュレーションした結果の一例を図６（Ａ）に、冷却過程の温度推移をシミュレーションした結果の一例を図６（Ｂ）に、それぞれ示す。図６（Ａ）及び図６（Ｂ）では、電子装置１００Ａの温度推移を点線Ｒａで示し、電子装置１の温度推移を実線Ｒで示している。
昇温過程の温度推移は、図６（Ａ）に示すように、電子装置１００Ａ（点線Ｒａ）と電子装置１（実線Ｒ）で殆ど差が見られず、これらは同等の熱容量を有することが分かる。冷却過程の温度推移は、図６（Ｂ）に示すように、電子装置１００Ａ（点線Ｒａ）と電子装置１（実線Ｒ）で比較的大きな差が見られ、電子装置１は、電子装置１００Ａに比べ、冷却速度が速く、優れた放熱性、冷却効率を示すことが分かる。
電子装置１によれば、積層体２０の各層の隣り合う電子部品２１間に隙間２５を設け、積層体２０の複数層にわたって連通する吹き抜け２４を設けることで、積層体２０を効率的に冷却することが可能になる。
電子装置の比較例を図７に示す。図７には、電子装置の一例の要部斜視模式図を示している。
図７に示す電子装置２は、第Ｎ，Ｎ＋１層共に、隣り合う電子部品２１同士がＸ方向には離間し且つＹ方向には接触して並設された電子部品２１群を含み、第Ｎ層の隣り合う電子部品２１間の隙間２５を、第Ｎ＋１層の電子部品２１が塞ぐ構造を有する。尚、図７では便宜上、積層体２０の最上層を第Ｎ＋１層、最上層の１層下の層を第Ｎ層として図示している。この比較例の電子装置２は、上記電子装置１のような吹き抜け２４を有していない。
温度推移の一例を図８に示す。
図８には、図７に示した電子装置２、並びに図４及び図５に示した電子装置１の、冷却過程の温度推移をシミュレーションした結果の一例を示している。図８では、電子装置２の温度推移を点線Ｓａで示し、電子装置１の温度推移を実線Ｓで示している。
冷却過程の温度推移は、図８に示すように、電子装置２（点線Ｓａ）と電子装置１（実線Ｓ）で比較的大きな差が見られ、電子装置１は、電子装置２に比べ、冷却速度が速く、優れた放熱性、冷却効率を示すことが分かる。
上記のように電子装置１では、積層体２０の各層の隣り合う電子部品２１間に隙間２５が設けられ、積層体２０の複数層にわたって連通する吹き抜け２４が設けられる。外部から隙間２５への冷却流体の流入、隙間２５の冷却流体の流通、及び吹き抜け２４の煙突効果による冷却流体の排出により、積層体２０の放熱性の向上、冷却効率の向上が図られる。
このような電子装置１では、積層体２０の側面から隙間２５内に効率的に低温の冷却流体を送り込むことが、放熱性、冷却効率を向上させる観点で好ましい。例えば、適当な冷却装置を用い、積層体２０の側面に向かって低温の冷却流体を供給する。
図９は第１の実施の形態に係る電子機器の説明図である。
図９に示す電子機器３０は、上記のような電子装置１、及び電子装置１の積層体２０に対して冷却流体を供給する冷却装置３１を備える。冷却装置３１は、冷却流体が気体の場合には、それを送風するためのファン（又はファン及び配管）を備え、冷却流体が液体の場合には、それを送液するためのポンプ及び配管を備える。冷却装置３１は、電子装置１の積層体２０の側面に向かって、気体又は液体の冷却流体を供給する。
冷却装置３１による冷却流体の供給方向Ｔは、積層体２０の側面からＸＹ平面に対して４５°以下（θ≦４５°）の角度範囲とすることが好ましい。積層体２０は、隙間２５がＸ，Ｙ方向に延び、吹き抜け２４がＺ方向に延びる構造であるため、冷却流体の供給方向Ｔをこのような角度範囲に設定すると、隙間２５への流入、隙間２５内の流通、及び煙突効果による吹き抜け２４からの排出が、効率的に進行するようになる。それにより、積層体２０を高効率で冷却することが可能になる。
冷却流体の供給方向Ｔが上記角度範囲を上回る（θ＞４５°）と、隙間２５への流入量が減少し、それによって隙間２５内の流通量が減少して、積層体２０の冷却効率が低下する可能性がある。更に、冷却流体の供給方向Ｔが上記角度範囲を上回る（θ＞４５°）と、上方からの冷却流体の流れによって吹き抜け２４からの排出量が減少し、積層体２０の冷却効率が低下する可能性がある。このような観点から、冷却流体の供給方向Ｔは、上記角度範囲、即ちＸＹ平面に対して４５°以下とすることが好ましい。
また、上記のような電子装置１では、放熱性、冷却効率の向上が図られるほか、信号伝送距離の短縮が図られる。
図１０は別形態に係る電子装置の一例を示す図である。図１０には、電子装置の一例の要部断面模式図を示している。
図１０に示す電子装置３は、Ｚ方向に積層された電子部品２１群を含む積層体２０ａ，２０ｂ，２０ｃを含む。これらの積層体２０ａ，２０ｂ，２０ｃが、互いに離間して、回路基板１０上に搭載される。積層体２０ａ，２０ｂ，２０ｃの各々の、Ｚ方向に積層される上下の隣り合う電子部品２１間は、半田等のバンプを用いて接続され、最下層の電子部品２１は、半田等のバンプを用いて回路基板１０に接続される。
このような電子装置３では、所定の電子部品２１間で信号のやり取りを行う際、それらの配置によっては、信号伝送距離が増大してしまうことが起こり得る。
例えば、積層体２０ａの最上層の電子部品２１ｅから、隣り合う積層体２０ｂの最上層の電子部品２１ｆに信号が送られるような場合を想定する。この場合、図１０に点線矢印で示すように、積層体２０ａの最上層の電子部品２１ｅから出力された信号は、その最下層へと送られた後、回路基板１０を経由し、積層体２０ｂの最下層、更にその最上層の電子部品２１ｆへと送られる。このように電子装置３では、信号をやり取りする電子部品２１の配置によって、信号伝送距離が増大する場合がある。
これに対し、上記電子装置１は、積層体２０の、隣り合う上下層の互いの電子部品２１群同士が接続される構造を有する。このような構造が採用されることで、電子装置１では、電子装置３のような構造に比べて、電子部品２１間の信号伝送距離を短縮することが可能になり、電子装置３で起こり得るような、回路基板１０を経由する信号伝送を抑えることが可能になる。
図１１は信号伝送距離比率の一例を示す図である。
図１１には、電子部品２１群の総数を同じにした電子装置３及び電子装置１について、電子部品２１間の信号伝送距離をシミュレーションした結果の一例を示している。図１１は、特定の電子部品２１（Ｎｏ．１）からの信号伝送距離が短い電子部品２１の順に（Ｎｏ．２以降）、その信号伝送距離比率（信号伝送距離の所定値に対する比率）をプロットしたものである。図１１では、電子装置３の信号伝送距離比率をプロットＵａで示し、電子装置１の信号伝送距離比率をプロットＵで示している。
図１１に示すように、電子装置１の信号伝送距離比率（プロットＵ）は、全ての電子部品２１で電子装置３の信号伝送距離比率（プロットＵａ）を超えることがない。
電子装置１の積層体２０は、隣り合う上下層の電子部品２１群同士が接続される構造を有する。電子装置１の積層体２０には、回路基板１０を経由しなくても信号伝送が行えるような伝送路を設けることができる。図１１より、電子装置１の積層体２０のように電子部品２１群を配置して接続すると、電子装置３の積層体２０ａ，２０ｂ，２０ｃのように電子部品２１群を配置して接続するものに比べて、短い距離で電子部品２１間の信号伝送が行えることが分かる。
以上説明したように、第１の実施の形態に係る電子装置１では、積層体２０の各層の隣り合う電子部品２１間に設けた隙間２５、及び積層体２０の複数層にわたって連通する吹き抜け２４により、積層体２０の放熱性、冷却効率を高めることが可能になる。これにより、積層体２０及びそれを備えた電子装置１の過熱、過熱による積層体２０及び電子装置１の性能低下や損傷を、効果的に抑えることが可能になる。
更に、第１の実施の形態に係る電子装置１では、電子部品２１間の信号伝送距離を短縮することが可能になる。これにより、電子部品２１間の信号伝送距離が増大することで生じ得る、積層体２０及び電子装置１の性能低下を、効果的に抑えることが可能になる。
上記のような構成を有する積層体２０を採用することで、高性能及び高品質の電子装置１を実現することが可能になる。
上記のような電子装置１では、積層体２０の各層の電子部品２１群が一定間隔で整列するように配置されることが好ましく、１層隔てた層同士（奇数番目の層同士及び偶数番目の層同士）の電子部品２１群が重複するように配置されることが好ましい。このようにすると、積層体２０において、その各層の隙間２５のばらつきが抑えられると共に、Ｚ方向に直線状に延びる吹き抜け２４が形成される。これにより、積層体２０の冷却に用いられる冷却流体の効率的な流入、流通及び排出が実現され、積層体２０の放熱性、冷却効率の向上、及び積層体２０の温度分布の均一化を図ることが可能になる。
また、積層体２０の電子部品２１群を一定間隔で整列配置することで、所定の電子部品２１間の信号伝送距離のばらつきを抑えることが可能になるほか、積層体２０をこれに熱が付与された時に生じ得る反りや応力に対して強い構造とすることが可能になる。
上記のような電子装置１を形成する際は、まず、隙間２５をあけて電子部品２１群を配置して第Ｎ層を形成し、第１層上に、その第１層の隙間２５に部分的に重複するように隙間２５をあけて電子部品２１群を積層し、第Ｎ＋１層を形成する。
例えば前述のように、第Ｎ層の隣り合う電子部品２１の、互いの一端部上に跨って、第Ｎ＋１層で隣り合わせる電子部品２１の一方を積層し、互いの他端部上に跨って且つ電子部品２１の一方から離間するように、第Ｎ＋１層で隣り合わせる電子部品２１の他方を積層する（図５（Ａ）〜図５（Ｃ））。このような工程を行うことで、第Ｎ層上に第Ｎ＋１層を形成する。
上記のような工程を、積層体２０の最下層から最上層まで繰り返し行うことで、積層体２０を形成する。形成された積層体２０を回路基板１０上に搭載することで、電子装置１を得る。或いは、回路基板１０上に積層体２０の最下層を形成し、最上層まで上記のような工程を繰り返し行うことで、回路基板１０上に積層体２０が搭載された電子装置１を得てもよい。
ところで、電子装置１の積層体２０に含まれる電子部品２１群には、例えば前述のように、半導体素子、又は半導体素子を備えた半導体装置が用いられる。以下、電子部品２１群に用いられる半導体素子及び半導体装置の例について、図１２〜図１５を参照して説明する。
図１２は半導体素子の構成例を示す図である。図１２には、半導体素子の一例の要部断面模式図を示している。
図１２に示す半導体素子４０は、半導体基板４１と、半導体基板４１上に設けられた配線層４２とを含む。
半導体基板４１には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）等の基板が用いられる。このような半導体基板４１に、トランジスタ、容量、抵抗等の回路素子が設けられる。図１２には一例として、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ４３を図示している。
ＭＯＳトランジスタ４３は、半導体基板４１に設けられた素子分離領域４１ａで画定された素子領域に設けられる。ＭＯＳトランジスタ４３は、半導体基板４１上にゲート絶縁膜４３ａを介して形成されたゲート電極４３ｂと、ゲート電極４３ｂの両側の半導体基板４１内に形成されたソース領域４３ｃ及びドレイン領域４３ｄとを有する。ゲート電極４３ｂの側壁には、絶縁膜のスペーサ４３ｅが設けられる。
配線層４２は、半導体基板４１に設けられたＭＯＳトランジスタ４３等に接続された配線やビア等の導体部４２ａと、導体部４２ａを覆う絶縁部４２ｂとを含む。導体部４２ａには、銅（Ｃｕ）等の各種導体材料が用いられる。絶縁部４２ｂには、酸化シリコン等の無機絶縁材料や、樹脂等の有機絶縁材料が用いられる。
半導体素子４０には、その端部の表裏面間を導通する導通部４４が設けられる。導通部４４は、例えば、半導体基板４１を貫通するように設けられたＴＳＶ（Through Silicon Via）４４ａと、そのＴＳＶ４４ａと接続されるように配線層４２内に設けられた導体部４２ａとを含む。導通部４４の一端側及び他端側に、半導体素子４０の積層時（上記積層体２０の形成時）に用いられる半田等のバンプが接続される。
図１３〜図１５は半導体装置の構成例を示す図である。
図１３（Ａ）及び図１３（Ｂ）にはそれぞれ、半導体装置の一例の要部断面模式図を示している。
図１３（Ａ）に示す半導体装置５０Ａ、及び図１３（Ｂ）に示す半導体装置５０Ｂは、回路基板５１と、回路基板５１上に搭載された半導体素子５２とを含む。
回路基板５１には、例えば、プリント基板が用いられる。回路基板５１は、配線やビア等の導体部５１ａと、導体部５１ａを覆う絶縁部５１ｂとを含む。導体部５１ａには、Ｃｕ等の各種導体材料が用いられる。絶縁部５１ｂには、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂等の樹脂材料、そのような樹脂材料をガラス繊維や炭素繊維に含浸した複合樹脂材料等が用いられる。
半導体素子５２は、半田等のバンプ５３を用いて回路基板５１上にフリップチップボンディングされる。半導体素子５２と回路基板５１との間には、アンダーフィル樹脂（図示せず）が充填されてもよい。図１３（Ｂ）の半導体装置５０Ｂでは、フリップチップボンディングされた半導体素子５２が、封止層５５で封止される。封止層５５には、エポキシ樹脂等の樹脂材料、そのような樹脂材料に絶縁性フィラーを含有させた材料等が用いられる。
半導体装置５０Ａ及び半導体装置５０Ｂには、回路基板５１の端部の表裏面間を導通する導通部５６が設けられる。導通部５６は、例えば、回路基板５１を貫通するように設けられたビアによって形成される。導通部５６の一端側及び他端側に、半導体装置５０Ａの積層時又は半導体装置５０Ｂの積層時（上記積層体２０の形成時）に用いられる半田等のバンプが接続される。
図１４（Ａ）及び図１４（Ｂ）にはそれぞれ、半導体装置の別例の要部断面模式図を示している。
図１４（Ａ）に示す半導体装置５０Ｃ、及び図１４（Ｂ）に示す半導体装置５０Ｄでは、半導体素子５２が、樹脂や導電性ペースト等のダイアタッチ材５７で回路基板５１上に接着されて固定され、ワイヤ５８でワイヤボンディングされる。図１４（Ｂ）の半導体装置５０Ｄでは、ワイヤボンディングされた半導体素子５２及びワイヤ５８が、封止層５５で封止される。
半導体装置５０Ｃ及び半導体装置５０Ｄには、上記の半導体装置５０Ａ及び半導体装置５０Ｂと同様に、回路基板５１の端部の表裏面間を導通する導通部５６が設けられる。導通部５６の一端側及び他端側に、半導体装置５０Ｃの積層時又は半導体装置５０Ｄの積層時（上記積層体２０の形成時）に用いられる半田等のバンプが接続される。
尚、上記の半導体装置５０Ａ、半導体装置５０Ｂ、半導体装置５０Ｃ及び半導体装置５０Ｄの各回路基板５１上には、同種又は異種の複数の半導体素子５２が搭載されてもよく、また、半導体素子５２のほか、チップコンデンサ等の他の部品が搭載されてもよい。
また、図１５には、半導体装置の更に別例の要部断面模式図を示している。
図１５に示す半導体装置６０は、樹脂層６１と、樹脂層６１に埋設された同種又は異種の複数（ここでは一例として２つ）の半導体素子６２と、樹脂層６１上に設けられた再配線層６３とを含む。半導体素子６２は、その端子６２ａの配設面が露出するように樹脂層６１に埋設される。再配線層６３は、Ｃｕ等が用いられた再配線やビア等の導体部６３ａと、導体部６３ａを覆う樹脂材料等の絶縁部６３ｂとを含む。
半導体装置６０には、その端部の表裏面間を導通する導通部６４が設けられる。導通部６４は、例えば、樹脂層６１を貫通するように設けられた電極６４ａと、その電極６４ａと接続されるように再配線層６３内に設けられた導体部６３ａとを含む。導通部６４の一端側及び他端側に、半導体装置６０の積層時（上記積層体２０の形成時）に用いられる半田等のバンプが接続される。
尚、半導体装置６０の樹脂層６１には、１つの半導体素子６２、或いは同種又は異種の３つ以上の半導体素子６２が埋設されてもよく、また、半導体素子６２のほか、チップコンデンサ等の他の部品が埋設されてもよい。
上記電子装置１の積層体２０の電子部品２１群には、この図１２に示したような半導体素子４０、図１３及び図１４に示したような半導体装置５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ、図１５に示したような半導体装置６０等を用いることができる。
次に、第２の実施の形態について説明する。
ここでは、上記図１２に示したような半導体素子４０を用いた電子装置の例を、第２の実施の形態として説明する。
図１６は第２の実施の形態に係る電子装置の一例を示す図である。図１６（Ａ）には、電子装置の一例の要部平面模式図を示している。図１６（Ｂ）には、図１６（Ａ）のＬ１６−Ｌ１６断面模式図を示している。
図１６（Ａ）及び図１６（Ｂ）に示す電子装置１Ａは、回路基板１０と、回路基板１０上に搭載された積層体２０Ａとを含む。積層体２０Ａは、Ｚ方向に積層された半導体素子４０群を含む。隣り合う上下層の半導体素子４０間、及び最下層の半導体素子４０群と回路基板１０との間は、各々の端部に設けられた導通部４４、及び介在されるバンプ２３を用いて接続される。
積層体２０Ａにおいて、第Ｎ層（ここでは最上層の１層下）及び第Ｎ＋１層（ここでは最上層）の各々の半導体素子４０群は、第Ｎ層の隣り合う半導体素子４０間の隙間２５と、第Ｎ＋１層の隣り合う半導体素子４０間の隙間２５とが、部分的に重複するように、配置される。
例えば、積層体２０Ａの半導体素子４０群のうち、一部の半導体素子４０ａ，４０ｂ，４０ｃ，４０ｄに着目する。図１６（Ａ）に示すように、積層体２０Ａでは、離間して並設された第Ｎ層の半導体素子４０ａ，４０ｂの、対向する互いの一端部４０ａ１，４０ｂ１上に跨って、第Ｎ＋１層の半導体素子４０ｃが積層される。更に積層体２０Ａでは、第Ｎ層の半導体素子４０ａ，４０ｂの、対向する互いの他端部４０ａ２，４０ｂ２上に跨って、且つ半導体素子４０ｃから離間して、第Ｎ＋１層の半導体素子４０ｄが積層される。
積層体２０Ａには、半導体素子４０ａ，４０ｂ，４０ｃと同様の配置となる構造部、及び半導体素子４０ａ，４０ｂ，４０ｃ，４０ｄと同様の配置となる構造部が、繰り返し並んで含まれる。
積層体２０Ａでは、下層の離間した隣り合う半導体素子４０間の隙間２５の一部と、上層の離間した隣り合う半導体素子４０間の隙間２５の一部とが重複することにより、吹き抜け２４が形成される。
電子装置１Ａでは、積層体２０Ａの各層の隣り合う半導体素子４０間に隙間２５が設けられることで、冷却流体がＸ方向又はＹ方向に流通可能な流路が実現され、複数層にわたって連通する吹き抜け２４が設けられることで、冷却流体がＺ方向に流通可能な流路が実現される。外部から隙間２５への冷却流体の流入、隙間２５の冷却流体の流通、及び吹き抜け２４の煙突効果による冷却流体の排出により、積層体２０Ａの放熱性の向上、冷却効率の向上が図られる。
更に電子装置１Ａでは、積層体２０Ａの、隣り合う上下層の互いの半導体素子４０群同士が接続されることで、半導体素子４０間の信号伝送距離の短縮が図られる。
積層体２０Ａ及びそれを備えた電子装置１Ａの過熱、過熱による性能低下や損傷、信号伝送距離の増大による性能低下が効果的に抑えられ、高性能及び高品質の電子装置１Ａが実現される。
また、このような電子装置１Ａを備えた、高性能及び高品質の電子機器が実現される。或いは、電子装置１Ａと、その積層体２０Ａに対して所定の方向から冷却流体を供給する冷却装置とを備えた、高性能及び高品質の電子機器が実現される。
ここでは電子部品として、上記図１２に示したような半導体素子４０を用いる例を示したが、上記図１５に示したような半導体装置６０を用い、その導通部６４を利用して上記積層体２０Ａと同様の積層体を形成し、電子装置を得てもよい。
次に、第３の実施の形態について説明する。
ここでは、上記図１３（Ａ）に示したような半導体装置５０Ａを用いた電子装置の例を、第３の実施の形態として説明する。
図１７は第３の実施の形態に係る電子装置の一例を示す図である。図１７（Ａ）には、電子装置の一例の要部平面模式図を示している。図１７（Ｂ）には、図１７（Ａ）のＬ１７−Ｌ１７断面模式図を示している。
図１７（Ａ）及び図１７（Ｂ）に示す電子装置１Ｂは、回路基板１０と、回路基板１０上に搭載された積層体２０Ｂとを含む。積層体２０Ｂは、Ｚ方向に積層された半導体装置５０Ａ群を含む。隣り合う上下層の半導体装置５０Ａ間、及び最下層の半導体装置５０Ａ群と回路基板１０との間は、各々の端部に設けられた導通部５６、及び介在されるバンプ２３を用いて接続される。回路基板１０には、半導体素子５２がバンプ５３を用いて直接接続されてもよい。
積層体２０Ｂにおいて、第Ｎ層（ここでは最上層の１層下）及び第Ｎ＋１層（ここでは最上層）の各々の半導体装置５０Ａ群は、第Ｎ層の隣り合う半導体装置５０Ａ間の隙間２５と、第Ｎ＋１層の隣り合う半導体装置５０Ａ間の隙間２５とが、部分的に重複するように、配置される。
例えば、積層体２０Ｂの半導体装置５０Ａ群のうち、一部の半導体装置５０Ａａ，５０Ａｂ，５０Ａｃ，５０Ａｄに着目する。図１７（Ａ）に示すように、積層体２０Ｂでは、離間して並設された第Ｎ層の半導体装置５０Ａａ，５０Ａｂの、対向する互いの一端部５０Ａａ１，５０Ａｂ１上に跨って、第Ｎ＋１層の半導体装置５０Ａｃが積層される。更に積層体２０Ｂでは、第Ｎ層の半導体装置５０Ａａ，５０Ａｂの、対向する互いの他端部５０Ａａ２，５０Ａｂ２上に跨って、且つ半導体装置５０Ａｃから離間して、第Ｎ＋１層の半導体装置５０Ａｄが積層される。積層体２０Ｂには、半導体装置５０Ａａ，５０Ａｂ，５０Ａｃと同様の配置となる構造部、及び半導体装置５０Ａａ，５０Ａｂ，５０Ａｃ，５０Ａｄと同様の配置となる構造部が、繰り返し並んで含まれる。
積層体２０Ｂでは、下層の離間した隣り合う半導体装置５０Ａ間の隙間２５の一部と、上層の離間した隣り合う半導体装置５０Ａ間の隙間２５の一部とが重複することにより、吹き抜け２４が形成される。
電子装置１Ｂでは、冷却流体が、積層体２０Ｂの各層の隣り合う半導体装置５０Ａ間をＸ方向又はＹ方向に流通可能になり、複数層にわたって連通する吹き抜け２４をＺ方向に流通可能になる。外部からの冷却流体の流入、内部の冷却流体の流通、及び吹き抜け２４の煙突効果による冷却流体の排出により、積層体２０Ｂの放熱性の向上、冷却効率の向上が図られる。
電子装置１Ｂでは、半導体装置５０Ａの半導体素子５２と回路基板５１とを接続するバンプ５３、及び半導体素子５２と回路基板１０とを接続するバンプ５３のサイズを小さく抑えることが好ましい。例えば、バンプ５３のサイズを、半導体装置５０Ａ同士を接続するバンプ２３、及び半導体装置５０Ａと回路基板１０とを接続するバンプ２３のサイズよりも小さくする。このようにすると、積層体２０Ｂ内を流通する冷却流体の流通経路が広がるため、積層体２０Ｂの放熱性、冷却効率の更なる向上が図られる。
更に電子装置１Ｂでは、積層体２０Ｂの、隣り合う上下層の互いの半導体装置５０Ａ群同士が接続されることで、半導体装置５０Ａ間の信号伝送距離の短縮が図られる。
積層体２０Ｂ及びそれを備えた電子装置１Ｂの過熱、過熱による性能低下や損傷、信号伝送距離の増大による性能低下が効果的に抑えられ、高性能及び高品質の電子装置１Ｂが実現される。
また、このような電子装置１Ｂを備えた、高性能及び高品質の電子機器が実現される。或いは、電子装置１Ｂと、その積層体２０Ｂに対して所定の方向から冷却流体を供給する冷却装置とを備えた、高性能及び高品質の電子機器が実現される。
ここでは電子部品として、上記図１３（Ａ）に示したような半導体装置５０Ａを用いる例を示した。このほか、上記図１３（Ｂ）並びに図１４（Ａ）及び図１４（Ｂ）に示したような半導体装置５０Ｂ，５０Ｃ，５０Ｄを用い、その導通部５６を利用して上記積層体２０Ｂと同様の積層体を形成し、電子装置を得てもよい。
尚、図１４（Ａ）に示したような半導体装置５０Ｃを用いる場合には、ダイアタッチ材５７の厚さを薄く抑えることが好ましい。図１３（Ｂ）に示したような半導体装置５０Ｂ又は図１４（Ｂ）に示したような半導体装置５０Ｄを用いる場合には、封止層５５の高さを低く抑えることが好ましい。このようにすると、積層体内の冷却流体の流通経路が広がるため、放熱性、冷却効率の更なる向上が図られる。
また、図１８は第３の実施の形態に係る電子装置の変形例を示す図である。図１８（Ａ）には、第１の変形例の要部断面模式図を示している。図１８（Ｂ）には、第２の変形例の要部断面模式図を示している。
図１８（Ａ）に示す電子装置１Ｃは、バンプ５３及びバンプ２３を用いた接続部が、アンダーフィル樹脂等の接着剤７１で封止されている点で、上記電子装置１Ｂと相違する。半導体装置５０Ａ群の各々の半導体素子５２と回路基板５１との接続部、半導体装置５０Ａ群と回路基板１０との接続部、及び半導体素子５２と回路基板１０との接続部が、接着剤７１で補強され、電子装置１Ｃ内の接続信頼性の向上が図られる。接着剤７１として熱伝導率の高いものを用いると、冷却シート効果によって冷却効率の向上が図られる。
図１８（Ｂ）に示す電子装置１Ｄは、上層側の半導体装置５０Ａの回路基板５１と、その直下に位置する下層側の半導体装置５０Ａの半導体素子５２とが、接着剤７２で接着されている点で、上記電子装置１Ｂと相違する。直上又は直下に位置する半導体装置５０Ａ間の接続が、接着剤７２で補強され、電子装置１Ｄ内の接続信頼性の向上が図られる。接着剤７２として熱伝導率の高いものを用いると、冷却シート効果によって冷却効率の向上が図られる。
このように、接着剤７１又は接着剤７２を用いて所定の部位を補強することで、高性能、高品質及び高信頼性の電子装置１Ｃ又は電子装置１Ｄが実現される。
また、このような電子装置１Ｃ又は電子装置１Ｄを備えた、高性能、高品質及び高信頼性の電子機器が実現される。或いは、電子装置１Ｃ又は電子装置１Ｄと、冷却流体を供給する冷却装置とを備えた、高性能、高品質及び高信頼性の電子機器が実現される。
ここでは電子部品として、半導体装置５０Ａを用いる例を示したが、上記半導体装置５０Ｂ，５０Ｃ，５０Ｄを用い、同様の電子装置を得てもよい。
尚、第３の実施の形態に係る電子装置１Ｂ，１Ｃ，１Ｄ等に含まれる半導体素子５２群の種類及び回路基板５１群の種類は、限定されるものではない。例えば、半導体素子５２群は、全て同種のものであってもよいし、一部に異種のものが含まれてもよい。同様に、回路基板５１群は、全て同種のものであってもよいし、一部に異種のものが含まれてもよい。
次に、第４の実施の形態について説明する。
図１９は第４の実施の形態に係る電子装置の一例を示す図である。図１９（Ａ）には、電子装置の一例の要部平面模式図を示している。図１９（Ｂ）には、図１９（Ａ）のＬ１９−Ｌ１９断面模式図を示している。
図１９（Ａ）及び図１９（Ｂ）に示す電子装置１Ｅは、隣り合う上下層の半導体装置５０Ａ同士が、互いの回路基板５１の半導体素子５２搭載面が反対方向を向くように積層され、接続されている点で、上記電子装置１Ｂと相違する。
回路基板５１上に半導体素子５２が搭載される半導体装置５０Ａ同士を接続する際、及び半導体装置５０Ａと回路基板１０とをバンプ２３を用いて接続する際には、その接続時に付与される熱によって、回路基板５１に一定方向の反りが発生し得る。例えば、半導体装置５０Ａの回路基板５１には、半導体素子５２の搭載面側に凸となるような反りが発生し得る。
電子装置１Ｅでは、隣り合う上下層の半導体装置５０Ａ同士が、互いの回路基板５１の半導体素子５２搭載面が反対方向を向くように積層されるため、加熱を伴う接続時に隣り合う上下層の半導体装置５０Ａ間で反りの方向が反対になる。その結果、回路基板５１の反りによって接続部のバンプ２３及びバンプ５３に生じる応力が低減され、応力に起因した接続不良が抑えられる。これにより、電子装置１Ｅ内の接続信頼性の向上が図られる。
このように、積層する半導体装置５０Ａの向きを反対にすることで、高性能、高品質及び高信頼性の電子装置１Ｅが実現される。
また、このような電子装置１Ｅを備えた、高性能、高品質及び高信頼性の電子機器が実現される。或いは、電子装置１Ｅと、冷却流体を供給する冷却装置とを備えた、高性能、高品質及び高信頼性の電子機器が実現される。
ここでは電子部品として、半導体装置５０Ａを用いる例を示したが、上記半導体装置５０Ｂ，５０Ｃ，５０Ｄを用い、同様の電子装置を得てもよい。
尚、第４の実施の形態に係る電子装置１Ｅ等に含まれる半導体素子５２群の種類及び回路基板５１群の種類は、限定されるものではない。例えば、半導体素子５２群は、全て同種のものであってもよいし、一部に異種のものが含まれてもよい。同様に、回路基板５１群は、全て同種のものであってもよいし、一部に異種のものが含まれてもよい。
次に、第５の実施の形態について説明する。
上記の電子装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等は、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に用いることができる。
図２０は第５の実施の形態に係る電子機器の説明図である。図２０には、電子機器の一例を模式的に図示している。
図２０に示すように、例えば上記図４等に示したような電子装置１が、各種電子機器８０に搭載（内蔵）される。電子機器８０には更に、上記図９に関して述べたような観点から、電子装置１の積層体２０に対して所定の方向から冷却流体を供給する冷却装置８１が搭載されてもよい。例えば冷却装置８１は、気体の冷却流体を送風するためのファン等、又は液体の冷却流体を送液するためのポンプ等を備える。
上記のように、電子装置１では、外部から隙間２５への冷却流体の流入、隙間２５の冷却流体の流通、及び吹き抜け２４の煙突効果による冷却流体の排出により、効率的に積層体２０の放熱を行うことができる。更に、隣り合う上下層の互いの電子部品２１群同士を接続する構造を採用することで、短距離で電子部品２１間の信号伝送を行うことができる。過熱及びそれによる性能低下や損傷、信号伝送距離の増大による性能低下が効果的に抑えられる、高性能及び高品質の電子装置１が実現され、そのような電子装置１を搭載した、高性能及び高品質の電子機器８０が実現される。
ここでは、上記図４等に示したような電子装置１を例にしたが、他の電子装置１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ等も同様に、各種電子機器に搭載することができる。
上記については単に例を示すものである。更に、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応する全ての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，２，３，１００Ａ，１００Ｂ 電子装置
１０，５１，１１０ 回路基板
２０，２０ａ，２０ｂ，２０ｃ，２０Ａ，２０Ｂ，１２０Ａ，１２０Ｂ 積層体
２１，２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ 電子部品
２１ａ１，２１ａ２，２１ｂ１，２１ｂ２，４０ａ１，４０ａ２，４０ｂ１，４０ｂ２，５０Ａａ１，５０Ａａ２，５０Ａｂ１，５０Ａｂ２ 端部
２３，５３，１２２，１２３ バンプ
２４ 吹き抜け
２５ 隙間
３０，８０ 電子機器
３１，８１ 冷却装置
４０，４０ａ，４０ｂ，４０ｃ，４０ｄ，５２，６２，１２１ 半導体素子
４１ 半導体基板
４１ａ 素子分離領域
４２ 配線層
４２ａ，５１ａ，６３ａ 導体部
４２ｂ，５１ｂ，６３ｂ 絶縁部
４３ ＭＯＳトランジスタ
４３ａ ゲート絶縁膜
４３ｂ ゲート電極
４３ｃ ソース領域
４３ｄ ドレイン領域
４３ｅ スペーサ
４４，５６，６４ 導通部
４４ａ ＴＳＶ
５０Ａ，５０Ａａ，５０Ａｂ，５０Ａｃ，５０Ａｄ，５０Ｂ，５０Ｃ，５０Ｄ，６０ 半導体装置
５５ 封止層
５７ ダイアタッチ材
５８ ワイヤ
６１ 樹脂層
６２ａ 端子
６３ 再配線層
６４ａ 電極
７１，７２，１２４ 接着剤
１２５ 溝

Claims (12)

  1. 第１電子部品群を含み、隣り合う前記第１電子部品間に第１貫通空間を有する第１層と、
    前記第１層上に積層され、前記第１電子部品群と接続される第２電子部品群を含み、隣り合う前記第２電子部品間に、前記第１貫通空間と部分的に重複する第２貫通空間を有する第２層と
    を含み、
    各前記第２電子部品の４つの端部は、それぞれ異なる前記第１電子部品の端部に積層されることを特徴とする電子装置。
  2. 隣り合う前記第１電子部品の、対向する互いの一端部上に跨って、隣り合う前記第２電子部品の一方が積層され、対向する互いの他端部上に跨って且つ前記一方から離間して、隣り合う前記第２電子部品の他方が積層されることを特徴とする請求項１に記載の電子装置。
  3. 前記第１電子部品及び前記第２電子部品に、半導体素子が用いられることを特徴とする請求項１に記載の電子装置。
  4. 前記第１電子部品及び前記第２電子部品にそれぞれ、半導体素子と、前記半導体素子が搭載された回路基板とを含む半導体装置が用いられることを特徴とする請求項１に記載の電子装置。
  5. 前記第１電子部品の前記回路基板の前記半導体素子が搭載された面と、前記第２電子部品の前記回路基板の前記半導体素子が搭載された面とが、同一方向に向くことを特徴とする請求項４に記載の電子装置。
  6. 前記第１電子部品の前記回路基板の前記半導体素子が搭載された面と、前記第２電子部品の前記回路基板の前記半導体素子が搭載された面とが、反対方向に向くことを特徴とする請求項４に記載の電子装置。
  7. 各前記第２電子部品の４つの端部と、当該４つの端部がそれぞれ積層される前記第１電子部品の端部とは、バンプを用いて接続されることを特徴とする請求項１乃至６のいずれかに記載の電子装置。
  8. 第１電子部品群を含み、隣り合う前記第１電子部品間に第１貫通空間を有する第１層を形成する工程と、
    前記第１層上に、前記第１電子部品群と接続される第２電子部品群を含み、隣り合う前記第２電子部品間に、前記第１貫通空間と部分的に重複する第２貫通空間を有する第２層を形成する工程と
    を含み、
    前記第１層上に前記第２層を形成する工程は、各前記第２電子部品の４つの端部を、それぞれ異なる前記第１電子部品の端部に積層する工程を含むことを特徴とする電子装置の製造方法。
  9. 各前記第２電子部品の４つの端部を、それぞれ異なる前記第１電子部品の端部に積層する工程は、各前記第２電子部品の４つの端部と、当該４つの端部をそれぞれ積層する前記第１電子部品の端部とを、バンプを用いて接続する工程を含むことを特徴とする請求項８に記載の電子装置の製造方法。
  10. 第１電子部品群を含み、隣り合う前記第１電子部品間に第１貫通空間を有する第１層と、
    前記第１層上に積層され、前記第１電子部品群と接続される第２電子部品群を含み、隣り合う前記第２電子部品間に、前記第１貫通空間と部分的に重複する第２貫通空間を有する第２層と
    を含み、
    各前記第２電子部品の４つの端部は、それぞれ異なる前記第１電子部品の端部に積層される電子装置を備えることを特徴とする電子機器。
  11. 前記第１層及び前記第２層に対し、前記第１層と前記第２層との積層方向と交差する方向から冷却流体を供給する冷却装置を更に含むことを特徴とする請求項１０に記載の電子機器。
  12. 各前記第２電子部品の４つの端部と、当該４つの端部がそれぞれ積層される前記第１電子部品の端部とは、バンプを用いて接続されることを特徴とする請求項１０又は１１に記載の電子機器。
JP2018548474A 2016-11-01 2016-11-01 電子装置、電子装置の製造方法及び電子機器 Active JP6788202B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/082385 WO2018083723A1 (ja) 2016-11-01 2016-11-01 電子装置、電子装置の製造方法及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2018083723A1 JPWO2018083723A1 (ja) 2019-09-19
JP6788202B2 true JP6788202B2 (ja) 2020-11-25

Family

ID=62076816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018548474A Active JP6788202B2 (ja) 2016-11-01 2016-11-01 電子装置、電子装置の製造方法及び電子機器

Country Status (3)

Country Link
US (1) US11114418B2 (ja)
JP (1) JP6788202B2 (ja)
WO (1) WO2018083723A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11036030B2 (en) * 2018-06-15 2021-06-15 Silicon Light Machines Corporation MEMS posting for increased thermal dissipation
US11735495B2 (en) * 2019-02-27 2023-08-22 Intel Corporation Active package cooling structures using molded substrate packaging technology
WO2023105770A1 (ja) * 2021-12-10 2023-06-15 ウルトラメモリ株式会社 半導体モジュール及び半導体パッケージ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149801A (en) * 1990-11-21 1992-09-22 The Regents Of The University Of California Boronated porphyrin compounds
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
JPH07147378A (ja) * 1993-09-30 1995-06-06 Mitsubishi Electric Corp 半導体モジュールおよびこれに使用されるｉｃパッケージ
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US6100593A (en) * 1998-02-27 2000-08-08 Advanced Micro Devices, Inc. Multiple chip hybrid package using bump technology
JP2000244088A (ja) 1999-02-17 2000-09-08 Fuji Xerox Co Ltd プリント配線基板実装体
AU2001234610A1 (en) * 2000-01-31 2001-08-07 Joseph L. Chovan Micro electro-mechanical component and system architecture
JP4436582B2 (ja) 2000-10-02 2010-03-24 パナソニック株式会社 カード型記録媒体及びその製造方法
KR100576902B1 (ko) 2000-10-02 2006-05-03 마츠시타 덴끼 산교 가부시키가이샤 카드형 기록 매체 및 그 제조 방법
JP3925615B2 (ja) 2001-07-04 2007-06-06 ソニー株式会社 半導体モジュール
SG104348A1 (en) * 2002-11-21 2004-06-21 Inst Of Microelectronics Apparatus and method for fluid-based cooling of heat-generating devices
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
US7525199B1 (en) * 2004-05-21 2009-04-28 Sun Microsystems, Inc Packaging for proximity communication positioned integrated circuits
JP5069744B2 (ja) 2007-05-14 2012-11-07 株式会社日本マイクロニクス 積層型パッケージ、及び、積層型パッケージの形成方法
JP2012216836A (ja) 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
WO2012133818A1 (ja) 2011-03-31 2012-10-04 三菱化学株式会社 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
KR101901324B1 (ko) * 2011-10-25 2018-09-27 삼성전자주식회사 네 개의 채널들을 가진 반도체 패키지

Also Published As

Publication number Publication date
JPWO2018083723A1 (ja) 2019-09-19
US20190252357A1 (en) 2019-08-15
US11114418B2 (en) 2021-09-07
WO2018083723A1 (ja) 2018-05-11

Similar Documents

Publication Publication Date Title
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
US10290620B2 (en) Package with SoC and integrated memory
US7832096B2 (en) Method for producing an organic substrate with integral thermal dissipation channels
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
US9159640B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US9349671B2 (en) Integrated circuit chip comprising electronic device and electronic system
US20080145975A1 (en) Method for fabricating circuit board structure with embedded semiconductor chip
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US8951845B2 (en) Methods of fabricating a flip chip package for dram with two underfill materials
KR102228461B1 (ko) 반도체 패키지 장치
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
JP2023507050A (ja) 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ
JP6788202B2 (ja) 電子装置、電子装置の製造方法及び電子機器
JPWO2009011419A1 (ja) 電子部品実装装置及びその製造方法
US20140217573A1 (en) Low cost and high performance flip chip package
US20050258533A1 (en) Semiconductor device mounting structure
JP2008153400A (ja) 回路基板、その製造方法及び半導体装置
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4919689B2 (ja) モジュール基板
US20190181093A1 (en) Active package substrate having embedded interposer
US9402331B2 (en) Integrated circuit chip comprising electronic device and electronic system
JP6277598B2 (ja) 冷却モジュール、積層半導体集積回路装置及び冷却モジュールの製造方法
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
JP2004214286A (ja) 部品内蔵モジュール
JP2010153651A (ja) 積層型半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200609

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200609

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6788202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150