JP2023507050A - 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ - Google Patents

積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ Download PDF

Info

Publication number
JP2023507050A
JP2023507050A JP2022519691A JP2022519691A JP2023507050A JP 2023507050 A JP2023507050 A JP 2023507050A JP 2022519691 A JP2022519691 A JP 2022519691A JP 2022519691 A JP2022519691 A JP 2022519691A JP 2023507050 A JP2023507050 A JP 2023507050A
Authority
JP
Japan
Prior art keywords
dies
thermally conductive
die
bottom die
slugs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022519691A
Other languages
English (en)
Inventor
ワン，ジーミン
ヤーン，ジン
チウ，チア－ピン
リー，プオン
ゴーヤル，ディーパック
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2023507050A publication Critical patent/JP2023507050A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

実施形態は半導体パッケージを含む。半導体パッケージは、パッケージ基板上の第１及び第２のボトムダイと、第１のボトムダイ上の複数の第１のトップダイと、第２のボトムダイ上の複数の第２のトップダイとを含む。半導体パッケージは、第１のボトムダイ及び第２のボトムダイ上に複数の熱伝導スラグを含む。熱伝導スラグは高熱伝導材料を有する。上記複数の熱伝導スラグは、第１及び第２のボトムダイの頂面の外側端部、第１及び第２のボトムダイの頂面の内側端部、及び／又はパッケージ基板の頂面上に直接配置される。熱伝導スラグの高熱伝導材料は、銅、銀、窒化ホウ素、又はグラフェンを有する。上記複数の熱伝導スラグは、２つの異なる厚さを持ち得る。半導体パッケージは、アクティブダイ、及び／又はペデスタルを有するインテグレーテッドヒートスプレッダを含んでいてもよい。

Description

実施形態は、半導体デバイスをパッケージングすることに関する。より具体的には、実施形態は、積層ボトムダイの冷却を改善するための、積層ダイ、熱伝導スラグ、及び／又はアクティブダイを有する半導体デバイスに関する。
過去数十年間、集積回路（ＩＣ）におけるフィーチャのスケーリングが、絶えず成長する半導体産業の原動力となってきた。ますます小さいフィーチャへのスケーリングは、半導体デバイスの限られたリアルエステート上の機能ユニットの密度を高めることを可能にする。しかし、各デバイスの性能を最適化しながら例えばマイクロエレクトロニクスパッケージなどのＩＣ内のフィーチャを縮小する動きは、問題がないわけではない。
１つの主な問題は、そのようなパッケージの熱管理に関わる。例えば、マイクロエレクトロニクスパッケージの熱管理は、マイクロエレクトロニクスパッケージの電力要求及びダイ数が着実に増加するにつれて極めて重要になってきている。これらのマイクロエレクトロニクスパッケージは、典型的に、高出力で高密度のボトムダイを含む複数の積層されたダイを含む。典型的に、これらのマイクロエレクトロニクスパッケージの性能は、ボトムダイのエッジのホットスポットによって制限される。これは、高い電力密度のボトムダイエッジが低い熱伝導率のモールド材料で覆われるときに他の問題につながる。
従って、既存のパッケージングソリューションは、システム冷却ソリューションの性能を高めようとして、ボトムダイエッジを覆って高熱伝導率モールド材料を施したり、トップダイ及び／又はモールド層の厚さを減らしたりすることがある。しかしながら、そのような既存のパッケージングソリューションは、パッケージコスト、時間、及び例えば他の予期せぬ問題につながるなどの不確実性を実質的に増大させてしまい得る。また、トップダイ厚さを減少させることは、ホットスポット温度を僅かに低下させ得るが、トップダイ厚さの減少は、ボトムダイのエッジによって生成される実際のホットスポットを除去（又は軽減）するものではない。
ここに記載される実施形態を、限定ではなく例として添付図面の図に示す。図面において、同様の機構は似通った参照符号で指し示す。また、ここに記載される発明概念を不明瞭にしないよう、一部の従来からの詳細事項は省略している。
一実施形態に従った、インテグレーテッドヒートスプレッダ（ＩＨＳ）、熱界面材料（ＴＩＭ）、複数のトップダイ、複数のボトムダイ、複数の熱伝導スラグ、及びパッケージ基板を有する半導体パッケージの断面図を例示する図である。 一実施形態に従った、ＩＨＳ、ＴＩＭ、複数のトップダイ、複数のボトムダイ、複数の熱伝導スラグ、アクティブダイ、及びパッケージ基板を有する半導体パッケージの断面図を例示する図である。 一実施形態に従った、複数のペデスタルを備えたＩＨＳ、ＴＩＭ、複数のトップダイ、複数のボトムダイ、及びパッケージ基板を有する半導体パッケージの断面図を例示する図である。 図２Ａ－２Ｃは、一部の実施形態に従った、ＩＨＳ、ＴＩＭ、複数のトップダイ、複数のボトムダイ、複数の熱伝導スラグ、及びパッケージ基板を有する半導体パッケージの断面図を例示する図である。 図２Ａ－２Ｃは、一部の実施形態に従った、ＩＨＳ、ＴＩＭ、複数のトップダイ、複数のボトムダイ、複数の熱伝導スラグ、及びパッケージ基板を有する半導体パッケージの断面図を例示する図である。 図２Ａ－２Ｃは、一部の実施形態に従った、ＩＨＳ、ＴＩＭ、複数のトップダイ、複数のボトムダイ、複数の熱伝導スラグ、及びパッケージ基板を有する半導体パッケージの断面図を例示する図である。 一実施形態に従った、ＩＨＳ、ＴＩＭ、複数のトップダイ、複数のボトムダイ、複数の熱伝導スラグ、及びパッケージ基板を有する半導体パッケージを利用するコンピュータシステムを示す概略ブロック図を例示する図である。
熱伝導スラグ及び／又はアクティブシリコンダイを有する半導体パッケージ、及びそのような半導体パッケージを形成する方法がここに記載される。以下に記載される半導体パッケージ及びそのような半導体パッケージを形成する方法は、インテグレーテッドヒートスプレッダ（integrated heat spreader；ＩＨＳ）、熱界面材料（thermal interface material；ＴＩＭ）、複数のトップダイ、複数のボトムダイ、複数の熱伝導スラグ、及びパッケージ基板を含み得る。さらに、これらの実施形態において、ここに記載される半導体パッケージは、複数のペデスタルを有するＩＨＳ及び／又はアクティブダイ（例えば、ブリッジダイ、アクティブシリコンダイなど）を含み得る。
これらの実施形態において、半導体パッケージは、ボトムダイを取り囲む（又は埋め込む）封入層の中に複数のトレンチを穴開け／レーザ加工し得る。それらトレンチは、ボトムダイのエッジの上に位置付けられ（又は置かれ）得る。従って、一部の実施形態において、トレンチは、ボトムダイの上端部の頂面を露出させることができ、続いて、穴開けされたトレンチの中に、ボトムダイの露出された頂面を直接覆って、熱伝導スラグを配置することができ、それにより、熱伝導スラグを、ボトムダイの上端部及びパッケージ基板の頂面上に直接位置付けることができる。さらに、これらの実施形態において、トレンチのうちの１つに熱伝導スラグとともにアクティブダイを配置してもよく、アクティブダイを、両方のボトムダイの露出された頂面上に直接位置付けることができる。アクティブダイは、ボトムダイ及びトップダイのスタック同士を互いに通信可能に結合し得るブリッジ（又はブリッジダイ）とし得る。代わりの一部の実施形態において、穴開けされたトレンチの中に、ボトムダイの露出された頂面上に直接的に、ＩＨＳのペデスタルを配置してもよく、それにより、ＩＨＳのペデスタルを、ボトムダイの上端部の頂面上に直接位置付けることができる。
ここに記載される実施形態は、ここに記載される半導体パッケージの熱設計電力（thermal design power；ＴＤＰ）能力を実質的に増加させることによって、既存のパッケージングソリューションに対する改善を提供する。さらに、これらの実施形態はまた、高出力で高密度のボトムダイによって生成されるホットスポットを除去することを可能にし、それにより、トップダイの厚さ（又はｚ高さ）を減少させる必要なしに、半導体パッケージの全体温度を有意に下げることを可能にする。ここに記載される実施形態はまた、追加コストなしで、単一の穿孔プロセス（又はそれに類するもの）で、トレンチを実装することによって、パッケージングソリューションを改良し、トレンチは、熱伝導スラグ（又はそれに類するもの）と共に配置（又はそれで充填）され得る。従って、これらの実施形態では、熱伝導スラグ、アクティブダイ、及び／又はＩＨＳのペデスタルの高熱伝導材料（例えば、銅、シリコン、及びこれらに類するもの）により、ボトムダイの上端部からＩＨＳまでの熱抵抗が大幅に低減される。
ここに記載される技術は、１つ以上のエレクトロニクス装置に実装され得る。ここに記載される技術を利用し得るエレクトロニクス装置の非限定的な例は、例えば微小電気機械システム（ＭＥＭＳ）ベースの電機システム、ジャイロスコープ、先進運転支援システム（ＡＤＡＳ）、５Ｇ通信システム、カメラ、携帯電話、コンピュータ端末、デスクトップコンピュータ、電子リーダ、ファクシミリ、キオスク端末、ネットブックコンピュータ、ノートブックコンピュータ、インターネット機器、決済端末、携帯情報端末、メディアプレーヤ及び／又はレコーダ、サーバ（例えば、ブレードサーバ、ラックマウントサーバ、それらの組み合わせなど）、セットトップボックス、スマートフォン、タブレットパーソナルコンピュータ、ウルトラモバイルパーソナルコンピュータ、有線電話、これらの組み合わせ、及びこれらに類するものなどの、あらゆる種類のモバイル装置及び／又は据え置き装置を含む。このような装置は、可搬式であってもよいし、固定式であってもよい。一部の実施形態において、ここに記載される技術は、デスクトップコンピュータ、ラップトップコンピュータ、スマートフォン、タブレットコンピュータ、ネットブックコンピュータ、ノートブックコンピュータ、携帯情報端末、サーバ、これらの組み合わせ、及びこれらに類するものにおいて使用され得る。より一般的には、ここに記載される技術は、ＩＨＳ、ペデスタルを備えたＩＨＳ、トップダイ、ボトムダイ、熱伝導スラグ、アクティブダイ（又はブリッジダイ）、及び埋め込みブリッジダイを備えたパッケージ基板、を有する半導体パッケージを含め、多様なエレクトロニクス装置のいずれで使用されてもよい。
以下の説明では、当業者が自身の仕事の内容を他の当業者に伝えるために一般に使用する用語を用いて、例示的な実装の様々な態様が説明される。しかしながら、当業者に明らかなことには、本実施形態は、記載される態様のうちの一部のみを用いて実施されてもよい。例示的な実装の完全なる理解を提供するために、説明目的で、具体的な数、材料及び構成が説明される。しかしながら、当業者に明らかなことには、本実施形態はそのような具体的な詳細事項を用いずに実施されてもよい。また、例示的な実装を不明瞭にしないよう、周知の機構は省略あるいは単純化されている。
様々な処理を、本実施形態を理解する上で最も有用なやり方で、複数の個別処理として順に説明するが、説明の順序は、それらの処理が必然的に順序依存であることを意味するように解釈されるべきでない。特に、それらの処理は提示順に行われる必要はない。
ここで使用されるとき、用語“トップ（頂部）”、“ボトム（底部）”、“上側”、“下側”、“最も下”及び“最も上”は、１つ以上の要素との関係で使用される場合、絶対的な物理構成ではなく相対的な物理構成を伝えることを意図するものである。従って、デバイス内の“最も上の要素”又は“頂部要素”として説明される要素は、そのデバイスがひっくり返されたときには、代わりにデバイス内の“最も下の要素”又は“底部要素”を形成し得る。同様に、デバイス内の“最も下の要素”又は“底部要素”として説明される要素は、そのデバイスがひっくり返されたときには、代わりにデバイス内の“最も上の要素”又は“頂部要素”を形成し得る。
次に、図１Ａを参照するに、一実施形態に従った半導体パッケージ１００の断面図が示されている。一部の実施形態で、半導体パッケージ１００は、一実施形態に従って、ＩＨＳ１２０、複数のトップダイ１１０ａ－１１０ｂ、複数のボトムダイ１２１ａ－１２１ｂ、ＴＩＭ１４０、複数の熱伝導スラグ１４１ａ－１４１ｂ、封入層１８０、及びパッケージ基板１０３を含み得る。一実施形態において、ボトムダイ１２１ａ－１２１ｂ（又は第１のダイ）は、接着層１２３（又はそれに類するもの）を用いてパッケージ基板１０３の頂面に配置及び結合され得る。一実施形態で、トップダイ１１０ａ－１１０ｂ（又は第２のダイ）は、それぞれ、ボトムダイ１２１ａ－１２１ｂ上に配置及び結合され得る。
一部の実施形態において、ボトムダイ１２１ａ－１２１ｂは、パッケージ基板１０３をそれぞれのトップダイ１１０ａ－１１０ｂに結合する複数のインターコネクト１３１を含み得る。これらの実施形態において、インターコネクト１３１は、シリコン貫通ビア（ＴＳＶ）、ガラス貫通ビア（ＴＧＶ）、及び／又はこれらに類するものとし得る。一部の実施形態において、上述のように、半導体パッケージ１００は、熱伝導スラグ１４１ａ－１４１ｂを取り囲んで封入層１８０の中に配置された複数のトレンチ１３８（又はキャビティ）を含み得る。一実施形態において、熱伝導スラグ１４１ａ－１４１ｂは、ボトムダイ１２１ａ－１２１ｂの頂面上に直接位置付けられ得る。同様に、これらの実施形態において、熱伝導スラグ１４１ａ－１４１ｂは、トップダイ１１０ａ－１１０ｂに隣接して位置付けられ、互いに封入層１８０によって隔てられ得る。
特に、図１Ａに示すように、熱伝導スラグ１４１ａ－ｂは、ボトムダイ１２１ａ－ｂの外側の上端部の頂面上に直接位置付けられて、ボトムダイ１２１ａ－ｂのこれらの外側上端部上のホットスポットの形成を除去し得る。一部の実施形態で、熱伝導スラグ１４１ａ－１４１ｂは、ボトムダイ１２１ａ－１２１ｂの外側上端部、ＴＩＭ１４０、及びＩＨＳ１２０に直接的且つ熱的に結合され得る。一実施形態において、ＩＨＳ１２０は、トップダイ１１０ａ－１１０ｂの上に配置されることができ、ＩＨＳ１２０は、ＴＩＭ１４０を用いてトップダイ１１０ａ－１１０ｂに結合され得る。一実施形態で、ＩＨＳ１２０は、ヒートシンク又はそれに類するものとすることができ、ヒートシンクは、単一の共有ヒートシンクであってもよいし、２つの別々のヒートシンクであってもよい。
一実施形態において、パッケージ基板１０３内にブリッジ１５０を配置してもよく、ブリッジ１５０は、ボトムダイ１２１ａをボトムダイ１２１ｂに通信可能に結合し得る。一実施形態において、ブリッジ１５０は、ボトムダイ１２１ａをボトムダイ１２１ｂに通信可能に結合し得る電気ルーティング（又はインターコネクト構造）を有し得る。一実施形態において、ブリッジ１５０は、シリコンブリッジ、ガラスブリッジ、又はブリッジ形成に好適な他の基板材料で作製されたブリッジとし得る。一部の実施形態において、ブリッジ１５０は、埋め込みマルチダイインターコネクトブリッジ（embedded multi-die interconnect bridge；ＥＭＩＢ）と称され得る。更なる実施形態で、ブリッジ１５０は、ボトムダイ１２１ａ－１２１ｂ同士を通信可能に結合するのに使用され得る複数のＴＳＶを含み得る。
一実施形態で、封入層１８０は、ボトムダイ１２１ａ－１２１ｂを覆って配置されることができ、封入層１８０はまた、トップダイ１１０ａ－１１０ｂ及び熱伝導スラグ１４１ａ－１４１ｂを取り囲む。さらに、図１Ａに示すように、封入層１８０は、トップダイ１１０ａ－１１０ｂ同士の間に配置されることができ、封入層１８０は、ボトムダイ１２１ａ－１２１ｂの頂面とＴＩＭ１４０の底面との間に配置され得る。一実施形態で、封入層１８０は、封入層１８０の頂面が、トップダイ１１０ａ－１１０ｂの頂面と実質的に同一平面にあり得るように平坦化され得る。
なお、一部の実施形態によれば、半導体パッケージ１００は、半導体パッケージシステムの一実施形態の一例に過ぎない。すなわち、半導体パッケージ１００は、図示した半導体パッケージシステムに限定されず、従って、より少ない、代わりの、又は追加のパッケージングコンポーネント、及び／又は異なる相互接続構造を用いて設計／形成され得る。例えば、１つのＩＨＳ１２０、１つのＴＩＭ１４０、２つの熱伝導スラグ１４１ａ、１つの熱伝導スラグ１４１ｂ、２つのボトムダイ１２１ａ－１２１ｂ、二組のトップダイ１１０ａ－１１０ｂ、及び１つのブリッジ１５０を備えた１つのパッケージ基板１０３が図示されているが理解されるべきことには、半導体パッケージ１００は、如何なる数の、ＩＨＳ１２０、ＴＩＭ１４０、熱伝導スラグ１４１ａ－１４１ｂ、ボトムダイ１２１ａ－１２１ｂ、トップダイ１１０ａ－１１０ｂのセット、及びブリッジ１５０を備えたパッケージ基板１０３を含んでいてもよい。
一実施形態で、半導体パッケージ１００は、ボールグリッドアレイ（ＢＧＡ）パッケージ、ランドグリッドアレイ（ＬＧＡ）パッケージ、及び／又はピングリッドアレイ（ＰＧＡ）パッケージを含み得る。他の実施形態において、ボトムダイ１２１ａ－１２１ｂ、トップダイ１１０ａ－１１０ｂ、及び／又はパッケージ基板１０３のうちの１つ以上が、それぞれのマイクロバンプから形成されたはんだバンプ／ジョイントとして実装され得るはんだボール（又はそれに類するもの）を介して結合され得る。一実施形態に従ったマイクロバンプのはんだ付けによって形成されるはんだボール（又はジョイント）それ自体が、“バンプ”及び／又は“マイクロバンプ”と称されることもある。さらに、他の実施形態で、トップダイ１１０ａ－１１０ｂ、ボトムダイ１２１ａ－１２１ｂ、及びパッケージ基板１０３のうちの１つ以上は、異方性導電フィルム（anisotropic conductive film；ＡＣＦ）又はそれに類するものを用いて結合されてもよい。
パッケージ基板１０３は、その上又は中に形成された多様なエレクトロニクス構造を含み得る。特定の実施形態において、パッケージ基板１０３は、信号を伝送するための導電領域を備えた、ポリマー系材料又はセラミック系材料の１つ以上の層で構成された有機基板とし得る。一部の実施形態で、パッケージ基板１０３は、以下に限られないが、パッケージ、基板、プリント回路基板（ＰＣＢ）、及びマザーボードを含み得る。一実施形態において、パッケージ基板１０３はＰＣＢである。一実施形態で、ＰＣＢは、両面に薄い銅箔がラミネートされたＦＲ－４ガラスエポキシ基体で作製される。特定の実施形態で、プリプレグ及び銅箔を用いて追加の層を作製した多層ＰＣＢを使用することができる。例えば、多層ＰＣＢは、１つ以上の誘電体層を含むことができ、それら誘電体層は感光性誘電体層とし得る。一実施形態で、ＰＣＢはまた、１つ以上の導電層を含むことができ、該導電層は更に、銅（又は金属）トレース、ライン、パッド、ビア、穴、及び／又はプレーンを含み得る。
一実施形態で、ボトムダイ１２１ａ－ｂ及びトップダイ１１０ａ－ｂは、以下に限られないが、半導体ダイ、電子デバイス（例えば、無線デバイス）、集積回路（ＩＣ）、中央演算処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、マイクロプロセッサ、プラットフォームコントローラハブ（ＰＣＨ）、メモリ（例えば、高帯域幅メモリ（ＨＢＭ）））、及び／又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を有し得る。さらに、他の実施形態において、ボトムダイ１２１ａ－１２１ｂは、ガラス、水晶、ダイヤモンド、低熱伝導材料、高熱伝導材料（例えば、窒化ガリウム（ＧａＮ）など）、シリコン、ガラス系材料、及び／又はシリコン系材料（例えば、炭化シリコン（ＳｉＣ）など）を含む１つ以上の材料で構成され得る。上述のように、一部の実施形態において、トップダイ１１０ａ－１１０ｂは、複数のチップレットダイであってもよい。一方、他の一実施形態では、トップダイ１１０ａ及び／又はトップダイ１１０ｂは、複数のチップレットダイの代わりに、単一のモノリシックダイであってもよい。ボトムダイ１２１ａ－１２１ｂ及びトップダイ１１０ａ－１１０ｂは、例えばシリコンなどの材料から形成され得るとともに、パッケージ基板１０３に及び／又は互いに結合されることになる回路を有し得る。これに関して一部の実施形態は限定されないが、パッケージ基板１０３は、次いで、例えばコンピュータマザーボード（又はそれに類するもの）といった、別の機構に結合され得る。
一実施形態で、ボトムダイ１２１ａは、ボトムダイ１２１ｂの厚さに実質的に等しい厚さを持ち得る。一実施形態で、ボトムダイ１２１ａ－１２１ｂは、約１００μｍ以下の厚さを持ち得る。一部の実施形態において、トップダイ１１０ａは、トップダイ１１０ｂの厚さに実質的に等しい厚さを持ち得る。一実施形態において、トップダイ１１０ａ－１１０ｂは、約２００μｍ－６００μｍの厚さを持ち得る。一部の実施形態において、トップダイ１１０ａ－１１０ｂは、ボトムダイ１２１ａ－１２１ｂの厚さに実質的に等しい厚さを有してもよいし、それとは異なる厚さを有してもよい。一実施形態で、トップダイ１１０ａ－１１０ｂは、封入層１８０の頂面に対して実質的に同一平面にある頂面を持ち得る。なお、一部の実施形態において、トップダイ１１０ａを覆って配置されるＴＩＭ１４０の厚さは、トップダイ１１０ｂを覆って配置されるＴＩＭ１４０の厚さに実質的に等しいこともあれば、それとは異なることもある。一実施形態で、ＴＩＭ１４０は、約２５μｍ－４００μｍの厚さを持ち得る。
パッケージ基板１０３、トップダイ１１０ａ－１１０ｂ、及びボトムダイ１２１ａ－１２１ｂの間の１つ以上の接続は、１つ以上のインターコネクト構造及び望まれる場合のアンダーフィル層を含み得る。一部の実施形態において、これらのインターコネクト構造（又は接続）は、ニッケル、パラジウム、及び錫（及び、一部の実施形態において、銅）の合金を様々に有し得る。一実施形態で、アンダーフィル層は、それぞれのコンポーネントの間に注入される１つ以上のポリマー材料とし得る。代わりに、アンダーフィル層は、成形されたアンダーフィル（molded underfill；ＭＵＦ）又はそれに類するものであってもよい。
一実施形態において、封入層１８０は、トップダイ１１０ａ－１１０ｂ及び／又は熱伝導スラグ１４１ａ－１４１ｂの外側壁を完全に及び／又は部分的に取り囲み得る。例えば、一実施形態において、封入層１８０は、熱伝導スラグ１４１ｂを完全に取り囲んでもよいが、封入層１８０は、トップダイ１１０の外側壁と熱伝導スラグ１４１ａとの間に配置されてもよい。なお、代わりの実施形態において、封入層１８０は、ボトムダイ１２１ａ－１２１ｂを部分的又は完全に取り囲むように実装されてもよい。一部の実施形態において、封入層１８０は、例えば成形材料、アンダーフィル材料、充填材料、任意の同様の材料、及び／又はこれらの何らかの組み合わせなどの、１つ以上の封入材料を含み得る。
さらに、上述のように、熱伝導スラグ１４１ａ－１４１ｂは、ボトムダイ１２１ａ－１２１ｂの外側の上端部上に直接配置され得る。また、これらの実施形態において、熱伝導スラグ１４１ａのうちの１つは、ボトムダイ１２１ａ－１２１ｂのうちの１つとパッケージ基板１０３との上に配置されることができ（例えば、左右２つの熱伝導スラグ１４１ａで示すように）、熱伝導スラグ１４１ｂは、ボトムダイ１２１ａ－１２１ｂの両方上に直接位置付けられることができる（例えば、中央の１つの熱伝導スラグ１４１ｂで示すように）。従って、これらの実施形態では、図１Ａに示すように、熱伝導スラグ１４１ａ－１４１ｂは、所望のパッケージング設計に基づいて同じ幅又は異なる幅を持ち得る。
一部の実施形態によれば、熱伝導スラグ１４１ａ－１４１ｂは、銅又はそれに類するものを有し得る。同様に、一部の実施形態において、熱伝導スラグ１４１ａ－１４１ｂは、以下に限られないが例えば銅、銀、窒化ホウ素、グラフェン、及び／又はこれらに類するものなどの、１つ以上の高熱伝導材料を有し得る。例えば、これらの実施形態において、熱伝導スラグ１４１ａ－１４１ｂは、約４００Ｗ／ｍＫ以上の高い熱伝導率を持ち得る。
一部の実施形態において、熱伝導スラグ１４１ａ－１４１ｂは、１つ以上の厚さを持つことができ、熱伝導スラグ１４１ａが第１の厚さを持つとともに熱伝導スラグ１４１ｂが第２の厚さを持つとし得る。例えば、熱伝導スラグ１４１ａの第１の厚さは、熱伝導スラグ１４１ｂの第２の厚さより大きいことができ、ここで、熱伝導スラグ１４１ａの第１の厚さは、パッケージ基板１０３の頂面からＴＩＭ１４０の底面までで規定されることができ、熱伝導スラグ１４１ｂの第２の厚さは、ボトムダイ１２１ａ－ｂの頂面からＴＩＭ１４０の底面までで規定されることができる。
これらの実施形態において、熱伝導スラグ１４１ａの第１の厚さは約４００μｍ－１０００μｍとし得る。他の一実施形態において、熱伝導スラグ１４１ａの第１の厚さは約１０００μｍ以下とし得る。一部の実施形態において、熱伝導スラグ１４１ｂの第２の厚さは約２００μｍ－６００μｍとし得る。他の一実施形態において、熱伝導スラグ１４１ｂの第２の厚さは約６００μｍ以下とし得る。
また、図１Ａに示すように、熱伝導スラグ１４１ａは、ペデスタル（又は脚部）を備えた熱伝導ブロック領域として整形され得る。これらの実施形態において、熱伝導スラグ１４１ａは、２つの異なる厚さを持つことができ、熱伝導スラグ１４１ａの熱伝導ブロック領域は、ボトムダイ１２１ａ－１２１ｂの外側の上端部上に直接配置及び結合されることができ、熱伝導スラグ１４１ａのペデスタルは、パッケージ基板１０３の頂面上に直接配置及び結合されることができる。すなわち、これらの実施形態において、熱伝導スラグ１４１ａの熱伝導ブロック領域は、熱伝導スラグ１４１ｂの第２の厚さに実質的に等しい厚さ（例えば、約２００μｍ－６００μｍの厚さ）を持つことができ、熱伝導スラグ１４１ａの熱伝導ペデスタルは、熱伝導スラグ１４１ａの第１の厚さに実質的に等しい厚さ（例えば、約４００μｍ－１０００μｍの厚さ）を持つことができる。なお、図１Ａに示すように、熱伝導スラグ１４１ａのペデスタルとボトムダイ１２１ａ－１２１ｂの外側壁との間に僅かなギャップが設けられてもよい。さらに、一部の実施形態において、熱伝導スラグ１４１ａの熱伝導ブロック領域、熱伝導スラグ１４１ｂ、及び／又はトレンチ１３８は、テーパ状の側壁及び／又は実質的に垂直な側壁として整形された１つ以上の側壁を持ち得る。
さらに、ＴＩＭ１４０を、トップダイ１１０ａ－１１０ｂ、封入層１８０、及び／又は熱伝導スラグ１４１ａ－１４１ｂの頂面上に直接配置及び結合することができ、ＴＩＭ１４０は、トップダイ１１０ａ－１１０ｂの頂面とＩＨＳ１２０の底面との間に位置付けられ得る。一実施形態において、ＴＩＭ１４０は、例えばインジウムＳＴＩＭ又はそれに類するものなどの、はんだＴＩＭ（ＳＴＩＭ）とし得る。他の実施形態において、ＴＩＭ１４０は、例えば金属ＴＩＭ、ＳＴＩＭ、ポリマーＴＩＭ（ＰＴＩＭ）、及び／又は同様の高度に熱伝導性の（１つ以上の）材料などの、１つ以上の高熱伝導率の材料を含み得る。ＴＩＭ１４０は、所望のパッケージング設計に基づいて、２つの分割／分離ＴＩＭ又は１つの単一／共有ＴＩＭとすることができる。
一実施形態において、ＩＨＳ１２０は、ＴＩＭ１４０、トップダイ１１０ａ－１１０ｂ、ボトムダイ１２１ａ－１２１ｂ、及びパッケージ基板１０３を配置され得る。ＩＨＳ１２０は、蓋部及び／又は複数の脚部（又はペデスタル）を含むように製造（又は整形）されることができ、ＩＨＳ１２０の蓋部は、ＴＩＭ１４０の頂面上に直接配置されることができ、ＩＨＳ１２０の脚部は、パッケージ基板１０３の頂面上に直接配置されることができる。一部の実施形態において、ＩＨＳ１２０は、ヒートシンク、ヒートスプレッダ、熱交換器、マニホールド、コールドプレート、及び／又は、半導体パッケージ１００の電気コンポーネントからの熱を周囲環境（又は更なるヒートスプレッダ）に伝達するのを助けるために使用され得る任意の同様の熱ソリューション（又は装置）とし得る。一部の実施形態において、ＩＨＳ１２０は、トップダイ１１０ａ－１１０ｂの両方の上に配置される共有ヒートシンクとすることができ、あるいは、ＩＨＳ１２０は、トップダイ１１０ａのみの上及びトップダイ１１０ｂのみの上に個別に配置される２つの別々のヒートシンクに分離されたスプリットヒートシンクであってもよい。
なお、図１Ａの半導体パッケージ１００は、所望のパッケージング設計に基づいて、より少ない又は追加のパッケージングコンポーネントを含み得る。
次に、図１Ｂを参照するに、一実施形態に従った半導体パッケージ１０１の断面図が示されている。一部の実施形態で、半導体パッケージ１０１は、以下を除いて、図１Ａにて上述した半導体パッケージ１００と実質的に同様とすることができ、すなわち、ボトムダイ１２１ａ－１２１ｂの両方の内側の上端部上にアクティブダイ１５１が配置され得ること、及びそれ故にアクティブダイ１５１が図１Ａの熱伝導スラグ１４１ｂ及びブリッジ１５０を置き換え得ることを除いて、図１Ａにて上述した半導体パッケージ１００と実質的に同様とすることができる。すなわち、図１Ａのパッケージ基板１０３にはブリッジ１５０が埋め込まれているのに対し、アクティブダイ１５１を、ボトムダイ１２１ａ－１２１ｂの両方の内側の上端部上に配置及び結合することができ、一部の実施形態によれば、パッケージ基板１０３内の埋め込みブリッジを必要とせずに、トップダイ１１０ａ及びボトムダイ１２１ａのスタックをトップダイ１１０ｂ及びボトムダイ１２１ｂのスタックに通信可能に結合するようにアクティブダイ１５１を実装することができる。
これらの実施形態において、アクティブダイ１５１は、アクティブシリコンダイ又はそれに類するものとし得る。図１Ｂに示すように、アクティブダイ１５１は、封入層１８０、ＴＩＭ１４０、及びボトムダイ１２１ａ－１２１ｂで囲まれる（又は埋め込まれる）ことができ、アクティブダイ１５１は、トップダイ１１０ａとトップダイ１１０ｂとの間に直接的に位置付けられ得る。一実施形態において、アクティブダイ１５１は、トップダイ１１０ａ－１１０ｂの頂面と実質的に同一平面にある頂面を持つことができ、アクティブダイ１５１は、トップダイ１１０ａ－１１０ｂの厚さに実質的に等しい厚さを持ち得る（例えば、厚さは、約２００μｍ－６００μｍとし得る）。また、一部の実施形態において、アクティブダイ１５１は約１ｍｍから４ｍｍの幅を持ち得る。他の一実施形態において、アクティブダイ１５１は約４ｍｍ以下の幅を持ち得る。
特に、これらの実施形態で、アクティブダイ１５１はブリッジ（又はブリッジダイ）とし得る。一実施形態で、アクティブダイ１５１は、ボトムダイ１２１ａをボトムダイ１２１ｂに通信可能に結合し得る電気ルーティング（又はインターコネクト構造）を有し得る。一実施形態において、アクティブダイ１５１は、シリコンブリッジ、ガラスブリッジ、又はブリッジ形成に好適な他の基板材料で作製されたブリッジとし得る。一部の実施形態において、アクティブダイ１５１はＥＭＩＢと称され得る。更なる実施形態で、アクティブダイ１５１は、ボトムダイ１２１ａ－１２１ｂ及び／又はトップダイ１１０ａ－１１０ｂを通信可能に結合するのに使用され得る複数のＴＳＶを含み得る。
なお、図１Ｂの半導体パッケージ１０１は、所望のパッケージング設計に基づいて、より少ない又は追加のパッケージングコンポーネントを含み得る。
次に、図１Ｃを参照するに、一実施形態に従った半導体パッケージ１０２の断面図が示されている。一部の実施形態で、半導体パッケージ１０２は、以下を除いて、図１Ａにて上述した半導体パッケージ１００と実質的に同様とすることができ、すなわち、ＩＨＳ１２０が複数のペデスタル１２０ａ－１２０ｂを含み得ること、及びＩＨＳ１２０のペデスタル１２０ａ－１２０ｂが図１Ａの熱伝導スラグ１４０ａ－１４０ｂを置き換え得ることを除いて、図１Ａにて上述した半導体パッケージ１００と実質的に同様とすることができる。すなわち、図１Ａでは、ボトムダイ１２１ａ－１２１ｂの頂面上に熱伝導スラグ１４１ａ－１４１ｂが配置及び結合されているが、一部の実施形態によれば、ＩＨＳ１２０のペデスタル１２０ａ－１２０ｂがボトムダイ１２１ａ－１２１ｂの頂面上に配置されて直接的に結合されてもよく、ペデスタル１２０ａ－１２０ｂは、ＩＨＳ１２０の一部である及び／又はＩＨＳ１２０の底面に直接結合されるとし得る。
これらの実施形態において、ペデスタル１２０ａ－１２０ｂは、ＩＨＳ１２０上の複数の脚部として実装されることができ、ペデスタル１２０ａ－１２０ｂは、ＩＨＳ１２０と同じ熱伝導材料を有し得る。図１Ｃに示すように、ペデスタル１２０ａ－１２０ｂは、封入層１８０、ＴＩＭ１４０、及びボトムダイ１２１ａ－１２１ｂで囲まれる（又は埋め込まれる）ことができ、ペデスタル１２０ａ－１２０ｂは、ボトムダイ１２１ａ－１２１ｂの頂面とＩＨＳ１２０の底面との間に直接位置付けられることができる。一実施形態において、ＩＨＳ１２０のペデスタル１２０ａ－ｂは約３００μｍ－９００μｍの厚さを持ち得る。他の一実施形態において、ＩＨＳ１２０のペデスタル１２０ａ－ｂは約９００μｍ以下の厚さを持ち得る。これらの実施形態において、ＩＨＳ１２０のペデスタル１２０ａ－１２０ｂは、トップダイ１１０ａ－１１０ｂの厚さよりも大きい（又はそれ以上の）厚さを持ち得る。
また、一部の実施形態において、ペデスタル１２０ｂ（又は第２のペデスタル）は約１ｍｍから４ｍｍの幅を持ち得る。他の一実施形態において、ペデスタル１２０ｂは約４ｍｍ以下の幅を持ち得る。これらの実施形態において、ペデスタル１２０ｂは、ペデスタル１２０ａ（又は複数の第１のペデスタル）の幅よりも大きい幅を持ち得る。一部の実施形態において、ペデスタル１２０ａ－１２０ｂは、テーパ状の側壁及び／又は実質的に垂直な側壁として整形された１つ以上の側壁を持ち得る。代わりの一実施形態において、ペデスタル１２０ｂは、図１Ｂにて上述したアクティブダイ１５１と同様のアクティブダイで置き換えられてもよい。
なお、図１Ｃの半導体パッケージ１０２は、所望のパッケージング設計に基づいて、より少ない又は追加のパッケージングコンポーネントを含み得る。
図２Ａ－２Ｃは、一部の実施形態に従った半導体パッケージ２００の断面図である。一部の実施形態で、図２Ａ－２Ｃに示すように、半導体パッケージ２００は、ＩＨＳ２２０、ＴＩＭ２４０、封入層２８０、複数のトレンチ２３８、複数の熱伝導スラグ２４１ａ－２４１ｂ、複数のトップダイ２１０ａ－２１０ｂ、複数のボトムダイ２２１ａ－２２１ｂ、複数のインターコネクト２３１、接着層２２３、ブリッジ２５０、及びパッケージ基板２０３を含み得る。これらの実施形態において、熱伝導スラグ２４１ａ－ｂを有する図２Ａ－２Ｃの半導体パッケージ２００は、図１Ａにて上述した熱伝導スラグ１４１ａ－１４１ｂを有する半導体パッケージ１００と実質的に同様とし得る。
同様に、半導体パッケージ２００のコンポーネントは、図１Ａにて上述した半導体パッケージ１００のコンポーネントと実質的に同様とし得る。従って、ＩＨＳ２２０、ＴＩＭ２４０、封入層２８０、トレンチ２３８、トップダイ２１０ａ－２１０ｂ、ボトムダイ２２１ａ－２２１ｂ、インターコネクト２３１、接着層２２３、ブリッジ２５０、及びパッケージ基板２０３は、図１Ａにて上述したＩＨＳ１２０、ＴＩＭ１４０、封入層１８０、トレンチ１３８、トップダイ１１０ａ－１１０ｂ、ボトムダイ１２１ａ－１２１ｂ、インターコネクト１３１、接着層１２３、ブリッジ１５０、及びパッケージ基板１０３と実質的に同様とし得る。
次に、図２Ａを参照するに、一実施形態に従った半導体パッケージ２００の断面図が示されている。一部の実施形態で、半導体パッケージ２００は、パッケージ基板２０３上にそれぞれ積み重ねられたトップダイ２１０ａ－２１０ｂ及びボトムダイ２２１ａ－２２１ｂを含むことができ、ボトムダイ２２１ａ－２２１ｂは、接着層２２３でパッケージ基板２０３に結合され得る。封入層２８０が、ボトムダイ２２１ａ－２２１ｂの頂面の上に配置されるとともにトップダイ２１０ａ－２１０ｂを取り囲むことができ、封入層２８０は特に、ボトムダイ２２１ａ－２２１ｂの外側の上端部上に配置されることができる。一部の実施形態において、封入層２８０の頂面は、研磨／研削プロセス（又はそれに類するもの）で平坦化されることができ、従って、トップダイ２１０ａ－２１０ｂの頂面に対して実質的に同一平面にあることができる。
次に、図２Ｂを参照するに、一実施形態に従った半導体パッケージ２００の断面図が示されている。一部の実施形態で、半導体パッケージ２００は、封入層２８０の中にトレンチ２３８を実装することができ、トレンチ２３８は、ボトムダイ２２１ａ－２２１ｂの頂面を露出させることができる。一実施形態において、トレンチ２３８は、ドリル加工プロセス、レーザプロセス、又はこれらに類するもので実装されることができ、ドリル／レーザ加工されたトレンチは、テーパ状の側壁又は実質的に垂直な側壁を持ち得る。上述のように、トレンチ２３８は、ボトムダイ２２１ａ－２２１ｂの上端部の上に開口を提供し得る。
次に、図２Ｃを参照するに、一実施形態に従った半導体パッケージ２００の断面図が示されている。一部の実施形態で、それぞれのボトムダイ２２１ａ－２２１ｂの上端部上に直接的に熱伝導スラグ２４１ａ－２４１ｂを実装するよう、めっきプロセス（又はそれに類するもの）を用いて、トレンチ２３８内に熱伝導スラグ２４１ａ－２４１ｂが配置（又は堆積／めっき）され得る。これらの実施形態において、次いで、熱伝導スラグ２４１ａ－２４１ｂ、封入層２８０、及びトップダイ２１０ａ－２１０ｂを覆って、ＴＩＭ２４０が配置され得る。最後に、図２Ｃに示すように、ＴＩＭ２４０及びパッケージ基板２０３の上にＩＨＳ２２０を配置することができ、斯くして、熱伝導スラグ２４１ａ－２４１ｂが、ボトムダイ２２１ａ－２２１ｂの上端部からＴＩＭ２４０及びＩＨＳ２２０への低熱抵抗経路を作り出し、従って、半導体パッケージ２００のＴＤＰを実質的に改善し得る。また、代わりの実施形態において、半導体パッケージ２００は、アクティブダイ（例えば、図１Ｂのアクティブダイ１５１）及び／又はＩＨＳ２２０の１つ以上のペデスタル（例えば、図１Ｃのペデスタル１２０ａ－１２０ｂ）を備えて実装されてもよい。
なお、図２Ａ－２Ｃの半導体パッケージ２００は、所望のパッケージング設計に基づいて、より少ない又は追加のパッケージングコンポーネントを含み得る。
図３は、一実施形態に従った、ＩＨＳ、ＴＩＭ、複数のトップダイ、複数のボトムダイ、複数の熱伝導スラグ、ＩＨＳの複数のペデスタル、アクティブダイ、及び／又はパッケージ基板を有するデバイスパッケージ３１０（又は半導体パッケージ）を利用するコンピュータシステム３００を示す概略ブロック図を示すものである。図３は、コンピューティング装置３００の一例を示している。コンピューティング装置３００はマザーボード３０２を収容する。マザーボード３０２は、以下に限られないが、プロセッサ３０４、デバイスパッケージ３１０（又は半導体パッケージ）、及び少なくとも１つの通信チップ３０６を含む多数のコンポーネントを含むことができる。プロセッサ３０４は、マザーボード３０２に物理的且つ電気的に結合される。一部の実施形態で、少なくとも１つの通信チップ３０６も、マザーボード３０２に物理的且つ電気的に結合される。他の実施形態では、少なくとも１つの通信チップ３０６はプロセッサ３０４の一部である。
コンピューティング装置３００は、その用途に応じて、他のコンポーネントを含むことができ、それら他のコンポーネントは、マザーボード３０２に物理的及び電気的に結合されたものであってもよいし、結合されていないものであってもよい。それら他のコンポーネントは、以下に限られないが、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、オーディオコーデック、ビデオコーディック、電力増幅器、グローバル・ポジショニング・システム（ＧＰＳ）デバイス、方位計、加速度計、ジャイロスコープ、スピーカ、カメラ、及び大容量記憶装置（例えば、ハードディスクドライブ）、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、等々を含む。
少なくとも１つの通信チップ３０６が、コンピューティング装置３００への、及びそれからのデータの伝送のための無線通信を可能にし得る。用語“無線（ワイヤレス）”及びその派生形は、変調された電磁放射線を用いて非固体媒体を介してデータを伝達し得る回路、装置、システム、方法、技術、通信チャネルなどを記述するために使用され得る。この用語は、関連する装置が如何なるワイヤをも含まないことを意味するものではない（一部の実施形態では、如何なるワイヤをも含まないことがあり得る）。少なくとも１つの通信チップ３０６は、数多くある無線規格又はプロトコルのうちの何れを実装してもよい。それらの規格又はプロトコルは、以下に限られないが、Ｗｉ－Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１１２ファミリ）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ－ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生形、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以降として指定されるその他の無線プロトコルを含む。コンピューティング装置３００は複数の通信チップ３０６を含み得る。例えば、第１の通信チップ３０６は、例えばＷｉ－Ｆｉ及び／又はＢｌｕｅｔｏｏｔｈ（登録商標）など、より短距離の無線通信用にされ、第２の通信チップ３０６は、例えばＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ－ＤＯ及び／又はその他など、より長距離の無線通信用にされ得る。
コンピューティング装置３００のプロセッサ３０４は、プロセッサ３０４内にパッケージングされた集積回路ダイを含む。デバイスパッケージ３１０は、以下に限られないが、基板、パッケージ基板、及び／又はＰＣＢを含み得る半導体パッケージとし得る。一実施形態において、デバイスパッケージ３１０は、ここに記載された図１Ａ－１Ｃ及び２Ａ－２Ｃの半導体パッケージ１００－１０２及び２００と実質的に同様とし得る。デバイスパッケージ３１０は、ここに記載されたように（例えば、図１Ａ－１Ｃ及び２Ａ－２Ｃの熱伝導スラグ、アクティブダイ、及び／又はＩＨＳのペデスタルに関して図示して説明したように）、ボトムダイ及び／又はパッケージ基板の頂面上に直接配置及び結合された熱伝導スラグ（及び／又はアクティブダイ、ＩＨＳのペデスタルなど）、又はここに記載された図からの任意の他のコンポーネントを含み得る。
なお、材料、機構、及びコンポーネントが、デバイスパッケージ３１０、及び／又はここに記載された熱伝導スラグ（及び／又は、アクティブダイ、ＩＨＳのペデスタルなど）を必要とし得るコンピューティング装置３００の任意の他のコンポーネント（例えば、ここに記載された半導体パッケージの実施形態を必要とし得るコンピューティング装置３００のマザーボード３０２、プロセッサ３０４、及び／又は任意の他のコンポーネント）に限られ得るとき、デバイスパッケージ３１０は、単一のコンポーネント／デバイス、複数のコンポーネントのサブセット、及び／又はシステム全体であってもよい。
特定の実施形態において、集積回路ダイは、コンピューティング装置のｚ高さを低減させるべく、ここに記載されたように、無線通信と共に使用される熱的に安定なＲＦＩＣ及びアンテナ並びにデバイスパッケージを含むパッケージ基板上の１つ以上のデバイスとともにパッケージングされ得る。用語“プロセッサ”は、レジスタ及び／又はメモリからの電子データを処理して、該電子データをレジスタ及び／又はメモリに格納され得る他の電子データへと変換する如何なるデバイス又はデバイス部分をも意味し得る。
少なくとも１つの通信チップ３０６も、通信チップ３０６内にパッケージングされた集積回路ダイを含む。一部の実施形態で、通信チップ３０６の集積回路ダイは、ここに記載されたように、１つ以上のデバイスパッケージを含むパッケージ基板上の１つ以上のデバイスとともにパッケージングされ得る。
以上の明細書では、実施形態を、その特定の例示的実施形態を参照して説明してきた。しかしながら、留意すべきことには、これら及び同様の用語は全て、適当な物理量に関連付けられるものであり、それらの量に付された簡便なラベルに過ぎない。明らかになることには、それらには、より広い精神及び範囲から逸脱することなく様々な変更が為され得る。従って、明細書及び図面は、限定的な意味ではなく例示的な意味で見られるべきである。
以下の例は、更なる実施形態に関する。複数の異なる実施形態の様々な機構が、多様な異なる用途に適するように、一部の機構を含め且つ他の一部を排除して、様々に組み合わされ得る。
以下の例は、更なる実施形態に関する。
例１は、半導体パッケージであり、当該半導体パッケージは、パッケージ基板上の第１のボトムダイ及び第２のボトムダイであり、当該第１のボトムダイが当該第２のボトムダイに隣接している、第１のボトムダイ及び第２のボトムダイと、前記第１のボトムダイ上の複数の第１のトップダイ、及び前記第２のボトムダイ上の複数の第２のトップダイと、前記第１のボトムダイ及び前記第２のボトムダイ上の複数の熱伝導スラグであり、当該複数の熱伝導スラグは高熱伝導材料を有し、当該複数の熱伝導スラグは、複数の第１の熱伝導スラグと、第２の熱伝導スラグとを含む、複数の熱伝導スラグと、前記第１及び第２のボトムダイの上の封入層であり、前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記第２の熱伝導スラグとを取り囲む封入層と、前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記複数の熱伝導スラグと、前記封入層とを覆うＴＩＭと、を有する。
例２において、例１に係る事項は、オプションで、前記複数の第１の熱伝導スラグは、前記パッケージ基板の頂面上に直接配置され、前記複数の第１の熱伝導スラグはまた、前記第１のボトムダイの頂面の外側端部及び前記第２のボトムダイの頂面の外側端部上にも直接配置され、前記第２の熱伝導スラグは、前記第１のボトムダイの前記頂面の内側端部及び前記第２のボトムダイの前記頂面の内側端部上に直接配置されている、ことを含むことができる。
例１に記載の半導体パッケージ。
例３において、例１－２に係る事項は、オプションで、前記複数の熱伝導スラグは、前記封入層の頂面並びに前記複数の第１及び第２のトップダイの頂面と実質的に同一平面にある頂面を持つ、ことを含むことができる。
例４において、例１－３に係る事項は、オプションで、前記複数の熱伝導スラグの前記高熱伝導材料は、銅、銀、窒化ホウ素、又はグラフェンを有する、ことを含むことができる。
例５において、例１－４に係る事項は、オプションで、前記複数の第１の熱伝導スラグは、前記第２の熱伝導スラグの第２の厚さよりも大きい第１の厚さを持つ、ことを含むことができる。
例６において、例１－５に係る事項は、オプションで、前記第２の熱伝導スラグの前記第２の厚さは、前記複数の第１及び第２のトップダイの厚さに実質的に等しい、ことを含むことができる。
例７において、例１－６に係る事項は、オプションで、前記第１のボトムダイの前記頂面は、前記第２のボトムダイの前記頂面と実質的に同一平面にあり、前記複数の第１の熱伝導スラグは、複数のペデスタルを備えた複数の熱伝導ブロック領域として整形され、前記複数の第１の熱伝導スラグの前記複数の熱伝導ブロック領域は、前記第２の熱伝導スラグの前記第２の厚さに実質的に等しい第３の厚さを持ち、前記複数の第１の熱伝導スラグの前記第１の厚さは、前記複数の第１の熱伝導スラグの前記第３の厚さよりも大きく、前記複数の第１の熱伝導スラグの前記複数の熱伝導ブロック領域は、前記第１及び第２のボトムダイの前記頂面の前記外側端部上に直接結合され、前記複数の第１の熱伝導スラグの前記複数のペデスタルは、前記パッケージ基板の前記頂面上に直接結合され、前記封入層は、前記第１及び第２のボトムダイの前記頂面上に直接あり、前記複数の第１の熱伝導スラグは、前記封入層によって前記複数の第１及び第２のトップダイから離隔されている、ことができる。
例８において、例１－７に係る事項は、オプションで、前記パッケージ基板内のブリッジであり、当該ブリッジは、前記第１のボトムダイを前記第２のボトムダイに通信可能に結合し、前記第１及び第２のボトムダイは複数のインターコネクトを含み、前記第１及び第２のボトムダイの前記複数のインターコネクトは、前記パッケージ基板を前記複数の第１及び第２のトップダイに通信可能に結合する、ブリッジと、前記パッケージ基板を前記第１及び第２のボトムダイに結合する接着層と、前記ＴＩＭ、前記複数の熱伝導スラグ、及び前記パッケージ基板の上のインテグレーテッドヒートスプレッダ（ＩＨＳ）であり、前記複数の熱伝導スラグが、前記第１及び第２のボトムダイの前記頂面を当該ＩＨＳに熱的に結合し、前記ＴＩＭが、当該ＩＨＳの底面と、前記第１及び第２のトップダイ、前記複数の熱伝導スラグ、及び前記封入層の頂面との間に位置する、ＩＨＳと、を含むことができる。
例９において、例１－８に係る事項は、オプションで、前記複数の第１の熱伝導スラグの前記複数のペデスタルは、前記第１及び第２のボトムダイから僅かなギャップだけ離隔され、前記複数の熱伝導スラグは、テーパ状の側壁又は実質的に垂直な側壁を持つ、ことを含むことができる。
ことができる。例８に記載の半導体パッケージ。
例１０は、半導体パッケージであり、当該半導体パッケージは、パッケージ基板上の第１のボトムダイ及び第２のボトムダイであり、当該第１のボトムダイが当該第２のボトムダイに隣接している、第１のボトムダイ及び第２のボトムダイと、前記第１のボトムダイ上の複数の第１のトップダイ、及び前記第２のボトムダイ上の複数の第２のトップダイと、前記第１のボトムダイ及び前記第２のボトムダイ上の複数の熱伝導スラグであり、当該複数の熱伝導スラグは高熱伝導材料を有する、複数の熱伝導スラグと、前記第１のボトムダイ及び前記第２のボトムダイ上のアクティブダイであり、前記第１のボトムダイを前記第２のボトムダイに通信可能に結合するアクティブダイと、前記第１及び第２のボトムダイの上の封入層であり、前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記アクティブダイとを取り囲む封入層と、前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記複数の熱伝導スラグと、前記アクティブダイと、前記封入層とを覆うＴＩＭと、を有する。
例１１において、例１０に係る事項は、オプションで、前記複数の熱伝導スラグは、前記パッケージ基板の頂面上に直接配置され、前記複数の熱伝導スラグはまた、前記第１のボトムダイの頂面の外側端部及び前記第２のボトムダイの頂面の外側端部上にも直接配置され、前記アクティブダイは、前記第１のボトムダイの前記頂面の内側端部及び前記第２のボトムダイの前記頂面の内側端部上に直接配置されている、ことを含むことができる。
例１２において、例１０－１１に係る事項は、オプションで、前記複数の熱伝導スラグは、前記封入層の頂面並びに前記複数の第１及び第２のトップダイの頂面と実質的に同一平面にある頂面を持ち、前記アクティブダイは、前記複数の熱伝導スラグ、前記複数の第１及び第２のトップダイ、及び前記封入層の頂面と実質的に同一平面にある頂面を持つ、ことを含むことができる。
例１３において、例１０－１２に係る事項は、オプションで、前記複数の熱伝導スラグの前記高熱伝導材料は、銅、銀、窒化ホウ素、又はグラフェンを有し、前記アクティブダイは、アクティブシリコンダイ又はＥＭＩＢダイである、ことを含むことができる。
例１４において、例１０－１３に係る事項は、オプションで、前記複数の熱伝導スラグは、前記アクティブダイの第２の厚さよりも大きい第１の厚さを持つ、ことを含むことができる。
例１５において、例１０－１４に係る事項は、オプションで、前記アクティブダイの前記第２の厚さは、前記複数の第１及び第２のトップダイの厚さに実質的に等しい、ことを含むことができる。
例１６において、例１０－１５に係る事項は、オプションで、前記第１のボトムダイの前記頂面は、前記第２のボトムダイの前記頂面と実質的に同一平面にあり、前記複数の熱伝導スラグは、複数のペデスタルを備えた複数の熱伝導ブロック領域として整形され、前記複数の熱伝導スラグの前記複数の熱伝導ブロック領域は、前記アクティブダイの前記第２の厚さに実質的に等しい第３の厚さを持ち、前記複数の熱伝導スラグの前記第１の厚さは、前記複数の熱伝導スラグの前記第３の厚さよりも大きく、前記複数の熱伝導スラグの前記複数の熱伝導ブロック領域は、前記第１及び第２のボトムダイの前記頂面の前記外側端部上に直接結合され、前記複数の熱伝導スラグの前記複数のペデスタルは、前記パッケージ基板の前記頂面上に直接結合され、前記封入層は、前記第１及び第２のボトムダイの前記頂面上に直接あり、前記複数の熱伝導スラグは、前記封入層によって前記複数の第１及び第２のトップダイから離隔されている、ことを含むことができる。
例１７において、例１０－１６に係る事項は、オプションで、前記第１及び第２のボトムダイ内の複数のインターコネクトであり、前記第１及び第２のボトムダイの当該複数のインターコネクトは、前記パッケージ基板を前記複数の第１及び第２のトップダイに通信可能に結合する、複数のインターコネクトと、前記パッケージ基板を前記第１及び第２のボトムダイに結合する接着層と、前記ＴＩＭ、前記複数の熱伝導スラグ、前記アクティブダイ、及び前記パッケージ基板の上のインテグレーテッドヒートスプレッダ（ＩＨＳ）であり、前記複数の熱伝導スラグが、前記第１及び第２のボトムダイの前記頂面を当該ＩＨＳに熱的に結合し、前記ＴＩＭが、当該ＩＨＳの底面と、前記第１及び第２のトップダイ、前記複数の熱伝導スラグ、前記アクティブダイ、及び前記封入層の頂面との間に位置する、ＩＨＳと、を含むことができる。
例１８において、例１０－１７に係る事項は、オプションで、前記複数の熱伝導スラグの前記複数のペデスタルは、前記第１及び第２のボトムダイから僅かなギャップだけ離隔され、前記複数の熱伝導スラグは、テーパ状の側壁又は実質的に垂直な側壁を持つ、ことを含むことができる。
例１７に記載の半導体パッケージ。
例１９は、半導体パッケージであり、当該半導体パッケージは、パッケージ基板上の第１のボトムダイ及び第２のボトムダイであり、当該第１のボトムダイが当該第２のボトムダイに隣接し、前記パッケージ基板は、当該第１のボトムダイを当該第２のボトムダイに通信可能に結合するブリッジを含む、第１のボトムダイ及び第２のボトムダイと、前記第１のボトムダイ上の複数の第１のトップダイ、及び前記第２のボトムダイ上の複数の第２のトップダイと、前記第１及び第２のボトムダイの上の封入層と、前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記封入層とを覆うＴＩＭと、
前記ＴＩＭ、前記第１及び第２のボトムダイ、及び前記パッケージ基板の上の、複数のペデスタルを有するＩＨＳであり、当該ＩＨＳの前記複数のペデスタルは、前記第１のボトムダイ及び前記第２のボトムダイ上にあり、当該ＩＨＳの前記複数のペデスタルは高熱伝導材料を有し、当該ＩＨＳの前記ペデスタルは、複数の第１のペデスタルと、前記第２のペデスタルとを含み、前記封入層が、前記複数の第１のトップダイと、前記複数の第２のトップダイと、当該ＩＨＳの前記ペデスタルとを取り囲んでいる、ＩＨＳと、を有する。
例２０において、例１９に係る事項は、オプションで、前記複数の第１のペデスタルは、前記第１のボトムダイの頂面の外側端部及び前記第２のボトムダイの頂面の外側端部上に直接配置され、前記第２のペデスタルは、前記第１のボトムダイの前記頂面の内側端部及び前記第２のボトムダイの前記頂面の内側端部上に直接配置されている、ことを含むことができる。
例２１において、例１９－２０に係る事項は、オプションで、前記封入層は、前記複数の第１及び第２のトップダイの頂面と実質的に同一平面にある頂面を持ち、前記ＩＨＳの前記ペデスタルは、前記複数の第１及び第２のトップダイの厚さよりも大きい厚さを持ち、前記複数の第１のペデスタルは、前記第２のペデスタルの第２の幅よりも大きい第１の幅を持つ、ことを含むことができる。
例２２において、例１９－２１に係る事項は、オプションで、前記ＩＨＳの前記ペデスタルの前記高熱伝導材料は、銅、銀、窒化ホウ素、又はグラフェンを有し、前記第１及び第２のボトムダイは複数のインターコネクトを含み、前記第１及び第２のボトムダイの前記複数のインターコネクトは、前記パッケージ基板を前記複数の第１及び第２のトップダイに通信可能に結合し、前記パッケージ基板は、前記第１及び第２のボトムダイに接着層で結合され、前記ＩＨＳの前記複数のペデスタルは、前記第１及び第２のボトムダイの前記頂面に熱的に結合され、前記ＴＩＭは、前記ＩＨＳの底面と前記第１及び第２のトップダイと前記封入層の頂面との間に位置する、ことを含むことができる。
例２３において、例１９－２２に係る事項は、オプションで、 前記ＩＨＳの前記第２のペデスタルは、前記封入層及び前記ＴＩＭによって囲まれている、ことを含むことができる。
例２４において、例１９－２３に係る事項は、オプションで、前記第１のボトムダイの前記頂面は、前記第２のボトムダイの前記頂面と実質的に同一平面にあり、前記封入層は、前記第１及び第２のボトムダイの前記頂面上に直接あり、前記ＩＨＳの前記複数の第１のペデスタルは、前記封入層によって前記複数の第１及び第２のトップダイから離隔されている、ことを含むことができる。
例２５において、例１９－２４に係る事項は、オプションで、前記ＩＨＳの前記ペデスタルは、テーパ状の側壁又は実質的に垂直な側壁を持つ、ことを含むことができる。
以上の明細書では、方法及び装置を、それらの特定の例示的実施形態を参照して説明してきた。明らかになることには、それらには、より広い精神及び範囲から逸脱することなく様々な変更が為され得る。従って、明細書及び図面は、限定的な意味ではなく例示的な意味で見られるべきである。

Claims (25)

  1. パッケージ基板上の第１のボトムダイ及び第２のボトムダイであり、当該第１のボトムダイが当該第２のボトムダイに隣接している、第１のボトムダイ及び第２のボトムダイと、
    前記第１のボトムダイ上の複数の第１のトップダイ、及び前記第２のボトムダイ上の複数の第２のトップダイと、
    前記第１のボトムダイ及び前記第２のボトムダイ上の複数の熱伝導スラグであり、当該複数の熱伝導スラグは高熱伝導材料を有し、当該複数の熱伝導スラグは、複数の第１の熱伝導スラグと、第２の熱伝導スラグとを含む、複数の熱伝導スラグと、
    前記第１及び第２のボトムダイの上の封入層であり、前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記第２の熱伝導スラグとを取り囲む封入層と、
    前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記複数の熱伝導スラグと、前記封入層とを覆う熱界面材料（ＴＩＭ）と、
    を有する半導体パッケージ。
  2. 前記複数の第１の熱伝導スラグは、前記パッケージ基板の頂面上に直接配置され、前記複数の第１の熱伝導スラグはまた、前記第１のボトムダイの頂面の外側端部及び前記第２のボトムダイの頂面の外側端部上にも直接配置され、前記第２の熱伝導スラグは、前記第１のボトムダイの前記頂面の内側端部及び前記第２のボトムダイの前記頂面の内側端部上に直接配置されている、請求項１に記載の半導体パッケージ。
  3. 前記複数の熱伝導スラグは、前記封入層の頂面並びに前記複数の第１及び第２のトップダイの頂面と実質的に同一平面にある頂面を持つ、請求項１又は２に記載の半導体パッケージ。
  4. 前記複数の熱伝導スラグの前記高熱伝導材料は、銅、銀、窒化ホウ素、又はグラフェンを有する、請求項１乃至３のいずれか一項に記載の半導体パッケージ。
  5. 前記複数の第１の熱伝導スラグは、前記第２の熱伝導スラグの第２の厚さよりも大きい第１の厚さを持つ、請求項１乃至４のいずれか一項に記載の半導体パッケージ。
  6. 前記第２の熱伝導スラグの前記第２の厚さは、前記複数の第１及び第２のトップダイの厚さに実質的に等しい、請求項１乃至５のいずれか一項に記載の半導体パッケージ。
  7. 前記第１のボトムダイの前記頂面は、前記第２のボトムダイの前記頂面と実質的に同一平面にあり、前記複数の第１の熱伝導スラグは、複数のペデスタルを備えた複数の熱伝導ブロック領域として整形され、前記複数の第１の熱伝導スラグの前記複数の熱伝導ブロック領域は、前記第２の熱伝導スラグの前記第２の厚さに実質的に等しい第３の厚さを持ち、前記複数の第１の熱伝導スラグの前記第１の厚さは、前記複数の第１の熱伝導スラグの前記第３の厚さよりも大きく、前記複数の第１の熱伝導スラグの前記複数の熱伝導ブロック領域は、前記第１及び第２のボトムダイの前記頂面の前記外側端部上に直接結合され、前記複数の第１の熱伝導スラグの前記複数のペデスタルは、前記パッケージ基板の前記頂面上に直接結合され、前記封入層は、前記第１及び第２のボトムダイの前記頂面上に直接あり、前記複数の第１の熱伝導スラグは、前記封入層によって前記複数の第１及び第２のトップダイから離隔されている、請求項１乃至６のいずれか一項に記載の半導体パッケージ。
  8. 前記パッケージ基板内のブリッジであり、当該ブリッジは、前記第１のボトムダイを前記第２のボトムダイに通信可能に結合し、前記第１及び第２のボトムダイは複数のインターコネクトを含み、前記第１及び第２のボトムダイの前記複数のインターコネクトは、前記パッケージ基板を前記複数の第１及び第２のトップダイに通信可能に結合する、ブリッジと、
    前記パッケージ基板を前記第１及び第２のボトムダイに結合する接着層と、
    前記ＴＩＭ、前記複数の熱伝導スラグ、及び前記パッケージ基板の上のインテグレーテッドヒートスプレッダ（ＩＨＳ）であり、前記複数の熱伝導スラグが、前記第１及び第２のボトムダイの前記頂面を当該ＩＨＳに熱的に結合し、前記ＴＩＭが、当該ＩＨＳの底面と、前記第１及び第２のトップダイ、前記複数の熱伝導スラグ、及び前記封入層の頂面との間に位置する、ＩＨＳと、
    を更に有する請求項１乃至７のいずれか一項に記載の半導体パッケージ。
  9. 前記複数の第１の熱伝導スラグの前記複数のペデスタルは、前記第１及び第２のボトムダイから僅かなギャップだけ離隔され、前記複数の熱伝導スラグは、テーパ状の側壁又は実質的に垂直な側壁を持つ、請求項１乃至８のいずれか一項に記載の半導体パッケージ。
  10. パッケージ基板上の第１のボトムダイ及び第２のボトムダイであり、当該第１のボトムダイが当該第２のボトムダイに隣接している、第１のボトムダイ及び第２のボトムダイと、
    前記第１のボトムダイ上の複数の第１のトップダイ、及び前記第２のボトムダイ上の複数の第２のトップダイと、
    前記第１のボトムダイ及び前記第２のボトムダイ上の複数の熱伝導スラグであり、当該複数の熱伝導スラグは高熱伝導材料を有する、複数の熱伝導スラグと、
    前記第１のボトムダイ及び前記第２のボトムダイ上のアクティブダイであり、前記第１のボトムダイを前記第２のボトムダイに通信可能に結合するアクティブダイと、
    前記第１及び第２のボトムダイの上の封入層であり、前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記アクティブダイとを取り囲む封入層と、
    前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記複数の熱伝導スラグと、前記アクティブダイと、前記封入層とを覆う熱界面材料（ＴＩＭ）と、
    を有する半導体パッケージ。
  11. 前記複数の熱伝導スラグは、前記パッケージ基板の頂面上に直接配置され、前記複数の熱伝導スラグはまた、前記第１のボトムダイの頂面の外側端部及び前記第２のボトムダイの頂面の外側端部上にも直接配置され、前記アクティブダイは、前記第１のボトムダイの前記頂面の内側端部及び前記第２のボトムダイの前記頂面の内側端部上に直接配置されている、請求項１０に記載の半導体パッケージ。
  12. 前記複数の熱伝導スラグは、前記封入層の頂面並びに前記複数の第１及び第２のトップダイの頂面と実質的に同一平面にある頂面を持ち、前記アクティブダイは、前記複数の熱伝導スラグ、前記複数の第１及び第２のトップダイ、及び前記封入層の頂面と実質的に同一平面にある頂面を持つ、請求項１０又は１１に記載の半導体パッケージ。
  13. 前記複数の熱伝導スラグの前記高熱伝導材料は、銅、銀、窒化ホウ素、又はグラフェンを有し、前記アクティブダイは、アクティブシリコンダイ又は埋め込みマルチダイインターコネクトブリッジ（ＥＭＩＢ）ダイである、請求項１０乃至１２のいずれか一項に記載の半導体パッケージ。
  14. 前記複数の熱伝導スラグは、前記アクティブダイの第２の厚さよりも大きい第１の厚さを持つ、請求項１０乃至１３のいずれか一項に記載の半導体パッケージ。
  15. 前記アクティブダイの前記第２の厚さは、前記複数の第１及び第２のトップダイの厚さに実質的に等しい、請求項１０乃至１４のいずれか一項に記載の半導体パッケージ。
  16. 前記第１のボトムダイの前記頂面は、前記第２のボトムダイの前記頂面と実質的に同一平面にあり、前記複数の熱伝導スラグは、複数のペデスタルを備えた複数の熱伝導ブロック領域として整形され、前記複数の熱伝導スラグの前記複数の熱伝導ブロック領域は、前記アクティブダイの前記第２の厚さに実質的に等しい第３の厚さを持ち、前記複数の熱伝導スラグの前記第１の厚さは、前記複数の熱伝導スラグの前記第３の厚さよりも大きく、前記複数の熱伝導スラグの前記複数の熱伝導ブロック領域は、前記第１及び第２のボトムダイの前記頂面の前記外側端部上に直接結合され、前記複数の熱伝導スラグの前記複数のペデスタルは、前記パッケージ基板の前記頂面上に直接結合され、前記封入層は、前記第１及び第２のボトムダイの前記頂面上に直接あり、前記複数の熱伝導スラグは、前記封入層によって前記複数の第１及び第２のトップダイから離隔されている、請求項１０乃至１５のいずれか一項に記載の半導体パッケージ。
  17. 前記第１及び第２のボトムダイ内の複数のインターコネクトであり、前記第１及び第２のボトムダイの当該複数のインターコネクトは、前記パッケージ基板を前記複数の第１及び第２のトップダイに通信可能に結合する、複数のインターコネクトと、
    前記パッケージ基板を前記第１及び第２のボトムダイに結合する接着層と、
    前記ＴＩＭ、前記複数の熱伝導スラグ、前記アクティブダイ、及び前記パッケージ基板の上のインテグレーテッドヒートスプレッダ（ＩＨＳ）であり、前記複数の熱伝導スラグが、前記第１及び第２のボトムダイの前記頂面を当該ＩＨＳに熱的に結合し、前記ＴＩＭが、当該ＩＨＳの底面と、前記第１及び第２のトップダイ、前記複数の熱伝導スラグ、前記アクティブダイ、及び前記封入層の頂面との間に位置する、ＩＨＳと、
    を更に有する請求項１０乃至１６のいずれか一項に記載の半導体パッケージ。
  18. 前記複数の熱伝導スラグの前記複数のペデスタルは、前記第１及び第２のボトムダイから僅かなギャップだけ離隔され、前記複数の熱伝導スラグは、テーパ状の側壁又は実質的に垂直な側壁を持つ、請求項１０乃至１７のいずれか一項に記載の半導体パッケージ。
  19. パッケージ基板上の第１のボトムダイ及び第２のボトムダイであり、当該第１のボトムダイが当該第２のボトムダイに隣接し、前記パッケージ基板は、当該第１のボトムダイを当該第２のボトムダイに通信可能に結合するブリッジを含む、第１のボトムダイ及び第２のボトムダイと、
    前記第１のボトムダイ上の複数の第１のトップダイ、及び前記第２のボトムダイ上の複数の第２のトップダイと、
    前記第１及び第２のボトムダイの上の封入層と、
    前記複数の第１のトップダイと、前記複数の第２のトップダイと、前記封入層とを覆う熱界面材料（ＴＩＭ）と、
    前記ＴＩＭ、前記第１及び第２のボトムダイ、及び前記パッケージ基板の上の、複数のペデスタルを有するインテグレーテッドヒートスプレッダ（ＩＨＳ）であり、当該ＩＨＳの前記複数のペデスタルは、前記第１のボトムダイ及び前記第２のボトムダイ上にあり、当該ＩＨＳの前記複数のペデスタルは高熱伝導材料を有し、当該ＩＨＳの前記ペデスタルは、複数の第１のペデスタルと、前記第２のペデスタルとを含み、前記封入層が、前記複数の第１のトップダイと、前記複数の第２のトップダイと、当該ＩＨＳの前記ペデスタルとを取り囲んでいる、ＩＨＳと、
    を有する半導体パッケージ。
  20. 前記複数の第１のペデスタルは、前記第１のボトムダイの頂面の外側端部及び前記第２のボトムダイの頂面の外側端部上に直接配置され、前記第２のペデスタルは、前記第１のボトムダイの前記頂面の内側端部及び前記第２のボトムダイの前記頂面の内側端部上に直接配置されている、請求項１９に記載の半導体パッケージ。
  21. 前記封入層は、前記複数の第１及び第２のトップダイの頂面と実質的に同一平面にある頂面を持ち、前記ＩＨＳの前記ペデスタルは、前記複数の第１及び第２のトップダイの厚さよりも大きい厚さを持ち、前記複数の第１のペデスタルは、前記第２のペデスタルの第２の幅よりも大きい第１の幅を持つ、請求項１９又は２０に記載の半導体パッケージ。
  22. 前記ＩＨＳの前記ペデスタルの前記高熱伝導材料は、銅、銀、窒化ホウ素、又はグラフェンを有し、前記第１及び第２のボトムダイは複数のインターコネクトを含み、前記第１及び第２のボトムダイの前記複数のインターコネクトは、前記パッケージ基板を前記複数の第１及び第２のトップダイに通信可能に結合し、前記パッケージ基板は、前記第１及び第２のボトムダイに接着層で結合され、前記ＩＨＳの前記複数のペデスタルは、前記第１及び第２のボトムダイの前記頂面に熱的に結合され、前記ＴＩＭは、前記ＩＨＳの底面と前記第１及び第２のトップダイと前記封入層の頂面との間に位置する、請求項１９乃至２１のいずれか一項に記載の半導体パッケージ。
  23. 前記ＩＨＳの前記第２のペデスタルは、前記封入層及び前記ＴＩＭによって囲まれている、請求項１９乃至２２のいずれか一項に記載の半導体パッケージ。
  24. 前記第１のボトムダイの前記頂面は、前記第２のボトムダイの前記頂面と実質的に同一平面にあり、前記封入層は、前記第１及び第２のボトムダイの前記頂面上に直接あり、前記ＩＨＳの前記複数の第１のペデスタルは、前記封入層によって前記複数の第１及び第２のトップダイから離隔されている、請求項１９乃至２３のいずれか一項に記載の半導体パッケージ。
  25. 前記ＩＨＳの前記ペデスタルは、テーパ状の側壁又は実質的に垂直な側壁を持つ、請求項１９乃至２４のいずれか一項に記載の半導体パッケージ。
JP2022519691A 2019-12-19 2020-08-28 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ Pending JP2023507050A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/721,809 2019-12-19
US16/721,809 US20210193552A1 (en) 2019-12-19 2019-12-19 Thermally conductive slugs/active dies to improve cooling of stacked bottom dies
PCT/US2020/048433 WO2021126319A1 (en) 2019-12-19 2020-08-28 Thermally conductive slugs/active dies to improve cooling of stacked bottom dies

Publications (1)

Publication Number Publication Date
JP2023507050A true JP2023507050A (ja) 2023-02-21

Family

ID=76438750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022519691A Pending JP2023507050A (ja) 2019-12-19 2020-08-28 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ

Country Status (6)

Country Link
US (1) US20210193552A1 (ja)
EP (1) EP4078669A4 (ja)
JP (1) JP2023507050A (ja)
KR (1) KR20220116426A (ja)
CN (1) CN114730746A (ja)
WO (1) WO2021126319A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190214328A1 (en) * 2018-01-10 2019-07-11 Feras Eid Stacked die architectures with improved thermal management
US11854931B2 (en) * 2019-12-19 2023-12-26 Intel Corporation STIM/liquid metal filled laser drill trench to improve cooling of stacked bottom die
KR20220075507A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지
KR20220166644A (ko) * 2021-06-10 2022-12-19 삼성전자주식회사 보강 구조물을 가지는 반도체 패키지
US20230163041A1 (en) * 2021-11-23 2023-05-25 Bae Systems Information And Electronic Systems Integration Inc. Selective heat sink
US20230163040A1 (en) * 2021-11-23 2023-05-25 Bae Systems Information And Electronic Systems Integration Inc. Die level cavity heat sink

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117209A1 (en) * 2007-02-28 2010-05-13 Bezama Raschid J Multiple chips on a semiconductor chip with cooling means
KR101941995B1 (ko) * 2012-07-11 2019-01-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 갖는 적층 반도체 패키지
US9978660B2 (en) * 2014-03-14 2018-05-22 Taiwan Semiconductor Manufacturing Company Package with embedded heat dissipation features
US9379090B1 (en) * 2015-02-13 2016-06-28 Qualcomm Incorporated System, apparatus, and method for split die interconnection
US9831148B2 (en) * 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10236229B2 (en) * 2016-06-24 2019-03-19 Xilinx, Inc. Stacked silicon package assembly having conformal lid
US20190214328A1 (en) * 2018-01-10 2019-07-11 Feras Eid Stacked die architectures with improved thermal management
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection

Also Published As

Publication number Publication date
EP4078669A1 (en) 2022-10-26
CN114730746A (zh) 2022-07-08
US20210193552A1 (en) 2021-06-24
WO2021126319A1 (en) 2021-06-24
KR20220116426A (ko) 2022-08-23
EP4078669A4 (en) 2023-11-29

Similar Documents

Publication Publication Date Title
US11133237B2 (en) Package with embedded heat dissipation features
JP2023507050A (ja) 積層ボトムダイの冷却を改善する熱伝導スラグ／アクティブダイ
US11933555B2 (en) Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
US20230260914A1 (en) Multi-die ultrafine pitch patch architecture and method of making
US11832419B2 (en) Full package vapor chamber with IHS
US11854931B2 (en) STIM/liquid metal filled laser drill trench to improve cooling of stacked bottom die
US20210118756A1 (en) Hybrid interposer of glass and silicon to reduce thermal crosstalk
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
TW202131460A (zh) 用以切斷熱串擾之散熱片切斷器及絕緣矽穿孔
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
US11756889B2 (en) Ultrathin bridge and multi-die ultrafine pitch patch architecture and method of making
US20240038729A1 (en) Double-sided substrate with cavities for direct die-to-die interconnect
US11670561B2 (en) 3D buildup of thermally conductive layers to resolve die height differences
TW202203392A (zh) 積體電路封裝之模具材料層內的高導熱性、高模數結構
US11664293B2 (en) Solid state thermoelectric cooler in silicon backend layers for fast cooling in turbo scenarios
US20210104448A1 (en) Lateral heat removal for 3d stack thermal management
CN114665001A (zh) 用于冷却底部管芯边缘热点的tec嵌入式虚设管芯
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
US11804470B2 (en) Wafer level passive heat spreader interposer to enable improved thermal solution for stacked dies in multi-chips package and warpage control
KR20230053415A (ko) 반도체 패키지 및 이의 냉각 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230824