WO2012133818A1 - 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材 - Google Patents

三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材 Download PDF

Info

Publication number
WO2012133818A1
WO2012133818A1 PCT/JP2012/058676 JP2012058676W WO2012133818A1 WO 2012133818 A1 WO2012133818 A1 WO 2012133818A1 JP 2012058676 W JP2012058676 W JP 2012058676W WO 2012133818 A1 WO2012133818 A1 WO 2012133818A1
Authority
WO
WIPO (PCT)
Prior art keywords
integrated circuit
resin
dimensional integrated
less
inorganic filler
Prior art date
Application number
PCT/JP2012/058676
Other languages
English (en)
French (fr)
Inventor
河瀬　康弘
慎 池本
秀紀 桐谷
Original Assignee
三菱化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱化学株式会社 filed Critical 三菱化学株式会社
Priority to KR1020137023906A priority Critical patent/KR20140007429A/ko
Priority to CN2012800162433A priority patent/CN103443919A/zh
Priority to EP12763795.7A priority patent/EP2693476A4/en
Publication of WO2012133818A1 publication Critical patent/WO2012133818A1/ja
Priority to US14/041,341 priority patent/US9508648B2/en
Priority to US15/294,018 priority patent/US9847298B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2937—Zirconium [Zr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982—Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991—Coated

Definitions

  • the present invention relates to a three-dimensional integrated circuit laminate in which semiconductor substrates are laminated and an interlayer filler for the three-dimensional integrated circuit laminate.
  • a thin film of an interlayer filler composition is formed by an underfill process in which a filler is poured from the side between the substrates after bonding the semiconductor substrates, or by application onto a wafer. After that, the B-stage is formed, and then the semiconductor substrate is cut out by dicing (wafer cutting), and temporary bonding by pressure heating is repeated using this semiconductor substrate, and finally final bonding (solder bonding) is performed under pressure heating conditions.
  • a process for forming a three-dimensional integrated circuit laminate is proposed (see Non-Patent Documents 1 and 2).
  • the coefficient of linear expansion required for the interlayer filler composition varies depending on the structure of the laminated body of the semiconductor substrates.
  • the interlayer filler layer formed between the semiconductor substrates is preferably low in linear expansion.
  • Another problem is the problem of the dielectric constant of the interlayer filler composition used for stacking semiconductor devices. In recent years, the operating frequency of semiconductor devices has been increasing year by year, and not only the inside of a semiconductor substrate but also the signal transmission between semiconductor substrates requires a conduction speed exceeding GHz.
  • the dielectric constant of the interlayer filler composition used for stacking the semiconductor devices is high, it may cause a signal transmission delay in the wiring between the substrates, resulting in a decrease in the operating speed of the entire device. ing.
  • the interlayer filler layer formed between the semiconductor substrate laminate and the organic substrate includes the semiconductor substrate and the organic substrate by heat. Since potential stress is generated due to the difference in the expansion coefficient, the semiconductor device layer may be broken or the electric signal connection terminal may be broken unless the linear expansion coefficient is appropriate.
  • One technique for solving these problems is to increase the thermal conductivity of the interlayer filler composition applied between the substrates of the three-dimensional integrated circuit laminate.
  • high thermal conductivity of an interlayer filler composition can be achieved by applying a high thermal conductivity epoxy resin as a single resin constituting the interlayer filler composition or by combining such a resin with a high thermal conductivity inorganic filler.
  • a high thermal conductivity epoxy resin as a single resin constituting the interlayer filler composition or by combining such a resin with a high thermal conductivity inorganic filler.
  • an epoxy resin having a mesogen a structure that is easily self-aligned
  • a resin composition having high thermal conductivity have been reported (see Patent Document 1).
  • silica particles are blended into a resin as an inorganic filler (see Patent Document 2). Furthermore, it is disclosed that not a conventional silica-based filler as an inorganic filler, but also boron nitride having high thermal conductivity is blended into a resin as a filler (see Patent Document 3).
  • the distance between the semiconductor substrates is expected to be 50 ⁇ m or less in order to further improve performance such as signal transmission speed and capacity.
  • an interlayer filler composition having high thermal conductivity and low coefficient of linear expansion.
  • an underfill process has been proposed in which a semiconductor substrate and an organic substrate, or organic substrates are joined together.
  • bonding is performed after applying flux (solder flux) to the electrical connection terminals, and after the flux is washed, the filler is filled from the side of the substrate using a capillary phenomenon. It has become difficult to clean the flux and uniformly fill the interlayer filler composition.
  • an OBAR (Over Bump Applied Resin) method in which an interlayer filler composition is applied to the substrate and then bonded between the substrates has been proposed.
  • the thermal conductivity of the interlayer filler composition used in the OBAR method is comparable to the material of the underfill process, and is not effective in the thermal conductivity between the semiconductor substrates of the three-dimensional integrated circuit stack. It was enough.
  • the maximum particle size of the filler to be blended is about 1/3 or less of the thickness of the interlayer filler layer in order to realize reliable bonding of the semiconductor substrate. It is requested to be.
  • the spherical boron nitride aggregate described in Patent Document 2 has high thermal conductivity, it is blended into an interlayer filler composition that forms an interlayer filler layer of a three-dimensional integrated circuit laminate because of its large particle size. When used as a filler, there is a risk of hindering the bonding of the semiconductor substrate.
  • the present invention has been made in view of the above problems, and is a laminate in which at least two silicon substrates on which semiconductor device layers are formed are laminated, and a laminate in which the laminate is further mounted on an organic substrate.
  • 3D integration filled with an interlayer filler composition that combines high thermal conductivity and low linear expansion by laminating a semiconductor device substrate with an interlayer filler composition combining a specific resin and an inorganic filler The object is to provide a circuit laminate.
  • the present invention has the following gist.
  • It has a semiconductor substrate laminate in which at least two semiconductor substrates on which semiconductor device layers are formed are laminated, and contains a resin (A) and an inorganic filler (B) between the semiconductor substrates, and has a thermal conductivity.
  • a three-dimensional integrated circuit laminate having a first interlayer filler layer of 0.8 W / (m ⁇ K) or more.
  • the inorganic filler (B) contained in the first interlayer filler layer has an average particle size of 0.1 ⁇ m or more and 10 ⁇ m or less, a maximum particle size of 10 ⁇ m, and a thermal conductivity of 2 W / ( The three-dimensional integrated circuit laminate according to any one of (1) to (3), wherein m ⁇ K) or more.
  • It has a semiconductor substrate laminate in which at least two semiconductor substrates on which semiconductor device layers are formed are laminated, contains a resin (A) and an inorganic filler (B) between the semiconductor substrates, and has a linear expansion coefficient.
  • the inorganic filler (B) has an average particle size of 0.1 ⁇ m or more and 10 ⁇ m or less, and a maximum particle size of 10 ⁇ m. 3D integrated circuit laminate.
  • a first interlayer having a semiconductor substrate laminate in which at least two semiconductor substrates on which semiconductor device layers are formed are laminated, and containing a resin (A) and an inorganic filler (B) between the semiconductor substrates.
  • the inorganic filler (B) has a filler layer, and the inorganic filler (B) has an average particle size of 0.1 ⁇ m to 10 ⁇ m, a maximum particle size of 10 ⁇ m, and a dielectric constant of 6 or less.
  • Integrated circuit stack has a filler layer, and the inorganic filler (B) has an average particle size of 0.1 ⁇ m to 10 ⁇ m, a maximum particle size of 10 ⁇ m, and a dielectric constant of 6 or less.
  • the first interlayer filler layer contains 50 to 400 parts by weight of the inorganic filler (B) per 100 parts by weight of the resin (A).
  • the specific surface area of the inorganic filler (B) contained in the first interlayer filler layer between the semiconductor substrates is 1 m 2 / g or more and 60 m 2 / g or less according to the above (1) to (7)
  • the three-dimensional integrated circuit laminate according to any one of the above. (9) The three-dimensional integrated circuit laminate according to any one of (1) to (8), wherein the semiconductor substrate is a silicon substrate.
  • the average particle size of the inorganic filler (B) is 0.2 ⁇ m or more and 5 ⁇ m or less, and the specific surface area is 1 m 2 / g or more and 25 m 2 / g or less.
  • (11) The three-dimensional integrated circuit laminate according to any one of (1) to (10), wherein the inorganic filler (B) is boron nitride.
  • the resin (A) is a resin mainly composed of an epoxy resin.
  • the three-dimensional integrated circuit laminate according to any one of (1) to (12), wherein the thickness of the first interlayer filler layer is 1 ⁇ m or more and 50 ⁇ m or less.
  • the first interlayer filler layer includes a solder connection terminal for electrical signal connection between the semiconductor substrates on which the semiconductor device layers are formed. The three-dimensional integrated circuit laminate as described.
  • the semiconductor substrate laminate is further mounted on an organic substrate, and contains a resin (a) and an inorganic filler (b) between the semiconductor substrate laminate and the organic substrate.
  • the second interlayer filler layer contains 50 to 400 parts by weight of the inorganic filler (b) per 100 parts by weight of the resin (a).
  • the inorganic filler (b) has an average particle size of 0.1 ⁇ m to 20 ⁇ m, a maximum particle size of 30 ⁇ m, a specific surface area of 1 m 2 / g to 60 m 2 / g, The three-dimensional integrated circuit laminate according to any one of (15) to (20), wherein the conductivity is 1 W / (m ⁇ K) or more and the dielectric constant is 6 or less.
  • the linear expansion coefficient containing the resin (A) and the inorganic filler (B) having an average particle size of 0.1 ⁇ m or more and 5 ⁇ m or less, a maximum particle size of 10 ⁇ m, and a dielectric constant of 6 or less. 3 to 70 ppm interlayer filler.
  • a second interlayer filler provided between a semiconductor substrate laminate and an organic substrate of a three-dimensional integrated circuit laminate having a semiconductor substrate laminate in which at least two semiconductor substrates on which semiconductor device layers are formed are laminated.
  • An interlayer filler for the layer The linear expansion coefficient containing the resin (a) and the inorganic filler (b) having an average particle size of 0.1 ⁇ m or more and 20 ⁇ m or less, a maximum particle size of 30 ⁇ m, and a dielectric constant of 6 or less. 10 to 50 ppm interlayer filler.
  • a semiconductor substrate on which a semiconductor device layer is formed is laminated with an interlayer filler layer having high thermal conductivity, low dielectric constant, and low linear expansion, thereby providing heat between the semiconductor substrates. It is possible to form a highly reliable three-dimensional integrated circuit laminate that can conduct heat and reduce the temperature of the semiconductor device substrate. It becomes possible to make it.
  • FIG. 1 is a conceptual cross-sectional view of a three-dimensional integrated circuit laminate (first three-dimensional integrated circuit laminate) according to a first embodiment of the present invention. It is a schematic diagram of the cross-sectional structure of a semiconductor substrate. It is a conceptual sectional view of the three-dimensional integrated circuit layered product (second three-dimensional integrated circuit layered product) concerning the 2nd embodiment of the present invention.
  • the three-dimensional integrated circuit laminate of the present invention has a semiconductor substrate laminate in which at least two semiconductor substrates on which semiconductor device layers are formed are laminated. In between, it has the 1st interlayer filler layer which contains resin (A) and an inorganic filler (B), and whose heat conductivity is 0.8 W / (m * K) or more.
  • FIG. 1 is a conceptual cross-sectional view of a three-dimensional integrated circuit laminate (hereinafter referred to as a first three-dimensional integrated circuit laminate) according to the first embodiment of the present invention.
  • the first three-dimensional integrated circuit laminate 1 is composed of three layers (one example and two or more layers) on which semiconductor device layers 11, 21 and 31 are formed.
  • the semiconductor substrate stack is formed by stacking the semiconductor substrates 10, 20, and 30. Between the semiconductor substrates 10 and 20 and between the semiconductor substrates 20 and 30, first interlayer filler layers 40 and 50 containing a resin (A) and an inorganic filler (B) are provided, respectively.
  • FIG. 2 the schematic diagram of the cross-section of the semiconductor substrate 10 is shown.
  • a semiconductor device layer 11 including a fine electronic circuit is formed on the semiconductor substrate 10.
  • a buffer coat film 12 made of polyimide resin or the like is formed on the surface thereof.
  • the semiconductor substrate 10 has the same configuration as that of the semiconductor substrate 10, and the semiconductor substrate 10 and the semiconductor device layer 21 on the semiconductor substrate 20 adjacent to the semiconductor substrate 10 can be electrically connected.
  • the substrate 10 is provided with a semiconductor substrate through electrode 13, a land terminal 14, and a solder bump 15 provided so as to penetrate the substrate.
  • the semiconductor substrates 10, 20, 30 is provided with semiconductor substrate through electrodes 13, 23, 33, land terminals 24, 34 and solder bumps 15, 25, 35 provided so as to penetrate the substrate.
  • the land terminal 24 and the solder bump 15, and the land terminal 34 and the solder bump 25 exist in the form included in the first interlayer filler layers 40 and 50, respectively. It plays the function of connecting electrical signals between them.
  • the first interlayer filler layers 40 and 50 include a solder connection terminal including a land terminal 24 and a solder bump 15 for connecting an electric signal between the semiconductor substrates on which the semiconductor device layer 11 is formed.
  • the present invention is not limited to this as long as electrical connection of the semiconductor device layers on the respective semiconductor substrates can be secured.
  • any material that can be used as a substrate in the manufacture of integrated circuits can be used, but a silicon substrate is preferably used. Is done.
  • the silicon substrate may be used as it is, depending on the aperture, or may be used after being thinned to 100 ⁇ m or less by backside polishing such as backside etching or backgrinding.
  • solder bumps fine solder balls may be used, and after forming openings by lithography, resist plating is performed by solder plating directly on the base of the openings or after nickel or copper posts are formed. After removing, solder bumps may be formed by heat treatment.
  • the solder composition is not particularly limited, but a solder containing tin as a main component is preferably used in consideration of electrical bondability and low-temperature bondability.
  • the land terminal can be formed by forming a thin film on a semiconductor substrate using PVD (Physical Vapor Deposition) or the like, and then removing an unnecessary portion by forming a resist film by lithography and dry or wet etching. .
  • the material of the land terminal is not particularly limited as long as it can be bonded to the solder bump, but gold or copper can be preferably used in consideration of the bondability with solder and the reliability.
  • the first interlayer filler layer is formed between the semiconductor substrates and contains a resin (A) and an inorganic filler (B).
  • the dielectric constant of the first interlayer filler layer is preferably 5 or less, and more preferably 4 or less. A dielectric constant of the first interlayer filler layer exceeding 5 is not preferable because it causes a signal transmission delay in the wiring between the substrates, resulting in a decrease in the operation speed of the entire device.
  • the dielectric constant of the inorganic filler (B) contained in the first interlayer filler layer is preferably 6 or less.
  • the first interlayer filler layer containing an appropriate amount of inorganic filler (B) having a dielectric constant of 6 or less can obtain a low dielectric property that satisfies the performance as a semiconductor substrate laminate.
  • the thermal conductivity of the first interlayer filler layer is essential to be 0.8 W / (m ⁇ K) or more, and more preferably 1.0 W / (m ⁇ K) or more. In addition, although the one where this heat conductivity is higher is preferable, it is 10 W / (m * K) or less normally.
  • the thermal conductivity of the first interlayer filler layer is less than 0.8 W / (m ⁇ K)
  • the thermal conductivity between the semiconductor substrates is not sufficient, and heat accumulates in the semiconductor substrates, resulting in a high temperature. Since it becomes a factor of a defect, it is not preferable.
  • the thermal conductivity of the inorganic filler (B) contained in the first interlayer filler layer is preferably 2 W / (m ⁇ K) or more.
  • the thermal conductivity of the inorganic filler (B) is 2 W / (m ⁇ K) or more
  • the thermal conductivity is about 5 times higher than that of the resin (A), and the interlayer filler layer can be added with an appropriate addition amount.
  • the thermal conductivity can be sufficiently improved.
  • the first interlayer filler layer cannot obtain sufficient thermal conductivity.
  • the first interlayer filler layer preferably has a linear expansion coefficient of 3 ppm or more and 70 ppm or less, and more preferably 10 ppm or more and 60 ppm or less.
  • the linear expansion coefficient of the first interlayer filler layer is within the above range, the generation of potential stress due to the expansion coefficient of the semiconductor substrate with respect to the temperature change during semiconductor operation can be reduced, and thereby the destruction of the semiconductor device layer or The electric signal connection terminal can be stably operated without causing breakage or the like.
  • the linear expansion coefficient is appropriate. May happen.
  • the thickness of the first interlayer filler layer is preferably 1 ⁇ m or more and 50 ⁇ m or less. More preferably, they are 3 micrometers or more and 45 micrometers or less, More preferably, they are 5 micrometers or more and 40 micrometers or less.
  • the thickness is increased, the distance between wirings as a semiconductor becomes longer, and signal wiring delay is caused. Therefore, the merit of three-dimensionally stacking the substrates is not preferable.
  • the thickness is reduced, the distance between the wirings is shortened and the wiring delay of signals can be reduced.
  • the processing including the film thickness uniformity of the interlayer filler layer becomes extremely difficult. By setting it as the said thickness, workability and performance can be made compatible.
  • a 1st interlayer filler composition contains resin (A) and an inorganic filler (B), and also contains a hardening
  • the resin (A) has a thermal conductivity of 0.2 W / (m ⁇ K) or more in order to obtain sufficient thermal conductivity when combined with the inorganic filler (B) in the first interlayer filler composition. Is preferably 0.22 W / (m ⁇ K) or more.
  • the heat conductivity is preferably higher, but is usually 1.0 W / (m ⁇ K) or less.
  • the resin (A) preferably has a melt viscosity at 50 ° C. of 2000 Pa ⁇ s or more and 10000 Pa ⁇ s in order to perform alignment with the substrate to be bonded after forming a thin film on the substrate and before temporary bonding. More preferably, it is s or more.
  • the resin (A) has a melt viscosity at 120 ° C. in order to melt the first interlayer filler composition by heating and connect the electric bonding terminals. 100 Pa ⁇ s or less is preferable, and 20 Pa ⁇ s or less is more preferable.
  • the resin (A) include epoxy resin, phenol resin, urea resin, melamine resin, benzoguanamine resin, polyester resin, allyl resin, alkyd resin, urethane resin, silicon resin, acrylic resin, polyimide resin, and the like. Can do.
  • thermosetting resins excellent in heat resistance and various electric characteristics are preferable.
  • thermosetting resins a resin mainly composed of an epoxy resin is preferable from the viewpoint of processability before curing, B-staging film properties, other curing characteristics, cured film properties, and the like, and a resin composed only of an epoxy resin is more preferable.
  • the phrase “having an epoxy resin as a main component” means that the proportion of the epoxy resin in the resin (A) is 50% by weight or more, preferably 60% by weight or more (including 100% by weight). ).
  • an epoxy resin is used as an example of a preferable resin (A)
  • Any epoxy resin can be used as the epoxy resin.
  • the epoxy resin may be only an epoxy resin having one type of structural unit, or a plurality of epoxy resins having different structural units may be combined.
  • at least a phenoxy resin hereinafter referred to as an epoxy resin (hereinafter referred to as an epoxy resin)
  • the weight ratio of the epoxy resin (A1) to the total amount of the epoxy resin is in the range of 5 to 95% by weight. More preferably, it is contained in the range of 10 to 90% by weight, more preferably 20 to 80% by weight.
  • Epoxy resin (A1) The phenoxy resin usually refers to a resin obtained by reacting an epihalohydrin and a dihydric phenol compound, or a resin obtained by reacting a divalent epoxy compound and a divalent phenol compound.
  • a phenoxy resin which is an epoxy resin having a weight average molecular weight of 200 or more and 100,000 or less is referred to as an epoxy resin (A1).
  • the upper limit of the weight average molecular weight of the epoxy resin (A1) is preferably 50000 or less, and more preferably 30000 or less.
  • a phenoxy resin having at least one skeleton selected from the group consisting of naphthalene skeleton, fluorene skeleton, biphenyl skeleton, anthracene skeleton, pyrene skeleton, xanthene skeleton, adamantane skeleton and dicyclopentadiene skeleton is preferable. .
  • a phenoxy resin having a fluorene skeleton and / or a biphenyl skeleton is particularly preferable because the heat resistance is further improved.
  • the epoxy resin may include a plurality of epoxy resins having different structural units.
  • the epoxy resin other than the epoxy resin (A1) is preferably an epoxy resin having two or more epoxy groups in the molecule (hereinafter sometimes referred to as an epoxy resin (A2)).
  • bisphenol A type epoxy resin bisphenol F type epoxy resin, naphthalene type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, phenol aralkyl type epoxy resin, biphenyl type epoxy resin, triphenylmethane type epoxy resin, di
  • epoxy resins such as cyclopentadiene type epoxy resin, glycidyl ester type epoxy resin, glycidyl amine type epoxy resin, polyfunctional phenol type epoxy resin and the like can be mentioned. These can be used alone or as a mixture of two or more.
  • the weight average molecular weight of the epoxy resin (A2) is preferably 100 to 5000, and more preferably 200 to 4000, from the viewpoint of controlling the melt viscosity. When the weight average molecular weight is lower than 100, the heat resistance tends to be inferior. When the weight average molecular weight is higher than 5000, the melting point of the epoxy resin tends to be high, and the bonding property tends to decrease.
  • the resin (A) may contain a resin other than the epoxy resin (A1) and the epoxy resin (A2) (hereinafter may be referred to as other resin) as long as the purpose is not impaired.
  • the ratio of the epoxy resin (A1) in the total resin including the epoxy resin (A1) and the epoxy resin (A2) is preferably 3 to 95%, more preferably 100% by weight. It is 10 to 90% by weight, more preferably 20 to 80% by weight.
  • the “all resins including the epoxy resin (A1) and the epoxy resin (A2)” means that when the resin (A) is only the epoxy resin (A1) and the epoxy resin (A2), the epoxy resin (A1) And the epoxy resin (A2), and when other resins are included, it means the total of the epoxy resin (A1), the epoxy resin (A2), and the other resins.
  • the ratio of the epoxy resin (A1) is 10% by weight or more, the effect of improving the thermal conductivity by blending the epoxy resin (A1) can be sufficiently obtained, and desired high thermal conductivity can be obtained. it can.
  • the proportion of the epoxy resin (A1) is less than 90% by weight and the epoxy resin (A2) is 10% by weight or more, the compounding effect of the epoxy resin (A2) is exerted, and the curability and physical properties of the cured product are sufficient. It will be something.
  • the inorganic filler (B) When the first interlayer filler layer contains the inorganic filler (B) having high thermal conductivity, it becomes possible to impart high thermal conductivity to the first interlayer filler layer, and between the semiconductor substrates. By promoting heat conduction and lowering the temperature of the semiconductor device substrate, the semiconductor device can be stably operated.
  • the inorganic filler (B) preferably has high thermal conductivity, particularly preferably 2 W / (m ⁇ K) or more, and more preferably 3 W / (m ⁇ K) or more.
  • the heat conductivity is preferably higher, but is usually 300 W / (m ⁇ K) or less.
  • the inorganic filler (B) preferably has a dielectric constant of 6 or less, and more preferably 5 or less.
  • a dielectric constant exceeding 6 is not preferable because it causes a signal transmission delay in the wiring between the substrates, resulting in a decrease in the operation speed of the entire device.
  • the electric power is preferably low, but is usually 3 or more.
  • the dielectric constant is 6 or less, preferably 5 or less, the signal transmission delay can be reduced, and the calculation processing speed of the semiconductor device can be improved.
  • the dielectric constant of an inorganic filler (B) can be measured by arbitrary methods, generally it can obtain
  • An arbitrary frequency can be used for the measurement of the dielectric constant, but a frequency of 10 MHz is preferably used from the viewpoint of measurement accuracy. Further, as the operating frequency of the semiconductor increases, it is more preferable to use 100 MHz to 10 GHz as the dielectric constant measurement frequency.
  • alumina Al 2 O 3 : thermal conductivity 30 W / (m ⁇ K)
  • aluminum nitride AlN: thermal conductivity 260 W / (m ⁇ K)
  • boron nitride BN: heat
  • silicon nitride Si 3 N 4 : thermal conductivity 23 W / (m ⁇ K)
  • silica SiO 2 : Thermal conductivity 1.4 W / (m ⁇ K)
  • the inorganic filler (B) further has stability against oxygen, water and high-temperature exposure, and low dielectric properties.
  • an inorganic filler (B) Al 2 O 3 , AlN, BN, and SiO 2 are preferable, and BN is particularly preferable.
  • These inorganic fillers (B) may be used alone or in a combination of two or more in any combination and ratio.
  • the inorganic material used as an inorganic filler (B) powder may have aggregated immediately after a commercial item or a synthesis
  • the method for pulverizing the inorganic material is not particularly limited, and a conventionally known pulverization method such as a method of stirring and mixing with a pulverizing medium such as zirconia beads or a jet injection can be applied.
  • the inorganic filler (B) preferably has an average particle size of 0.1 ⁇ m to 10 ⁇ m and a specific surface area of 1 m 2 / g to 60 m 2 / g, more preferably an average particle size of 0.2 ⁇ m to 5 ⁇ m.
  • the specific surface area is 1 m 2 / g or more and 25 m 2 / g or less, and the average particle diameter is particularly preferably 0.2 ⁇ m or more and 3 ⁇ m or less, and the specific surface area is 1 m 2 / g or more and 15 m 2 / g or less.
  • the average particle diameter of an inorganic filler (B) is the value measured after grind
  • the thickness of the first interlayer filler layer is as thin as about 50 ⁇ m or less. Therefore, if the average particle size of the inorganic filler to be blended exceeds 10 ⁇ m, the inorganic filler tends to protrude on the surface, the surface shape of the first interlayer filler layer is deteriorated, and the adhesiveness of the interlayer filler composition is reduced. The semiconductor substrate cannot be sufficiently bonded. On the other hand, if the particle size of the inorganic filler (B) is too small, the number of necessary heat conduction paths increases and the probability of connecting from the top to the bottom in the thickness direction between the semiconductor substrates decreases, and the epoxy resin having high heat conductivity.
  • the thermal conductivity in the thickness direction of the interlayer filler layer becomes insufficient.
  • an inorganic filler (B) will aggregate easily and the dispersibility in an interlayer filler composition will worsen.
  • the specific surface area is less than 1 m 2 / g, the particle size of the inorganic filler (B) tends to increase and it becomes difficult to bond, and when it exceeds 60 m 2 / g, the particle size of the inorganic filler (B) tends to be small.
  • the shape of the inorganic filler (B) is greatly deviated from the spherical shape, so that the viscosity of the interlayer filler composition increases, and the filler filling amount in the interlayer filler layer Cannot be increased, and the predetermined thermal conductivity cannot be achieved.
  • an inorganic filler having 2 or more types of inorganic fillers from which an average particle diameter differs as an inorganic filler (B).
  • an inorganic filler having a relatively small average particle diameter for example, 0.1 to 3 ⁇ m, preferably 0.2 to 1.5 ⁇ m, and a relatively large average particle diameter, for example, 1 to 10 ⁇ m, preferably 1 to 5 ⁇ m.
  • the inorganic filler having a small average particle diameter and the inorganic filler having a large average particle diameter are preferably used in a weight ratio of 10: 1 to 1:10 in terms of forming a heat conduction path.
  • the first interlayer filler composition may contain a filler other than the inorganic filler (B) (hereinafter referred to as other filler) within a range that does not impair the effects of the present invention for the purpose of viscosity adjustment and the like.
  • other filler a filler other than the inorganic filler (B)
  • silica SiO 2 : thermal conductivity 1.4 W / (m ⁇ K)
  • the average particle size and maximum particle size of other fillers are preferably in the same range as the inorganic filler (B).
  • the content of the inorganic filler (B) in the first interlayer filler layer is preferably 50 parts by weight or more and 400 parts by weight or less, more preferably 75 parts by weight or more, per 100 parts by weight of the resin (A). 300 parts by weight or less. If the content of the inorganic filler (B) is less than 50 parts by weight, sufficient thermal conductivity may not be obtained, and if it exceeds 400 parts by weight, the viscosity of the composition increases and a uniform coating film is formed. Problems such as inability to form may occur.
  • the first interlayer filler composition may contain a curing agent (C).
  • curing agent (C) used by this invention shows the substance which contributes to the crosslinking reaction between the epoxy groups of an epoxy resin.
  • curing agent (C) There is no restriction
  • amine curing agents such as phenolic curing agents, aliphatic amines, polyether amines, alicyclic amines, aromatic amines, acid anhydride curing agents, amide curing agents, tertiary amines, imidazoles or the like Derivatives, organic phosphines, phosphonium salts, tetraphenylboron salts, organic acid dihydrazides, boron halide amine complexes, polymercaptan curing agents, isocyanate curing agents, blocked isocyanate curing agents, and the like.
  • phenolic curing agents include bisphenol A, bisphenol F, 4,4'-dihydroxydiphenylmethane, 4,4'-dihydroxydiphenyl ether, 1,4-bis (4-hydroxyphenoxy) benzene, 1,3-bis (4-hydroxyphenoxy) benzene, 4,4'-dihydroxydiphenyl sulfide, 4,4'-dihydroxydiphenyl ketone, 4,4'-dihydroxydiphenyl sulfone, 4,4'-dihydroxybiphenyl, 2,2'-dihydroxybiphenyl 10- (2,5-dihydroxyphenyl) -10H-9-oxa-10-phosphaphenanthrene-10-oxide, phenol novolak, bisphenol A novolak, o-cresol novolak, m-cresol novolak, p-ke Zole novolak, xylenol novolak, poly-p-hydroxystyrene, hydroquinone, re
  • aliphatic amine that is an amine-based curing agent
  • ethylenediamine 1,3-diaminopropane, 1,4-diaminopropane
  • hexamethylenediamine 2,5-dimethylhexamethylenediamine
  • trimethylhexamethylenediamine trimethylhexamethylenediamine
  • diethylenetriamine diethylenetriamine
  • iminobispropylamine bis (hexamethylene) triamine, triethylenetetraminetetraethylenepentamine, pentaethylenehexamine, N-hydroxyethylethylenediamine, tetra (hydroxyethyl) ethylenediamine and the like.
  • polyetheramine examples include triethylene glycol diamine, tetraethylene glycol diamine, diethylene glycol bis (propylamine), polyoxypropylene diamine, and polyoxypropylene triamines.
  • alicyclic amine examples include isophorone diamine, metacene diamine, N-aminoethylpiperazine, bis (4-amino-3-methyldicyclohexyl) methane, bis (aminomethyl) cyclohexane, 3,9-bis (3 -Aminopropyl) -2,4,8,10-tetraoxaspiro (5,5) undecane, norbornenediamine and the like.
  • aromatic amine examples include tetrachloro-p-xylenediamine, m-xylenediamine, p-xylenediamine, m-phenylenediamine, o-phenylenediamine, p-phenylenediamine, 2,4-diaminoanisole, 2 , 4-toluenediamine, 2,4-diaminodiphenylmethane, 4,4'-diaminodiphenylmethane, 4,4'-diamino-1,2-diphenylethane, 2,4-diaminodiphenylsulfone, 4,4'-diaminodiphenyl Sulfone, m-aminophenol, m-aminobenzylamine, benzyldimethylamine, 2-dimethylaminomethyl) phenol, triethanolamine, methylbenzylamine, ⁇ - (m-aminophenyl) ethylamine,
  • acid anhydride-based curing agents include dodecenyl succinic anhydride, polyadipic acid anhydride, polyazeline acid anhydride, polysebacic acid anhydride, poly (ethyloctadecanedioic acid) anhydride, poly (phenylhexadecanedioic acid) Anhydride, Methyltetrahydrophthalic anhydride, Methylhexahydrophthalic anhydride, Hexahydrophthalic anhydride, Methylhymic anhydride, Tetrahydrophthalic anhydride, Trialkyltetrahydrophthalic anhydride, Methylcyclohexenedicarboxylic anhydride, Methylcyclohexenetetracarboxylic Acid anhydride, phthalic anhydride, trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic anhydride, ethylene glycol bist
  • amide type curing agents examples include dicyandiamide and polyamide resin.
  • tertiary amines examples include 1,8-diazabicyclo (5,4,0) undecene-7, triethylenediamine, benzyldimethylamine, triethanolamine, dimethylaminoethanol, tris (dimethylaminomethyl) phenol, and the like. .
  • imidazole or derivatives thereof examples include 1-cyanoethyl-2-phenylimidazole, 2-phenylimidazole, 2-ethyl-4 (5) -methylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazo Lithium trimellitate, 2,4-diamino-6- [2'-methylimidazolyl- (1 ')]-ethyl-s-triazine, 2,4-diamino-6- [2'-ethyl-4'-methyl Imidazolyl- (1 ′)]-ethyl-s-triazine, 2,4-d
  • organic phosphines include tributylphosphine, methyldiphenylphosphine, triphenylphosphine, diphenylphosphine, and phenylphosphine.
  • examples of the phosphonium salt include tetraphenylphosphonium / tetraphenylborate, tetraphenylphosphonium / ethyltriphenylborate, and tetrabutylphosphonium / tetrabutylborate.
  • examples of the tetraphenylboron salt include 2-ethyl-4-methylimidazole / tetraphenylborate, N-methylmorpholine / tetraphenylborate and the like.
  • curing agents may be used alone or in a combination of two or more in any combination and ratio.
  • imidazole or a derivative thereof and an amide curing agent are preferably used.
  • imidazole or a derivative thereof and an amide curing agent are preferably used.
  • action of an epoxy resin is used as the flux (D) mentioned later, you may use this organic carboxylic acid as a hardening
  • the content of the curing agent (C) in the first interlayer filler composition is usually 0.1 to 60 parts by weight with respect to 100 parts by weight of the resin (A) mainly composed of an epoxy resin. Is preferable, and 0.5 to 10 parts by weight is more preferable.
  • the curing agent is a phenol-based curing agent, an amine-based curing agent, or an acid anhydride-based curing agent
  • the equivalent ratio of the epoxy group in the epoxy resin to the functional group in the curing agent is 0.8 to It is preferably used in the range of 1.5, more preferably in the range of 0.9 to 1.2. Outside this range, unreacted epoxy groups and functional groups of the curing agent may remain, and desired physical properties may not be obtained.
  • Curing agents are amide-based curing agents, tertiary amines, imidazoles or their derivatives, organic phosphines, phosphonium salts, tetraphenylboron salts, organic acid dihydrazides, boron halide amine complexes, polymercaptan-based curing agents, isocyanate-based curing agents.
  • a curing agent a blocked isocyanate curing agent, etc., it is preferably used in the range of 0.1 to 20 parts by weight, preferably 0.5 to 10 parts by weight with respect to 100 parts by weight of the epoxy resin in the epoxy resin composition. It is more preferable to use within a range.
  • the flux (D) means that the metal electric signal terminals such as solder bumps and the surface oxide film of the land are dissolved and removed, and the wettability of the solder bumps on the land surface is improved when soldering the metal terminals. Furthermore, it is a compound having a function of preventing reoxidation of the metal terminal surface of the solder bump.
  • the flux (D) is contained in the first interlayer filler composition when it includes solder connection terminals for electrical signal connection between the semiconductor substrates in which the semiconductor device layer is formed in the first interlayer filler layer. Is done.
  • aliphatic carboxylic acids such as succinic acid, malonic acid, succinic acid, glutaric acid, adipic acid, malic acid, tartaric acid, citric acid, lactic acid, acetic acid, propionic acid, butyric acid, oleic acid, stearic acid; Aromatic carboxylic acids such as benzoic acid, salicylic acid, phthalic acid, trimellitic acid, trimellitic anhydride, trimesic acid and benzenetetracarboxylic acid; terpene carboxylic acids such as abietic acid and rosin; and organic carboxylic acids reacted with alkyl vinyl ethers An organic carboxylic acid ester which is a hemiacetal ester converted in the following manner: glutamic acid hydrochloride, aniline hydrochloride, hydrazine hydrochloride, cetylpyridine bromide, phenylhydrazine hydrochloride, tetrachlorona
  • These compounds may be used as they are, or those encapsulated with a coating agent made of an organic polymer or an inorganic compound may be used. These compounds may be used individually by 1 type, and 2 or more types may be mixed and used for them in arbitrary combinations and ratios. In these, a polyhydric alcohol, organic carboxylic acid, or carboxylic acid ester is preferable from the solubility to resin (A) and various solvents.
  • the melting temperature of the flux (D) is 90 ° C. to 220 ° C. in order to exhibit functions such as dissolution of the oxide film on the solder surface, improvement of the wettability of the solder surface, and prevention of reoxidation of the solder surface before soldering. It is preferably 100 ° C to 200 ° C, more preferably 120 ° C to 180 ° C.
  • the flux (D) is a polyhydric alcohol, organic carboxylic acid or carboxylic acid ester
  • the polyhydric alcohol or carboxylic acid is decomposed or volatilized at a temperature of 220 ° C. to 260 ° C. at the time of soldering. A thing with little evaporation etc. is preferable.
  • the decomposition temperature and boiling point are preferably 250 ° C. or higher, more preferably 270 ° C. or higher, and most preferably 290 ° C. or higher.
  • polyhydric alcohols trimethylolpropane, erythritol, pentaerythritol, ribitol and the like can be preferably used.
  • organic carboxylic acid glutaric acid, adipic acid, trimellitic acid and the like can be preferably used.
  • the temperature at which the organic carboxylic acid ester generates carboxylic acid by thermal decomposition and exhibits its function is preferably 130 ° C or higher, more preferably 140 ° C or higher, still more preferably 160 ° C or higher, and most preferably 180 ° C or higher. It is.
  • the temperature is preferably higher, but is usually 200 ° C. or lower.
  • Organic carboxylic acids used as raw materials for organic carboxylic acid esters include monocarboxylic acids such as lactic acid, acetic acid, propionic acid, butyric acid, oleic acid, stearic acid, benzoic acid, abietic acid, and rosin; succinic acid, malonic acid, succinic acid, Dicarboxylic acids such as glutaric acid, adipic acid, malic acid, tartaric acid, isophthalic acid, pyromellitic acid, maleic acid, fumaric acid, itaconic acid; citric acid, 1,2,4-trimellitic acid, tris (2-carboxyethyl) Tricarboxylic acids such as isocyanurate; tetracarboxylic acids such as pyromellitic acid and butanetetracarboxylic acid; and the like can be used. Of these, polycarboxylic acids having two or more carboxyl groups are preferred in terms of reactivity as a flux.
  • alkyl vinyl ethers used as raw materials for organic carboxylic acid esters are preferably those having an alkyl group having 1 to 6 carbon atoms, and among them, the alkyl group is a methyl group, an ethyl group, a propyl group, or a butyl group. Is particularly preferred.
  • the alkyl groups the lower the electron donating property, the higher the temperature dissociation property, so the alkyl group is preferably secondary or primary.
  • organic carboxylic acid ester As the organic carboxylic acid ester, Santacid G (dialkyl vinyl ether block bifunctional polymer carboxylic acid), Santacid H (monoalkyl vinyl ether block bifunctional low molecular weight carboxylic acid), Santacid I (monoalkyl vinyl ether block bifunctional carboxylic acid) ) (Both manufactured by NOF Corporation) and the like can be preferably used.
  • the content of the flux (D) is 0.1 to 10 parts by weight, preferably 0.5 to 5 parts by weight per 100 parts by weight of the resin (A). If the content is less than 0.1 parts by weight, there is a risk of poor solder connection due to a decrease in oxide film removability, and if it exceeds 10 parts by weight, there is a risk of poor connection due to an increase in the viscosity of the composition.
  • the first interlayer filler composition may contain various other additives within the range not impairing the effects of the present invention for the purpose of further improving the functionality.
  • Other additives include coupling agents such as silane coupling agents and titanate coupling agents, and storage stability as additive components for improving adhesion to substrates and adhesion between matrix resins and inorganic fillers. Examples thereof include an ultraviolet ray inhibitor, an antioxidant, a plasticizer, a flame retardant, a colorant, and a dispersant for improving the property. Any of these may be used alone or in a combination of two or more in any combination and ratio.
  • silane coupling agents include epoxy silanes such as ⁇ -glycidoxypropyltrimethoxysilane, ⁇ -glycidoxypropyltriethoxysilane, ⁇ - (3,4-epoxycyclohexyl) ethyltrimethoxysilane; ⁇ -aminopropyl Triethoxysilane, N- ⁇ (aminoethyl) ⁇ -aminopropyltrimethoxysilane, N- ⁇ (aminoethyl) ⁇ -aminopropylmethyldimethoxysilane, ⁇ -aminopropyltrimethoxysilane, ⁇ -ureidopropyltriethoxysilane, etc.
  • epoxy silanes such as ⁇ -glycidoxypropyltrimethoxysilane, ⁇ -glycidoxypropyltriethoxysilane, ⁇ - (3,4-epoxycyclohexyl) e
  • Amino silanes such as 3-mercaptopropyltrimethoxysilane; p-styryltrimethoxysilane, vinyltrichlorosilane, vinyltris ( ⁇ -methoxyethoxy) silane, vinyltrimethoxysilane, vinyltriethoxysilane, ⁇ - Taku Lilo trimethoxysilane etc. vinylsilane; and the like; epoxy, amino-based silane polymer type vinyl.
  • titanate coupling agents include isopropyl triisostearoyl titanate, isopropyl tri (N-aminoethyl / aminoethyl) titanate, diisopropyl bis (dioctyl phosphate) titanate, tetraisopropyl bis (dioctyl phosphite) titanate, tetraoctyl bis ( Ditridecyl phosphite) titanate, tetra (2,2-diallyloxymethyl-1-butyl) bis (ditridecyl) phosphite titanate, bis (dioctyl pyrophosphate) oxyacetate titanate, bis (dioctyl pyrophosphate) ethylene titanate It is done.
  • the coupling agent is preferably added in an amount of about 0.01 to 2.0% by weight, based on the total solid content in the resin composition. 5% by weight is more preferred. If the amount of the coupling agent is small, the effect of improving the adhesion between the matrix resin and the inorganic filler due to the incorporation of the coupling agent cannot be obtained sufficiently. There is a problem that the agent bleeds out.
  • the above-mentioned first interlayer filler composition may be applied as it is on the semiconductor substrate, but in the form of a coating liquid further containing an organic solvent (E). It may be used.
  • the organic solvent (E) will be described.
  • the organic solvent (E) that can be used include ketones such as acetone, methyl ethyl ketone (MEK), methyl isobutyl ketone (MIBK), methyl amyl ketone (MAK), and cyclohexanone (CHN); ethyl acetate, butyl acetate, and the like.
  • Esters such as ethylene glycol monomethyl ether, propylene glycol monomethyl ether and propylene glycol monomethyl ether acetate; amides such as N, N-dimethylformamide and N, N-dimethylacetamide; alcohols such as methanol and ethanol; hexane And alkanes such as cyclohexane; aromatics such as toluene and xylene; and the like.
  • ketones such as methyl ethyl ketone, methyl isobutyl ketone and cyclohexanone, esters or ethers are preferable, and in particular, ketones such as methyl ethyl ketone, methyl isobutyl ketone and cyclohexanone are used. It is particularly preferred.
  • These organic solvents may be used alone or in a combination of two or more in any combination and ratio.
  • the mixing ratio of the organic solvent (E) with respect to other components is not particularly limited, but is preferably 20% by weight to 70% by weight, particularly preferably 30% by weight to 60% by weight, based on the other composition. is there.
  • a good coating film can be formed by any coating method.
  • the mixing ratio of the organic solvent (E) is less than 20% by weight, the viscosity of the composition increases and a good coating film may not be obtained, or when it exceeds 70% by weight, a predetermined film thickness cannot be obtained. Such a problem may appear.
  • the coating solution may contain various additives.
  • additives include the above-mentioned additives, surfactants that improve the dispersibility of each component in the coating liquid, emulsifiers, low elasticity agents, diluents, antifoaming agents, ion trapping agents, and the like. .
  • any of conventionally known anionic surfactants, nonionic surfactants, and cationic surfactants can be used.
  • fluorine surfactants in which some or all of the C—H bonds are C—F bonds among these surfactants can also be preferably used.
  • the addition amount of the surfactant is preferably about 0.001 to 5% by weight, more preferably 0.01 to 1% by weight, based on the total solid content in the resin composition. If it is less than 0.001% by weight, the predetermined film thickness uniformity may not be obtained, and if it exceeds 5% by weight, phase separation from the resin component may occur, which is not preferable.
  • the preparation method of the said coating liquid is not specifically limited, A conventionally well-known method can be used and it can prepare by mixing the component of a coating liquid as it is.
  • the order of mixing is arbitrary as long as there is no particular problem such as a reaction due to an additive or the like, and a precipitate is generated due to the addition of the additive, and any two components or three or more components among the components of the coating liquid May be blended in advance, and then the remaining components may be mixed, or all of them may be mixed at once.
  • the inorganic filler (B) is preferably pulverized so as not to form an aggregate having a large particle diameter, but may be pulverized before the production of the coating liquid or mixed with other components. Then, it may be crushed.
  • the method for grinding the inorganic material is not particularly limited, and conventionally known grinding methods can be applied.
  • a first three-dimensional integrated circuit laminate comprising a semiconductor substrate laminate constitutes each layer of the three-dimensional integrated circuit, and a semiconductor substrate on which a semiconductor device layer is formed
  • Manufactured using a method including a step of forming a semiconductor substrate laminate having a plurality of interlayer filler layers.
  • solder bumps and land terminals are formed as electrical connection terminals between the substrates on the upper and lower surfaces of the semiconductor substrate on which the semiconductor device layer is formed, as necessary.
  • the semiconductor substrate, solder bumps, and land terminals are as described above.
  • the first interlayer filler composition dissolved / dispersed in the organic solvent (E) is prepared by a dipping method, a spin coating method, a spray coating method, a blade method, or any other method. The method can be used.
  • a baking treatment is performed at an arbitrary temperature of 50 to 150 ° C., preferably 60 to 130 ° C. to form a coating film. Perform stage processing. At this time, the baking treatment may be performed at a constant temperature, but the baking treatment may be performed under reduced pressure conditions in order to smoothly remove the volatile components in the composition.
  • a baking process by stepwise temperature rise may be performed within a range in which the curing of the resin does not proceed. For example, baking can be performed for 5 to 90 minutes each at 60 ° C., then at 80 ° C., and further at 120 ° C.
  • a film made of the first interlayer filler composition may be formed on the semiconductor substrate by any method using a material that has been heated and melted in a temperature range in which the resin does not begin to cure.
  • the first interlayer filler composition since the first interlayer filler composition has sufficient extensibility suitable for film forming, the first interlayer filler composition may be formed by forming a film and placing the film on a semiconductor substrate.
  • the film made of the first interlayer filler composition formed by the above method is heated to develop tackiness, and then temporarily bonded to the semiconductor substrate to be bonded.
  • the temperature for temporary bonding is preferably 80 to 150 ° C., although it depends on the composition of the resin (A). In the case where the semiconductor substrate is bonded to a plurality of layers, the temporary bonding may be repeated for the number of layers of the substrate. Also good.
  • the temporary bonding between the substrates as necessary, preferably 1gf / cm 2 ⁇ 50Kgf / cm 2, more preferably it is preferably carried out under a load of 10gf / cm 2 ⁇ 10Kgf / cm 2.
  • the semiconductor substrate is finally bonded.
  • Connection of electrical terminals between semiconductor substrates is achieved by reducing the melt viscosity of the resin of the first interlayer filler composition by pressure-bonding the temporarily bonded semiconductor substrate at 200 ° C. or higher, preferably 220 ° C. or higher.
  • the flux in the composition can be activated to achieve solder bonding between the semiconductor substrates.
  • the upper limit of the heating temperature is a temperature at which the resin (A) to be used is not decomposed or altered, and is appropriately determined depending on the type and grade of the resin, but is usually 300 ° C. or lower.
  • the second three-dimensional integrated circuit laminate of the present invention is such that the above-described semiconductor substrate laminate is further mounted on an organic substrate.
  • a second interlayer filler layer containing the resin (a) and the inorganic filler (b) may be formed between the organic substrate and the organic substrate. That is, the above-mentioned semiconductor substrate laminate (first three-dimensional integrated circuit laminate) is further mounted on the organic substrate, and the resin (a) and the inorganic are interposed between the semiconductor substrate laminate and the organic substrate.
  • FIG. 3 shows a conceptual cross-sectional view of a three-dimensional integrated circuit laminate (hereinafter referred to as a second three-dimensional integrated circuit laminate) according to the second embodiment of the present invention.
  • a second three-dimensional integrated circuit laminate in order to facilitate understanding of the structure of the three-dimensional integrated circuit laminate, the thicknesses and sizes of the other constituent members with respect to the semiconductor substrate and the organic substrate are shown larger than actual.
  • the above-described semiconductor substrate laminate 1 is further mounted on the organic substrate 101, and between the semiconductor substrate laminate and the organic substrate.
  • a second interlayer filler layer 102 containing the resin (a) and the inorganic filler (b) is formed.
  • the second three-dimensional integrated circuit laminate will be described in detail.
  • the semiconductor substrate laminate is the same as the first three-dimensional integrated circuit laminate described above, and a description thereof will be omitted.
  • the organic substrate is a pattern conversion substrate (interposer) for high-density mounting that connects an array of electrodes with solder balls as external electrodes and a semiconductor substrate, and mounts a three-dimensional integrated circuit laminate.
  • the organic substrate having a multilayer circuit structure having a wiring layer in the resin plate is preferable.
  • An epoxy resin or the like is preferably used as the resin component constituting the organic substrate, and copper (Cu) is preferably used as the wiring layer. It may be connected to an organic substrate via bumps or the like, and the organic substrate may be electronically connected to terminals of the printed circuit board via arrayed electrodes.
  • the second interlayer filler layer is formed between the semiconductor substrate laminate and the organic substrate, and contains the resin (a) and the inorganic filler (b). .
  • the second interlayer filler layer preferably has a linear expansion coefficient of 10 ppm or more and 50 ppm or less, and particularly preferably 15 ppm or less. In addition, although the one where this linear expansion coefficient is lower is preferable, it is 20 ppm or more normally. When the linear expansion coefficient is 10 ppm or more and 50 ppm or less, the stress generated due to the difference in expansion coefficient between the semiconductor substrate laminate and the organic substrate due to heat is alleviated, and peeling at the bonding interface between the semiconductor substrate laminate and the organic substrate is prevented. Can be avoided.
  • the dielectric constant of the second interlayer filler layer is preferably 6 or less, and more preferably 5 or less. Particularly preferably, it is 4.5 or less.
  • the dielectric constant is preferably low, but is usually 3 or more.
  • a dielectric constant exceeding 6 is not preferable because it causes a signal transmission delay in the wiring between the semiconductor substrate laminate and the organic substrate, resulting in a decrease in the operating speed of the entire device. It is preferable that the dielectric constant is 6 or less, preferably 5 or less because the transmission delay of the signal can be reduced, and the processing speed of the semiconductor device can be improved.
  • the second interlayer filler layer preferably has a thermal conductivity of 0.4 W / (m ⁇ K) or more, more preferably 0.8 W / (m ⁇ K) or more, and 1.0 W / Particularly preferred is (m ⁇ K) or more. In addition, although the one where this heat conductivity is higher is preferable, it is 10 W / (m * K) or less normally.
  • the difference in expansion coefficient between the semiconductor substrate laminate and the organic substrate increases as the temperature increases, but occurs when the thermal conductivity of the second interlayer filler layer is 0.4 W / (m ⁇ K) or more. Since the conducted heat is sufficiently conducted to the organic substrate through the second interlayer filler layer, malfunction due to heat accumulation in the semiconductor substrate laminate is more reliably avoided, and the difference in the expansion coefficient described above The stress generated by is relaxed.
  • the thickness of the second interlayer filler layer is preferably 50 ⁇ m or more and 300 ⁇ m or less. More preferably, they are 60 micrometers or more and 250 micrometers or less, More preferably, they are 70 micrometers or more and 200 micrometers or less.
  • the thickness is increased, the stacked body of the semiconductor substrate stack and the organic substrate becomes bulky, and it is not preferable because small packaging becomes difficult.
  • the thickness is reduced, the difference in expansion coefficient between the semiconductor substrate laminate and the organic substrate due to a change in the operating temperature of the device may cause peeling at the bonding interface between the inorganic and organic substrates. By setting it as the said thickness, workability and performance can be made compatible.
  • a 2nd interlayer filler composition contains resin (a) and an inorganic filler (b), and also contains a hardening
  • curing agent c
  • flux d
  • the resin (a) has a thermal conductivity of 0.15 W / (m ⁇ K) as a second interlayer filler composition in order to obtain sufficient thermal conductivity when combined with the inorganic filler (b). It is preferable that it is above, and 0.3 W / (m ⁇ K) or more is more preferable.
  • the thermal conductivity is preferably higher, but is usually 0.5 W / (m ⁇ K) or less.
  • the resin (a) preferably has a melt viscosity at 50 ° C. of 2000 Pa ⁇ s or more in order to perform alignment with the substrate to be bonded after the thin film is formed on the substrate and before temporary bonding. More preferably, it is s or more.
  • the resin (a) when carrying out the main bonding after temporary bonding, has a melt viscosity at 120 ° C. in order to melt the first interlayer filler composition by heating and connect the electric bonding terminals. 100 Pa ⁇ s or less is preferable, and 20 Pa ⁇ s or less is more preferable.
  • the resin (a) include epoxy resin, phenol resin, urea resin, melamine resin, benzoguanamine resin, polyester resin, allyl resin, alkyd resin, urethane resin, silicon resin, acrylic resin, polyimide resin, and the like. be able to.
  • resin (A) of the said 1st interlayer filler composition as resin (a).
  • thermosetting resins excellent in heat resistance and various electric characteristics are preferable.
  • thermosetting resins a resin mainly composed of an epoxy resin is preferred from the viewpoint of processability before curing, other curing characteristics, and cured film properties.
  • the phrase “consisting mainly of an epoxy resin” means that the proportion of the epoxy resin in the resin (a) is 50% by weight or more, preferably 60% by weight or more (including 100% by weight). ).
  • an underfill process has been proposed as a technique for filling a silicon substrate and an organic substrate. After bonding bumps and lands, an interlayer filler is filled from the side of the substrate using a capillary phenomenon. For this reason, this process requires a resin component that is liquid at room temperature, and generally, a liquid epoxy resin or the like is preferably used.
  • the inorganic filler (b) is added to improve the thermal conductivity of the second interlayer filler composition.
  • the second interlayer filler composition contains the inorganic filler (b) having thermal conductivity
  • the second interlayer filler composition can be imparted with high thermal conductivity, and the semiconductor substrate laminate
  • the semiconductor device can be stably operated by promoting the heat conduction between the body and the organic substrate to lower the temperature of the semiconductor device substrate.
  • the thermal conductivity of the inorganic filler (b) is preferably 1 W / (m ⁇ K) or more, and more preferably 2 W / (m ⁇ K) or more.
  • the heat conductivity is preferably higher, but is usually 300 W / (m ⁇ K) or less.
  • the same inorganic filler (B) as described above can be used. That is, alumina (Al 2 O 3 : thermal conductivity 30 W / (m ⁇ K)), aluminum nitride (AlN: thermal conductivity 260 W / (m ⁇ K)), boron nitride (BN: thermal conductivity 3 W / (m (K) (thickness direction), 275 W / (m ⁇ K) (in-plane direction)), silicon nitride (Si 3 N 4 : thermal conductivity 23 W / (m ⁇ K)), silica (SiO 2 : thermal conductivity) 1.4 W / (m ⁇ K)) can be used.
  • alumina Al 2 O 3 : thermal conductivity 30 W / (m ⁇ K)
  • aluminum nitride AlN: thermal conductivity 260 W / (m ⁇ K)
  • boron nitride BN: thermal conductivity 3 W / (m (K) (thick
  • these inorganic fillers (b) may be used individually by 1 type, and may mix and use 2 or more types by arbitrary combinations and a ratio. It is preferable from the viewpoint of the reliability of the bonded device that the inorganic filler (b) further has stability against oxygen, water, high-temperature exposure, and low dielectric properties.
  • examples of such an inorganic filler include Al 2 O 3 , AlN, BN, and SiO 2 , and preferably Al 2 O 3 , AlN, and BN.
  • the particle size of the inorganic filler (b) is not particularly limited, but usually the average particle size is 0.1 to 20 ⁇ m and the maximum particle size is 30 ⁇ m, preferably the average particle size is 0.2 to 17 ⁇ m, The maximum particle size is 25 ⁇ m, more preferably the average particle size is 0.3 to 15 ⁇ m and the maximum particle size is 20 ⁇ m.
  • content of an inorganic filler (b) is 50 to 400 weight part normally per 100 weight part of resin (a), More preferably, it is 75 to 300 weight part. If the content of the inorganic filler (b) is less than 50 parts by weight, sufficient thermal conductivity may not be obtained, and if it exceeds 400 parts by weight, the viscosity of the composition increases, and a uniform coating film is formed. There may be a problem that it cannot be formed.
  • the second three-dimensional integrated circuit laminate is formed on the surface of the semiconductor substrate laminate on the side in contact with the organic substrate and on one or both of the surfaces in contact with the semiconductor substrate laminate on the organic substrate.
  • a step of forming a coating film of the second interlayer filler composition which is a precursor of the interlayer filler layer of 2, and pressure-bonding the semiconductor substrate and the organic substrate, Manufactured using a method including a step of forming a semiconductor substrate stack having a second interlayer filler layer therebetween.
  • the second interlayer filler composition may be the same as or different from the first interlayer filler composition.
  • Epoxy resin (A1) Phenoxy resin (weight average molecular weight: 26,000, epoxy equivalent: 4,600 g / equivalent, 30% by weight methyl ethyl ketone / cyclohexanone solution (volume ratio 50:50))
  • Epoxy resin (A2-1) manufactured by Mitsubishi Chemical Corporation (bisphenol F type liquid epoxy resin, product name “jER1750”)
  • Epoxy resin (A2-2) manufactured by Mitsubishi Chemical Corporation (product name “YL6800”)
  • Epoxy resin (A2-6) manufactured by Mitsubishi Chemical Corporation (product name “1006”)
  • Reactive diluent (A4) manufactured
  • Inorganic filler (B) Inorganic filler (B-1): BN (boron nitride) manufactured by Nisshin Rifratech (product name “R-BN”)
  • Inorganic filler (B-2) BN manufactured by MARUKA (product name “AP-170S”)
  • Inorganic filler (B-3) Silica manufactured by Tatsumori (product name "PLV-4")
  • Curing agent (C) Curing agent (C-1): manufactured by Mitsubishi Chemical Corporation (2-ethyl-4 (5) -methylimidazole, product name “jER cure EMI24”) Curing agent (C-2): manufactured by Shikoku Kasei Kogyo Co., Ltd.
  • the phenoxy resin as the epoxy resin (A1) was prepared as follows.
  • YL6121H epoxy equivalent 171 g / equivalent, 1: 1 mixture of 4,4′-biphenol type epoxy resin and 3,3 ′, 5,5′-tetramethyl-4,4′-biphenol type epoxy resin, Mitsubishi Chemical Corporation 215 parts by weight, 3,3′-dimethyl-4,4′-biphenol (OH equivalent 107 g / equivalent, Honshu Chemical Co., Ltd.) 127 parts by weight, 0.32 parts by weight of a 27 wt% tetramethylammonium hydroxide aqueous solution, In addition, 228 parts by weight of cyclohexanone as a reaction solvent was placed in a pressure-resistant reaction vessel equipped with a stirrer, and reacted at 180 ° C.
  • the average particle diameter in the resin of the inorganic filler (B), the specific surface area, and the thermal conductivity of the interlayer filler composition were measured by the following methods, respectively.
  • Measurement method (1) Average particle size in resin of inorganic filler (B) 2 mL of cyclohexanone is added to 4 mg of the epoxy resin / inorganic filler mixture paste before adding the curing agent, and ultrasonic treatment is performed for 10 minutes, and a particle size distribution measuring device. (Product name “LA920” manufactured by HORIBA, Ltd.) was used to measure the particle size distribution in a batch cell using cyclohexanone as a solvent.
  • the average particle diameter and maximum particle diameter of the inorganic filler (B) after pulverization were determined from the obtained particle size distribution.
  • the average particle diameter is based on volume, and the relative refractive index is 1.20.
  • (2) Specific surface area of inorganic filler (B) The inorganic filler was pretreated with a nitrogen gas flow at 250 ° C. for 15 minutes, and then a BET one-point method (adsorbed gas: nitrogen) using a Macsorb HM MODEL-1201 manufactured by Mountec. ) To measure the specific surface area.
  • thermal conductivity thermal diffusivity x specific gravity x specific heat
  • Thermal diffusivity Determined using the product name “Eye Phase Mobile 1u” manufactured by Eye Phase.
  • Specific gravity The specific gravity was determined using a balance XS-204 (using “Solid Specific Gravity Measurement Kit”) manufactured by METTLER TOLEDO.
  • Example 1 Mixing 45 parts by weight of epoxy resin (A2-1), 5 parts by weight of reactive diluent (A4), and 50 parts by weight of inorganic filler (B-1), 5 times for 3 rolls with a roll gap adjusted to 10 ⁇ m. By passing, an epoxy resin / inorganic filler mixture paste was obtained.
  • the average particle size of the inorganic filler (B-1) in the epoxy resin / inorganic filler mixture paste was 0.6 ⁇ m.
  • the specific surface area of the inorganic filler (B-1) was 9.69 m 2 / g.
  • the epoxy resin / inorganic filler mixture paste To 100 parts by weight of the epoxy resin / inorganic filler mixture paste, 5 parts by weight of the curing agent (C-1) was added, and a revolving / revolving type mixing apparatus (product name “Awatori Kentaro”, manufactured by Shinky Corporation) was used. The mixture was mixed for 5 minutes at 2000 rpm, and mixed for 1 minute under defoaming conditions. The mixed paste was sandwiched between release-treated glass plates having a 500 ⁇ m thick silicon rubber sheet as a spacer, heated at 140 ° C. for 1 hour, and further heated at 150 ° C. for 4 hours to obtain an interlayer filler composition film (interlayer filler) Layer).
  • a revolving / revolving type mixing apparatus product name “Awatori Kentaro”, manufactured by Shinky Corporation
  • This film had a thermal conductivity of 1.2 W / (m ⁇ K) and a dielectric constant of 3.2.
  • the dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the dielectric constant (epoxy resin 2.8, boron nitride 3.9) of each material.
  • Example 2 The procedure was the same as in Example 1, except that the inorganic filler (B-2) was used instead of the inorganic filler (B-1) in Example 1.
  • the average particle diameter of the inorganic filler (B-2) by the above measuring method was 4.1 ⁇ m.
  • the specific surface area of the inorganic filler (B-2) was 16 m 2 / g.
  • the obtained interlayer filler composition film had a thermal conductivity of 0.5 W / (m ⁇ K) and a dielectric constant of 3.2.
  • the dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the dielectric constant (epoxy resin 2.8, boron nitride 3.9) of each material.
  • Example 3 As epoxy resin (A), 5 g of epoxy resin (A1) solution, 3.75 g of epoxy resin (A2-2), 0.94 g of epoxy resin (A2-3) solution (80 wt% cyclohexanone solution), epoxy resin (A2- 4) Add 2.14 g of the solution (70% by weight cyclohexanone solution) and 7.24 g of the inorganic filler (B-1), and further add 24.0 g of zirconia balls (YTZ-2) having a diameter of 2 mm at 2000 rpm using a revolving stirrer. Stir for 33 minutes.
  • YTZ-2 zirconia balls
  • a glass substrate subjected to a further release treatment is placed on this film and sandwiched, and then pressed (pressure 1 MPa) at 150 ° C. for 1 hour and subsequently at 170 ° C. for 1 hour to be molded and cured to a film thickness of 500 ⁇ m.
  • An interlayer filler composition film was obtained.
  • the thermal conductivity of this film was 1.1 W / (m ⁇ K).
  • the linear expansion coefficient was 33 ppm.
  • the dielectric constant was 3.2.
  • the dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the dielectric constant (epoxy resin 2.8, boron nitride 3.9) of each material.
  • Example 3 Using this interlayer filler paste, a B-staged film was obtained in the same manner as in Example 3. The obtained B-staged film had many fillers that could be visually confirmed and was non-uniform. The linear expansion coefficient of this film was 33 ppm. The dielectric constant was 3.2. The dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the dielectric constant (epoxy resin 2.8, boron nitride 3.9) of each material.
  • Example 4 As epoxy resin (A), 5 g of epoxy resin (A1) solution, 5.25 g of epoxy resin (A2-2), 0.94 g of epoxy resin (A2-3) solution (80 wt% cyclohexanone solution) and inorganic filler (B- 1) 7.24 g and 23.3 g of zirconia balls (YTZ-2) having a diameter of 2 mm were added, and the mixture was stirred at 2000 rpm for 33 minutes using a self-revolving stirrer.
  • epoxy resin (A) 5 g of epoxy resin (A1) solution, 5.25 g of epoxy resin (A2-2), 0.94 g of epoxy resin (A2-3) solution (80 wt% cyclohexanone solution) and inorganic filler (B- 1) 7.24 g and 23.3 g of zirconia balls (YTZ-2) having a diameter of 2 mm were added, and the mixture was stirred at 2000 rpm for 33 minutes using a self-revolving stirrer.
  • a 600 ⁇ m interlayer filler composition film was obtained. This film had a thermal conductivity of 1.0 W / (m ⁇ K) and a linear expansion coefficient of 31 ppm.
  • the dielectric constant was 3.2. The dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the dielectric constant (epoxy resin 2.8, boron nitride 3.9) of each material.
  • An interlayer filler composition film having a thickness of 500 ⁇ m is formed and cured by placing a glass substrate on which release processing has been performed on this film and sandwiching it, followed by pressing at 150 ° C. for 3 hours (pressure 1 MPa).
  • This film had a thermal conductivity of 0.2 W / (m ⁇ K) and a linear expansion coefficient of 100 ppm or more.
  • epoxy resin (A) 5 g of epoxy resin (A1) solution, 3.75 g of epoxy resin (A2-2), 0.94 g of epoxy resin (A2-3) solution (80 wt% cyclohexanone solution), epoxy resin (A2- 4)
  • An interlayer filler composition film was obtained. This film had a thermal conductivity of 1.2 W / (m ⁇ K), a linear expansion coefficient of 33 ppm, and a dielectric constant of 3.2. The dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the dielectric constant of each material (epoxy resin 2.8, boron nitride 3.9).
  • epoxy resin (A) 5 g of epoxy resin (A1) solution, 3.75 g of epoxy resin (A2-2), 0.94 g of epoxy resin (A2-3) solution (80 wt% cyclohexanone solution), epoxy resin (A2- 4) Add 2.14 g of the solution (70 wt% cyclohexanone solution) and 7.74 g of the inorganic filler (B-1), and further add 24.6 g of zirconia balls (YTZ-2) having a diameter of 2 mm at 2000 rpm using a revolving stirrer. Stir for 33 minutes.
  • YTZ-2 zirconia balls
  • a 500 ⁇ m interlayer filler composition film was obtained. This film had a thermal conductivity of 1.0 W / (m ⁇ K), a linear expansion coefficient of 33 ppm, and a dielectric constant of 3.2.
  • the dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the dielectric constant (epoxy resin 2.8, boron nitride 3.9) of each material.
  • Example 7 An interlayer filler composition film was obtained by molding and curing in the same manner as in Example 6 except that silica (B-3) was used as the inorganic filler (B). The cured film had a thermal conductivity of 0.4 W / (m ⁇ K).
  • Example 8 2.50 g of epoxy resin (A2-3), 6.25 g of epoxy resin (A2-5) and 3.75 g of epoxy resin (A2-6) were stirred and dissolved in 12.5 g of methyl ethyl ketone. To this was added 0.25 g of dispersant (F-1), 0.25 g of flux (D-2) and 11.75 g of methyl ethyl ketone, and further 12.5 g of inorganic filler (B-1) and zirconia having a diameter of 0.5 mm. 100 g of a ball (YTZ-0.5) was added and stirred for 10 minutes at 2000 rpm using a self-revolving stirrer.
  • the beads were removed by filtration, 0.25 g of the curing agent (C-2) was added, and the mixture was further stirred for 6 minutes by a self-revolving stirrer to obtain an interlayer filler paste (coating liquid).
  • the average particle size and the maximum particle size of the inorganic filler (B-1) in the obtained interlayer filler paste after stirring were measured, the average particle size was 4 ⁇ m and the maximum particle size was 9 ⁇ m.
  • 25 ⁇ L of this interlayer filler paste is applied to a silicon solder bump substrate (CC80Model I) manufactured by WALTS, Inc., and then heated on a hot plate for 15 minutes at 80 ° C., 15 minutes at 80 ° C. and 30 minutes at 120 ° C.
  • interlayer filler composition film having a thickness of 500 ⁇ m.
  • This film had a thermal conductivity of 1.1 W / (m ⁇ K), a linear expansion coefficient of 34 ppm, and a dielectric constant of 3.2.
  • the dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the dielectric constant (epoxy resin 2.8, boron nitride 3.9) of each material.
  • Example 9 A laminate was formed in the same manner as in Example 8, and the electric resistance of the daisy chain inside the laminate was measured. This laminate was placed on a hot plate at 120 ° C. with the interposer substrate facing down, and the time for the surface temperature of the silicon substrate to rise from 25 ° C. to 100 ° C. was measured and found to be 2.4 seconds.
  • Example 10 A laminate was formed in the same manner as in Example 8, and the electric resistance of the daisy chain inside the laminate was measured. This laminate was subjected to thermal shock by repeating the application for 10 seconds on each plate of ⁇ 55 ° C., then 23 ° C., 125 ° C., and finally 23 ° C. for 5 times. After this operation, the electrical resistance of the daisy chain inside the laminate was measured and found to be 20 ⁇ or less.
  • Example 11 The interlayer filler paste produced in the same manner as in Example 8 was applied to a release-treated glass substrate, and the solvent was distilled off by sequentially heating under reduced pressure at 80 ° C. for 30 minutes and 120 ° C. for 30 minutes. . A glass substrate subjected to a further release treatment was placed on this film and sandwiched, and then pressed at 165 ° C. for 2 hours at a pressure of 1 MPa to be molded and cured to obtain an interlayer filler composition film having a thickness of 500 ⁇ m. . This cured film was dried in a vacuum oven at 125 ° C. for 5 hours to obtain a cured film having a dried film weight of 1.6179 g.
  • this cured film was kept in a high temperature and humidity oven at 85 ° C. and 85% for 10 hours, and then the weight of the film was measured.
  • the weight of the cured film was 1.6303 g, and the rate of weight increase due to water absorption was 0.00. 77% and less than 1% were good.
  • the three-dimensional integrated circuit laminate of the present invention is excellent in heat dissipation and reliability, an electronic device capable of stably operating a semiconductor device can be obtained, which is extremely useful.
  • SYMBOLS 1 1st three-dimensional integrated circuit laminated body 10, 20, 30 Semiconductor substrate 11, 21, 31 Semiconductor device layer 12, 22, 32 Buffer coating film 13, 23, 33 Semiconductor substrate penetration electrode 14, 24, 34, 103 Land Terminals 15, 25, 35 Solder bumps 40, 50 First interlayer filler layer 100 Second three-dimensional integrated circuit laminate 101 Organic substrate 102 Second interlayer filler layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

　高い熱伝導性と低線膨張性を両立した層間充填材組成物により充填された三次元集積回路積層体を提供する。　半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂（Ａ）及び無機フィラー（Ｂ）を含有し、熱伝導率が０．８Ｗ／（ｍ・Ｋ）以上の第１の層間充填材層を有することを特徴とする三次元集積回路積層体。

Description

三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
　本発明は、半導体基板を積層した三次元集積回路積層体及び三次元集積回路積層体用の層間充填材に関する。
　近年、半導体デバイスの更なる高速化・高容量化などの性能向上のために、トランジスタや配線の微細化に加えて、半導体基板を２層以上積み重ねた三次元（３Ｄ）積層化による性能向上に向けた研究開発が進められている。
　具体的には、半導体基板の接合後に基板間の横より充填材を流し込むアンダーフィルプロセスや、ウェハー上への塗布により層間充填材組成物の薄膜を形成する。その後、Ｂステージ化を行い、次いでダイシング（ウエハー切断）により半導体基板を切り出し、この半導体基板を用いて加圧加熱による仮接合を繰り返し、最終的に加圧加熱条件下で本接合（はんだ接合）を行い、三次元集積回路積層体を形成するプロセスが提案されている（非特許文献１、２参照）。
　このような三次元集積回路デバイスの実用化に向けて、種々の課題が指摘されている。その内の一つにトランジスタや配線等のデバイスから発する熱の放熱問題がある。この問題は、半導体基板の積層の際に用いられる層間充填材組成物の熱伝導率が、金属やセラミックなどに比べ一般的に非常に低いことに起因し、半導体基板の積層体内での蓄熱による半導体素子の誤動作などのパフォーマンスの低下が懸念されている。
　更なる課題として、半導体基板の積層体の構造の違いにより、層間充填材組成物に求められる線膨張率が異なる問題もある。半導体基板同士を接合して積層した半導体基板積層体からなる三次元集積回路積層体においては、半導体基板間に形成される層間充填材層は、低線膨張性であることが好ましい。
　もう一つの課題として、半導体デバイスの積層に用いる層間充填材組成物の誘電率の問題がある。近年、半導体デバイスの動作周波数も年々上昇してきており、半導体基板の内部のみならず、半導体基板間の信号伝送もＧＨｚを超える伝導速度が求められている。この際、半導体デバイスの積層に用いる層間充填材組成物の誘電率が高いと、基板間の配線における信号の伝送遅延を引き起こし、結果的にデバイス全体の動作速度の低下をもたらすことなども懸念されている。
　一方、前記半導体基板積層体を更に有機基板と接合させた三次元集積回路積層体では、半導体基板積層体と有機基板の間に形成される層間充填材層には、熱による半導体基板と有機基板の膨張率の違いにより潜在的な応力を生じる為に、適当な線膨張率でないと、半導体デバイス層の破壊や電気信号接続端子の破断等が起こる場合がある。
　これらの課題を解決する一つの手法として、三次元集積回路積層体の基板間に適用する層間充填材組成物の高熱伝導化が挙げられる。例えば、層間充填材組成物を構成する樹脂単体として高熱伝導性のエポキシ樹脂の適用や、そのような樹脂と高熱伝導性無機フィラーとを複合化させることで、層間充填材組成物の高熱伝導化が試みられている。例えばメソゲン（自己配列しやすい構造）を有するエポキシ樹脂と硬化剤により高い熱伝導性を有する樹脂組成物が報告されている（特許文献１参照）。
　また、誘電率の上昇を抑制しつつも層間充填材の線膨張率を制御するために、無機フィラーとしてシリカ粒子を樹脂に配合することが開示されている（特許文献２参照）。
　さらに、無機フィラーとして従来のシリカ系フィラーではなく、熱伝導性の高い窒化ホウ素をフィラーとして樹脂に配合することが開示されている（特許文献３参照）。
日本特許第４１１８６９１号 日本特開平２００４－１２３７９６号公報 日本特表２００８－５１０８７８号公報
エレクトロニクスパッケージ技術（シーエムシー出版）、ｐ１０２（２００３年） エレクトロニクス実装学会講演大会講演論文集（エレクトロニクス実装学会）、ｐ６１，ｐ２３（２００９年）
　上記の半導体基板を積層する三次元集積回路積層体においては、更なる信号伝送の高速化や高容量化などの性能向上に向けて、半導体基板間の距離が５０μｍ以下になると見込まれており、この微細な半導体基板間を熱伝導性が高く線膨張率が低い層間充填材組成物により接合した三次元集積回路積層体が求められている。
　従来の半導体基板間を充填する技術として、半導体基板と有機基板、又は有機基板同志同士を接合するアンダーフィルプロセスが提案されている。しかし、電気接合端子にフラックス（はんだ融剤）を塗布後に接合を行い、フラックスを洗浄後に充填材を基板間横より毛細管現象を用いて充填させるが、半導体基板間距離の微細化により接合後のフラックスの洗浄及び層間充填材組成物の均一充填が困難になってきている。
　また、半導体基板を他基板に積層する方法として、層間充填材組成物を基板に塗布後に基板間の接合を行うＯＢＡＲ（Ｏｖｅｒ　Ｂｕｍｐ　Ａｐｐｌｉｅｄ　Ｒｅｓｉｎ）法も提案されている。しかし、ＯＢＡＲ法に用いられている層間充填材組成物の熱伝導性は、アンダーフィルプロセスの材料と同程度であり、三次元集積回路積層体の半導体基板間に於ける熱伝導性には不十分であった。
　さらに、三次元集積回路積層体の層間充填剤層において、配合されるフィラーの最大粒径は、半導体基板の確実な接合を実現するためにも、層間充填材層の厚みの１／３以下程度にすることが求められている。しかしながら、特許文献２に記載の球状窒化ホウ素凝集体は高熱伝導率を有するが、粒径が大きいために三次元集積回路積層体の層間充填材層を形成する層間充填材組成物へ配合されるフィラーとして用いると、半導体基板の接合を妨げるおそれがある。
　一方、粒径の小さなフィラーを用いると、層間充填材組成物を構成する樹脂に配合した際に、均一に混合することが困難であると同時に、層間充填材層の中で、フィラーによる熱伝導パスの接点増加により、半導体基板間の厚み方向に上から下まで繋がる確率が低くなり、層間充填材層の厚み方向の熱伝導率が不十分となる可能性がある。
　さらに、一般的な窒化ホウ素は六角形の網目層が二層周期で積層している六方晶構造をしており、粒子の結晶面の大きさに対する厚みが小さい。このため、熱伝導率を高めるために、樹脂に対して多量の窒化ホウ素フィラーを添加することは粘度が上昇して基板の接合が困難であり、また添加したとしても所定の熱伝導性を達成することは困難であった。
　本発明は、上記課題に鑑みてなされたものであり、半導体デバイス層が形成されたシリコン基板が少なくとも２層以上積層した積層体、及び該積層体が更に有機基板上に搭載されている積層体において、特定の樹脂及び無機フィラーを組合せた層間充填材組成物により半導体デバイス基板を積層することにより、高い熱伝導性と低線膨張性を両立した層間充填材組成物により充填された三次元集積回路積層体を提供することを目的とするものである。
　本発明者等が鋭意研究の結果、本発明が上記課題を解決できることを見出し、本発明を完成するに至った。
　すなわち、本発明は、以下の要旨を有するものである。
（１）半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂（Ａ）及び無機フィラー（Ｂ）を含有し、熱伝導率が０．８Ｗ／（ｍ・Ｋ）以上の第１の層間充填材層を有することを特徴とする三次元集積回路積層体。
（２）第１の層間充填材層の線膨張率が、３ｐｐｍ以上７０ｐｐｍ以下である、上記（１）に記載の三次元集積回路積層体。
（３）第１の層間充填材層の含有する無機フィラー（Ｂ）の誘電率が６以下である、上記（１）又は（２）に記載の三次元集積回路積層体。
（４）第１の層間充填材層の含有する無機フィラー（Ｂ）は、平均粒径が０．１μｍ以上１０μｍ以下であり、かつ最大粒径が１０μｍであり、さらに熱伝導率が２Ｗ／（ｍ・Ｋ）以上である、上記（１）～（３）のいずれかに記載の三次元集積回路積層体。
（５）半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂（Ａ）及び無機フィラー（Ｂ）を含有し、線膨張率が３ｐｐｍ以上７０ｐｐｍ以下である第１の層間充填材層を有し、前記無機フィラー（Ｂ）は平均粒径が０．１μｍ以上１０μｍ以下であり、かつ最大粒径が１０μｍであることを特徴とする三次元集積回路積層体。
（６）半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂（Ａ）及び無機フィラー（Ｂ）を含有する第１の層間充填材層を有し、前記無機フィラー（Ｂ）は平均粒径が０．１μｍ以上１０μｍ以下であり、最大粒径が１０μｍであり、かつ誘電率が６以下であることを特徴とする三次元集積回路積層体。
（７）前記第１の層間充填材層が、前記樹脂（Ａ）１００重量部当たり５０重量部以上４００重量部以下の前記無機フィラー（Ｂ）を含有する、上記（１）～（６）のいずれかに記載の三次元集積回路積層体。
（８）半導体基板間に有する第１の層間充填材層の含有する無機フィラー（Ｂ）の比表面積が、１ｍ２／ｇ以上６０ｍ２／ｇ以下である、上記（１）～（７）のいずれかに記載の三次元集積回路積層体。
（９）前記半導体基板がシリコン基板である、上記（１）～（８）のいずれかに記載の三次元集積回路積層体。
（１０）前記無機フィラー（Ｂ）の平均粒径が、０．２μｍ以上５μｍ以下であり、かつ比表面積が１ｍ２／ｇ以上２５ｍ２／ｇ以下である、上記（１）～（９）のいずれかに記載の三次元集積回路積層体。
（１１）前記無機フィラー（Ｂ）が窒化ホウ素である、上記（１）～（１０）のいずれかに記載の三次元集積回路積層体。
（１２）前記樹脂（Ａ）が、エポキシ樹脂を主成分とする樹脂である、上記（１）～（１１）のいずれかに記載の三次元集積回路積層体。
（１３）前記第１の層間充填材層の厚みが、１μｍ以上５０μｍ以下である、上記（１）～（１２）のいずれかに記載の三次元集積回路積層体。
（１４）前記第１の層間充填材層の中に、前記半導体デバイス層が形成された半導体基板間の電気信号接続用のはんだ接続端子を含む、上記（１）～（１３）のいずれかに記載の三次元集積回路積層体。
（１５）前記半導体基板積層体が、さらに有機基板上に搭載されており、前記半導体基板積層体と前記有機基板との間に、樹脂（ａ）及び無機フィラー（ｂ）を含有する第２の層間充填材層を有する、上記（１）～（１４）のいずれかに記載の三次元集積回路積層体。
（１６）前記有機基板が、エポキシ樹脂を樹脂成分として含有する樹脂板の中に、銅を含有する配線層を有する多層回路構造を有する、上記（１５）に記載の三次元集積回路積層体。
（１７）前記第２の層間充填材層が、前記樹脂（ａ）１００重量部当たり５０重量部以上４００重量部以下の前記無機フィラー（ｂ）を含有する、上記（１５）又は（１６）に記載の三次元集積回路積層体。
（１８）前記第２の層間充填材層の線膨張率が、１０ｐｐｍ以上５０ｐｐｍ以下である、上記（１５）～（１７）のいずれかに記載の三次元集積回路積層体。
（１９）前記第２の層間充填材層の誘電率が６以下である、上記（１５）～（１８）のいずれかに記載の三次元集積回路積層体。
（２０）前記樹脂（ａ）が、エポキシ樹脂を主成分とする樹脂である、上記（１５）～（１９）のいずれかに記載の三次元集積回路積層体。
（２１）前記無機フィラー（ｂ）は、平均粒径が０．１μｍ以上２０μｍ以下であり、かつ最大粒径が３０μｍであり、比表面積が１ｍ２／ｇ以上６０ｍ２／ｇ以下であり、熱伝導率が１Ｗ／（ｍ・Ｋ）以上であり、さらに、誘電率が６以下である上記（１５）～（２０）のいずれかに記載の三次元集積回路積層体。
（２２）半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有する三次元集積回路積層体の半導体基板間に有する第１の層間充填材層用の層間充填材であって、
　樹脂（Ａ）、及び平均粒径が０．１μｍ以上５μｍ以下であり、かつ最大粒径が１０μｍであり、さらに、誘電率が６以下である無機フィラー（Ｂ）を含有する、線膨張率が３ｐｐｍ以上７０ｐｐｍ以下の層間充填材。
（２３）半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有する三次元集積回路積層体の半導体基板積層体と有機基板との間に有する第２の層間充填材層用の層間充填材であって、
　樹脂（ａ）、及び平均粒径が０．１μｍ以上２０μｍ以下であり、かつ最大粒径が３０μｍであり、さらに、誘電率が６以下である無機フィラー（ｂ）を含有する、線膨張率が１０ｐｐｍ以上５０ｐｐｍ以下の層間充填材。
（２４）前記無機フィラー（Ｂ）又は（ｂ）の比表面積が、１ｍ２／ｇ以上６０ｍ２／ｇ以下である、上記（２２）又は（２３）に記載の層間充填材。
　本発明によれば、半導体デバイス層が形成された半導体基板を、高い熱伝導性と低い誘電率と低線膨張性とを備えた層間充填材層にて積層することにより、半導体基板間の熱伝導を促進させて半導体デバイス基板の温度を低下させた、高い放熱性と高速動作が可能な、信頼性に優れた三次元集積回路積層体を形成することができ、半導体デバイスを安定的に動作させることが可能となる。
本発明の第１の実施の形態に係る三次元集積回路積層体（第１の三次元集積回路積層体）の概念断面図である。 半導体基板の断面構造の模式図である。 本発明の第２の実施の形態に係る三次元集積回路積層体（第２の三次元集積回路積層体）の概念断面図である。
　以下、本発明について説明するが、本発明は以下の記載に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。
（１）第１の三次元集積回路積層体
　本発明の三次元集積回路積層体は、半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂（Ａ）及び無機フィラー（Ｂ）を含有し、熱伝導率が０．８Ｗ／（ｍ・Ｋ）以上である、第１の層間充填材層を有している。
　図１に本発明の第１の実施の形態に係る三次元集積回路積層体（以下、第１の三次元集積回路積層体と称す。）の概念断面図を示す。なお、図１では、三次元集積回路積層体の構造の理解を容易にするために、半導体基板に対する他の構成部材の厚みや大きさは、実際より大きく示している。
　図１に示すように、第１の三次元集積回路積層体１は、半導体デバイス層１１、２１及び３１が形成された３層（一例であり、２層以上であれば何層であってもよい。）の半導体基板１０、２０、３０を積層した半導体基板積層体からなる。
　半導体基板１０と２０との間及び半導体基板２０と３０との間には、樹脂（Ａ）及び無機フィラー（Ｂ）を含有する第１の層間充填材層４０、５０をそれぞれ有している。
　図２に、半導体基板１０の断面構造の模式図を示す。半導体基板１０には、微細な電子回路を含む半導体デバイス層１１が形成されている。半導体デバイス層１１を外界から保護するために、その表面には、ポリイミド樹脂等からなるバッファーコート膜１２が形成されている。また、三次元集積回路積層体１において、半導体基板１０と同一の構成を有し、半導体基板１０と隣接する半導体基板２０上の半導体デバイス層２１との電気的な接続を確保するために、半導体基板１０には、基板を貫通するように設けられた半導体基板貫通電極１３、ランド端子１４、及びはんだバンプ１５が設けられている。
　また、第１の三次元集積回路積層体１において、隣接する半導体基板（１０と２０、及び２０と３０）上の半導体デバイス間の電気的な接続を確保するために、半導体基板１０、２０、３０には、基板を貫通するように設けられた半導体基板貫通電極１３、２３、３３、ランド端子２４、３４、及びはんだバンプ１５、２５、３５が設けられている。
　ランド端子２４とはんだバンプ１５、及びランド端子３４とはんだバンプ２５は、それぞれ第１の層間充填材層４０及び５０の中に含まれる形で存在し、半導体基板１０と２０及び２０と３０との間の電気信号を接続する機能を果たしている。
　なお、前記第１の層間充填材層４０，５０の中に、前記半導体デバイス層１１が形成された半導体基板間の電気信号接続用のランド端子２４及びはんだバンプ１５からなるはんだ接続端子を含む構成であるが、それぞれの半導体基板上の半導体デバイス層の電気的な接続を確保できればよく、これに限定されない。
　次に、本発明の半導体基板積層体からなる第１の三次元集積回路積層体について詳細に説明する。
　（１－１）半導体基板
　第１の三次元集積回路積層体における半導体基板としては、集積回路の製造において基板として用いることができる任意の材質のものを用いることができるが、シリコン基板が好ましく使用される。シリコン基板としては、口径に応じた基板膜厚のまま用いても良いし、バックサイドエッチングやバックグラインド等の裏面研磨により、１００μｍ以下に薄膜化した後に用いても良い。
　はんだバンプとしては微細なハンダボールを用いても良いし、リソグラフィーにて開口部を形成後、開口部の下地に直接、又はニッケルや銅のポストを形成した上にはんだめっきを施して、レジスト材を除去後、加熱処理によりはんだバンプを形成しても良い。はんだの組成としては特に限定はされないが、電気的な接合性及び低温接合性を勘案して、錫を主要成分として含有するはんだが好ましく用いられる。
　ランド端子は半導体基板上にＰＶＤ（Ｐｈｙｓｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）等を用いて薄膜を成膜した後、リソグラフィーによるレジスト膜形成、及びドライ又はウエットエッチイングにより、不要部を除去することにより形成することができる。ランド端子の材料としては、はんだバンプと接合可能なものであれば特に限定はされないが、はんだとの接合性及び信頼性等を勘案して、金や銅を好ましく用いることができる。
（１－２）第１の層間充填材層
　第１の層間充填材層は、半導体基板間に形成され、樹脂（Ａ）及び無機フィラー（Ｂ）を含有してなる。
　第１の層間充填材層の誘電率は、５以下であることが好ましく、４以下がより好ましい。第１の層間充填材層の誘電率が５を超えると、基板間の配線における信号の伝送遅延を引き起こし、結果的にデバイス全体の動作速度の低下をもたらすために好ましくない。そのためには、第１の層間充填材層中に含まれる無機フィラー（Ｂ）の誘電率は、６以下であることが好ましい。誘電率が６以下の無機フィラー（Ｂ）を適当な添加量で含有する第１の層間充填材層は、半導体基板積層体としての性能を満足する低誘電性を得ることができる。
　第１の層間充填材層の熱伝導率は、０．８Ｗ／（ｍ・Ｋ）以上であることが必須であり、１．０Ｗ／（ｍ・Ｋ）以上であることがより好ましい。なお、該熱伝導率は高い方が好ましいが、通常は１０Ｗ／（ｍ・Ｋ）以下である。
　第１の層間充填材層の熱伝導率が０．８Ｗ／（ｍ・Ｋ）未満であると、半導体基板間の熱伝導性が十分ではなく、半導体基板に熱が蓄積して高温となり、動作不良の要因となるので好ましくない。そのためには、第１の層間充填材層に含有された前記無機フィラー（Ｂ）の熱伝導率は、２Ｗ／（ｍ・Ｋ）以上であることが好ましい。
　無機フィラー（Ｂ）の熱伝導率が２Ｗ／（ｍ・Ｋ）以上であると、樹脂（Ａ）に比べて熱伝導性が５倍程度以上高くなり、適当な添加量で層間充填材層の熱伝導率を十分に向上させることができる。
　無機フィラー（Ｂ）の平均粒径、比表面積及び熱伝導率の少なくとも１つが条件を満たさない場合には、第１の層間充填材層は十分な熱伝導率を得ることができない。
　第１の層間充填材層は、線膨張率が３ｐｐｍ以上７０ｐｐｍ以下であることが好ましく、１０ｐｐｍ以上６０ｐｐｍ以下であることがより好ましい。
　第１の層間充填材層の線膨張率が上記範囲であると、半導体動作時の温度変化に対して半導体基板の膨張率による潜在的な応力発生を低減することにより、半導体デバイス層の破壊や電気信号接続端子の破断等を起こすことなく、安定に動作させることができる。
　層間充填材層には、熱による半導体基板と有機基板の膨張率の違いにより潜在的な応力を生じる為に、適当な線膨張率でないと、半導体デバイス層の破壊や電気信号接続端子の破断等が起こる場合がある。
　また、第１の層間充填材層の厚みは、１μｍ以上５０μｍ以下であることが好ましい。より好ましくは３μｍ以上４５μｍ以下、さらに好ましくは５μｍ以上４０μｍ以下である。厚みが増えると半導体としての配線間距離が長くなり、信号の配線遅延を引き起こすために、基板を３次元積層することによるメリットが少なくなり好ましくない。厚みが薄くなると配線間距離が短くなり、信号の配線遅延を低減することができるが、層間充填材層の膜厚均一性を含めて、加工が極めて困難となる。前記厚みとすることにより、加工性と性能を両立することができる。
　次に、第１の層間充填材層を構成する組成物（以下、第１の層間充填材組成物という場合がある。）における各成分について詳細に説明する。
　第１の層間充填材組成物は、樹脂（Ａ）及び無機フィラー（Ｂ）を含有し、その他必要に応じて硬化剤（Ｃ）、フラックス（Ｄ）等を含有してなる。
［樹脂（Ａ）］
　樹脂（Ａ）は、第１の層間充填材組成物における無機フィラー（Ｂ）と組み合わせた際に十分な熱伝導性を得るために、その熱伝導率が０．２Ｗ／（ｍ・Ｋ）以上であることが好ましく、０．２２Ｗ／（ｍ・Ｋ）以上がより好ましい。該熱伝導率は高い方が好ましいが、通常は１．０Ｗ／（ｍ・Ｋ）以下である。
　また、基板上に薄膜を形成後、仮接着前に接合対象の基板と位置合わせを行うために、樹脂（Ａ）は、５０℃における溶融粘度が２０００Ｐａ・ｓ以上であることが好ましく、１００００Ｐａ・ｓ以上であることがより好ましい。
　また、仮接着後に本接合を実施する際には、加温により第１の層間充填材組成物を溶融して電気接合端子を接続させるために、樹脂（Ａ）は、１２０℃における溶融粘度が１００Ｐａ・ｓ以下であることが好ましく、２０Ｐａ・ｓ以下であることがより好ましい。
　樹脂（Ａ）の具体例としては、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ベンゾグアナミン樹脂、ポリエステル樹脂、アリル樹脂、アルキド樹脂、ウレタン樹脂、シリコン樹脂、アクリル樹脂、ポリイミド樹脂などを例示することができる。これら樹脂の中でも耐熱性や各種電気特性に優れた熱硬化性樹脂が好ましい。熱硬化性樹脂の中でも、硬化前の加工性、Ｂ－ステージ化膜性やその他硬化特性、硬化膜物性等からエポキシ樹脂を主成分とする樹脂が好ましく、エポキシ樹脂のみからなる樹脂がより好ましい。
　ここで、「エポキシ樹脂を主成分とする」とは、樹脂（Ａ）におけるエポキシ樹脂の割合が、５０重量％以上であることを意味し、好ましくは、６０重量％以上（１００重量％を含む）である。
　次に、樹脂（Ａ）の好ましい樹脂の例として、エポキシ樹脂を用いる場合について説明する。
　エポキシ樹脂としては、いかなるエポキシ樹脂も使用できる。エポキシ樹脂は、１種類の構造単位を有するエポキシ樹脂のみであってもよいが、構造単位の異なる複数のエポキシ樹脂を組み合わせてもよい。
　塗膜性ないしは成膜性や接着性と併せて、接合時のボイド（空孔）を低減して高熱伝導の硬化物を得るために、エポキシ樹脂として少なくとも後述するフェノキシ樹脂（以下、エポキシ樹脂（Ａ１）と称す。）を含むことが好ましく、特にエポキシ樹脂全量に対するエポキシ樹脂（Ａ１）の重量比率が、５～９５重量％の範囲で含有されることが好ましい。より好ましくは１０～９０重量％、さらに好ましくは２０～８０重量％の範囲で含有されることが好ましい。
［エポキシ樹脂（Ａ１）］
　フェノキシ樹脂とは、通常、エピハロヒドリンと２価フェノール化合物とを反応させて得られる樹脂、又は２価のエポキシ化合物と２価のフェノール化合物とを反応させて得られる樹脂を指すが、本発明においてはこれらのうち、特に重量平均分子量が２００以上１０００００以下のエポキシ樹脂であるフェノキシ樹脂をエポキシ樹脂（Ａ１）という。なお、エポキシ樹脂（Ａ１）の重量平均分子量の上限は５００００以下が好ましく、３００００以下がより好ましい。
　エポキシ樹脂（Ａ１）としては、ナフタレン骨格、フルオレン骨格、ビフェニル骨格、アントラセン骨格、ピレン骨格、キサンテン骨格、アダマンタン骨格及びジシクロペンタジエン骨格からなる群から選択された少なくとも１つの骨格を有するフェノキシ樹脂が好ましい。中でも、耐熱性がより一層高められるので、フルオレン骨格及び／又はビフェニル骨格を有するフェノキシ樹脂が特に好ましい。
　上述のようにエポキシ樹脂は、構造単位の異なる複数のエポキシ樹脂を含むものであってもよい。
　上記エポキシ樹脂（Ａ１）以外のエポキシ樹脂としては、分子内に２個以上のエポキシ基を有するエポキシ樹脂（以下、エポキシ樹脂（Ａ２）と称す場合がある。）であることが好ましい。例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、多官能フェノール型エポキシ樹脂等の、各種エポキシ樹脂が挙げられる。
　これらは１種を単独で又は２種以上の混合体として使用することができる。
　エポキシ樹脂（Ａ２）は、溶融粘度制御の観点から、その重量平均分子量が、好ましくは、１００～５０００であり、より好ましくは、２００～４０００である。重量平均分子量が１００より低いものでは、耐熱性が劣る傾向にあり、５０００より高いと、エポキシ樹脂の融点が高くなり、接合性が低下する傾向がある。
　また、樹脂（Ａ）は、その目的を損なわない範囲において、エポキシ樹脂（Ａ１）とエポキシ樹脂（Ａ２）以外の樹脂（以下、他の樹脂と称す場合がある。）を含んでいてもよい。
　樹脂（Ａ）において、エポキシ樹脂（Ａ１）とエポキシ樹脂（Ａ２）を含む全樹脂中のエポキシ樹脂（Ａ１）の割合は、その合計を１００重量％として、好ましくは３～９５％、より好ましくは１０～９０重量％、さらに好ましくは２０～８０重量％である。なお、「エポキシ樹脂（Ａ１）とエポキシ樹脂（Ａ２）を含む全樹脂」とは、樹脂（Ａ）が、エポキシ樹脂（Ａ１）及びエポキシ樹脂（Ａ２）のみの場合には、エポキシ樹脂（Ａ１）とエポキシ樹脂（Ａ２）の合計を意味し、さらに他の樹脂を含む場合には、エポキシ樹脂（Ａ１）、エポキシ樹脂（Ａ２）及び他の樹脂の合計を意味する。
　エポキシ樹脂（Ａ１）の割合が１０重量％以上であることにより、エポキシ樹脂（Ａ１）を配合することによる熱伝導性の向上効果を十分に得ることができ、所望の高熱伝導性を得ることができる。エポキシ樹脂（Ａ１）の割合が９０重量％未満でエポキシ樹脂（Ａ２）が１０重量％以上であることにより、エポキシ樹脂（Ａ２）の配合効果が発揮され、硬化性、及び硬化物の物性が十分なものとなる。
［無機フィラー（Ｂ）］
　第１の層間充填材層は、高い熱伝導率を有する無機フィラー（Ｂ）を含有することにより、第１の層間充填材層に高い熱伝導性を付与することが可能となり、半導体基板間の熱伝導を促進させて、半導体デバイス基板の温度を低下させることにより、半導体デバイスを安定的に動作させることが可能となる。
　無機フィラー（Ｂ）の熱伝導率は高い熱伝導性を有するものが好ましく、特に２Ｗ／（ｍ・Ｋ）以上であることが好ましく、３Ｗ／（ｍ・Ｋ）以上がより好ましい。該熱伝導率は高い方が好ましいが、通常は３００Ｗ／（ｍ・Ｋ）以下である。
　無機フィラー（Ｂ）は、誘電率が６以下であることが好ましく、５以下であることがより好ましい。誘電率が６を超えると、基板間の配線における信号の伝送遅延を引き起こし、結果的にデバイス全体の動作速度の低下をもたらすために好ましくない。なお、該電率は低い方が好ましいが、通常は３以上である。
　誘電率が６以下、好ましくは５以下であると、上記信号の伝送遅延を低減することが可能となり、半導体デバイスの演算処理速度を向上させることが可能となる。
　なお、無機フィラー（Ｂ）の誘電率は任意の方法により測定できるが、一般的に金属電極間に試料を挟み容量及び誘電正接を測定の上、求めることができる。
　誘電率の測定には任意の周波数を用いることができるが、測定精度の点より１０ＭＨｚの周波数を用いることが好ましい。さらに半導体の動作周波数の高速化にしたがい、誘電率測定の周波数には１００ＭＨｚ～１０ＧＨｚを用いることがより好ましい。
　無機フィラー（Ｂ）としては、アルミナ（Ａｌ2Ｏ3：熱伝導率３０Ｗ／（ｍ・Ｋ））、窒化アルミニウム（ＡｌＮ：熱伝導率２６０Ｗ／（ｍ・Ｋ））、窒化ホウ素（ＢＮ：熱伝導率３Ｗ／（ｍ・Ｋ）（厚み方向）、２７５Ｗ／（ｍ・Ｋ）（面内方向））、窒化ケイ素（Ｓｉ3Ｎ4：熱伝導率２３Ｗ／（ｍ・Ｋ））、シリカ（ＳｉＯ2：熱伝導率１．４Ｗ／（ｍ・Ｋ））などが挙げられる。
　無機フィラー（Ｂ）は、更に酸素や水、高温暴露に対する安定性、及び低誘電性を併せ持つことが積層したデバイスの信頼性の点で好ましい。このような無機フィラー（Ｂ）としては、Ａｌ2Ｏ3、ＡｌＮ、ＢＮ、ＳｉＯ2が好ましく、とりわけＢＮが好ましい。これらの無機フィラー（Ｂ）は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　なお、無機フィラー（Ｂ）として使用される無機材料は、市販品や合成直後では、粉末が凝集している場合がある。そのため、無機フィラー（Ｂ）として使用される無機材料を適度な粒径に粉砕して用いることが好ましい。
　無機材料の粉砕の方法は特に限定されず、ジルコニアビーズ等の粉砕用メディアと共に攪拌混合する方法や、ジェット噴射等の従来公知の粉砕方法を適用できる。
　無機フィラー（Ｂ）は、平均粒径０．１μｍ以上１０μｍ以下、かつ、比表面積１ｍ2／ｇ以上６０ｍ2／ｇ以下であることが好ましく、より好ましくは平均粒径が０．２μｍ以上５μｍ以下、かつ、比表面積１ｍ2／ｇ以上２５ｍ2／ｇ以下であり、特に好ましくは、平均粒径が０．２μｍ以上３μｍ以下、かつ、比表面積１ｍ2／ｇ以上１５ｍ2／ｇ以下である。
　なお、無機フィラー（Ｂ）の平均粒径は、粉砕した後で測定した値であり、比表面積は、粉砕する前に測定した値である。無機フィラー（Ｂ）の平均粒径、及び比表面積の具体的な測定法は、実施例にて記述する。
　また、無機フィラー（Ｂ）の最大粒径は、２０μｍである（すなわち、無機フィラー（Ｂ）の粒子はいずれも２０μｍ以下である。）ことが好ましく、１０μｍであることがより好ましい。
　無機フィラー（Ｂ）としては、樹脂（Ａ）や塗布液中での分散性を高めるため、適宜表面処理をおこなってもよい。また、結晶性を高めたり、水分除去の為、熱処理した無機フィラーを用いても良い。
　高度に集積化された三次元集積回路積層体において、第１の層間充填材層の厚みは、５０μｍ程度以下にまで薄くなっている。そのため、配合する無機フィラーの平均粒径が１０μｍを超えると、表面に無機フィラーが突出しやすくなり、第１の層間充填材層の表面形状が悪化し、層間充填材組成物の接着性が低下し、半導体基板を十分に接合できなくなる。
　一方で、無機フィラー（Ｂ）の粒径が小さ過ぎると、必要な熱伝導パス数が増加して半導体基板間の厚み方向に上から下まで繋がる確率が小さくなり、熱伝導性の高いエポキシ樹脂（Ａ）と組み合わせても、層間充填材層の厚み方向への熱伝導率が不十分になる。また、無機フィラー（Ｂ）の粒径が小さ過ぎると、無機フィラー（Ｂ）が凝集しやすくなり層間充填材組成物中での分散性が悪くなる。
　また、比表面積が１ｍ2／ｇ未満であると、無機フィラー（Ｂ）の粒径が大きくなり接合しにくくなる傾向があり、６０ｍ2／ｇを超えると、無機フィラー（Ｂ）の粒径が小さくなり過ぎて、上記凝集の問題が発生したり、無機フィラー（Ｂ）の形状が球形から大きく外れてくる為、層間充填材組成物の粘度が上昇し、層間充填材層におけるフィラーの充填量を増やすことができず、所定の熱伝導性を達成することができなくなる。
　無機フィラー（Ｂ）の平均粒径や比表面積を、上記範囲とすることにより、無機フィラー同士の過度の凝集が抑制され、かつ、十分な無機フィラーを含むことができるため、厚み方向へ充分な熱伝導率を有する層間充填材層を得ることができる。
　さらに、無機フィラー（Ｂ）として、平均粒径が異なる２種以上の無機フィラーを使用してもよい。例えば、平均粒径が比較的小さい、例えば０．１～３μｍ、好ましくは０．２～１．５μｍの無機フィラーと、平均粒径が比較的大きい、例えば１～１０μｍ、好ましくは１～５μｍの無機フィラーとを併用することにより、平均粒径の大きい無機フィラー同士の熱伝導パスを平均粒径の小さい無機フィラーで繋ぐことにより、同一平均粒径のもののみを用いた場合に比べて高充填が可能となりより高い熱伝導性を得ることができる。
　この場合、平均粒径の小さい無機フィラーと平均粒径の大きい無機フィラーとは重量比で１０：１～１：１０の割合で用いることが、熱伝導パスの形成の上で好ましい。
　第１の層間充填材組成物は、粘度調節等の目的で、本発明の効果を損なわない範囲で、無機フィラー（Ｂ）以外のフィラー（以下、その他のフィラーと称す。）を含有してもよい。
　例えば、フィラーを熱伝導性向上ではなく粘度調節を目的として添加する場合には、熱伝導率がそれほど高くない、汎用フィラーであるシリカ（ＳｉＯ2：熱伝導率１．４Ｗ／（ｍ・Ｋ））を使用することができる。
　その他のフィラーの平均粒径及び最大粒径は、無機フィラー（Ｂ）と同様の範囲であることが好ましい。
　なお、第１の層間充填材層中の無機フィラー（Ｂ）の含有量は、樹脂（Ａ）１００重量部当たり、好ましくは５０重量部以上４００重量部以下であり、より好ましくは７５重量部以上３００重量部以下である。無機フィラー（Ｂ）の含有量が、５０重量部未満では、十分な熱伝導性が得られない場合があり、また、４００重量部を超えると組成物の粘度が高くなり、均一な塗膜を形成できないなどの問題が出てくる可能性がある。
［硬化剤（Ｃ）］
　第１の層間充填材組成物には、硬化剤（Ｃ）を含んでいてもよい。本発明で用いる硬化剤（Ｃ）とは、エポキシ樹脂を用いる場合、エポキシ樹脂のエポキシ基間の架橋反応に寄与する物質を示す。
　硬化剤（Ｃ）としては、特に制限はなく一般的にエポキシ樹脂硬化剤として知られているものはすべて使用できる。例えば、フェノール系硬化剤、脂肪族アミン、ポリエーテルアミン、脂環式アミン、芳香族アミンなどのアミン系硬化剤、酸無水物系硬化剤、アミド系硬化剤、第３級アミン、イミダゾール又はその誘導体、有機ホスフィン類、ホスホニウム塩、テトラフェニルボロン塩、有機酸ジヒドラジド、ハロゲン化ホウ素アミン錯体、ポリメルカプタン系硬化剤、イソシアネート系硬化剤、ブロックイソシアネート系硬化剤等が挙げられる。
　フェノール系硬化剤の具体例としては、ビスフェノールＡ、ビスフェノールＦ、４，４’－ジヒドロキシジフェニルメタン、４，４’－ジヒドロキシジフェニルエーテル、１，４－ビス（４－ヒドロキシフェノキシ）ベンゼン、１，３－ビス（４－ヒドロキシフェノキシ）ベンゼン、４，４’－ジヒドロキシジフェニルスルフィド、４，４’－ジヒドロキシジフェニルケトン、４，４’－ジヒドロキシジフェニルスルホン、４，４’－ジヒドロキシビフェニル、２，２’－ジヒドロキシビフェニル、１０－（２，５－ジヒドロキシフェニル）－１０Ｈ－９－オキサ－１０－ホスファフェナンスレン－１０－オキサイド、フェノールノボラック、ビスフェノールＡノボラック、ｏ－クレゾールノボラック、ｍ－クレゾールノボラック、ｐ－クレゾールノボラック、キシレノールノボラック、ポリ－ｐ－ヒドロキシスチレン、ハイドロキノン、レゾルシン、カテコール、ｔ－ブチルカテコール、ｔ－ブチルハイドロキノン、フルオログリシノール、ピロガロール、ｔ－ブチルピロガロール、アリル化ピロガロール、ポリアリル化ピロガロール、１，２，４－ベンゼントリオール、２，３，４－トリヒドロキシベンゾフェノン、１，２－ジヒドロキシナフタレン、１，３－ジヒドロキシナフタレン、１，４－ジヒドロキシナフタレン、１，５－ジヒドロキシナフタレン、１，６－ジヒドロキシナフタレン、１，７－ジヒドロキシナフタレン、１，８－ジヒドロキシナフタレン、２，３－ジヒドロキシナフタレン、２，４－ジヒドロキシナフタレン、２，５－ジヒドロキシナフタレン、２，６－ジヒドロキシナフタレン、２，７－ジヒドロキシナフタレン、２，８－ジヒドロキシナフタレン、上記ジヒドロキシナフタレンのアリル化物又はポリアリル化物、アリル化ビスフェノールＡ、アリル化ビスフェノールＦ、アリル化フェノールノボラック、アリル化ピロガロール等が例示される。
　アミン系硬化剤である脂肪族アミンの具体例としては、エチレンジアミン、１，３－ジアミノプロパン、１，４－ジアミノプロパン、ヘキサメチレンジアミン、２，５－ジメチルヘキサメチレンジアミン、トリメチルヘキサメチレンジアミン、ジエチレントリアミン、イミノビスプロピルアミン、ビス（ヘキサメチレン）トリアミン、トリエチレンテトラミンテトラエチレンペンタミン、ペンタエチレンヘキサミン、Ｎ－ヒドロキシエチルエチレンジアミン、テトラ（ヒドロキシエチル）エチレンジアミン等が例示される。
　ポリエーテルアミンの具体例としては、トリエチレングリコールジアミン、テトラエチレングリコールジアミン、ジエチレングリコールビス（プロピルアミン）、ポリオキシプロピレンジアミン、ポリオキシプロピレントリアミン類等が例示される。
　脂環式アミンの具体例としては、イソホロンジアミン、メタセンジアミン、Ｎ－アミノエチルピペラジン、ビス（４－アミノ－３－メチルジシクロヘキシル）メタン、ビス（アミノメチル）シクロヘキサン、３，９－ビス（３－アミノプロピル）－２，４，８，１０－テトラオキサスピロ（５，５）ウンデカン、ノルボルネンジアミン等が例示される。
　芳香族アミンの具体例としては、テトラクロロ－ｐ－キシレンジアミン、ｍ－キシレンジアミン、ｐ－キシレンジアミン、ｍ－フェニレンジアミン、ｏ－フェニレンジアミン、ｐ－フェニレンジアミン、２，４－ジアミノアニソール、２，４－トルエンジアミン、２，４－ジアミノジフェニルメタン、４，４’－ジアミノジフェニルメタン、４，４’－ジアミノ－１，２－ジフェニルエタン、２，４－ジアミノジフェニルスルホン、４，４’－ジアミノジフェニルスルホン、ｍ－アミノフェノール、ｍ－アミノベンジルアミン、ベンジルジメチルアミン、２－ジメチルアミノメチル）フェノール、トリエタノールアミン、メチルベンジルアミン、α－（ｍ－アミノフェニル）エチルアミン、α－（ｐ－アミノフェニル）エチルアミン、ジアミノジエチルジメチルジフェニルメタン、α，α’－ビス（４－アミノフェニル）－ｐ－ジイソプロピルベンゼン等が例示される。
　酸無水物系硬化剤の具体例としては、ドデセニル無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物、ポリ（エチルオクタデカン二酸）無水物、ポリ（フェニルヘキサデカン二酸）無水物、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、無水メチルハイミック酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物、メチルシクロヘキセンテトラカルボン酸無水物、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート二無水物、無水ヘット酸、無水ナジック酸、無水メチルナジック酸、５－（２，５－ジオキソテトラヒドロ－３－フラニル）－３－メチル－３－シクロヘキサン－１，２－ジカルボン酸無水物、３，４－ジカルボキシ－１，２，３，４－テトラヒドロ－１－ナフタレンコハク酸二無水物、１－メチル－ジカルボキシ－１，２，３，４－テトラヒドロ－１－ナフタレンコハク酸二無水物等が例示される。
　アミド系硬化剤としては、ジシアンジアミド、ポリアミド樹脂等が例示される。
　第３級アミンとしては、１，８－ジアザビシクロ（５，４，０）ウンデセン－７、トリエチレンジアミン、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス（ジメチルアミノメチル）フェノール等が例示される。
　イミダゾール又はその誘導体としては、１－シアノエチル－２－フェニルイミダゾール、２－フェニルイミダゾール、２－エチル－４（５）－メチルイミダゾール、２－フェニル－４－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－ベンジル－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、エポキシ樹脂と上記イミダゾール類との付加体等が例示される。
　有機ホスフィン類としては、トリブチルホスフィン、メチルジフェニルホスフイン、トリフェニルホスフィン、ジフェニルホスフィン、フェニルホスフィン等が例示される。
　ホスホニウム塩としては、テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・エチルトリフェニルボレート、テトラブチルホスホニウム・テトラブチルボレート等が例示される。
　テトラフェニルボロン塩としては、２－エチル－４－メチルイミダゾール・テトラフェニルボレート、Ｎ－メチルモルホリン・テトラフェニルボレート等が例示される。
　また、これらの硬化剤は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　上記硬化剤の中でも、イミダゾール又はその誘導体、及びアミド系硬化剤が好適に用いられる。
　なお、後述するフラックス（Ｄ）として、エポキシ樹脂の硬化作用を有す有機カルボン酸又は有機カルボン酸エステルを使用した場合には、該有機カルボン酸類を硬化剤（Ｃ）として用いてもよい。
　第１の層間充填材組成物中の硬化剤（Ｃ）の含有量は、通常、エポキシ樹脂を主成分とする樹脂（Ａ）１００重量部に対して、０．１～６０重量部であることが好ましく、０．５～１０重量部がより好ましい。
　ここで、硬化剤がフェノール系硬化剤、アミン系硬化剤、又は酸無水物系硬化剤の場合は、エポキシ樹脂中のエポキシ基と硬化剤中の官能基との当量比で、０．８～１．５の範囲で用いることが好ましく、０．９～１．２の範囲で用いるのがより好ましい。この範囲外であると未反応のエポキシ基や硬化剤の官能基が残留し、所望の物性が得られないことがある。
　また、硬化剤がアミド系硬化剤、第３級アミン、イミダゾール又はその誘導体、有機ホスフィン類、ホスホニウム塩、テトラフェニルボロン塩、有機酸ジヒドラジド、ハロゲン化ホウ素アミン錯体、ポリメルカプタン系硬化剤、イソシアネート系硬化剤、ブロックイソシアネート系硬化剤等の場合は、エポキシ樹脂組成物中のエポキシ樹脂１００重量部に対して０．１～２０重量部の範囲で用いることが好ましく、０．５～１０重量部の範囲で用いるのがより好ましい。
［フラックス（Ｄ）］
　フラックス（Ｄ）とは、具体的には、金属端子のはんだ接合時において、はんだバンプ等の金属電気信号端子及びランドの表面酸化膜の溶解除去や、はんだバンプのランド表面における濡れ広がり性の向上、更には、はんだバンプの金属端子表面の再酸化防止などの機能を有する化合物である。フラックス（Ｄ）は、第１の層間充填材層の中に半導体デバイス層が形成された半導体基板間の電気信号接続用のはんだ接続端子を含む場合に、第１の層間充填材組成物に含有される。
　フラックス（Ｄ）としては、蓚酸、マロン酸、コハク酸、グルタル酸、アジピン酸、リンゴ酸、酒石酸、クエン酸、乳酸、酢酸、プロピオン酸、酪酸、オレイン酸、ステアリン酸などの脂肪族カルボン酸；安息香酸、サリチル酸、フタル酸、トリメリト酸、トリメリト酸無水物、トリメシン酸、ベンゼンテトラカルボン酸などの芳香族カルボン酸；アビエチン酸、ロジンなどのテルペン系カルボン酸；有機カルボン酸をアルキルビニルエーテル類と反応して変換したヘミアセタールエステルである有機カルボン酸エステル；グルタミン酸塩酸塩、アニリン塩酸塩、ヒドラジン塩酸塩、臭化セチルピリジン、フェニルヒドラジン塩酸塩、テトラクロルナフタレン、メチルヒドラジン塩酸塩、メチルアミン塩酸塩、エチルアミン塩酸塩、ジエチルアミン塩酸塩、ブチルアミン塩酸塩などの有機ハロゲン化合物；尿素、ジエチレントリアミンヒドラジンなどのアミン類；エチレングリコール、ジエチレングリコール、トリエチレングリコール、テトラエチレングリコール、ヘキサエチレングリコール、グリセリン、トリメチロールエタン、トリメチロールプロパン、２，３，４－トリヒドロキシベンゾフェノン、トリエタノールアミン、エリスリトール、ペンタエリスリトール、ビス（２－ヒドロキシメチル）イミノトリス－（ヒドロキシメチル）メタン、リビトールなどの多価アルコール類；塩酸、フッ酸、燐酸、ホウフッ化水素酸などの無機酸；フッ化カリウム、フッ化ナトリウム、フッ化アンモニウム、フッ化銅、フッ化ニッケル、フッ化亜鉛などのフッ化物；塩化カリウム、塩化ナトリウム、塩化第一銅、塩化ニッケル、塩化アンモニウム、塩化亜鉛、塩化第一錫などの塩化物；臭化カリウム、臭化ナトリウム、臭化アンモニウム、臭化錫、臭化亜鉛などの臭化物；などが挙げられる。これらの化合物は、そのまま用いても、また有機ポリマーや無機化合物等による被覆剤を用いてマイクロカプセル化したものを用いても良い。これらの化合物は１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　これらの中では、樹脂（Ａ）や各種溶媒への溶解性より、多価アルコール類、有機カルボン酸類又はカルボン酸エステル類が好ましい。
フラックス（Ｄ）の溶融温度は、はんだ接合前にはんだ表面の酸化膜溶解、はんだ表面の濡れ性向上、及びはんだ表面の再酸化防止等の機能を発現するために、９０℃～２２０℃であることが好ましく、より好ましくは１００℃～２００℃、更に好ましくは１２０℃～１８０℃である。
　また、フラックス（Ｄ）が多価アルコール類、有機カルボン酸類又はカルボン酸エステル類の場合には、はんだ接合時の２２０℃～２６０℃の温度において、多価アルコール類やカルボン酸の分解又は揮発・蒸発等が少ないものが好ましい。この場合、分解温度及び沸点としては、好ましくは２５０℃以上、より好ましくは２７０℃以上、最も好ましくは２９０℃以上である。
　多価アルコール類としては、トリメチロールプロパン、エリスリトール、ペンタエリスリトール、リビトールなどを好ましく用いることができる。
　有機カルボン酸としては、グルタル酸、アジピン酸、トリメリット酸などを好ましく用いることができる。
　有機カルボン酸エステルが熱分解によりカルボン酸を生じて機能を発現する温度としては、１３０℃以上であることが好ましく、より好ましくは１４０℃以上、更に好ましくは１６０℃以上、最も好ましくは１８０℃以上である。該温度は高い方が好ましいが、通常は２００℃以下である。
　有機カルボン酸エステルの原料となる有機カルボン酸としては、乳酸、酢酸、プロピオン酸、酪酸、オレイン酸、ステアリン酸、安息香酸、アビエチン酸、ロジンなどのモノカルボン酸；蓚酸、マロン酸、コハク酸、グルタル酸、アジピン酸、リンゴ酸、酒石酸、イソフタル酸、ピロメリット酸、マレイン酸、フマル酸、イタコン酸などのジカルボン酸；クエン酸、１，２，４－トリメリト酸、トリス（２－カルボキシエチル）イソシアヌレートなどのトリカルボン酸；ピロメリット酸、ブタンテトラカルボン酸などのテトラカルボン酸；等を用いることができる。この中でもフラックスとしての反応性より、二個以上のカルボキシル基を有するポリカルボン酸類が好ましい。
　また、有機カルボン酸エステルの原料となるアルキルビニルエーテル類としては、炭素数１～６のアルキル基を有するものが好ましく、この中でも、アルキル基がメチル基、エチル基、プロピル基、ブチル基であることが特に好ましい。これらアルキル基の中でも、電子供与性の低いアルキル基ほど高温解離性を示すことから、アルキル基としては２級及び１級であることが好ましい。
　このうち有機カルボン酸エステルとしては、サンタシッドＧ（ジアルキルビニルエーテルブロック２官能ポリマー型カルボン酸）、サンタシッドＨ（モノアルキルビニルエーテルブロック２官能低分子量型カルボン酸）、サンタシッドＩ（モノアルキルビニルエーテルブロック２官能カルボン酸）（いずれも日油社製）などを好ましく用いることができる。
　フラックス（Ｄ）の含有量は、樹脂（Ａ）１００重量部あたり０．１重量部以上１０重量部以下、好ましくは０．５重量部以上５重量部以下である。含有量が、０．１重量部未満では、酸化膜除去性低下によるはんだ接続不良のおそれがあり、また１０重量部を超えると組成物の粘度上昇による接続不良のおそれがでてくる。
　第１の層間充填材組成物には、その機能性の更なる向上を目的として、本発明の効果を損なわない範囲において、各種のその他の添加剤を含んでいてもよい。
　その他の添加剤としては、基材との接着性や、マトリックス樹脂と無機フィラーとの接着性を向上させるための添加成分として、シランカップリング剤やチタネートカップリング剤等のカップリング剤、保存安定性向上のための紫外線防止剤、酸化防止剤、可塑剤、難燃剤、着色剤、分散剤等が挙げられる。
　これらは、いずれも１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　上記添加剤の中でも、樹脂成分と無機フィラー（Ｂ）との密着性を向上させる観点からは、カップリング剤を含むことが好ましい。
　シランカップリング剤としては、γ－グリシドキシプロピルトリメトキシシラン、γ－グリシドキシプロピルトリエトキシシラン、β－（３，４－エポキシシクロヘキシル）エチルトリメトキシシラン等のエポキシシラン；γ－アミノプロピルトリエトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルメチルジメトキシシラン、γ－アミノプロピルトリメトキシシラン、γ－ウレイドプロピルトリエトキシシラン等のアミノシラン；３－メルカプトプロピルトリメトキシシラン等のメルカプトシラン；ｐ－スチリルトリメトキシシラン、ビニルトリクロルシラン、ビニルトリス（β－メトキシエトキシ）シラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、γ－メタクリロキシプロピルトリメトキシシラン等のビニルシラン；エポキシ系、アミノ系、ビニル系の高分子タイプのシラン；等が挙げられる。
　一方、チタネートカップリング剤としては、イソプロピルトリイソステアロイルチタネート、イソプロピルトリ（Ｎ－アミノエチル・アミノエチル）チタネート、ジイソプロピルビス（ジオクチルホスフェート）チタネート、テトライソプロピルビス（ジオクチルホスファイト）チタネート、テトラオクチルビス（ジトリデシルホスファイト）チタネート、テトラ（２，２－ジアリルオキシメチル－１－ブチル）ビス（ジトリデシル）ホスファイトチタネート、ビス（ジオクチルパイロホスフェート）オキシアセテートチタネート、ビス（ジオクチルパイロホスフェート）エチレンチタネート等が挙げられる。
　上記のその他の添加剤の配合量には特に制限はなく、必要な機能性が得られる程度に、通常の樹脂組成物の配合量で用いられる。
　なお、その他の添加剤のうち、カップリング剤の添加量は、樹脂組成物中の全固形分に対して０．０１～２．０重量％程度とするのが好ましく、０．１～１．５重量％がより好ましい。カップリング剤の配合量が少ないと、カップリング剤を配合したことによるマトリックス樹脂と無機充填剤との密着性の向上効果を十分に得ることができず、多過ぎると得られる硬化物からカップリング剤がブリードアウト（染み出し）する問題がある。
［有機溶媒（Ｅ）］
　第１の層間充填材層を形成するに当たり、上述の第１の層間充填材組成物は、そのまま半導体基板上に塗布してもよいが、更に有機溶媒（Ｅ）を含有する塗布液の形態で用いてもよい。次に、有機溶媒（Ｅ）について説明する。
　用いることができる有機溶媒（Ｅ）としては、例えばアセトン、メチルエチルケトン（ＭＥＫ）、メチルイソブチルケトン（ＭＩＢＫ）、メチルアミルケトン（ＭＡＫ）、シクロヘキサノン（ＣＨＮ）等のケトン類；酢酸エチル、酢酸ブチル等のエステル類；エチレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等のエーテル類；Ｎ，Ｎ－ジメチルホルムアミド、Ｎ，Ｎ－ジメチルアセトアミド等のアミド類；メタノール、エタノール等のアルコール類；ヘキサン、シクロヘキサン等のアルカン類；トルエン、キシレン等の芳香族類；などが挙げられる。
　このうち、樹脂の溶解性及び溶媒の沸点等を勘案すると、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン等のケトン類、エステル類又はエーテル類が好ましく、特にメチルエチルケトン、メチルイソブチルケトン、シクロヘキサノンなどのケトン類を用いることが特に好ましい。
　これらの有機溶媒は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　有機溶媒（Ｅ）の他の成分に対する混合割合は、特に制限はないが、好ましくは他の組成物に対して２０重量％以上７０重量％以下、特に好ましくは３０重量％以上６０重量％以下である。このような混合割合を有する本発明の塗布液を使用することにより、任意の塗布法によって良好な塗布膜を形成することができる。
　有機溶媒（Ｅ）の混合割合が、２０重量％未満では組成物の粘度が上昇し、良好な塗布膜が得られない場合があり、又は７０重量％を超えると所定の膜厚が得られない等の問題が出てくる可能性がある。
　塗布液には、各種の添加剤を含んでいてもよい。
　添加剤としては、上述の添加剤の他、塗布液中での各成分の分散性を向上させる界面活性剤、乳化剤、低弾性化剤、希釈剤、消泡剤、イオントラップ剤等が挙げられる。
　界面活性剤としては、従来公知のアニオン系界面活性剤、ノニオン系界面活性剤、カチオン系界面活性剤のいずれも使用できる。
　例えば、ポリオキシエチレンアルキルエーテル類、ポリオキシエチレンアルキルアリールエーテル類、ポリオキシエチレンアルキルエステル類、ソルビタンアルキルエステル類、モノグリセリドアルキルエステル類、アルキルベンゼンスルホン酸塩類、アルキルナフタレンスルホン酸塩類、アルキル硫酸塩類、アルキルスルホン酸塩類、スルホコハク酸エステル塩類、アルキルベタイン類、アミノ酸類などが挙げられる。
　また、これら界面活性剤においてＣ－Ｈ結合の一部又は全てがＣ－Ｆ結合となったフッ素界面活性剤も好ましく用いることができる。
　界面活性剤の添加量として、樹脂組成物中の全固形分に対して、０．００１～５重量％程度とするのが好ましく、０．０１～１重量％がより好ましい。０．００１重量％未満では、所定の膜厚均一性が得られない場合があり、また５重量％を超えると樹脂成分との相分離等を引き起こす場合があり好ましくない。
　上記塗布液の調製方法は、特に限定されず、従来公知の方法を用いることができ、塗布液の構成成分を、そのまま混合することで調製することができる。
　混合順序についても、添加剤等による反応や添加剤の添加による沈殿物が発生する、などの特段の問題がない限り任意であり、塗布液の構成成分のうち、何れか２成分又は３成分以上を予め配合し、その後に残りの成分を混合してもよいし、一度に全部を混合してもよい。
　なお、上述のように無機フィラー（Ｂ）は、粒径の大きな凝集体とならないように粉砕を行うことが好ましいが、塗布液の製造前に粉砕してもよいし、他の成分と混合してから粉砕してもよい。無機材料の粉砕の方法は特に限定されず、従来公知の粉砕方法を適用できる。
（１－３）第１の三次元集積回路積層体
　半導体基板積層体からなる第１の三次元集積回路積層体は、三次元集積回路の各層を構成し、半導体デバイス層が形成された半導体基板に、上述の第１の層間充填材層の前駆体となる第１の層間充填材組成物の塗膜を形成する工程と、これらの半導体基板を加圧接着して、半導体基板間に第１の層間充填材層を有する半導体基板積層体を形成する工程を含む方法を用いて製造される。
　次に、各工程について具体的に説明する。
　まず、半導体デバイス層が形成された半導体基板の上面及び下面に、必要に応じて基板間の電気的な接続端子としてはんだバンプやランド端子を形成する。半導体基板、はんだバンプ、及びランド端子については、上記した通りである。
　次いで、半導体基板上に層間充填材組成物の塗膜を形成する。
　第１の層間充填材組成物の塗膜は、有機溶媒（Ｅ）に溶解・分散した第１の層間充填材組成物を、ディップ法、スピンコート法、スプレーコート法、ブレード法、その他の任意の方法等で形成することができる。得られた塗布膜から溶媒や低分子成分を除去するために、５０～１５０℃の任意の温度、好ましくは６０～１３０℃でベーキング処理を行い、塗膜を形成し、必要に応じてＢ－ステージ化処理をする。この際、一定の温度においてベーキング処理を行ってもよいが、組成物中の揮発成分除去を円滑に進めるために、減圧条件下にてベーキング処理を行ってもよい。また、樹脂の硬化が進行しない範囲で、段階的な昇温によるベーキング処理を行っても良い。例えば、初めに６０℃、次に８０℃、更に１２０℃で各５～９０分程度のべーキング処理を実施することができる。
　また、上述の有機溶媒（Ｅ）を含まない第１の層間充填材組成物をそのまま用いてもよい。例えば、樹脂の硬化が始まらない温度範囲において加温し、溶融させたものを用いて、任意の方法で半導体基板上に第１の層間充填材組成物からなる膜を成膜してもよい。
　また、第１の層間充填材組成物は、フィルム成形に適した十分な伸び性を有するため、フィルム成形し、該フィルムを半導体基板上に設置することで成膜してもよい。
　次に上記方法にて成膜した第１の層間充填材組成物からなる膜を加熱してタック性を発現させた後に、接合対象の半導体基板と仮接着を行う。仮接着の温度としては、樹脂（Ａ）の組成にもよるが、８０～１５０℃の温度で行うことが好ましい。半導体基板の接合が複数層の場合には、前記仮接着を基板の層数分繰り返しても良いし、塗膜を形成した基板を複数層重ね合わせた後に、加熱してまとめて仮接着させても良い。仮接着の際には、必要に応じて基板間に、好ましくは１ｇｆ／ｃｍ2～５０Ｋｇｆ／ｃｍ2、より好ましくは１０ｇｆ／ｃｍ2～１０Ｋｇｆ／ｃｍ2の荷重をかけて実施することが好ましい。
　仮接着の後には半導体基板の本接合を行う。仮接着させた半導体基板を２００℃以上、好ましくは２２０℃以上で加圧接着することにより、第１の層間充填材組成物の樹脂の溶融粘度を低下させて、半導体基板間の電気端子の接続を促進すると同時に、組成物中のフラックスを活性化させて、半導体基板間のはんだ接合を実現することができる。なお、加熱温度の上限は、使用する樹脂（Ａ）が分解、変質しない温度であり、樹脂の種類、グレードにより適宜決定されるが、通常３００℃以下で行われる。
　また、加圧接着の際には、必要に応じて基板間に、好ましくは１０ｇｆ／ｃｍ2～１０Ｋｇｆ／ｃｍ2、より好ましくは５０ｇｆ／ｃｍ2～５Ｋｇｆ／ｃｍ2の荷重をかけて実施することが好ましい。
（２）第２の三次元集積回路積層体
　本発明の第２の三次元集積回路積層体は、上述の半導体基板積層体が、さらに有機基板の上に搭載されており、半導体基板積層体と有機基板との間に、樹脂（ａ）及び無機フィラー（ｂ）を含有する第２の層間充填材層が形成されていてもよい。
　すなわち、上述の半導体基板積層体（第１の三次元集積回路積層体）が、さらに有機基板の上に搭載されており、半導体基板積層体と有機基板との間に、樹脂（ａ）及び無機フィラー（ｂ）を含有した第２の層間充填材層が形成された三次元集積回路積層体である。
　図３に本発明の第２の実施の形態に係る三次元集積回路積層体（以下、第２の三次元集積回路積層体と称す。）の概念断面図を示す。なお、図３では、三次元集積回路積層体の構造の理解を容易にするために、半導体基板及び有機基板に対する他の構成部材の厚みや大きさは、実際より大きく示している。
　図３に示すように、第２の三次元集積回路積層体１００において、上述の半導体基板積層体１が、さらに有機基板１０１の上に搭載されており、半導体基板積層体と有機基板との間に、樹脂（ａ）及び無機フィラー（ｂ）を含有する第２の層間充填材層１０２が形成されている。
　次に、第２の三次元集積回路積層体について詳細に説明する。なお、半導体基板積層体については、上述の第１の三次元集積回路積層体と同様であるため、説明を省略する。
（２－１）有機基板
　有機基板は、はんだボールを外部電極とするアレイ状の電極と半導体基板を接続する高密度実装用のパターン変換基板（インターポーザ）であり、三次元集積回路積層体を実装する際のプリント基板やフレキシブル基板との熱膨張率の整合性を確保するためにも、樹脂板の中に配線層を有する多層回路構造を有する有機基板であることが好ましい。有機基板を構成する樹脂成分としてエポキシ樹脂等が、配線層として銅（Ｃｕ）がそれぞれ好ましく用いられる、第２の層間充填材層を介してプリント基板上に搭載された半導体基板積層体は、はんだバンプ等を介して有機基板に接続され、有機基板はアレイ状の電極を介してプリント基板の端子と電子的に接続されていてもよい。
　（２－２）第２の層間充填材層
　第２の層間充填材層は、半導体基板積層体と有機基板との間に形成され、樹脂（ａ）及び無機フィラー（ｂ）を含有してなる。
　第２の層間充填材層は、その線膨張率が１０ｐｐｍ以上５０ｐｐｍ以下であることが好ましく、１５ｐｐｍ以下が特に好ましい。なお、該線膨張率は低い方が好ましいが、通常は２０ｐｐｍ以上である。
　線膨張率が１０ｐｐｍ以上５０ｐｐｍ以下であると、熱による半導体基板積層体と有機基板との膨張係数の違いにより発生する応力が緩和され、半導体基板積層体と有機基板との接合界面での剥離を避けることができる。
　第２の層間充填材層の誘電率は、６以下であることが好ましく、５以下であることがより好ましい。特に好ましくは、４．５以下である。なお、該誘電率は低い方が好ましいが、通常は３以上である。
　誘電率が６を超えると、半導体基板積層体と有機基板間の配線における信号の伝送遅延を引き起こし、結果的にデバイス全体の動作速度の低下をもたらすために好ましくない。誘電率が６以下、好ましくは５以下であると、上記信号の伝送遅延を低減することが可能となり、半導体デバイスの演算処理速度を向上させることが可能となり好ましい。
　第２の層間充填材層は、熱伝導率が０．４Ｗ／（ｍ・Ｋ）以上であることが好ましく、０．８Ｗ／（ｍ・Ｋ）以上であることがより好ましく、１．０Ｗ／（ｍ・Ｋ）以上であることが特に好ましい。なお、該熱伝導率は高い方が好ましいが、通常は１０Ｗ／（ｍ・Ｋ）以下である。
　半導体基板積層体と有機基板との膨張率の差は、温度が高くなるほど大きくなるが、第２の層間充填材層の熱伝導率が０．４Ｗ／（ｍ・Ｋ）以上であると、発生した熱が第２の層間充填材層を介して有機基板に十分に伝導するため、半導体基板積層体に熱が蓄熱することによる動作不良がより確実に回避されると共に、上述の膨張係数の違いにより発生する応力が緩和される。
　第２の層間充填材層の厚みは、５０μｍ以上３００μｍ以下であることが好ましい。より好ましくは６０μｍ以上２５０μｍ以下、さらに好ましくは７０μｍ以上２００μｍ以下である。
　厚みが増すと半導体基板積層体と有機基板の積層体がかさ高くなり、小型実装が困難となるために好ましくない。また、厚みが薄くなるとデバイスの動作温度変化による半導体基板積層体と有機基板との膨張係数の相違により、無機－有機基板の接合界面での剥離等を引き起こす可能性があり好ましくない。前記厚みとすることにより、加工性と性能を両立することができる。
　次に、第２の層間充填材層を構成する組成物（以下、第２の層間充填材組成物という場合がある。）における各成分について説明する。
　第２の層間充填材組成物は、樹脂（ａ）及び無機フィラー（ｂ）を含有し、その他必要に応じて硬化剤（ｃ）、フラックス（ｄ）等を含有してなる。
　なお、第２の層間充填材組成物において、第１の層間充填材組成物と同様である部分は詳しい説明を省略する。
［樹脂（ａ）］
　樹脂（ａ）は、第２の層間充填材組成物として、無機フィラー（ｂ）と組み合わせた際に十分な熱伝導性を得るために、その熱伝導率が０．１５Ｗ／（ｍ・Ｋ）以上であることが好ましく、０．３Ｗ／（ｍ・Ｋ）以上がより好ましい。該熱伝導率は高い方が好ましいが、通常は０．５Ｗ／（ｍ・Ｋ）以下である。
　また、基板上に薄膜を形成後、仮接着前に接合対象の基板と位置合わせを行うために、樹脂（ａ）は、５０℃における溶融粘度が２０００Ｐａ・ｓ以上であることが好ましく、１００００Ｐａ・ｓ以上であることがより好ましい。
　また、仮接着後に本接合を実施する際には、加温により第１の層間充填材組成物を溶融して電気接合端子を接続させるために、樹脂（ａ）は、１２０℃における溶融粘度が１００Ｐａ・ｓ以下であることが好ましく、２０Ｐａ・ｓ以下であることがより好ましい。
　樹脂（ａ）として、具体例としては、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ベンゾグアナミン樹脂、ポリエステル樹脂、アリル樹脂、アルキド樹脂、ウレタン樹脂、シリコン樹脂、アクリル樹脂、ポリイミド樹脂などを例示することができる。
　なお、樹脂（ａ）として、上記第１の層間充填材組成物の樹脂（Ａ）を使用してもよい。
　これらの樹脂の中でも耐熱性や各種電気特性に優れた熱硬化性樹脂が好ましい。熱硬化性樹脂の中でも、硬化前の加工性、その他硬化特性、硬化膜物性等からエポキシ樹脂を主成分とする樹脂が好ましい。ここで、「エポキシ樹脂を主成分とする」とは、樹脂（ａ）のエポキシ樹脂の割合が、５０重量％以上であることを意味し、好ましくは、６０重量％以上（１００重量％を含む）である。
　なお、一般的にシリコン基板と有機基板を充填する技術としてはアンダーフィルプロセスが提案されており、バンプとランドを接合後に基板間横より毛細管現象を用いて層間充填材を充填する。この為、本プロセスには室温で液体である樹脂成分が必要であり、一般的には液状エポキシ樹脂等が好ましく用いられている。
［無機フィラー（ｂ）］
　無機フィラー（ｂ）は、第２の層間充填材組成物の熱伝導率を向上させるために添加される。第２の層間充填材組成物は、熱伝導率を有する無機フィラー（ｂ）を含有することにより、第２の層間充填材組成物に高い熱伝導性を付与することが可能となり、半導体基板積層体と有機基板の熱伝導を促進させて半導体デバイス基板の温度を低下させることにより、半導体デバイスを安定的に動作させることが可能となる。
　無機フィラー（ｂ）の熱伝導率は、１Ｗ／（ｍ・Ｋ）以上であることが好ましく、２Ｗ／（ｍ・Ｋ）以上であることがより好ましい。該熱伝導率は高い方が好ましいが、通常は３００Ｗ／（ｍ・Ｋ）以下である。
　このような熱伝導率を有する無機フィラー（ｂ）であると、適当な添加量で、十分な熱伝導度を有する第２の層間充填材層を得ることができる。
　無機フィラー（ｂ）は、上述した無機フィラー（Ｂ）と同様のものを使用できる。
　すなわち、アルミナ（Ａｌ2Ｏ3：熱伝導率３０Ｗ／（ｍ・Ｋ））、窒化アルミニウム（ＡｌＮ：熱伝導率２６０Ｗ／（ｍ・Ｋ））、窒化ホウ素（ＢＮ：熱伝導率３Ｗ／（ｍ・Ｋ）（厚み方向）、２７５Ｗ／（ｍ・Ｋ）（面内方向））、窒化ケイ素（Ｓｉ3Ｎ4：熱伝導率２３Ｗ／（ｍ・Ｋ））、シリカ（ＳｉＯ2：熱伝導率１．４Ｗ／（ｍ・Ｋ））などを使用できる。
　また、これらの無機フィラー（ｂ）は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で混合して用いてもよい。
　無機フィラー（ｂ）は、更に酸素や水、高温暴露に対する安定性、及び低誘電性を併せ持つことが、接着したデバイスの信頼性の点で好ましい。このような無機フィラーとしては、Ａｌ2Ｏ3、ＡｌＮ、ＢＮ、ＳｉＯ2が挙げられ、好ましくはＡｌ2Ｏ3、ＡｌＮ、ＢＮが挙げられる。
　無機フィラー（ｂ）の粒径は、特に限定はないが、通常、平均粒径が０．１～２０μｍ、かつ、最大粒径が３０μｍであり、好ましくは平均粒径が０．２～１７μｍ、かつ、最大粒径が２５μｍであり、より好ましくは、平均粒径が０．３～１５μｍ、かつ、最大粒径が２０μｍである。
　なお、無機フィラー（ｂ）の含有量は、通常、樹脂（ａ）１００重量部当たり、５０重量部以上４００重量部以下であり、より好ましくは７５重量部以上３００重量部以下である。無機フィラー（ｂ）の含有量が、５０重量部未満では、十分な熱伝導性が得られない場合があり、また、４００重量部を超えると組成物の粘度が高くなり、均一な塗膜を形成できないとの問題が出てくる可能性がある。
[その他の成分]
　第２の層間充填材組成物において、樹脂（ａ）及び無機フィラー（ｂ）以外の成分としては、上述した第１の層間充填材組成物における硬化剤（Ｃ）、フラックス（Ｄ）、及びその他の添加剤が挙げられる。これらの使用目的、配合量などは第１の層間充填材組成物と同様である。
（２－３）第２の三次元集積回路積層体　
　第２の三次元集積回路積層体は、上述の半導体基板積層体の有機基板上に接する側の面上、及び有機基板上の半導体基板積層体と接する面上の一方又は双方に、上述の第２の層間充填材層の前駆体となる第２の層間充填材組成物の塗膜を形成する工程と、半導体基板と有機基板とを加圧接着して、半導体基板積層体と有機基板との間に第２の層間充填材層を有する半導体基板積層体を形成する工程を含む方法を用いて製造される。
　なお、第２の層間充填材組成物は、第１の層間充填材組成物と同一であってもよく、異なっていてもよい。
　以下、本発明について、実施例を用いてさらに詳細に説明するが、本発明の解釈は、その要旨を逸脱しない限り、以下の実施例に限定されるものではない。
　以下に、層間充填材組成物の配合成分について示す。
（１）樹脂（Ａ）
　エポキシ樹脂（Ａ１）：フェノキシ樹脂（重量平均分子量：２６，０００、エポキシ当量：４，６００ｇ／当量、３０重量％のメチルエチルケトン／シクロヘキサノン溶液（容量比５０：５０））
エポキシ樹脂（Ａ２－１）：三菱化学社製（ビスフェノールＦ型液状エポキシ
樹脂、製品名「ｊＥＲ１７５０」）
　エポキシ樹脂（Ａ２－２）：三菱化学社製（製品名「ＹＬ６８００」）
　エポキシ樹脂（Ａ２－３）：三菱化学社製（製品名「１０３２Ｈ６０」）
　エポキシ樹脂（Ａ２－４）：三菱化学社製（製品名「１００１」）
　エポキシ樹脂（Ａ２－５）：三菱化学社製（製品名「ＹＸ４０００」）
　エポキシ樹脂（Ａ２－６）：三菱化学社製（品名「１００６」）
　エポキシ樹脂（Ａ３）　　：三菱化学社製（製品名「１５６Ｓ６５」）
　反応性希釈剤（Ａ４）：四日市合成社製 （１，６－ヘキサンジオールジグリシジルエーテル、製品名「ＹＥＤ２１６Ｄ」）
（２）無機フィラー（Ｂ）
　無機フィラー（Ｂ－１）：日新リフラテック社製ＢＮ（窒化ホウ素）（製品名「Ｒ－ＢＮ」）
　無機フィラー（Ｂ－２）：ＭＡＲＵＫＡ社製ＢＮ（製品名「ＡＰ－１７０Ｓ」）
　無機フィラー（Ｂ－３）：龍森社製シリカ（製品名「ＰＬＶ－４」）
（３）硬化剤（Ｃ）
　硬化剤（Ｃ－１）：三菱化学社製（２－エチル－４（５）－メチルイミダゾール　、製品名「ｊＥＲキュア  ＥＭＩ２４」）
　硬化剤（Ｃ－２）：四国化成工業社製（２－フェニル－４，５－ジヒドロキシメチルイミダゾール、製品名「２ＰＨＺ－ＰＷ」）
（４）フラックス（Ｄ）
　フラックス（Ｄ－１）：日油社製（ジアルキルビニルエーテルブロック２官能ポリマー型カルボン酸、製品名「サンタシッドＧ」）
　フラックス（Ｄ－２）：和光純薬工業社製　品名「アジピン酸」
（５）有機溶媒（Ｅ）
　メチルエチルケトン：和光純薬工業社製（試薬特級）
　シクロヘキサノン：和光純薬工業社製（試薬特級）
（６）分散剤（Ｆ）
　分散剤（Ｆ－１）：ビックケミー社製　品名「ＢＹＫ－２１５５」
　前記エポキシ樹脂（Ａ１）としてのフェノキシ樹脂は次のようにして調製した。
　ＹＬ６１２１Ｈ（エポキシ当量１７１ｇ／当量、４，４’-ビフェノール型エポキシ樹脂と３，３’，５，５’-テトラメチル-４，４’-ビフェノール型エポキシ樹脂との１：１混合物、三菱化学社製）２１５重量部、３，３’－ジメチル－４，４’－ビフェノール（ＯＨ当量１０７ｇ／当量、本州化学社製）１２７重量部、２７重量％テトラメチルアンモニウムヒドロキシド水溶液０．３２重量部、及び反応用溶媒としてシクロヘキサノン２２８重量部を撹拌機付き耐圧反応容器に入れ、窒素ガス雰囲気下１８０℃で５時間、反応を行った。その後、希釈用溶剤としてシクロヘキサノン１７１重量部及びメチルエチルケトン３９９重量部を加えて固形分濃度を調整した。反応生成物から定法により溶剤を除去して３０重量％の樹脂溶液を得た。
　無機フィラー（Ｂ）の樹脂中での平均粒径、比表面積、及び層間充填材組成物の熱伝導率はそれぞれ以下の方法により測定した。
（測定方法）
（１）無機フィラー（Ｂ）の樹脂中での平均粒径
　硬化剤を添加する前のエポキシ樹脂／無機フィラーの混合物ペースト４ｍｇにシクロヘキサノン２ｍＬを加えて超音波処理を１０分間行い、粒度分布測定装置（堀場製作所社製 、製品名「ＬＡ９２０」）を用いて、シクロヘキサノンを溶媒としてバッチ式セルで粒度分布を測定した。得られた粒度分布から粉砕後の無機フィラー（Ｂ）の平均粒径及び最大粒径を求めた。なお、平均粒径は体積基準であり、相対屈折率は１．２０とした。
（２）無機フィラー（Ｂ）の比表面積
　無機フィラーに２５０℃、１５分間窒素ガスフローの前処理を行った後、マウンテック社製のマックソーブＨＭ  ＭＯＤＥＬ－１２０１を用い、ＢＥＴ１点法（吸着ガス：窒素）にて、比表面積を測定した。
　得られた樹脂及び層間充填材組成物の物性については、以下の方法により測定した。
　樹脂及び層間充填材組成物の熱伝導率は、以下の装置にて熱拡散率、比重、比熱を測定し、この３つの測定値を乗じることで求めた。また、線膨張率については、窒素雰囲気下で引っ張り法（荷重５ｇｆ）にて求めた。

　　熱伝導率＝熱拡散率×比重×比熱

　（１）熱拡散率：アイフェイズ社製の製品名「アイフェイズ・モバイル　１ｕ」を用いて求めた。
　（２）比重：メトラー・トレド社製の天秤　ＸＳ－２０４（「固体比重測定キット」使用）を用いて求めた。
　（３）比熱：パーキンエルマー社製 の示差走査熱量計 （製品名「ＤＳＣ７」）を用い、１０℃／分の昇温条件の下、２５℃における比熱をＤＳＣ７のソフトウエアを用いて求めるか、セイコーインスツル社製の製品名ＤＳＣ３２０／６２００を用いて求めた
　（４）線膨張率：－１０℃～４０℃における平均値として、島津製作所社製の製品名ＴＭＡ－５０を用いて求めた。
＜実施例１＞
　エポキシ樹脂（Ａ２－１）４５重量部、反応性希釈剤（Ａ４）５重量部、及び無機フィラー（Ｂ－１）５０重量部を混合し、ロール間隙を１０μｍに調整した３本ロールに５回通すことによってエポキシ樹脂／無機フィラーの混合物ペーストを得た。
　このエポキシ樹脂／無機フィラーの混合物ペーストにおける無機フィラー（Ｂ－１）の平均粒径は０．６μｍであった。また、無機フィラー（Ｂ－１）の比表面積は９．６９ｍ2／ｇであった。
　前記エポキシ樹脂／無機フィラーの混合物ペースト１００重量部に対し、硬化剤（Ｃ－１）５重量部を加え、自転公転型混合装置（シンキー社製、製品名「あわとり練太郎」）を用いて、２０００回転で、５分間混合し、１分間脱泡の条件で混合した。
　混合したペーストを、厚み５００μｍのシリコンゴムシートをスペーサーとして離型処理したガラス板に挟み、１４０℃で１時間加熱し、さらに１５０℃で４時間加熱し、層間充填材組成物膜（層間充填材層）を得た。この膜の熱伝導率は１．２Ｗ／（ｍ・Ｋ）、誘電率は３．２であった。なお、誘電率は、個々の材料における誘電率（エポキシ樹脂２．８、窒化ホウ素３．９）をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
＜実施例２＞
　実施例１の無機フィラー（Ｂ－１）に変えて、無機フィラー（Ｂ－２）を用いたほかは、実施例１と同様の条件で行った。
　前記測定方法による無機フィラー（Ｂ－２）の平均粒径は４．１μｍであった。また、無機フィラー（Ｂ－２）の比表面積は１６ｍ2／ｇであった。
　なお、得られた層間充填材組成物膜の熱伝導率は、０．５Ｗ／（ｍ・Ｋ）で、誘電率は３．２であった。なお、誘電率は、個々の材料における誘電率（エポキシ樹脂２．８、窒化ホウ素３．９）をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
　＜実施例３＞
　エポキシ樹脂（Ａ）として、エポキシ樹脂（Ａ１）溶液５ｇとエポキシ樹脂（Ａ２－２）３．７５ｇ、エポキシ樹脂（Ａ２－３）溶液０．９４ｇ（８０重量％シクロヘキサノン溶液）、エポキシ樹脂（Ａ２－４）溶液２．１４ｇ（７０重量％シクロヘキサノン溶液）及び無機フィラー（Ｂ－１）７．２４ｇ、更に直径２ｍｍのジルコニアボール（ＹＴＺ－２）を２４．０ｇ加え、自公転攪拌機を用いて２０００ｒｐｍで３３分間攪拌した。攪拌終了後、ろ過によりビーズを取り除き、硬化剤（Ｃ－２）を０．１５ｇ、フラックス（Ｄ－１）を０．１５ｇ加え、更に自公転攪拌機にて６分間攪拌し、層間充填材ペースト（塗布液）を得た。
　得られた攪拌後の層間充填剤ペースト中の無機フィラー（Ｂ－１）の粒径分布の測定を行なったところ、平均粒径は１．０μｍ、最大粒径は５．９μｍであった。
　この原料ペーストを離型処理したガラス基板に塗布して、減圧下にて１００℃で９０分加熱し、溶媒を留去してＢ－ステージ化膜とした。この膜上にさらに離型処理したガラス基板をのせて、挟んだ後に、１５０℃で１時間、続いて１７０℃で１時間、プレス（圧力１ＭＰａ）することにより、成形・硬化させて膜厚５００μｍの層間充填材組成物膜を得た。この膜の熱伝導率は１．１Ｗ／（ｍ・Ｋ）であった。線膨張率は３３ｐｐｍであった。誘電率は３．２であった。なお、誘電率は、個々の材料における誘電率（エポキシ樹脂２．８、窒化ホウ素３．９）をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
　＜比較例１＞
　エポキシ樹脂（Ａ）として、エポキシ樹脂（Ａ１）溶液５ｇとエポキシ樹脂（Ａ２－２）３．７５ｇ、エポキシ樹脂（Ａ２－３）溶液０．９４ｇ（８０重量％シクロヘキサノン溶液）、エポキシ樹脂（Ａ２－４）溶液２．１４ｇ（７０重量％シクロヘキサノン溶液）及び無機フィラー（Ｂ－１）７．２４ｇを加え、自公転攪拌機を用いて２０００ｒｐｍで５分間攪拌し、層間充填剤ペースト（塗布液）を得た。実施例３２と同じ装置にて、得られた攪拌後の層間充填剤ペースト中の無機フィラー（Ｂ－１）の粒径分布の測定を行なったところ、最大粒径は１０μｍよりも大きかった。
　この層間充填剤ペーストを用いて、実施例３と同様の方法で、Ｂ－ステージ化膜を得た。得られたＢ－ステージ化膜には、目視で確認できるフィラーが多数存在し、不均一であった。この膜の線膨張率は、３３ｐｐｍであった。誘電率は３．２であった。なお、誘電率は、個々の材料における誘電率（エポキシ樹脂２．８、窒化ホウ素３．９）をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
　＜実施例４＞
　エポキシ樹脂（Ａ）として、エポキシ樹脂（Ａ１）溶液５ｇとエポキシ樹脂（Ａ２－２）５．２５ｇ、エポキシ樹脂（Ａ２－３）溶液０．９４ｇ（８０重量％シクロヘキサノン溶液）及び無機フィラー（Ｂ－１）７．２４ｇ、更に直径２ｍｍのジルコニアボール（ＹＴＺ－２）を２３．３ｇ加え、自公転攪拌機を用いて２０００ｒｐｍで３３分間攪拌した。攪拌終了後、ろ過によりビーズを取り除き、硬化剤（Ｃ－２）を０．１５ｇ、フラックス（Ｄ－１）を０．１５ｇ加え、更に自公転攪拌機にて６分間攪拌し、層間充填材ペースト（塗布液）を得た。
　この原料ペーストを離型処理したガラス基板に塗布して、減圧下にて１００℃で９０分加熱し、溶媒を留去してＢ－ステージ化膜とした。この膜上に、さらに離型処理したガラス基板をのせて、挟んだ後に、１５０℃で１時間、続いて１７０℃で１時間、プレス（圧力１ＭＰａ）することにより、成形・硬化させて膜厚６００μｍの層間充填材組成物膜を得た。この膜の熱伝導率は１．０Ｗ／（ｍ・Ｋ）、線膨張率は３１ｐｐｍであった。誘電率は３．２であった。なお、誘電率は、個々の材料における誘電率（エポキシ樹脂２．８、窒化ホウ素３．９）をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
　＜比較例２＞
　エポキシ樹脂（Ａ）として、エポキシ樹脂（Ａ１）溶液５ｇにエポキシ樹脂（Ａ３）溶液６ｇ（８０重量％ＭＥＫ溶液）を加えて自公転攪拌機にて６分間攪拌した。これにフラックス（Ｄ－１）を０．１２ｇ添加した後、更に自公転攪拌機にて６分間攪拌し、層間充填材ペースト（塗布液）を得た。
　この原料ペーストを離型処理したガラス基板に塗布して、減圧下にて１００℃で９０分加熱し、溶媒を留去してＢ－ステージ化膜とした。この膜上に、さらに離型処理したガラス基板をのせて、挟んだ後に、１５０℃で３時間、プレス（圧力１ＭＰａ）することにより、成形・硬化させて膜厚５００μｍの層間充填材組成物膜を得た。この膜の熱伝導率は０．２Ｗ／（ｍ・Ｋ）、線膨張率は１００ｐｐｍ以上であった。
　＜実施例５＞
　エポキシ樹脂（Ａ）として、エポキシ樹脂（Ａ１）溶液５ｇとエポキシ樹脂（Ａ２－２）３．７５ｇ、エポキシ樹脂（Ａ２－３）溶液０．９４ｇ（８０重量％シクロヘキサノン溶液）、エポキシ樹脂（Ａ２－４）溶液２．１４ｇ（７０重量％シクロヘキサノン溶液）及び無機フィラー（Ｂ－１）７．２４ｇ、更に直径２ｍｍのジルコニアボール（ＹＴＺ－２）を２４．０ｇ加え、自公転攪拌機を用いて２０００ｒｐｍで３３分間攪拌した。攪拌終了後、ろ過によりビーズを取り除き、硬化剤（Ｃ－２）を０．１５ｇ、フラックス（Ｄ－１）を０．１５ｇ加え、更に自公転攪拌機にて６分間攪拌し、層間充填材ペースト（塗布液）を得た。
　この原料ペーストを離型処理したガラス基板に塗布して、減圧下にて１００℃で９０分加熱し、溶媒を留去してＢ－ステージ化膜とした。この膜上にさらに離型処理したガラス基板をのせて、挟んだ後に、１５０℃で１時間、続いて１７０℃で１時間、プレス（圧力１ＭＰａ）することにより、成形・硬化させて膜厚６００μｍの層間充填材組成物膜を得た。
　この膜の熱伝導率は１．２Ｗ／（ｍ・Ｋ）、線膨張率は３３ｐｐｍ、誘電率は３．２であった。
　なお、誘電率は、個々の材料における誘電率（エポキシ樹脂２．８、窒化ホウ素３．９をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
　＜実施例６＞
　エポキシ樹脂（Ａ）として、エポキシ樹脂（Ａ１）溶液５ｇとエポキシ樹脂（Ａ２－２）３．７５ｇ、エポキシ樹脂（Ａ２－３）溶液０．９４ｇ（８０重量％シクロヘキサノン溶液）、エポキシ樹脂（Ａ２－４）溶液２．１４ｇ（７０重量％シクロヘキサノン溶液）及び無機フィラー（Ｂ－１）７．７４ｇ、更に直径２ｍｍのジルコニアボール（ＹＴＺ－２）を２４．６ｇ加え、自公転攪拌機を用いて２０００ｒｐｍで３３分間攪拌した。攪拌終了後、ろ過によりビーズを取り除き、硬化剤（Ｃ－２）を０．１５ｇ、フラックス（Ｄ－１）を０．１５ｇ加え、更に自公転攪拌機にて６分間攪拌し、層間充填材ペースト（塗布液）を得た。
　この原料ペーストを離型処理したガラス基板に塗布して、減圧下にて１００℃で９０分加熱し、溶媒を留去してＢ－ステージ化膜とした。この膜上に、さらに離型処理したガラス基板をのせて、挟んだ後に、１５０℃で１時間、続いて１７０℃で１時間、プレス（圧力１ＭＰａ）することにより、成形・硬化させて膜厚５００μｍの層間充填材組成物膜を得た。
　この膜の熱伝導率は１．０Ｗ／（ｍ・Ｋ）、線膨張率は３３ｐｐｍ、誘電率は３．２であった。なお、誘電率は、個々の材料における誘電率（エポキシ樹脂２．８、窒化ホウ素３．９）をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
　＜実施例７＞
　無機フィラー（Ｂ）としてシリカ（Ｂ－３）を用いた以外は実施例６と同様に成形・硬化させて層間充填材組成物膜を得た。この硬化膜の熱伝導率は０．４Ｗ／（ｍ・Ｋ）であった。
　＜実施例８＞
　エポキシ樹脂（Ａ２－３）２．５０ｇ、エポキシ樹脂（Ａ２－５）６．２５ｇ及びエポキシ樹脂（Ａ２－６）３．７５ｇをメチルエチルケトン１２．５ｇに撹拌溶解させた。これに分散剤（Ｆ－１）０．２５ｇ、フラックス（Ｄ－２）０．２５ｇ及びメチルエチルケトン１１．７５ｇを添加して、更に無機フィラー（Ｂ－１）１２．５ｇ及び直径０．５ｍｍのジルコニアボール（ＹＴＺ－０．５）を１００ｇ加え、自公転攪拌機を用いて２０００ｒｐｍで１０分間攪拌した。攪拌終了後、ろ過によりビーズを取り除き、硬化剤（Ｃ－２）を０．２５ｇ加え、更に自公転攪拌機にて６分間攪拌し、層間充填材ペースト（塗布液）を得た。得られた攪拌後の層間充填剤ペースト中の無機フィラー（Ｂ－１）の平均粒径および最大粒径の測定を行ったところ、平均粒径４μｍ、最大粒径は９μｍであった。
　この層間充填剤ペーストを株式会社ＷＡＬＴＳ社製のシリコン製はんだバンプ基板（ＣＣ８０ＭｏｄｅｌＩ）に２５μＬ塗布後、ホットプレート上にて６０℃１５分間、８０℃１５分間及び１２０℃３０分間、順次加熱して溶媒を留去した。さらにホットプレート上にて１５０℃１０分間加熱を行いＢ－ステージ化膜とした。
　このはんだバンプ基板及び株式会社ＷＡＬＴＳ社製の有機インターポーザ（ＣＣ８０ＭｏｄｅｌＩ）を、東レエンジニアリング社製フリップチップボンダ（ＦＣ３０００Ｓ）を用いて２５０℃まで昇温させて加熱圧着接合して、冷却後１６５℃２時間ポストアニール処理を行い、積層体を形成した。積層体内部のデイジーチェインの電気抵抗を測定したところ、１０Ω以下であった。
　また、同じ層間充填剤ペーストを離型処理したガラス基板に塗布して、減圧下８０℃で３０分間、１２０℃で３０分間、順次加熱し溶媒を留去した。この膜上にさらに離型処理したガラス基板をのせて挟んだ後に、１６５℃で２時間圧力１ＭＰａでプレスすることにより、成形・硬化させて膜厚５００μｍの層間充填材組成物膜を得た。
　この膜の熱伝導率は１．１Ｗ／（ｍ・Ｋ）、線膨張率は３４ｐｐｍ、誘電率は３．２であった。なお、誘電率は、個々の材料における誘電率（エポキシ樹脂２．８、窒化ホウ素３．９）をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
　＜実施例９＞
　実施例８と同様にして積層体を形成し、積層体内部のデイジーチェインの電気抵抗を測定したところ、１０Ω以下であった。
　この積層体を、インターポーザ基板を下にして１２０℃のホットプレート上にのせて、シリコン基板の表面温度が２５℃から１００℃に上昇する時間を測定したところ、２．４秒であった。
　＜実施例１０＞
　実施例８と同様にして積層体を形成し、積層体内部のデイジーチェインの電気抵抗を測定したところ、１０Ω以下であった。
　この積層体を、最初に－５５℃、次いで２３℃、さらに１２５℃、最後に２３℃の各プレート上に、それぞれ１０秒間のせることを５回繰り返して、熱衝撃を加えた。この操作の後、積層体内部のデイジーチェインの電気抵抗を測定したところ、２０Ω以下であった。
　＜実施例１１＞
　実施例８と同様にして作製した層間充填剤ペーストを、離型処理したガラス基板に塗布して、減圧下にて８０℃で３０分間、１２０℃で３０分間、順次加熱し溶媒を留去した。この膜上にさらに離型処理したガラス基板をのせて挟んだ後に、１６５℃で２時間、圧力１ＭＰａでプレスすることにより、成形・硬化させて膜厚５００μｍの層間充填材組成物膜を得た。
　この硬化膜を１２５℃の減圧オーブンにて５時間乾燥させ、乾燥後の膜重量１．６１７９ｇの硬化膜を得た。次いでこの硬化膜を８５℃８５％の高温恒湿オーブン中にて１０時間保持した後、膜の重量を測定したところ、硬化膜の重量は１．６３０３ｇであり、吸水による重量増加率は０．７７％と１％未満で良好であった。　
　本発明の三次元集積回路積層体は、放熱性と信頼性に優れることから、半導体デバイスを安定的に動作させることが可能な電子デバイスを得ることができ、極めて有用である。
　なお、２０１１年３月３１日に出願された日本特許出願２０１１－０８０７５２号、２０１１年３月３１日に出願された日本特許出願２０１１－０８０７５３号、２０１１年３月３１日に出願された日本特許出願２０１１－０８０７５４号、２０１１年３月３１日に出願された日本特許出願２０１１－０８０７５５号、及び２０１１年３月３１日に出願された日本特許出願２０１１－０８０７５６号の明細書、特許請求の範囲、図面及び要約書の全内容をここに引用し、本発明の明細書の開示として、取り入れるものである。
　１　第１の三次元集積回路積層体
　１０，２０，３０　半導体基板
　１１，２１，３１　半導体デバイス層
　１２，２２，３２　バッファーコート膜
　１３，２３，３３　半導体基板貫通電極
　１４，２４，３４，１０３　ランド端子
　１５，２５，３５　はんだバンプ
　４０，５０　第１の層間充填材層
　１００　第２の三次元集積回路積層体
　１０１　有機基板
　１０２　第２の層間充填材層

Claims (24)

  1. 　半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂（Ａ）及び無機フィラー（Ｂ）を含有し、熱伝導率が０．８Ｗ／（ｍ・Ｋ）以上の第１の層間充填材層を有することを特徴とする三次元集積回路積層体。
  2. 　第１の層間充填材層の線膨張率が、３ｐｐｍ以上７０ｐｐｍ以下であることを特徴とする、請求項１に記載の三次元集積回路積層体。
  3. 　第１の層間充填材層の含有する無機フィラー（Ｂ）の誘電率が、６以下であることを特徴とする、請求項１又は２に記載の三次元集積回路積層体。
  4. 　第１の層間充填材層の含有する無機フィラー（Ｂ）は、平均粒径が０．１μｍ以上１０μｍ以下であり、かつ最大粒径が１０μｍであり、さらに熱伝導率が２Ｗ／（ｍ・Ｋ）以上であることを特徴とする、請求項１～３のいずれか１項に記載の三次元集積回路積層体。
  5. 　半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂（Ａ）及び無機フィラー（Ｂ）を含有し、線膨張率が３ｐｐｍ以上７０ｐｐｍ以下である第１の層間充填材層を有し、前記無機フィラー（Ｂ）は平均粒径が０．１μｍ以上１０μｍ以下であり、かつ最大粒径が１０μｍであることを特徴とする三次元集積回路積層体。
  6. 　半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂（Ａ）及び無機フィラー（Ｂ）を含有する第１の層間充填材層を有し、前記無機フィラー（Ｂ）は平均粒径が０．１μｍ以上１０μｍ以下であり、最大粒径が１０μｍであり、かつ誘電率が６以下であることを特徴とする三次元集積回路積層体。
  7. 　前記第１の層間充填材層が、前記樹脂（Ａ）１００重量部当たり５０重量部以上４００重量部以下の前記無機フィラー（Ｂ）を含有することを特徴とする請求項１～６のいずれか1項に記載の三次元集積回路積層体。
  8. 　半導体基板間に有する第１の層間充填材層の含有する無機フィラー（Ｂ）の比表面積が、１ｍ２／ｇ以上６０ｍ２／ｇ以下であることを特徴とする、請求項１～７のいずれか１項に記載の三次元集積回路積層体。
  9. 　前記半導体基板が、シリコン基板であることを特徴とする請求項１～８のいずれか１項に記載の三次元集積回路積層体。
  10. 　前記無機フィラー（Ｂ）の平均粒径が、０．２μｍ以上５μｍ以下であり、かつ比表面積が１ｍ２／ｇ以上２５ｍ２／ｇ以下であることを特徴とする、請求項１～９のいずれか１項に記載の三次元集積回路積層体。
  11. 　前記無機フィラー（Ｂ）が、窒化ホウ素であることを特徴とする請求項１～１０のいずれか１項に記載の三次元集積回路積層体。
  12. 　前記樹脂（Ａ）が、エポキシ樹脂を主成分とする樹脂であることを特徴とする請求項１～１１のいずれか１項に記載の三次元集積回路積層体。
  13. 　前記第１の層間充填材層の厚みが、１μｍ以上５０μｍ以下であることを特徴とする請求項１～１２のいずれか１項に記載の三次元集積回路積層体。
  14. 　前記第１の層間充填材層の中に、前記半導体デバイス層が形成された半導体基板間の電気信号接続用のはんだ接続端子を含むことを特徴とする請求項１～１３のいずれか１項に記載の三次元集積回路積層体。
  15. 　前記半導体基板積層体が、さらに有機基板上に搭載されており、前記半導体基板積層体と前記有機基板との間に、樹脂（ａ）及び無機フィラー（ｂ）を含有する第２の層間充填材層を有することを特徴とする請求項１～１４のいずれか１項に記載の三次元集積回路積層体。
  16. 　前記有機基板が、エポキシ樹脂を樹脂成分として含有する樹脂板の中に、銅を含有する配線層を有する多層回路構造を有することを特徴とする請求項１５に記載の三次元集積回路積層体。
  17. 　前記第２の層間充填材層が、前記樹脂（ａ）１００重量部当たり５０重量部以上４００重量部以下の前記無機フィラー（ｂ）を含有することを特徴とする請求項１５又は１６に記載の三次元集積回路積層体。
  18. 　前記第２の層間充填材層の線膨張率が、１０ｐｐｍ以上５０ｐｐｍ以下であることを特徴とする請求項１５～１７のいずれか１項に記載の三次元集積回路積層体。
  19. 　前記第２の層間充填材層の誘電率が、６以下であることを特徴とする請求項１５～１８のいずれか１項に記載の三次元集積回路積層体。
  20. 　前記樹脂（ａ）が、エポキシ樹脂を主成分とする樹脂であることを特徴とする請求項１５～１９のいずれか１項に記載の三次元集積回路積層体。
  21. 　前記無機フィラー（ｂ）は、平均粒径が０．１μｍ以上２０μｍ以下であり、かつ最大粒径が３０μｍであり、比表面積が１ｍ２／ｇ以上６０ｍ２／ｇ以下であり、熱伝導率が１Ｗ／（ｍ・Ｋ）以上であり、さらに、誘電率が６以下であることを特徴とする請求項１５～２０のいずれか１項に記載の三次元集積回路積層体。
  22. 　半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有する三次元集積回路積層体の半導体基板間に有する第１の層間充填材層用の層間充填材であって、
    　樹脂（Ａ）、及び平均粒径が０．１μｍ以上５μｍ以下であり、かつ最大粒径が１０μｍであり、さらに、誘電率が６以下である無機フィラー（Ｂ）を含有する、線膨張率が３ｐｐｍ以上７０ｐｐｍ以下の層間充填材。
  23. 　半導体デバイス層が形成された半導体基板を少なくとも２層以上積層した半導体基板積層体を有する三次元集積回路積層体の半導体基板積層体と有機基板との間に有する第２の層間充填材層用の層間充填材であって、
    　樹脂（ａ）、及び平均粒径が０．１μｍ以上２０μｍ以下であり、かつ最大粒径が３０μｍであり、さらに、誘電率が６以下である無機フィラー（ｂ）を含有する、線膨張率が１０ｐｐｍ以上５０ｐｐｍ以下の層間充填材。
  24. 　前記無機フィラー（Ｂ）又は（ｂ）の比表面積が、１ｍ２／ｇ以上６０ｍ２／ｇ以下である、請求項２２又は２３に記載の層間充填材。
PCT/JP2012/058676 2011-03-31 2012-03-30 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材 WO2012133818A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020137023906A KR20140007429A (ko) 2011-03-31 2012-03-30 삼차원 집적 회로 적층체, 및 삼차원 집적 회로 적층체용 층간 충전재
CN2012800162433A CN103443919A (zh) 2011-03-31 2012-03-30 三维集成电路叠层体、以及三维集成电路叠层体用层间填充材料
EP12763795.7A EP2693476A4 (en) 2011-03-31 2012-03-30 LAMINATED THREE-DIMENSIONAL INTEGRATED CIRCUIT AND INTERLAYER LOAD MATERIAL FOR INTEGRATED LAMINATED THREE-DIMENSIONAL CIRCUIT
US14/041,341 US9508648B2 (en) 2011-03-31 2013-09-30 Three-dimensional integrated circuit laminate, and interlayer filler for three-dimensional integrated circuit laminate
US15/294,018 US9847298B2 (en) 2011-03-31 2016-10-14 Three-dimensional integrated circuit laminate, and interlayer filler for three-dimensional integrated circuit laminate

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2011080756 2011-03-31
JP2011080754 2011-03-31
JP2011-080754 2011-03-31
JP2011080752 2011-03-31
JP2011-080755 2011-03-31
JP2011080753 2011-03-31
JP2011-080756 2011-03-31
JP2011-080752 2011-03-31
JP2011-080753 2011-03-31
JP2011080755 2011-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/041,341 Continuation US9508648B2 (en) 2011-03-31 2013-09-30 Three-dimensional integrated circuit laminate, and interlayer filler for three-dimensional integrated circuit laminate

Publications (1)

Publication Number Publication Date
WO2012133818A1 true WO2012133818A1 (ja) 2012-10-04

Family

ID=46931512

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/058676 WO2012133818A1 (ja) 2011-03-31 2012-03-30 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材

Country Status (6)

Country Link
US (2) US9508648B2 (ja)
EP (1) EP2693476A4 (ja)
KR (1) KR20140007429A (ja)
CN (1) CN103443919A (ja)
TW (1) TWI575692B (ja)
WO (1) WO2012133818A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209621A (ja) * 2013-03-29 2014-11-06 株式会社アドマテックス ３次元実装型半導体装置、樹脂組成物及びその製造方法
JP2018048276A (ja) * 2016-09-23 2018-03-29 日立化成株式会社 アンダーフィル材及びそれを用いた電子部品装置
JP2019537269A (ja) * 2016-11-26 2019-12-19 日本テキサス・インスツルメンツ合同会社 相互接続領域の上の集積回路ナノ粒子熱配路構造
JP2020502787A (ja) * 2016-11-26 2020-01-23 日本テキサス・インスツルメンツ合同会社 相互接続領域における集積回路ナノ粒子熱配路構造

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102757712B (zh) * 2012-08-09 2014-05-28 天津经纬电材股份有限公司 高导热绝缘漆的制备方法
US9670377B2 (en) 2014-03-04 2017-06-06 Namics Corporation Underfill composition for encapsulating a bond line
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US9824925B2 (en) 2015-06-11 2017-11-21 International Business Machines Corporation Flip chip alignment mark exposing method enabling wafer level underfill
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
US9935082B2 (en) 2015-12-29 2018-04-03 Micron Technology, Inc. Stacked semiconductor dies with selective capillary under fill
JP6627522B2 (ja) * 2016-01-15 2020-01-08 富士電機株式会社 半導体装置用部材及び半導体装置の製造方法、及び半導体装置用部材
WO2017175480A1 (ja) * 2016-04-05 2017-10-12 リンテック株式会社 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
CN108463527B (zh) * 2016-04-05 2021-02-09 琳得科株式会社 三维集成层叠电路制造用片及三维集成层叠电路的制造方法
JP6174292B1 (ja) * 2016-04-05 2017-08-02 リンテック株式会社 三次元集積積層回路製造用シートおよび三次元集積積層回路の製造方法
WO2018083723A1 (ja) 2016-11-01 2018-05-11 富士通株式会社 電子装置、電子装置の製造方法及び電子機器
TWI631552B (zh) * 2017-07-21 2018-08-01 Ili Technology Corp. 顯示裝置及其影像處理方法
US11232957B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and package structure
US11610855B2 (en) 2017-11-29 2023-03-21 Pep Innovation Pte. Ltd. Chip packaging method and package structure
US11233028B2 (en) 2017-11-29 2022-01-25 Pep Inovation Pte. Ltd. Chip packaging method and chip structure
US11114315B2 (en) * 2017-11-29 2021-09-07 Pep Innovation Pte. Ltd. Chip packaging method and package structure
TWI701685B (zh) * 2018-08-10 2020-08-11 台燿科技股份有限公司 介電複合物及其應用
US10985140B2 (en) * 2019-04-15 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
US11410944B2 (en) * 2019-08-30 2022-08-09 Advanced Semiconductor Engineering, Inc. Stacked structure, package structure and method for manufacturing the same
US11430762B2 (en) * 2020-12-30 2022-08-30 Alpha And Omega Semiconductor International Lp Method for semi-wafer level packaging

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318363A (ja) * 2002-04-25 2003-11-07 Sharp Corp 突起電極接合型半導体装置およびその製造方法
JP2004123796A (ja) 2002-09-30 2004-04-22 Hitachi Chem Co Ltd フィルム状接着剤及びこれを用いた半導体装置
JP2007036184A (ja) * 2005-06-24 2007-02-08 Seiko Epson Corp 半導体装置、その製造方法および電子機器
JP2008510878A (ja) 2004-08-23 2008-04-10 ゼネラル・エレクトリック・カンパニイ 熱伝導性組成物およびその作製方法
JP4118691B2 (ja) 2001-05-18 2008-07-16 株式会社日立製作所 熱硬化性樹脂硬化物
JP2009141010A (ja) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd 半導体装置及びその製造方法
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3611066B2 (ja) * 1996-08-29 2005-01-19 株式会社ルネサステクノロジ 無機質充填剤及びエポキシ樹脂組成物の製造方法
JPH10107204A (ja) 1996-09-27 1998-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH11140166A (ja) 1997-11-11 1999-05-25 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4606685B2 (ja) 1997-11-25 2011-01-05 パナソニック株式会社 回路部品内蔵モジュール
JP2002359346A (ja) 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP2004307650A (ja) 2003-04-07 2004-11-04 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置
JP4283588B2 (ja) 2003-04-22 2009-06-24 パナソニック電工株式会社 半導体装置
KR101165131B1 (ko) * 2004-04-20 2012-07-12 히다치 가세고교 가부시끼가이샤 접착시트, 반도체장치, 및 반도체장치의 제조방법
JP4816871B2 (ja) 2004-04-20 2011-11-16 日立化成工業株式会社 接着シート、半導体装置、及び半導体装置の製造方法
JP2006057015A (ja) 2004-08-20 2006-03-02 Kyocera Chemical Corp 封止用樹脂組成物および樹脂封止型半導体装置
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7692318B2 (en) * 2005-03-25 2010-04-06 Shin-Etsu Chemical Co., Ltd. Liquid epoxy resin composition and semiconductor device
JP4893046B2 (ja) 2006-03-22 2012-03-07 東レ株式会社 電子機器用接着剤組成物、それを用いた電子機器用接着剤シート
JP5285842B2 (ja) * 2006-04-13 2013-09-11 パナソニック株式会社 集積回路実装基板および電力線通信装置
JP5502268B2 (ja) * 2006-09-14 2014-05-28 信越化学工業株式会社 システムインパッケージ型半導体装置用の樹脂組成物セット
JP5343335B2 (ja) 2006-09-29 2013-11-13 東レ株式会社 電子機器用接着剤シート
WO2008112883A2 (en) * 2007-03-13 2008-09-18 Lord Corporation Die attachment method with a covex surface underfill
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
US7977155B2 (en) * 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
JP4950777B2 (ja) 2007-06-20 2012-06-13 積水化学工業株式会社 接着シート、ダイシングダイボンディングテープ及び半導体装置の製造方法
JP5225622B2 (ja) * 2007-06-29 2013-07-03 トキコテクノ株式会社 地下タンクの漏洩検査装置
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法
CN102036815B (zh) * 2008-05-19 2013-11-27 松下电器产业株式会社 层压板、覆金属箔层压板、电路基板以及led搭载用电路基板
WO2010016480A1 (ja) * 2008-08-07 2010-02-11 積水化学工業株式会社 絶縁シート及び積層構造体
US8828806B2 (en) * 2009-06-01 2014-09-09 Shin-Etsu Chemical Co., Ltd. Dam composition for use with multilayer semiconductor package underfill material, and fabrication of multilayer semiconductor package using the same
JP2011023607A (ja) 2009-07-16 2011-02-03 Nitto Denko Corp 放熱性ダイボンドフィルム
TW201108882A (en) * 2009-08-20 2011-03-01 Elite Material Co Ltd Thermal conductivity copper-clad substrate
CN102549068B (zh) * 2009-09-29 2016-05-04 日立化成工业株式会社 树脂组合物、树脂片以及树脂固化物及其制造方法
KR101597390B1 (ko) * 2009-09-29 2016-02-24 히타치가세이가부시끼가이샤 다층 수지 시트 및 그 제조 방법, 다층 수지 시트 경화물의 제조 방법, 그리고, 고열전도 수지 시트 적층체 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118691B2 (ja) 2001-05-18 2008-07-16 株式会社日立製作所 熱硬化性樹脂硬化物
JP2003318363A (ja) * 2002-04-25 2003-11-07 Sharp Corp 突起電極接合型半導体装置およびその製造方法
JP2004123796A (ja) 2002-09-30 2004-04-22 Hitachi Chem Co Ltd フィルム状接着剤及びこれを用いた半導体装置
JP2008510878A (ja) 2004-08-23 2008-04-10 ゼネラル・エレクトリック・カンパニイ 熱伝導性組成物およびその作製方法
JP2007036184A (ja) * 2005-06-24 2007-02-08 Seiko Epson Corp 半導体装置、その製造方法および電子機器
JP2009141010A (ja) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd 半導体装置及びその製造方法
JP2010034254A (ja) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp 三次元ｌｓｉ

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Electro Packaging Technologies", 2003, CMC PUBLISHING CO., LTD., pages: 102
"Proceedings of the Japan Institute of Electronics Packaging, Annual Meeting", 2009, JAPAN INSTITUTE OF ELECTRONICS PACKAGING, pages: 23
See also references of EP2693476A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014209621A (ja) * 2013-03-29 2014-11-06 株式会社アドマテックス ３次元実装型半導体装置、樹脂組成物及びその製造方法
JP2018048276A (ja) * 2016-09-23 2018-03-29 日立化成株式会社 アンダーフィル材及びそれを用いた電子部品装置
JP2019537269A (ja) * 2016-11-26 2019-12-19 日本テキサス・インスツルメンツ合同会社 相互接続領域の上の集積回路ナノ粒子熱配路構造
JP2020502787A (ja) * 2016-11-26 2020-01-23 日本テキサス・インスツルメンツ合同会社 相互接続領域における集積回路ナノ粒子熱配路構造
JP7021826B2 (ja) 2016-11-26 2022-02-17 テキサス インスツルメンツ インコーポレイテッド 相互接続領域の上の集積回路ナノ粒子熱配路構造
JP7045018B2 (ja) 2016-11-26 2022-03-31 テキサス インスツルメンツ インコーポレイテッド 相互接続領域における集積回路ナノ粒子熱配路構造

Also Published As

Publication number Publication date
TW201250972A (en) 2012-12-16
EP2693476A4 (en) 2014-10-15
US9508648B2 (en) 2016-11-29
EP2693476A1 (en) 2014-02-05
KR20140007429A (ko) 2014-01-17
CN103443919A (zh) 2013-12-11
US20140027885A1 (en) 2014-01-30
US20170033050A1 (en) 2017-02-02
TWI575692B (zh) 2017-03-21
US9847298B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
WO2012133818A1 (ja) 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
JP5831122B2 (ja) 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
JP2018138634A (ja) 樹脂組成物および該樹脂組成物を用いた半導体装置
JP2017130676A (ja) 三次元集積回路積層体
US20170287866A1 (en) Interlayer filler composition for semiconductor device and method for producing semiconductor device
KR20150136064A (ko) 적층형 반도체 장치의 층간 충전재용의 조성물, 적층형 반도체 장치, 및 적층형 반도체 장치의 제조 방법
JP2013222889A (ja) 三次元積層型半導体装置用の層間充填剤組成物およびその塗布液
JP2012216836A (ja) 三次元集積回路積層体
JP2015183093A (ja) 積層型半導体装置用の層間充填材に好適な組成物、積層型半導体装置、および積層型半導体装置の製造方法
JP2012216837A (ja) 三次元集積回路積層体
JP2018039992A (ja) 樹脂組成物および該樹脂組成物を用いた三次元積層型半導体装置
JP2013145840A (ja) 三次元集積回路の層間充填層形成用塗布液、及び三次元集積回路の製造方法
JP5970859B2 (ja) 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
JP5768529B2 (ja) 三次元積層型半導体装置用の層間充填材組成物及びその塗布液
JP2017101140A (ja) 樹脂組成物および該樹脂組成物からなる層を有する半導体装置
JP2012216840A (ja) 三次元集積回路積層体
JP2014175462A (ja) 三次元集積回路の製造方法
JP2012216839A (ja) 三次元集積回路積層体
JP2013145841A (ja) 三次元集積回路の層間充填層形成用塗布液、及び三次元集積回路の製造方法
WO2016056655A1 (ja) 半導体デバイスの製造法
JP2013221122A (ja) 三次元積層型半導体装置用の層間充填剤組成物およびその塗布液
JP2012004224A (ja) 電子部品接合体の製造方法及び電子部品接合体
JP2013014695A (ja) 三次元積層型半導体装置用の層間充填剤組成物及びその塗布液
JPWO2019167460A1 (ja) 半導体用接着剤及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12763795

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137023906

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2012763795

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE