JP7045018B2 - 相互接続領域における集積回路ナノ粒子熱配路構造 - Google Patents

相互接続領域における集積回路ナノ粒子熱配路構造 Download PDF

Info

Publication number
JP7045018B2
JP7045018B2 JP2019528498A JP2019528498A JP7045018B2 JP 7045018 B2 JP7045018 B2 JP 7045018B2 JP 2019528498 A JP2019528498 A JP 2019528498A JP 2019528498 A JP2019528498 A JP 2019528498A JP 7045018 B2 JP7045018 B2 JP 7045018B2
Authority
JP
Japan
Prior art keywords
integrated circuit
heat distribution
distribution structure
heat
nanoparticles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019528498A
Other languages
English (en)
Other versions
JP2020502787A (ja
JP2020502787A5 (ja
Inventor
スタッセン クック ベンジャミン
ヴェヌゴパル アルチャナ
コロンボ ルイジ
レイド ドーリング ロバート
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2020502787A publication Critical patent/JP2020502787A/ja
Publication of JP2020502787A5 publication Critical patent/JP2020502787A5/ja
Application granted granted Critical
Publication of JP7045018B2 publication Critical patent/JP7045018B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は集積回路に関し、より詳細には集積回路における熱管理に関する。
集積回路は、しばしば、いくつかの能動構成要素において望まれない熱を生成する。ヒートシンク又は他の受動構造を介してこの熱を除去することが望ましい場合がある。この熱を集積回路内の熱の影響を受け易い構成要素からそらすことが望ましい場合がある。集積回路における過熱の管理がますます問題になってきている。
説明される例において、集積回路が、基板、及び基板上に配置される相互接続領域を有する。相互接続領域は複数の相互接続レベルを有する。集積回路は、相互接続領域において熱配路構造を含む。熱配路構造は、相互接続領域における集積回路の、全部ではなく一部の上を延在する。熱配路構造は、隣接するナノ粒子が互いに凝集する凝集ナノ粒子フィルムを含む。熱配路構造は、熱配路構造に接する誘電体材料より高い熱伝導度を有する。凝集ナノ粒子フィルムは、アディティブプロセスを含む方法によって形成される。
或る実施形態に従った熱配路構造を含む例示の集積回路の断面図である。 或る実施形態に従った熱配路構造を含む例示の集積回路の断面図である。
或る実施形態に従った、熱配路構造を備えた集積回路を形成する例示の方法を示す。 或る実施形態に従った、熱配路構造を備えた集積回路を形成する例示の方法を示す。 或る実施形態に従った、熱配路構造を備えた集積回路を形成する例示の方法を示す。 或る実施形態に従った、熱配路構造を備えた集積回路を形成する例示の方法を示す。 或る実施形態に従った、熱配路構造を備えた集積回路を形成する例示の方法を示す。 或る実施形態に従った、熱配路構造を備えた集積回路を形成する例示の方法を示す。
或る実施形態に従った、熱配路構造を備えた集積回路を形成する別の例示の方法を示す。 或る実施形態に従った、熱配路構造を備えた集積回路を形成する別の例示の方法を示す。 或る実施形態に従った、熱配路構造を備えた集積回路を形成する別の例示の方法を示す。
或る実施形態に従った別の熱配路構造を含む別の例示の集積回路の断面図である。 或る実施形態に従った別の熱配路構造を含む別の例示の集積回路の断面図である。
或る実施形態に従った、図４Ａ及び図４Ｂを参照して説明されるタイプの熱配路構造を備えた集積回路を形成する例示の方法を示す。 或る実施形態に従った、図４Ａ及び図４Ｂを参照して説明されるタイプの熱配路構造を備えた集積回路を形成する例示の方法を示す。 或る実施形態に従った、図４Ａ及び図４Ｂを参照して説明されるタイプの熱配路構造を備えた集積回路を形成する例示の方法を示す。 或る実施形態に従った、図４Ａ及び図４Ｂを参照して説明されるタイプの熱配路構造を備えた集積回路を形成する例示の方法を示す。
或る実施形態に従った組合せ熱配路構造を含む例示の集積回路の断面図である。
図面は一定の縮尺で描かれていない。例示の実施形態は、行為又は事象の図示する順によって限定されるものではなく、行為の中には異なる順で、及び／又は、他の行為又は事象と同時に成され得るものもある。また、図示される行為又は事象の中には任意選択の行為又は事象もある。
下記の同時係属中の特許出願を参照により本明細書に組み込む。米国特許出願番号ＵＳ１５／３６１，３９０、米国特許出願番号ＵＳ１５／３６１，３９７、米国特許出願番号ＵＳ１５／３６１，３９９、米国特許出願番号ＵＳ１５／３６１，４０１、及び米国特許出願番号ＵＳ１５／３６１，４０３。
米国特許出願番号ＵＳ１５／３６１，３９０ 米国特許出願番号ＵＳ１５／３６１，３９７ 米国特許出願番号ＵＳ１５／３６１，３９９ 米国特許出願番号ＵＳ１５／３６１，４０１ 米国特許出願番号ＵＳ１５／３６１，４０３
この説明では、「頂部」、「底部」、「前」、「後ろ」、「の上」、「の上方」、「の下」、「の下方」などの用語を用い得る。これらの用語は、構造又は要素の位置又は向きを限定すると解釈されるべきではなく、構造又は要素間の空間的な関係を提供する。
この説明では、集積回路の「瞬時頂部表面」という用語は、説明されている特定のステップに存在する集積回路の頂部表面を指す。瞬時頂部表面は、集積回路の形成においてステップ毎に変わり得る。
この説明では、「横方向」という用語は、集積回路の瞬時頂部表面の面に平行な方向を指し、「垂直の」という用語は、集積回路の瞬時頂部表面の面に直交する方向を指す。
図１Ａ及び図１Ｂは、或る実施形態に従った熱配路構造を含む例示の集積回路の断面図である。図１Ａを参照すると、集積回路１００は、シリコン、シリコンゲルマニウム、又はシリコンカーバイドなどの半導体材料１０４を含む基板１０２を含む。或いは、半導体材料１０４は、窒化ガリウム又はガリウムヒ素などのある種のＩＩＩ－Ｖ族半導体とし得る。他の半導体材料もこの例の範囲内にある。集積回路１００はさらに、基板１０２の上に配置される相互接続領域１０６を含む。金属酸化物半導体（ＭＯＳ）トランジスタとして図１Ａに示される、集積回路１００の熱生成構成要素１０８が、基板１０２において基板１０２と相互接続領域１０６との間の境界１１０に近接して配置され、場合によって、相互接続領域１０６内に延在し得る。バイポーラ接合トランジスタ、接合電界効果トランジスタ（ＪＦＥＴ）、抵抗器、及びシリコン制御整流器（ＳＣＲ）などの熱生成構成要素１０８の他の形態もこの例の範囲内にある。この例では、集積回路１００は、熱の影響を受け易い構成要素１１２も含み得、これはＭＯＳトランジスタとして図１Ａに示される。熱の影響を受け易い構成要素１１２の他の形態もこの例の範囲内にある。構成要素１０８及び１１２は、基板１０２と相互接続領域１０６との間の境界１１０における電界酸化物１１４によって横方向に分離され得る。例えば、電界酸化物１１４は、図１Ａに示すようなシャロートレンチ隔離（ＳＴＩ）構造、又はシリコンの局所酸化構造（ＬＯＣＯＳ）を有し得る。
相互接続領域１０６は、誘電体層スタック１２２において配置される、コンタクト１１６、相互接続１１８、及びビア１２０を含み得る。コンタクト１１６は、熱生成構成要素１０８及び熱の影響を受け易い構成要素１１２への電気的接続を行う。相互接続１１８は複数の相互接続レベルにおいて配置される。第１相互接続レベルにおける相互接続１１８は、コンタクト１１６への電気的接続を行う。ビア１２０は、連続する相互接続レベル間に配置され、相互接続への電気的接続を行う。相互接続領域１０６の頂部表面１２４が、基板１０２と相互接続領域１０６との間の境界１１０とは反対の、相互接続領域１０６の表面に位置する。相互接続１１８は、アルミニウム相互接続、ダマシン銅相互接続、及び／又はメッキ銅相互接続を含み得る。アルミニウム相互接続は、数パーセントのシリコン、チタン、及び／又は銅を備えるアルミニウム層を、場合によってはチタン含有粘着層上に含み得、場合によっては、アルミニウム層上に窒化チタンの反射防止層を備え得る。ダマシン銅相互接続は、誘電体層スタック１２２内のトレンチに配置される、タンタル及び／又は窒化タンタルのバリア層上に銅を含み得る。メッキ銅相互接続は、相互接続の底部に粘着層を含み得、相互接続の側部上に配置されるバリア層を有し得る。ボンドパッド構造１２６が、相互接続領域１０６の頂部表面１２４の上に配置され得、相互接続１１８に電気的に結合され得る。相互接続領域１０６の頂部表面１２４の上に保護膜１２８が配置され得る。保護膜１２８は、二酸化シリコン、窒化シリコン、酸化窒化シリコン、及び／又はポリイミドなどの誘電体材料の１つ又は複数の層を含み得る。
熱配路構造１３０が相互接続領域１０６において配置され、相互接続領域１０６における集積回路１００の全部ではなく一部の上を延在する。熱配路構造１３０は、相互接続領域１０６における、熱配路構造１３０に接する誘電体材料より高い熱伝導度を有する。熱伝導度は、材料の特性であり、ワット／メートル℃の単位で表し得る。熱配路構造１３０は、図１Ｂにおいてより詳細に示される、主にナノ粒子１３３を含む凝集ナノ粒子フィルム１３２を含む。隣接するナノ粒子１３３は互いに凝集する。ナノ粒子１３３の表面上には、シリコン及び酸素を含むシランベースの分子などの無機機能性分子が存在し得る。熱配路構造１３０は、接着剤又はポリマーなどの有機バインダ材料を実質的に含まない。図１Ａに示されるように、熱配路構造１３０は、熱生成構成要素１０８の上のエリアから集積回路１００の熱除去領域１３４まで延在し得る。熱配路構造１３０は、図１Ａに示されるように、熱の影響を受け易い構成要素１１２の上のエリア外に位置し得、そのため、集積回路１００の動作の間、熱生成構成要素１０８からの熱を熱の影響を受け易い構成要素１１２から有利にそらすように構成され得る。
図１Ａ及び図１Ｂに示すこの例の或る形態において、熱配路構造１３０は電気的に非電導であり得、ナノ粒子１３３の例は、酸化アルミニウム、ダイヤモンド、六方晶ボロン窒化物、立方晶ボロン窒化物、及び／又は窒化アルミニウムのナノ粒子を含み得る。熱配路構造１３０は、望まれない電気的短絡のリスクなしにコンタクト１１６、相互接続１１８、及び／又はビア１２０に接し得、熱生成構成要素１０８の上及び熱除去領域１３４内のエリアをより完全にカバーし得、熱生成構成要素１０８からより多くの熱を有利に集め、この熱を熱除去領域１３４に一層効率的に搬送する。
この例の別の形態において、熱配路構造１３０は電気的に導電性とし得る。このような形態において、ナノ粒子１３３の例は、金属、グラフェン、金属に埋め込まれるグラフェン、グラファイト、グラファイトカーボン、及び／又はカーボンナノチューブのナノ粒子を含み得る。熱配路構造１３０の電気的に導電性の形態は、コンタクト１１６、相互接続１１８、及びビア１２０から分離され得る。
この例のさらなる形態において、ナノ粒子１３３は、金属を含むナノ粒子を含み得、熱配路構造１３０は、凝集ナノ粒子フィルム１３２上にグラファイト材料の層を含み得る。このような形態において、ナノ粒子１３３の例は、銅、ニッケル、パラジウム、白金、イリジウム、ロジウム、セリウム、オスミウム、モリブデン、及び／又は金のナノ粒子を含み得る。このような形態において、熱配路構造１３０は、電気的に導電性であり、従って、コンタクト１１６、相互接続１１８、及びビア１２０から分離され得る。
任意選択の平坦化層１３６が、後続の誘電体層スタック１２２の層及び後続の相互接続レベルに対して実質的に水平の表面を提供するために、熱配路構造１３０に横方向に隣接して配置され得る。平坦化層１３６は、熱配路構造１３０の厚さに匹敵する厚さを有し得る。平坦化層１３６は、熱配路構造１３０の熱伝導度よりも著しく低い、誘電体層スタック１２２の熱伝導度に匹敵する熱伝導度を有し得る。平坦化層１３６は、二酸化シリコンなどの誘電体材料を含み得、粒状構造を有し得る。
図２Ａ～図２Ｆは、一実施形態に従った熱配路構造を備える集積回路を形成する例示の方法を示す。図２Ａを参照すると、集積回路２００は、半導体材料２０４を含む基板２０２上に形成される。例えば、基板２０２は半導体ウェハとし得る。半導体材料２０４は、シリコン、シリコンゲルマニウム、又はシリコンカーバイドなどのある種のＩＶ族半導体とし得る。或いは、半導体材料２０４は、窒化ガリウム又はガリウムヒ素などのある種のＩＩＩ－Ｖ族半導体とし得る。他の半導体材料もこの例の範囲内にある。
熱生成構成要素１０８及び熱の影響を受け易い構成要素１１２などの構成要素が半導体材料２０４において形成される。こういった構成要素は、ＭＯＳトランジスタ、バイポーラ接合トランジスタ、ＪＦＥＴ、抵抗器、ＳＣＲ、ダイオード、及び／又は他の構成要素を含み得る。これらの構成要素を横方向に分離するように、電界酸化物２１４が基板２０２において形成され得る。電界酸化物２１４は、ＳＴＩプロセス又は代替的にＬＯＣＯＳプロセスによって形成され得る。
相互接続領域２０６が基板２０２の上に形成される。図２Ａは、完成までの中途の段階における相互接続領域２０６を示す。相互接続領域２０６は、誘電体層スタック２２２を形成するため一連の誘電体層として形成され得、誘電体層の各々において相互接続要素が形成される。誘電体層スタック２２２のプレメタル誘電体（ＰＭＤ）層が基板２０２の上に直接に形成され得、熱生成構成要素２０８及び熱の影響を受け易い構成要素２１２を含む構成要素への電気的接続を行うためにＰＭＤ層を介してコンタクト２１６が形成され得る。第１の金属内誘電体（ＩＭＤ）層が、誘電体層スタック２２２の一部として形成される。第１のＦＭＤ層における第１の相互接続レベルにおける相互接続２１８が、ＰＭＤ層及びコンタクト２１６の上に形成される。第１の相互接続における相互接続２１８は、コンタクト２１６への電気的接続を行う。第１のレベル間誘電体（ＩＬＤ）層の一部が、第１のＩＭＤ層及び第１の相互接続レベルの上に誘電体層スタック２２２の一部として形成され得る。
この例の熱配路構造の形成は、ナノ粒子インク２４０のナノ粒子インクフィルム２３８をアディティブプロセス２４２を用いて相互接続領域２０６の瞬時頂部表面の上に形成することで始まる。この説明において、アディティブプロセスは、ナノ粒子を所望のエリアに配置し、所望のエリア外にはナノ粒子を配置せず、そのため、ディスペンスされたナノ粒子の一部を除去する必要なく、ナノ粒子の最終的な所望の形状が生成される。アディティブプロセスにより、光リソグラフィプロセス及び後続のエッチングプロセスなしに所望のエリアにフィルムを形成し得、そのため、製作コスト及び複雑さが有利に低減される。ナノ粒子インク２４０は、ナノ粒子及びキャリア流体を含む。例えば、ナノ粒子インク２４０は、インク、スラリー、又はゾルゲルとし得る。ナノ粒子は、図１Ａ及び図１Ｂを参照してナノ粒子１３３について説明される材料を含み得る。ナノ粒子の表面上には、シリコン及び酸素を含む分子など、無機機能性分子が存在し得る。ナノ粒子インク２４０の組成は、集積回路２００に対する所望の粘着が得られるように選択され得る。ナノ粒子インク２４０は、後に形成される熱配路構造のためのエリアにおいて集積回路２００上にディスペンスされ、相互接続領域２０６の瞬時頂部表面全体の上にはディスペンスされない。ナノ粒子インクフィルム２３８を形成する前に、誘電体隔離層の１つ又は複数の層が瞬時頂部表面上に任意選択で形成され得る。例えば、アディティブプロセス２４２は、インクジェットプロセスと呼ばれることがある、離散液滴ディスペンス装置２４３を用いる離散液滴プロセスを含み得る。離散液滴ディスペンス装置２４３は、ナノ粒子インクフィルム２３８のための所望のディスペンスパターンを提供するように集積回路２００及び離散液滴ディスペンス装置２４３が互いに対して横方向に移動され得るように構成され得る。離散液滴ディスペンス装置２４３は、アディティブプロセス２４２のための所望のスループットを提供するため、独立して並行に作動され得る複数のディスペンスポートを有し得る。この例の代替の形態において、アディティブプロセス２４２は、連続押し出しプロセス、直接レーザトランスファプロセス、静電堆積プロセス、又は電気化学的堆積プロセスを含み得る。
相互接続領域２０６における一層高い位置に熱配路構造が形成されるこの例の形態において、第１のＩＬＤにビアが形成され得、第１の相互接続レベルにおける相互接続２１８への電気的接続がなされる。連続相互接続レベルにおける相互接続を備える付加的なＩＭＤ層、及びビアを備える付加的なＩＬＤ層が、熱配路構造の形成の前に、相互接続領域２０６において形式され得る。
図２Ｂを参照すると、図２Ａのナノ粒子インクフィルム２３８が焼成プロセス２４４によって加熱されて、ナノ粒子インクフィルム２３８から揮発性材料の少なくとも一部を除去して、主にナノ粒子を含むナノ粒子フィルム２４６が形成される。第１の焼成プロセス２４４は、図２Ｂに概略的に示すように白熱光源２４５を用いるか又は赤外発光ダイオード（ＩＲ ＬＥＤｓ）を用いるなどの、放射熱プロセスである。或いは、焼成プロセス２４４は、基板２０２を介してナノ粒子インクフィルム２３８を加熱するホットプレートプロセスであり得る。焼成プロセス２４４は、揮発性材料の除去が増強されるように、部分真空中で、又は、低圧の連続ガス流を伴う雰囲気中で実施され得る。
図２Ｃを参照すると、図２Ｂのナノ粒子フィルム２４６は、隣接するナノ粒子が互いに凝集するように凝集誘起プロセス２４８によって加熱されて、凝集ナノ粒子フィルム２５０が形成される。ナノ粒子が互いに凝集するために必要とされる温度は、ナノ粒子のサイズの関数である。ナノ粒子の所望の凝集を得るために、小さなナノ粒子は、大きなナノ粒子より低い温度で加熱され得る。ナノ粒子は、集積回路の構成要素及び構造と互換性のある温度で凝集が可能になるように選択され得る。凝集は、隣接するナノ粒子間の原子の拡散に関わる物理的なメカニズムを含むプロセスによって生じ得る。凝集は、隣接するナノ粒子間の原子の反応に関わる化学的なメカニズムを含むプロセスによっても生じ得る。図２Ｃに概略的に示すように、凝集誘起プロセス２４８は、走査レーザ装置２４９による加熱を含み得る。走査レーザ装置２４９は、実質的にナノ粒子フィルム２４６のみに熱を提供し、ナノ粒子フィルム２４６に横方向に隣接する集積回路２００の部分に熱を提供しないように構成され得、構成要素２０８及び２１２に対する合計熱負荷が有利に低減される。
この例の１つの変形において、凝集誘起プロセス２４８は、１ミリ秒～１０ミリ秒にわたって放射エネルギーを印加するフラッシュ加熱プロセスを含み得る。別の変形において、凝集誘起プロセス２４８は、１００ミリ秒～５秒にわたって放射エネルギーを印加するスパイク加熱プロセスを含み得る。この例の代替の形態において、図２Ｂを参照して説明した焼成プロセス２４４は、凝集誘起プロセス２４８と組み合わされ得る。ここで、図２Ｂのナノ粒子フィルム２４６に印加される熱出力は、まず揮発性材料を除去するようにランプされ、ナノ粒子の凝集の誘起が続く。ナノ粒子間の凝集を誘起する他の方法もこの例の範囲内にある。
凝集ナノ粒子フィルム２５０は熱配路構造２３０を提供し得る。或いは、図２Ａ～図２Ｃを参照して説明したステップは、第２の凝集ナノ粒子フィルムを形成するために反復され得、第２の凝集ナノ粒子フィルムは、凝集ナノ粒子フィルム２５０と組み合わされて、所望の厚みを有する熱配路構造２３０を提供する。焼成時間及び温度など、こういったプロセスステップの幾つかのパラメータは、熱配路構造２３０に２つ以上の凝集ナノ粒子フィルムが収容されるように調節され得る。
図２Ｄを参照すると、図１Ａを参照して説明した平坦化層１３６に類似する平坦化層が、熱配路構造２３０に横方向に隣接して任意選択で形成され得、相互接続領域２０６の後続の層の形成を促進する実質的に水平の表面が提供される。平坦化層は様々な方法の任意のものによって形成され得、本例は、アディティブプロセスを用いる平坦化層の形成を開示する。平面化層の形成は、熱配路構造２３０に横方向に隣接する相互接続領域２０６の瞬時頂部表面上にアディティブプロセス２５２によってスラリー層２５１を形成することで始まる。スラリー層２５１は、水性流体において又は場合によっては有機バインダ前駆体流体において分散される、誘電体粒を含み得る。アディティブプロセス２５２は、図２Ｄに概略的に示すような連続ディスペンス装置２５３、又は離散液滴ディスペンサーなどの別の付加的な装置を用い得る。スラリー層２５１は、熱配路構造２３０によって覆われない相互接続領域２０６の瞬時頂部表面の実質的に全ての上にディスペンスされ得る。
図２Ｅを参照すると、スラリー層２５１は、スラリー焼成プロセス２５４によって加熱されて、揮発性材料の少なくとも一部がスラリー層２５１から除去される。スラリー焼成プロセス２５４は、図２Ｅに示されるような白熱光源２５５を用いる放射熱プロセス、又は、ホットプレート焼成プロセス、強制空気焼成プロセス、或いはこれらの組合せとし得る。
図２Ｆを参照すると、平坦化層２３６を形成するため、図２Ｅのスラリー層２５１が硬化される。スラリー層２５１は、図２Ｆに示すように加熱ランプ２５８を用いる加熱プロセス２５６によって、又はスラリー層２５１における有機前駆体を重合するため紫外放射に暴露することによって、硬化され得る。
相互接続領域２０６の形成は、誘電体層スタック２２２の誘電体層、及びビアの形成で続く。ビアは、ビアホールを形成するためのエッチングプロセスに対して適切な調節がなされた状態で、熱配路構造２３０を介して、及び存在する場合は平坦化層２３６を介して、形成され得る。
図３Ａ～図３Ｃは、或る実施形態に従った熱配路構造を備える集積回路を形成する別の例示の方法を示す。図３Ａを参照すると、半導体材料３０４を含む基板３０２上に集積回路３００が形成される。基板３０２の頂部表面３１０に近接して、半導体材料３０４において構成要素が形成される。この例の構成要素は、構成要素の第１のセット３０８及び構成要素の第２のセット３６０を含み得る。ここで、構成要素の第１のセット３０８は、構成要素の第２のセット３６０から空間的に分離され、構成要素の第１のセット３０８及び構成要素の第２のセット３６０は、同じ熱環境を共有することから利点を得る。構成要素の第１のセット３０８及び構成要素の第２のセット３６０は、アナログ回路の整合構成要素とし得る。整合構成要素は、駆動電流及び閾値などの性能パラメータが実質的に等しくなるように設計される。これらの性能パラメータは温度によって影響されるので、整合構成要素間の温度差を小さくすることによって、性能パラメータの差が有利に低減され得る。構成要素３０８及び３６０は、ＭＯＳトランジスタ、バイポーラ接合トランジスタ、ＪＦＥＴ、抵抗器、ＳＣＲ、ダイオード、及び／又は他の構成要素を含み得る。これらの構成要素を横方向に分離するように基板３０２において電界酸化物３１４が形成され得る。電界酸化物３１４は、ＳＴＩプロセスによって、又は代替的にＬＯＣＯＳプロセスによって形成され得る。
基板３０２の上に相互接続領域３０６が形成される。図３Ａは、完成までの中途の段階における相互接続領域３０６を示す。相互接続領域３０６は、誘電体層内に形成されるコンタクト３１６、相互接続３１８、及びビア３２０などの相互接続要素を備える誘電体層スタック３２２が形成するため、ＰＭＤ層、及びＩＭＤ層とＩＬＤ層の交互層など、一連の誘電体層として形成され得る。
この例の熱配路構造の形成は、相互接続領域３０６の瞬時頂部表面の上に誘電体隔離層３６２を任意選択で形成することで始まり得る。誘電体隔離層３６２は、後に形成される熱配路構造から相互接続３１８を電気的に隔離し得る。例えば、誘電体隔離層３６２は、二酸化シリコンベースの誘電体材料を含み得る。誘電体隔離層３６２は、オルトケイ酸テトラエチル（ＴＥＯＳ）を用いるプラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセス、或いは、集積回路３００を水素シルセスキオキサン（ＨＳＱ）又はメチルシルセスキオキサン（ＭＳＱ）でスピンコーティングし、続いて焼成及び焼き戻しを行うことによって、形成され得る。誘電体隔離層３６２は、ブランケット層として構成され得るか、又はパターニングされ得る。この例の１つの形態において、誘電体隔離層３６２のパターニングされる形態は、熱伝導度が高く、電気的に非導電性のナノ粒子で形成され得、これにより、熱配路構造の全体的な熱伝導度を有利に増大し得る。相互接続３１８が相互接続領域の瞬時頂部表面において暴露されないこの例の代替の形態において、誘電体隔離層の形成は省かれ得る。
ナノ粒子インク３４０のナノ粒子インクフィルム３３８が、相互接続領域３０６の瞬時頂部表面上に形成される。ナノ粒子インクフィルム３３８は、アディティブプロセス３４２によって形成される。この例において、ナノ粒子インク３４０は、電気的に導電性のナノ粒子及びキャリア流体を含み得る。ナノ粒子インク３４０は、後に形成される熱配路構造のためのエリアにおいて集積回路３００上にディスペンスされ、相互接続領域３０６の瞬時頂部表面全体の上にはディスペンスされない。ナノ粒子インク３４０は、後に形成されるビアのためのエリアの外では省かれ得、そのため、電気的に導電性のナノ粒子が、後に形成されるビアに接することが回避するために、ナノ粒子インクフィルム３３８においてビア開口３６４が残るようにされる。アディティブプロセス３４２は、図３Ａに概略的に示されるような、連続マイクロ押し出しディスペンス装置３４３を用い得る。連続マイクロ押し出しディスペンス装置３４３は、ナノ粒子インクフィルム３３８のための所望のディスペンスパターンを提供するように、集積回路３００及び連続マイクロ押し出しディスペンス装置３４３が互いに対して横方向に移動され得るように構成され得る。
図３Ｂを参照すると、図３Ａのナノ粒子インクフィルム３３８が焼成プロセス３４４によって加熱されて、ナノ粒子インクフィルム３３８から揮発性材料の少なくとも一部が除去されて、主にナノ粒子を含むナノ粒子フィルム３４６が形成される。焼成プロセス３４４は、図３Ｂに示すように、基板３０２の下に配置されるホットプレート３４５を用いるホットプレートプロセスとし得る。或いは、焼成プロセス３４４は、図２Ｂを参照して説明したような放射熱プロセスとし得る。焼成プロセス３４４は、揮発性材料の除去が増強されるように、部分真空中で、又は低圧連続ガス流を伴う雰囲気中で実施され得る。
図３Ｃを参照すると、図３Ｂのナノ粒子フィルム３４６が、隣接するナノ粒子が互いに凝集するように凝集誘起プロセス３４８によって加熱されて、凝集ナノ粒子フィルム３５０が形成される。凝集誘起プロセ３４８は、図３Ｃに概略的に示すような、フラッシュランプ３６６を用いるフラッシュ加熱プロセスを含み得る。ナノ粒子間の凝集を誘起する他の方法もこの例の範囲内にある。凝集ナノ粒子フィルム３５０は、熱配路構造３３０の実質的に全てを提供し得る。或いは、熱配路構造３３０を提供するため凝集ナノ粒子フィルム３５０と組み合わさるように、付加的な凝集ナノ粒子フィルムが形成され得る。
図４Ａ及び図４Ｂは、或る実施形態に従った熱配路構造を含む別の例示の集積回路の断面図である。図４Ａを参照すると、集積回路４００は、半導体材料４０４を含む基板４０２を含む。集積回路４００はさらに、基板４０２の上に配置される相互接続領域４０６を含む。この例では、構成要素の第１のセット４０８及び構成要素の第２のセット４６０が、基板４０２及び相互接続領域４０６において、基板４０２と相互接続領域４０６との間の境界４１０に隣接して配置される。この例では、構成要素の第１のセット４０８及び構成要素の第２のセット４６０は、類似の熱環境を有することで利点が得られる性能を有する整合構成要素とし得る。集積回路４００はさらに、温度が下がると性能が改善する熱の影響を受け易い構成要素４１２を含み得る。構成要素４０８、４６０、及び４１２は、ＭＯＳトランジスタとして図４Ａに示されるが、他の形態（バイポーラ接合トランジスタ、ＪＦＥＴ、抵抗器、及びＳＣＲなど）もこの例の範囲内にある。構成要素４０８、４６０、及び４１２は、基板４０２と相互接続領域４０６との間の境界４１０における電界酸化物４１４によって横方向に分離され得る。
相互接続領域４０６は、誘電体層スタック４２２において配置される、コンタクト４１６、相互接続４１８、及びビア４２０を含み得る。相互接続領域４０６の頂部表面４２４が、基板４０２と相互接続領域４０６との間の境界４１０とは反対の、相互接続領域４０６の表面に位置する。ボンドパッド構造４２６が、相互接続領域４０６の頂部表面４２４の上に配置され得、相互接続４１８に電気的に結合され得る。相互接続領域４０６の頂部表面４２４の上に保護膜４２８が配置され得る。ボンドパッド構造４２６は、保護膜４２８を介して延在し得る。
熱配路構造４３０が、相互接続領域４０６における集積回路４００の全部ではなく、その一部の上を延在して、相互接続領域４０６において配置される。この例では、図４Ｂに示すように、熱配路構造４３０は、金属を含むナノ粒子４３３を含む凝集ナノ粒子フィルム４３２と、凝集ナノ粒子フィルム４３２上に配置されるグラファイト材料４６８の層とを含む。例えば、ナノ粒子４３３は、銅、ニッケル、パラジウム、白金、イリジウム、ロジウム、セリウム、オスミウム、モリブデン、及び／又は金を含み得る。グラファイト材料４６８の層は、グラファイト、グラファイトカーボン、グラフェン、カーボンナノチューブなどを含み得る。
誘電体隔離層４７０が、熱配路構造４３０の下に任意選択で形成される。誘電体隔離層４７０は、凝集ナノ粒子フィルム４３２の層を下にある相互接続４１８から電気的に隔離し得る。この例では、図４Ａに示すように、熱配路構造４３０は、構成要素の第１のセット４０８及び構成要素の第２のセット４６０の上を延在し得、且つ、熱の影響を受け易い構成要素４１２から離れるように延在し得る。そのため、熱配路構造４３０は、構成要素の第１のセット４０８及び構成要素の第２のセット４６０のための一層近接して整合する熱環境を提供し得、それによって、これらの構成要素の性能が向上される一方で、構成要素の第１のセット４０８及び構成要素の第２のセット４６０からの熱を、熱の影響を受け易い構成要素４１２から有利にそらし得る。
図５Ａ～図５Ｄは、或る実施形態に従った熱配路構造を備える集積回路を形成する別の例示の方法を示す。図５Ａを参照すると、集積回路５００は、半導体材料５０４を含む基板５０２上に形成される。構成要素（熱生成構成要素５０８、熱の影響を受け易い構成要素５１２、及び整合構成要素５６０など）が、基板５０２の頂部表面５１０に近接して、半導体材料５０４において形成される。基板５０２の頂部表面５１０は、基板５０２と相互接続領域５０６との間の境界でもある。構成要素５０８、５１２、及び５６０を横方向に分離させるように、電界酸化物５１４が基板５０２において形成され得る。相互接続領域５０６は基板５０２の上に形成される。相互接続領域５０６は、誘電体層スタック５２２を有するように形成され得、コンタクト５１６、相互接続５１８、及びビア５２０などの相互接続要素が、誘電体層スタック５２２において形成される。
図５Ａには示さない誘電体隔離層が、熱配路構造のためのエリアにおいて任意選択で形成され得る。誘電体隔離層は、図３Ａの誘電体隔離層３６２を参照して説明した方法など、様々な方法の任意のものによって形成され得る。金属を含むナノ粒子を含むナノ粒子インクフィルム５３８が、アディティブプロセス５７２によって、相互接続領域５０６の瞬時頂部表面の上に、存在する場合は誘電体隔離層上に、形成される。ナノ粒子は、図４Ａ及び図４Ｂを参照して説明した金属、又はグラファイト材料の後続の成長のための触媒として適切な他の金属を含み得る。ナノ粒子インクフィルム５３８は、後に形成される熱配路構造のためのエリアにおいて形成され、相互接続領域５０６の瞬時頂部表面全体の上には形成されない。図５Ａに示すように、アディティブプロセス５７２は、パルスレーザ５７３を用いてナノ粒子を含むソース層５７６のナノ粒子インク５７４の小片を集積回路５００に転移する直接レーザトランスファプロセスを含み得る。ソース層５７６は支持（backing）層５７８に取り付けられる。ソース層５７６と支持層５７８の組合せをリボンと称することがある。パルスレーザ５７３、ソース層５７６及び支持層５７８、並びに集積回路５００は、所望のエリアにおいてナノ粒子インクフィルム５３８を形成するように、互いに対して相対的に移動され得る。ナノ粒子インクフィルム５３８を形成する他の方法もこの例の範囲内にある。
図５Ｂを参照すると、図５Ａのナノ粒子インクフィルム５３８は、ナノ粒子インクフィルム５３８から揮発性材料の少なくとも一部を除去するように焼成プロセス５４４によって加熱されて、主にナノ粒子を含むナノ粒子フィルム５４６が形成され得る。焼成プロセス５４４は、図５Ｂに概略的に示すように、ＩＲ ＬＥＤ５４５を用いる放射熱プロセスとし得る。ＩＲ ＬＥＤ５４５を用いることによって、実質的にナノ粒子インクフィルム５３８を含むエリアのみに放射熱を印加する一方で、ナノ粒子インクフィルム５３８の外の集積回路５００のエリアには放射熱を印加しないようにし得、構成要素５０８、５１２、及び５６８に対する熱負荷を有利に低減し得る。或いは、焼成プロセス５４４は、白熱源を用いる放射熱プロセス、又はホットプレートプロセスを含み得る。
図５Ｃを参照すると、図５Ｂのナノ粒子フィルム５４６が、隣接するナノ粒子が互いに凝集するように凝集誘起プロセス５４８によって加熱されて、凝集ナノ粒子フィルム５３２が形成される。図５Ｃに概略的に示すように、凝集誘起プロセス５４８は、白熱ランプ５６６を用いるスパイク加熱プロセスを含み得る。スパイク加熱プロセスは、構成要素５０８、５１２、及び５６８の加熱を有利に制限するため、１ミリ秒～１０ミリ秒などの或る時間期間にわたってナノ粒子フィルム５４６を加熱する。ナノ粒子間の凝集を誘起する他の方法もこの例の範囲内にある。
図５Ｄを参照すると、グラファイト材料５６８の層が、グラファイト材料ＰＥＣＶＤプロセスによって凝集ナノ粒子フィルム５３２上に選択的に形成される。グラファイト材料ＰＥＣＶＤプロセスにおいて、基板５０２はウェハチャック５８０上に配置され、ウェハチャック５８０によって例えば２００℃～４００℃の温度まで加熱される。図５Ｄにおいて「炭素試薬ガス」と示される炭素含有試薬ガスが集積回路５００の上を流され、集積回路５００の上にカーボンラジカルを生成するため、図５Ｄにおいて「ＲＦ出力」と示される無線周波数（ＲＦ）出力が炭素含有試薬ガスに印加される。炭素含有試薬ガスは、メタン、エタンなどの直鎖アルカン、プロパン、及び／又は、ブタン、エタノールなどのアルコール、及び／又は、シクロブタン又はベンゼンなどの環状炭化水素を含み得る。水素、アルゴン、及び／又は酸素などの、付加的なガスが集積回路５００の上を流され得る。凝集ナノ粒子フィルム５３２におけるナノ粒子は、カーボンラジカルに触媒作用を及ぼして、グラファイト材料５６８を形成するように反応し、そのため、グラファイト材料５６８の層の第１の層が、凝集ナノ粒子フィルム５３２上に選択的に形成されるようにされる。グラファイト材料５６８の後続の層が、前に形成されたグラファイト材料５６８の層上に選択的に形成され、そのため、グラファイト材料５６８の層が、凝集ナノ粒子フィルム５３２上に選択的に形成され、グラファイト材料５６８は、凝集ナノ粒子フィルム５３２の外の集積回路５００上には形成されない。凝集ナノ粒子フィルム５３２とグラファイト材料５６８の層との組合せは、熱配路構造５３０を提供する。
図６は、或る実施形態に従った組合せ熱配路構造を含む例示の集積回路の断面図である。集積回路６００は、半導体材料６０４を含む基板６０２を含む。集積回路６００はさらに、基板６０２の上に配置される相互接続領域６０６を含む。熱生成構成要素６０８及び相互接続領域６０６が基板６０２において、基板６０２と相互接続領域６０６との間の境界６１０に近接して配置される。例えば、構成要素６０８は、ＭＯＳトランジスタ、バイポーラ接合トランジスタ、ＪＦＥＴ、抵抗器、及び／又はＳＣＲとし得る。構成要素６０８は、基板６０２と相互接続領域６０６との間の境界６１０における電界酸化物６１４によって横方向に分離され得る。相互接続領域６０６は、誘電体層スタック６２２において配置される、コンタクト６１６、相互接続６１８、及びビア６２０を含み得る。相互接続６１８の幾つかが、相互接続領域６０６の頂部表面６２４に近接して位置する頂部相互接続レベル６８２に配置される。相互接続領域６０６の頂部表面６２４は、基板６０２と相互接続領域６０６との間の境界６１０とは反対側に位置する。ボンドパッド構造６２６が、相互接続領域１０６の頂部表面６２４の上に配置され、頂部相互接続レベル６８２における相互接続６１８に電気的に結合される。相互接続領域６０６の頂部表面６２４の上に保護膜６２８が配置される。
この例において、集積回路６００は、ボンドパッド構造６２６の幾つかの上にワイヤボンド６８４を用いてアセンブルされる。集積回路６００は、封止材料６８６内に封止によってパッケージングされる。エポキシなどの封止材料６８６は、保護膜６２８及びボンドパッド構造６２６の上に配置される。
この例の集積回路６００は、基板６０２内部から相互接続領域６０６を介し、及び有機ポリマー封止材料６８６を介して延在する、組合せ熱配路構造６８８を含む。組合せ熱配路構造６８８は、本明細書の例の任意のものに従った、相互接続領域６０６に配置される熱配路構造６３０を含む。組合せ熱配路構造６８８は、構成要素６０８によって生成される熱を、集積回路６００を含むパッケージの外に位置する、ヒートシンクなどの熱除去装置に伝導させ得、それによって、構成要素６０８の動作温度が有利に低減され得る。
組合せ熱配路構造６８８はディープトレンチ熱配路構造６９０を含み得、ディープトレンチ熱配路構造６９０は、基板６０２において配置され、基板６０２と相互接続領域６０６との間の境界６１０に延在する。ディープトレンチ熱配路構造６９０は、構成要素６０８の一部を囲み得、図６の面の外の位置において互いに接続され得る。ディープトレンチ熱配路構造６９０は、米国特許出願番号ＵＳ１５／３６１，３９７に記載されるものなどの構造を有し得、記載されるように形成され得る。
組合せ熱配路構造６８８は、相互接続領域６０６に配置される高熱伝導度ビア６９２を含み得る。高熱伝導度ビア６９２は、構成要素６０８の一部を囲み得、図６の面の外の位置において互いに接続され得る。高熱伝導度ビア６９２は、米国特許出願ＵＳ１５／３６１，３９９に記載されるものなどの構造を有し得、記載されるように形成され得る。
組合せ熱配路構造６８８は、頂部相互接続レベル６８２の上に配置される頂部レベル熱導電度構造６９４を含み得る。頂部レベル熱導電度構造６９４は、米国特許出願番号ＵＳ１５／３６１，３９０に記載されるものなどの構造を有し得、記載されるように形成され得る。
組合せ熱配路構造６８８は、集積回路６００までの封止材料６８６を介して配置される高熱伝導度スルーパッケージ導管６９６を含み得る。高熱伝導度スルーパッケージ導管６９６は、米国特許出願番号ＵＳ１５／３６１，４０３に記載されるものなどの構造を有し得、記載されるように形成され得る。
集積回路６００はさらに、構成要素６０８に電気的に結合されるグラファイト材料ビア６９８を含み得る。グラファイト材料ビア６９８は、構成要素６０８によって生成される熱を基板から離れて、場合によっては組合せ熱配路構造６８８まで、導通し得、それによって、構成要素６０８の動作温度が有利に低減され得る。グラファイト材料ビア６９８は、米国特許出願番号ＵＳ１５／３６１，４０１に記載されるものなどの構造を有し得、記載されるように形成され得る。
特許請求の範囲内で、説明した実施形態における改変が可能であり、他の実施形態が可能である。

Claims (13)

  1. 集積回路であって、
    半導体材料と熱生成構成要素とを含む基板と、
    前記基板の上の相互接続領域であって、誘電体材料を含む誘電体層スタックと、前記誘電体層スタックに配置されるコンタクトとを含む、前記相互接続領域と、
    前記誘電体材料に接し、前記熱生成構成要素に熱的に結合される熱配路構造であって、
    ナノ粒子と無機微粒子とを含む凝集ナノ粒子膜を含み、黒鉛材料が前記凝集ナノ粒子膜に隣接し、前記熱配路構造の熱伝導度が前記熱配路構造に接する誘電体材料の熱伝導度より高い、前記熱配路構造と、
    前記熱配路構造に接する誘電体隔離層であって、高熱伝導度を有する電気的非伝導性ナノ粒子を含み、前記コンタクトの電気を前記熱配路構造から電気的に隔離する、前記誘電体隔離層と、
    を含む、集積回路。
  2. 請求項１に記載の集積回路であって、
    前記凝集ナノ粒子膜が、酸化アルミニウムとダイヤモンドと六方晶ボロン窒化物と立方晶ボロン窒化物と窒化アルミニウムとからなる群から選択される材料の電気的非伝導性ナノ粒子を含む、集積回路。
  3. 請求項２に記載の集積回路であって、
    前記相互接続領域が前記コンタクトに電気的に結合されるビアを含み、前記ビアの少なくとも１つが前記誘電体隔離層に触れる、集積回路。
  4. 請求項１に記載の集積回路であって、
    前記凝集ナノ粒子膜が、金属とグラフェンと金属に埋め込まれるグラフェンとグラファイトとグラファイトカーボンとカーボンナノチューブとからなる群から選択される材料の電気的伝導性ナノ粒子を含む、集積回路。
  5. 請求項１に記載の集積回路であって、
    前記凝集ナノ粒子膜が、銅とニッケルとパラジウムと白金とイリジウムとロジウムとセリウムとオスミウムとモリブデンと金とからなる群から選択される金属ナノ粒子を含み、
    前記熱配路構造が、前記凝集ナノ粒子膜上に配置されるグラファイト材料の層を更に含む、集積回路。
  6. 請求項１に記載の集積回路であって、
    前記熱配路構造が、前記集積回路の熱除去領域まで延在する、集積回路。
  7. 請求項１に記載の集積回路であって、
    前記熱配路構造が、前記集積回路の熱の影響を受け易い構成要素から離れて延在する、集積回路。
  8. 請求項１に記載の集積回路であって、
    前記熱配路構造が、前記集積回路の整合構成要素の上を延在する、集積回路。
  9. 請求項１に記載の集積回路であって、
    前記相互接続領域の相互接続が前記熱配路構造に接しないように、前記誘電体隔離層が、前記相互接続領域の瞬時頂部表面の上で前記熱配路構造の下に形成される、集積回路。
  10. 請求項１に記載の集積回路であって、
    ディープトレンチ熱配路構造と高熱伝導度ビアと頂部レベル熱伝導度構造と高熱伝導度スルーパッケージ導管とグラファイトビアとからなる群から選択される熱配路構成要素を更に含み、
    前記ディープトレンチ熱配路構造が、前記基板において配置されて前記基板と前記相互接続領域との間の境界まで延在し、
    前記高熱伝導度ビアが、前記相互接続領域の上に配置され、
    前記頂部レベル熱伝導度構造が、前記相互接続領域の上に配置され、
    前記高熱伝導度スルーパッケージ導管が、前記集積回路の上の封止材料を介して配置されて前記集積回路まで延在し、
    前記グラファイトビアが、前記集積回路の複数の構成要素の１つに電気的に結合される、集積回路。
  11. 請求項１に記載の集積回路であって、
    前記凝集ナノ粒子膜における隣接するナノ粒子が互いに凝集する、集積回路。
  12. 請求項１１に記載の集積回路であって、
    前記凝集ナノ粒子膜が有機バインダ材料を実質的に含まない、集積回路。
  13. 請求項１に記載の集積回路であって、
    前記熱配路構造が電気的非伝導性である、集積回路。
JP2019528498A 2016-11-26 2017-11-22 相互接続領域における集積回路ナノ粒子熱配路構造 Active JP7045018B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/361,394 US10811334B2 (en) 2016-11-26 2016-11-26 Integrated circuit nanoparticle thermal routing structure in interconnect region
US15/361,394 2016-11-26
PCT/US2017/063136 WO2018098364A1 (en) 2016-11-26 2017-11-22 Integrated circuit nanoparticle thermal routing structure in interconnect region

Publications (3)

Publication Number Publication Date
JP2020502787A JP2020502787A (ja) 2020-01-23
JP2020502787A5 JP2020502787A5 (ja) 2021-01-14
JP7045018B2 true JP7045018B2 (ja) 2022-03-31

Family

ID=62192788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528498A Active JP7045018B2 (ja) 2016-11-26 2017-11-22 相互接続領域における集積回路ナノ粒子熱配路構造

Country Status (6)

Country Link
US (1) US10811334B2 (ja)
EP (1) EP3545548A4 (ja)
JP (1) JP7045018B2 (ja)
KR (1) KR102473615B1 (ja)
CN (1) CN109937477B (ja)
WO (1) WO2018098364A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置
US20200075508A1 (en) * 2018-08-29 2020-03-05 Toshiba Memory Corporation Semiconductor device
US11049980B2 (en) 2018-10-30 2021-06-29 Texas Instruments Incorporated Integrated MIM diode
US11239415B2 (en) * 2019-04-18 2022-02-01 Nanya Technology Corporation Memory device and fabrication method thereof
US11658092B2 (en) * 2020-11-13 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interconnect structure for thermal management of electrical interconnect structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010015550A (ja) 2008-06-06 2010-01-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010102698A (ja) 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011520286A (ja) 2008-05-05 2011-07-14 クゥアルコム・インコーポレイテッド ３−ｄ集積回路側方熱放散
JP2011162591A (ja) 2010-02-05 2011-08-25 Mitsubishi Chemicals Corp 三次元集積回路用の層間充填材組成物、塗布液、三次元集積回路の製造方法
JP2012023380A (ja) 2010-07-14 2012-02-02 Korea Advanced Inst Of Sci Technol パターンの製造方法
WO2012133818A1 (ja) 2011-03-31 2012-10-04 三菱化学株式会社 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
JP2013141037A (ja) 2013-04-22 2013-07-18 Nikon Corp 積層型半導体装置
JP2013181050A (ja) 2012-02-29 2013-09-12 Mitsubishi Chemicals Corp 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
JP2014099470A (ja) 2012-11-13 2014-05-29 Fujitsu Ltd 半導体装置および半導体集積回路装置、電子装置
JP2016072447A (ja) 2014-09-30 2016-05-09 株式会社東芝 トランジスタ

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224030A (en) 1990-03-30 1993-06-29 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Semiconductor cooling apparatus
US5481136A (en) 1992-10-28 1996-01-02 Sumitomo Electric Industries, Ltd. Semiconductor element-mounting composite heat-sink base
US5683939A (en) 1993-04-02 1997-11-04 Harris Corporation Diamond insulator devices and method of fabrication
US7067406B2 (en) 1997-03-31 2006-06-27 Intel Corporation Thermal conducting trench in a semiconductor structure and method for forming the same
US6222254B1 (en) 1997-03-31 2001-04-24 Intel Corporation Thermal conducting trench in a semiconductor structure and method for forming the same
US7368013B2 (en) 1997-04-04 2008-05-06 Chien-Min Sung Superabrasive particle synthesis with controlled placement of crystalline seeds
US6046503A (en) 1997-09-26 2000-04-04 Siemens Aktiengesellschaft Metalization system having an enhanced thermal conductivity
US5955781A (en) 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
JPH11238734A (ja) 1998-02-20 1999-08-31 Nec Corp 半導体集積回路
JP3347057B2 (ja) * 1998-05-22 2002-11-20 株式会社東芝 半導体装置
US6265771B1 (en) 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6288426B1 (en) 2000-02-28 2001-09-11 International Business Machines Corp. Thermal conductivity enhanced semiconductor structures and fabrication processes
GB0022329D0 (en) 2000-09-12 2000-10-25 Mitel Semiconductor Ltd Semiconductor device
US6512292B1 (en) 2000-09-12 2003-01-28 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces
JP4833398B2 (ja) 2000-09-18 2011-12-07 ポリマテック株式会社 熱伝導性成形体の製造方法
JP2002097371A (ja) 2000-09-20 2002-04-02 Polymatech Co Ltd 熱伝導性高分子組成物及び熱伝導性成形体
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP4663153B2 (ja) 2001-05-22 2011-03-30 ポリマテック株式会社 熱伝導性複合材料組成物
JP4714371B2 (ja) 2001-06-06 2011-06-29 ポリマテック株式会社 熱伝導性成形体及びその製造方法
JP3791601B2 (ja) 2002-02-08 2006-06-28 日本電気株式会社 ナノグラファイト構造体の作製方法
US6525419B1 (en) 2002-02-14 2003-02-25 Intel Corporation Thermally coupling electrically decoupling cooling device for integrated circuits
US7071603B2 (en) 2002-02-20 2006-07-04 Cdream Corporation Patterned seed layer suitable for electron-emitting device, and associated fabrication method
JP4416376B2 (ja) 2002-05-13 2010-02-17 富士通株式会社 半導体装置及びその製造方法
US6771502B2 (en) 2002-06-28 2004-08-03 Advanced Energy Technology Inc. Heat sink made from longer and shorter graphite sheets
JP2004051852A (ja) 2002-07-22 2004-02-19 Polymatech Co Ltd 熱伝導性高分子成形体及びその製造方法
US7332211B1 (en) 2002-11-07 2008-02-19 Massachusetts Institute Of Technology Layered materials including nanoparticles
JP2004175926A (ja) 2002-11-27 2004-06-24 Polymatech Co Ltd 熱伝導性エポキシ樹脂成形体及びその製造方法
DE10336747A1 (de) 2003-08-11 2005-03-17 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
US20070126116A1 (en) 2004-08-24 2007-06-07 Carlos Dangelo Integrated Circuit Micro-Cooler Having Tubes of a CNT Array in Essentially the Same Height over a Surface
US7345364B2 (en) 2004-02-04 2008-03-18 Agere Systems Inc. Structure and method for improved heat conduction for semiconductor devices
DE102004008135A1 (de) * 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
US7135773B2 (en) 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7288839B2 (en) 2004-02-27 2007-10-30 International Business Machines Corporation Apparatus and methods for cooling semiconductor integrated circuit package structures
US7286359B2 (en) 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
JP5374801B2 (ja) 2004-08-31 2013-12-25 富士通株式会社 炭素元素からなる線状構造物質の形成体及び形成方法
DE102004058305B3 (de) 2004-12-02 2006-05-18 Infineon Technologies Ag Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
US7260939B2 (en) 2004-12-17 2007-08-28 General Electric Company Thermal transfer device and system and method incorporating same
US7651963B2 (en) 2005-04-15 2010-01-26 Siemens Energy, Inc. Patterning on surface with high thermal conductivity materials
US7989349B2 (en) 2005-04-15 2011-08-02 Micron Technology, Inc. Methods of manufacturing nanotubes having controlled characteristics
CN100488280C (zh) 2005-06-04 2009-05-13 华为技术有限公司 一种鉴权方法及相应的信息传递方法
US8022532B2 (en) 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
US8664759B2 (en) 2005-06-22 2014-03-04 Agere Systems Llc Integrated circuit with heat conducting structures for localized thermal control
JP4686274B2 (ja) 2005-06-30 2011-05-25 ポリマテック株式会社 放熱部品及びその製造方法
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
US7586191B2 (en) 2005-08-11 2009-09-08 Hall David R Integrated circuit apparatus with heat spreader
US7633152B2 (en) 2005-09-02 2009-12-15 Agere Systems Inc. Heat dissipation in integrated circuits
US7312531B2 (en) 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
TW200735308A (en) 2005-12-23 2007-09-16 Koninkl Philips Electronics Nv On-chip interconnect-stack cooling using sacrificial interconnect segments
DE102006001792B8 (de) 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
US7335575B2 (en) 2006-02-03 2008-02-26 International Business Machines Corporation Semiconductor constructions and semiconductor device fabrication methods
US8217518B2 (en) 2006-03-08 2012-07-10 Stmicroelectronics Asia Pacific Pte., Ltd. Enhancing metal/low-K interconnect reliability using a protection layer
US9013035B2 (en) 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
JP2008060172A (ja) 2006-08-29 2008-03-13 Toshiba Corp 半導体装置
WO2008033388A2 (en) 2006-09-12 2008-03-20 Qd Vision, Inc. A composite including nanoparticles, methods, and products including a composite
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2008091714A (ja) 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
US20120141678A1 (en) 2006-11-27 2012-06-07 Fujifilm Dimatix, Inc. Carbon Nanotube Ink
JP5526457B2 (ja) 2006-12-01 2014-06-18 富士通株式会社 炭素細長構造束状体、その製造方法および電子素子
US7763973B1 (en) 2007-04-05 2010-07-27 Hewlett-Packard Development Company, L.P. Integrated heat sink for a microchip
US7582962B1 (en) 2007-11-07 2009-09-01 Rockwell Collins, Inc. Heat dissipation device
US8421128B2 (en) 2007-12-19 2013-04-16 International Business Machines Corporation Semiconductor device heat dissipation structure
US8110416B2 (en) 2007-12-24 2012-02-07 Texas Instruments Incorporated AC impedance spectroscopy testing of electrical parametric structures
CN101499480B (zh) 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
US20090218682A1 (en) 2008-03-03 2009-09-03 Nils Lundberg Semiconductor chip
US8203167B2 (en) 2008-03-25 2012-06-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US20100140790A1 (en) 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
US20100148357A1 (en) 2008-12-16 2010-06-17 Freescale Semiconductor, Inc. Method of packaging integrated circuit dies with thermal dissipation capability
JP2010205955A (ja) 2009-03-04 2010-09-16 Micro Coatec Kk 熱伝導性電子回路基板およびそれを用いた電子機器ならびにその製造方法
WO2010146657A1 (ja) 2009-06-16 2010-12-23 富士通株式会社 グラファイト構造体、電子部品及び電子部品の製造方法
US8237252B2 (en) 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
JP5356972B2 (ja) 2009-10-20 2013-12-04 新光電気工業株式会社 放熱用部品及びその製造方法、半導体パッケージ
US20110140232A1 (en) 2009-12-15 2011-06-16 Intersil Americas Inc. Methods of forming a thermal conduction region in a semiconductor structure and structures resulting therefrom
KR20110085481A (ko) 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
US8410474B2 (en) 2010-01-21 2013-04-02 Hitachi, Ltd. Graphene grown substrate and electronic/photonic integrated circuits using same
JP3159040U (ja) 2010-02-09 2010-05-06 有限会社ディアックス カーボンナノチューブ放熱板
US8618654B2 (en) 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8248803B2 (en) 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
WO2011122228A1 (ja) 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板
US9508626B2 (en) 2010-04-23 2016-11-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings in thermally-conductive frame of FO-WLCSP to dissipate heat and reduce package height
US9431316B2 (en) 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
US8241964B2 (en) 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
JP2011249361A (ja) 2010-05-21 2011-12-08 Toyota Motor Corp 半導体装置とその製造方法
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8552554B2 (en) 2010-08-12 2013-10-08 Industrial Technology Research Institute Heat dissipation structure for electronic device and fabrication method thereof
KR101698932B1 (ko) 2010-08-17 2017-01-23 삼성전자 주식회사 반도체 패키지 및 그 제조방법
US8617926B2 (en) 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
US8404588B2 (en) 2010-10-06 2013-03-26 Electronics And Telecommunications Research Institute Method of manufacturing via electrode
US8810996B2 (en) 2010-11-22 2014-08-19 The Trustees Of The Stevens Institute Of Technology Inkjet-printed flexible electronic components from graphene oxide
US8466054B2 (en) 2010-12-13 2013-06-18 Io Semiconductor, Inc. Thermal conduction paths for semiconductor structures
US8440999B2 (en) 2011-02-15 2013-05-14 International Business Machines Corporation Semiconductor chip with graphene based devices in an interconnect structure of the chip
JP2012182336A (ja) 2011-03-02 2012-09-20 Toshiba Corp 半導体装置
DE102011051705A1 (de) 2011-07-08 2013-01-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schichtsystem mit einer Schicht aus parallel zueinander angeordneten Kohlenstoffröhren und einer elektrisch leitenden Deckschicht, Verfahren zur Herstellung des Schichtsystems und dessen Verwendung in der Mikrosystemtechnik
JP5779042B2 (ja) 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
WO2013028826A2 (en) 2011-08-25 2013-02-28 Wisconsin Alumni Research Foundation Barrier guided growth of microstructured and nanostructured graphene and graphite
WO2013032472A1 (en) 2011-08-31 2013-03-07 Hewlett-Packard Development Company, L.P. Thermal shunt
KR20130088223A (ko) 2012-01-31 2013-08-08 (주)보명 칩 온 보드 led pcb 기판용 열전도성 폴리머 레진
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
CN103374751B (zh) 2012-04-25 2016-06-15 清华大学 具有微构造的外延结构体的制备方法
US9099375B2 (en) 2012-05-21 2015-08-04 The United States Of America, As Represented By The Secretary Of The Navy Diamond and diamond composite material
ES2441428B1 (es) 2012-07-04 2016-02-05 Abengoa Solar New Technologies, S.A. Formulación de tintas con base de nanopartículas cerámicas
US20140008756A1 (en) 2012-07-09 2014-01-09 International Business Machines Corporation Deep trench heat sink
US9656246B2 (en) 2012-07-11 2017-05-23 Carbice Corporation Vertically aligned arrays of carbon nanotubes formed on multilayer substrates
KR20140009730A (ko) 2012-07-12 2014-01-23 삼성전자주식회사 방열 부재를 구비한 반도체 칩 및 디스플레이 모듈
US8846452B2 (en) 2012-08-21 2014-09-30 Infineon Technologies Ag Semiconductor device package and methods of packaging thereof
KR101404126B1 (ko) 2012-08-30 2014-06-13 한국과학기술연구원 나노 입자 제조 방법, 나노 입자 및 이를 포함하는 유기 발광 소자, 태양 전지, 인쇄용 잉크, 바이오 이미지 장치 및 센서
US8836110B2 (en) 2012-08-31 2014-09-16 Freescale Semiconductor, Inc. Heat spreader for use within a packaged semiconductor device
US8963317B2 (en) 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
JP5972735B2 (ja) 2012-09-21 2016-08-17 株式会社東芝 半導体装置
JP5624600B2 (ja) 2012-12-27 2014-11-12 株式会社東芝 配線及び半導体装置の製造方法
JP2016507454A (ja) * 2012-12-28 2016-03-10 アルベマール・ユーロプ・エスピーアールエル 研磨アルミナの新規な製造方法
US9245813B2 (en) 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9252242B2 (en) 2013-03-25 2016-02-02 International Business Machines Corporation Semiconductor structure with deep trench thermal conduction
US9478507B2 (en) 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
US9396883B2 (en) 2013-04-26 2016-07-19 Intel Corporation Faradaic energy storage device structures and associated techniques and configurations
KR20140132961A (ko) 2013-05-09 2014-11-19 한국화학연구원 하이브리드 필러 시스템을 이용한 열전도성 고분자 조성물, 이의 제조방법 및 이를 이용한 성형품
KR20140142382A (ko) 2013-05-30 2014-12-12 삼성전자주식회사 레이저를 이용한 그래핀 패터닝 방법
KR102240195B1 (ko) 2013-06-18 2021-04-14 인텔 코포레이션 집적된 열전 냉각
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
JP2015015388A (ja) 2013-07-05 2015-01-22 ソニー株式会社 半導体装置
FR3008223B1 (fr) * 2013-07-08 2017-01-27 Univ Paul Sabatier - Toulouse Iii Materiau composite electriquement isolant, procede de fabrication d'un tel materiau et son utilisation en tant qu'isolant electrique
US9613886B2 (en) 2013-08-29 2017-04-04 Industrial Technology Research Institute Optical coupling module
GB201319117D0 (en) 2013-10-30 2013-12-11 Element Six Technologies Us Corp Semiconductor device structures comprising polycrystalline CVD Diamond with improved near-substrate thermal conductivity
JP6156015B2 (ja) 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法
JP6519086B2 (ja) 2013-09-25 2019-05-29 リンテック株式会社 熱伝導性接着シート、その製造方法及びそれを用いた電子デバイス
US20150136357A1 (en) 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
KR101566593B1 (ko) 2013-12-11 2015-11-05 주식회사 동부하이텍 반도체 패키지
TWM483543U (zh) 2013-12-11 2014-08-01 Tcy Tec Corp 熱傳遞催化散熱結構
US20150166921A1 (en) 2013-12-17 2015-06-18 Uchicago Argonne, Llc Carbon nanofiber materials and lubricants
KR20150076715A (ko) 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
US9469918B2 (en) 2014-01-24 2016-10-18 Ii-Vi Incorporated Substrate including a diamond layer and a composite layer of diamond and silicon carbide, and, optionally, silicon
US20150237762A1 (en) 2014-02-20 2015-08-20 Raytheon Company Integrated thermal management system
JP6543438B2 (ja) 2014-03-04 2019-07-10 ローム株式会社 半導体装置
US20150270356A1 (en) 2014-03-20 2015-09-24 Massachusetts Institute Of Technology Vertical nitride semiconductor device
US9362198B2 (en) 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
US20150325531A1 (en) 2014-05-09 2015-11-12 International Business Machines Corporation Through crack stop via
US9355985B2 (en) 2014-05-30 2016-05-31 Freescale Semiconductor, Inc. Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof
US9308731B2 (en) 2014-09-08 2016-04-12 Vadient Optics, Llc Nanocomposite inkjet printer with integrated nanocomposite-ink factory
JP6397229B2 (ja) 2014-06-12 2018-09-26 国立研究開発法人産業技術総合研究所 厚み方向に高い熱伝導率を有する熱伝導性部材及び積層体
US9397023B2 (en) 2014-09-28 2016-07-19 Texas Instruments Incorporated Integration of heat spreader for beol thermal management
US9818692B2 (en) 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
US9401315B1 (en) 2015-03-26 2016-07-26 Globalfoundries Inc. Thermal hot spot cooling for semiconductor devices
US9551839B2 (en) 2015-03-31 2017-01-24 Raytheon Company Optical component including nanoparticle heat sink
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
CN105419345A (zh) 2015-12-24 2016-03-23 平湖阿莱德实业有限公司 高导热组合物及制备方法及其导热垫片
US10204893B2 (en) * 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011520286A (ja) 2008-05-05 2011-07-14 クゥアルコム・インコーポレイテッド ３−ｄ集積回路側方熱放散
JP2010015550A (ja) 2008-06-06 2010-01-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010102698A (ja) 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011162591A (ja) 2010-02-05 2011-08-25 Mitsubishi Chemicals Corp 三次元集積回路用の層間充填材組成物、塗布液、三次元集積回路の製造方法
JP2012023380A (ja) 2010-07-14 2012-02-02 Korea Advanced Inst Of Sci Technol パターンの製造方法
WO2012133818A1 (ja) 2011-03-31 2012-10-04 三菱化学株式会社 三次元集積回路積層体、及び三次元集積回路積層体用の層間充填材
JP2013181050A (ja) 2012-02-29 2013-09-12 Mitsubishi Chemicals Corp 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
JP2014099470A (ja) 2012-11-13 2014-05-29 Fujitsu Ltd 半導体装置および半導体集積回路装置、電子装置
JP2013141037A (ja) 2013-04-22 2013-07-18 Nikon Corp 積層型半導体装置
JP2016072447A (ja) 2014-09-30 2016-05-09 株式会社東芝 トランジスタ

Also Published As

Publication number Publication date
EP3545548A1 (en) 2019-10-02
KR20190094347A (ko) 2019-08-13
JP2020502787A (ja) 2020-01-23
CN109937477B (zh) 2023-09-15
KR102473615B1 (ko) 2022-12-05
CN109937477A (zh) 2019-06-25
US20180151470A1 (en) 2018-05-31
WO2018098364A1 (en) 2018-05-31
EP3545548A4 (en) 2019-12-25
US10811334B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
JP7045018B2 (ja) 相互接続領域における集積回路ナノ粒子熱配路構造
JP7021826B2 (ja) 相互接続領域の上の集積回路ナノ粒子熱配路構造
US11996343B2 (en) Thermal routing trench by additive processing
US20230307312A1 (en) High thermal conductivity vias by additive processing
US20210272804A1 (en) Semicondctor device package thermal conduit
US10790228B2 (en) Interconnect via with grown graphitic material
US9698075B2 (en) Integration of backside heat spreader for thermal management
US10468324B2 (en) Integration of heat spreader for beol thermal management
CN110313065A (zh) 用于电子应用的石墨烯异质层
JP2019537269A5 (ja)
US9644128B2 (en) Carbon nanotube sheet, electronic device, method of manufacturing carbon nanotube sheet, and method of manufacturing electronic device
US11355414B2 (en) Nanoparticle matrix for backside heat spreading
CN107768331A (zh) 使用石墨烯量子点的散热结构以及制造该散热结构的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220307

R150 Certificate of patent or registration of utility model

Ref document number: 7045018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150