KR20190094347A - 상호접속 영역에서의 집적 회로 나노입자 열 라우팅 구조체 - Google Patents

상호접속 영역에서의 집적 회로 나노입자 열 라우팅 구조체 Download PDF

Info

Publication number
KR20190094347A
KR20190094347A KR1020197014757A KR20197014757A KR20190094347A KR 20190094347 A KR20190094347 A KR 20190094347A KR 1020197014757 A KR1020197014757 A KR 1020197014757A KR 20197014757 A KR20197014757 A KR 20197014757A KR 20190094347 A KR20190094347 A KR 20190094347A
Authority
KR
South Korea
Prior art keywords
integrated circuit
routing structure
forming
nanoparticles
nanoparticle
Prior art date
Application number
KR1020197014757A
Other languages
English (en)
Other versions
KR102473615B1 (ko
Inventor
벤자민 스타센 쿡
알카나 베누고팔
루이지 콜롬보
로버트 레이드 도에링
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR20190094347A publication Critical patent/KR20190094347A/ko
Application granted granted Critical
Publication of KR102473615B1 publication Critical patent/KR102473615B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

설명된 예들에서, 집적 회로(100)는 기판(102)과 기판(102) 상에 배치된 상호접속 영역(106)을 가진다. 상호접속 영역(106)은 상호접속 레벨들을 가진다. 집적 회로(100)는 상호접속 영역(106) 내에 열 라우팅 구조체(130)를 포함한다. 열 라우팅 구조체(130)는 상호접속 영역(106)에서 집적 회로(100)의 전체가 아닌 부분 위로 연장된다. 열 라우팅 구조체(130)는 인접한 나노입자들이 서로 응집되는 응집된 나노입자 필름을 포함한다. 열 라우팅 구조체(130)는 열 라우팅 구조체(130)에 닿는 유전체 재료보다 더 높은 열전도율을 가진다. 응집된 나노입자 필름은 애더티브 프로세스를 포함하는 방법에 의해 형성된다.

Description

상호접속 영역에서의 집적 회로 나노입자 열 라우팅 구조체
이는 집적 회로들에 관한 것이고, 더 상세하게는 집적 회로들에서의 열 관리에 관한 것이다.
집적 회로들은 일부 액티브 컴포넌트들에서 원치않는 열을 자주 발생시킨다. 히트 싱크 또는 다른 패시브 구조를 통해 열을 제거하는 것이 때때로 바람직하다. 집적 회로에서 열 민감성 컴포넌트들로부터 열을 다른 데로 돌리는 것이 때때로 바람직하다. 집적 회로들에서 과도한 열을 관리하는 것은 점점 더 문제가 되고 있다.
설명된 예들에서, 집적 회로는 기판과 기판 상에 배치된 상호접속 영역을 가진다. 상호접속 영역은 복수의 상호접속 레벨들을 가진다. 집적 회로는 상호접속 영역 내에 열 라우팅 구조체(thermal routing structure)를 포함한다. 열 라우팅 구조체는 상호접속 영역에서 집적 회로의 전체가 아닌 부분 위로 연장된다. 열 라우팅 구조체는 인접한 나노입자들이 서로 응집되는 응집된 나노입자 필름을 포함한다. 열 라우팅 구조체는 열 라우팅 구조체와 닿는 유전체 재료보다 더 높은 열전도율을 가진다. 응집된 나노입자 필름은 애더티브 프로세스(additive process)를 포함하는 방법에 의해 형성된다.
도 1a 및 도 1b는 일 실시예에 따른 열 라우팅 구조체를 포함하는 예시적인 집적 회로의 단면들이다.
도 2a 내지 도 2f는 일 실시예에 따른 열 라우팅 구조체를 갖는 집적 회로를 형성하는 예시적인 방법을 묘사한다.
도 3a 내지 도 3c는 일 실시예에 따른 열 라우팅 구조체를 갖는 집적 회로를 형성하는 다른 예시적인 방법을 묘사한다.
도 4a 및 도 4b는 일 실시예에 따른 다른 열 라우팅 구조체를 포함하는 다른 예시적인 집적 회로의 단면들이다.
도 5a 내지 도 5d는 일 실시예에 따라 도 4a 및 도 4b를 참조하여 설명되는 유형의 열 라우팅 구조체를 갖는 집적 회로를 형성하는 예시적인 방법을 묘사한다.
도 6은 일 실시예에 따른 결합된 열 라우팅 구조체를 포함하는 예시적인 집적 회로의 단면이다.
도면들은 축척대로 그려지지는 않았다. 예시적인 실시예들은 액트들 또는 이벤트들의 예시된 순서에 의해 제한되지 않는데, 일부 액트들이 상이한 순서들로 그리고/또는 다른 액트들 또는 이벤트들과 동시에 일어날 수 있어서이다. 더욱이, 일부 예시된 액트들 또는 이벤트들은 임의적이다.
다음의 공동 계류중인 특허 출원들은 본 명세서에 참조에 의해 포함된다: 특허 출원 US 15/361,390호, 특허 출원 US 15/361,397호, 특허 출원 US 15/361,399호, 특허 출원 US 15/361,401호, 및 특허 출원 US 15/361,403호.
이 명세서는 "상단", "하단", "전방", "후방", "위로(over)", "위에(above)", "하에(under)", "아래에(below)" 등과 같은 용어들을 사용할 수 있다. 이들 용어들은 구조 또는 엘리먼트의 포지션 또는 배향을 제한하는 것으로서 해석되지 않아야 하지만, 구조체들 또는 엘리먼트들 사이의 공간적 관계를 제공한다.
이 명세서에서, 집적 회로의 "순간 상단 표면(instant top surface)"이란 용어는 설명되고 있는 특정 단계에 존재하는 집적 회로의 상단 표면을 지칭한다. 순간 상단 표면은 집적 회로의 형성에서 단계적으로 변할 수 있다.
이 명세서에서, "측방향(lateral)"이란 용어는 집적 회로의 순간 상단 표면의 평면에 평행한 방향을 지칭하고, "수직"이란 용어는 집적 회로의 순간 상단 표면의 평면에 수직인 방향을 지칭한다.
도 1a 및 도 1b는 일 실시예에 따른 열 라우팅 구조체를 포함하는 예시적인 집적 회로의 단면들이다. 도 1a를 참조하면, 집적 회로(100)는 실리콘, 실리콘 게르마늄 또는 실리콘 카바이드와 같은 반도체 재료(104)를 포함하는 기판(102)을 포함한다. 대안적으로, 반도체 재료(104)는 갈륨 질화물 또는 갈륨 아세나이드와 같은 III-V족 반도체일 수 있다. 다른 반도체 재료들이 이 예의 범위 내에 있다. 집적 회로(100)는 기판(102) 위에 배치되는 상호접속 영역(106)을 더 포함한다. 금속 산화물 반도체(metal oxide semiconductor)(MOS) 트랜지스터들로서 도 1a에 묘사되는, 집적 회로(100)의 열 생성 컴포넌트들(108)은, 기판(102)과 상호접속 영역(106) 사이의 경계(110)에 근접하여, 아마도 상호접속 영역(106) 속으로 연장되게 기판(102) 내에 배치된다. 바이폴라 접합 트랜지스터들, 접합 전계 효과 트랜지스터들(junction field effect transistors)(JFET들), 저항기들, 및 실리콘제어정류기들(silicon controlled rectifier)(SCR들)과 같은 열 생성 컴포넌트들(108)의 다른 현시물(manifestation)들은 이 예의 범위 내에 있다. 이 예에서, 집적 회로(100)는 MOS 트랜지스터들로서 도 1a에 묘사되는 열 민감성 컴포넌트들(112)을 또한 포함할 수 있다. 열 민감성 컴포넌트들(112)의 다른 현시물들은 이 예의 범위 내에 있다. 컴포넌트들(108 및 112)은 기판(102)과 상호접속 영역(106) 사이의 경계(110)에서 필드 산화물(114)에 의해 측방향으로 분리될 수 있다. 예를 들어, 필드 산화물(114)은 도 1a에 묘사된 바와 같은 얕은 트렌치 분리(shallow trench isolation)(STI) 구조를 가질 수 있거나 또는 LOCOS(localized oxidation of silicon) 구조를 가질 수 있다.
상호접속 영역(106)은 유전체 층 스택(122) 내에 배치되는 콘택트들(116), 상호접속부들(118) 및 비아들(120)을 포함할 수 있다. 콘택트들(116)은 열 생성 컴포넌트들(108) 및 열 민감성 컴포넌트들(112)에 대한 전기 접속들을 한다. 상호접속부들(118)은 복수의 상호접속 레벨들에 배치된다. 제1 상호접속 레벨에서의 상호접속부들(118)은 콘택트들(116)과 전기 접속들을 한다. 비아들(120)은 연속하는 상호접속 레벨들 사이에 배치되고 상호접속부들과 전기 접속들을 한다. 상호접속 영역(106)의 상단 표면(124)이 기판(102)과 상호접속 영역(106) 사이의 경계(110)에 대향하는 상호접속 영역(106)의 표면에 위치된다. 상호접속부들(118)은 알루미늄 상호접속부들, 다마신 구리 상호접속부들, 및/또는 도금된 구리 상호접속부들을 포함할 수 있다. 알루미늄 상호접속부는 수 퍼센트의 실리콘, 티타늄, 및/또는 구리를 가지는, 아마도 티타늄을 포함하는 접착층 상에, 그리고 아마도 알루미늄 층 상에 티타늄 질화물의 반사방지 층을 가지는 알루미늄 층을 포함할 수 있다. 다마신 구리 상호접속부가 유전체 층 스택(122)에서의 트렌치 내에 배치된, 탄탈룸 및/또는 탄탈룸 질화물의 장벽층 상에 구리를 포함할 수 있다. 도금된 구리 상호접속부가 상호접속부의 하단에 접착 층을 포함할 수 있고, 상호접속부의 측면들에 배치된 장벽 층을 가질 수 있다. 본드 패드 구조체들(126)은 상호접속 영역(106)의 상단 표면(124) 위로 배치될 수 있고, 상호접속부들(118)에 전기적으로 커플링될 수 있다. 보호 오버코트(128)가 상호접속 영역(106)의 상단 표면(124) 위로 배치될 수 있다. 보호 오버코트(128)는 유전체 재료, 이를테면 실리콘 이산화물, 실리콘 질화물, 실리콘 산화물 질화물, 및/또는 폴리이미드의 하나 이상의 층들을 포함할 수 있다.
열 라우팅 구조체(130)가 상호접속 영역(106)에서 집적 회로(100)의 전체는 아닌 부분 위로 연장되면서, 상호접속 영역(106)에 배치된다. 열 라우팅 구조체(130)는 상호접속 영역(106)에서 열 라우팅 구조체(130)에 닿는 유전체 재료보다 더 높은 열전도율을 가진다. 열전도율은 재료의 성질이고, watt/meter℃ 단위로 표현될 수 있다. 열 라우팅 구조체(130)는 도 1b에서 더 상세히 도시된 나노입자들(133)을 주로 포함하는 응집된 나노입자 필름(132)을 포함한다. 인접한 나노입자들(133)이 서로 응집된다. 나노입자들(133)의 표면들 상에 실리콘과 산소를 포함하는 실란 계 분자들과 같은 무기질 기능성 분자들이 있을 수 있다. 열 라우팅 구조체(130)에는 접착제 또는 폴리머와 같은 유기질 바인더 재료가 실질적으로 없다. 열 라우팅 구조체(130)는, 도 1a에 도시된 바와 같이, 열 생성 컴포넌트들(108) 위의 영역들로부터 집적 회로(100)의 열 제거 영역(134)으로 연장될 수 있다. 열 라우팅 구조체(130)는, 도 1a에 도시된 바와 같이, 열 민감성 컴포넌트들(112) 위의 외부 영역에 위치되며, 따라서 집적 회로(100)의 동작 동안 열 생성 컴포넌트들(108)로부터의 열을 유리하게는 열 민감성 컴포넌트들(112)로부터 멀어지게 다른 곳으로 돌리도록 구성될 수 있다.
도 1a 및 도 1b에 묘사된 바와 같은 이 예의 버전에서, 열 라우팅 구조체(130)는 전기적 비-전도성일 수 있고, 나노입자들(133)의 예들은 알루미늄 산화물, 다이아몬드, 육방정 붕소 질화물, 입방정 붕소 질화물, 및/또는 알루미늄 질화물의 나노입자들을 포함할 수 있다. 열 라우팅 구조체(130)는 원치않는 전기 션트들을 무릅쓰는 일없이 콘택트들(116), 상호접속부들(118), 및/또는 비아들(120)에 닿아서, 열 생성 컴포넌트들(108) 위의 영역의 더 완전한 커버리지를 가능하게 하고 열 제거 영역(134)에서는, 열 생성 컴포넌트들(108)로부터 더 많은 열을 유리하게 수집하고, 열을 더 효율적으로 열 제거 영역(134)에 전달할 수 있다.
이 예의 다른 버전에서, 열 라우팅 구조체(130)는 전기 전도성일 수 있다. 이러한 버전에서, 나노입자들(133)의 예들은 금속, 그래핀, 금속에 임베디드된 그래핀, 흑연, 흑연질 탄소(graphitic carbon), 및/또는 탄소 나노튜브들의 나노입자들을 포함할 수 있다. 열 라우팅 구조체(130)의 전기 전도성 버전들은 콘택트들(116), 상호접속부들(118), 및 비아들(120)로부터 분리될 수 있다.
이 예의 추가의 버전에서, 나노입자들(133)은 금속을 포함하는 나노입자들을 포함할 수 있고, 열 라우팅 구조체(130)는 응집된 나노입자 필름(132) 상에 흑연질 재료 층을 포함할 수 있다. 이러한 버전에서, 나노입자들(133)의 예들은 구리, 니켈, 팔라듐, 백금, 이리듐, 로듐, 세륨, 오스뮴, 몰리브덴, 및/또는 금의 나노입자들을 포함할 수 있다. 이러한 버전에서, 열 라우팅 구조체(130)는 전기 전도성이고, 그런고로 콘택트들(116), 상호접속부들(118), 및 비아들(120)로부터 분리될 수 있다.
임의적 평탄화 층(136)이 유전체 층 스택(122)의 후속 층들 및 후속 상호접속 레벨들에 실질적으로 평평한 표면을 제공하기 위해 열 라우팅 구조체(130)에 측방향으로 인접하게 배치될 수 있다. 평탄화 층(136)은 열 라우팅 구조체(130)의 두께에 필적하는 두께를 가질 수 있다. 평탄화 층(136)은 유전체 층 스택(122)의 열전도율에 필적하는 열전도율을 가질 수 있으며, 이 열전도율은 열 라우팅 구조체(130)의 열전도율보다 상당히 낮다. 평탄화 층(136)은 실리콘 이산화물과 같은 유전체 재료들을 포함할 수 있고 입상(granular) 구조를 가질 수 있다.
도 2a 내지 도 2f는 일 실시예에 따른 열 라우팅 구조체를 갖는 집적 회로를 형성하는 예시적인 방법을 묘사한다. 도 2a를 참조하면, 집적 회로(200)는 반도체 재료(204)를 포함하는 기판(202) 상에 형성된다. 예를 들어, 기판(202)은 반도체 웨이퍼일 수 있다. 반도체 재료(204)는 실리콘, 실리콘 게르마늄 또는 탄화 규소와 같은 IV족 반도체일 수 있다. 대안적으로, 반도체 재료(204)는 갈륨 질화물 또는 갈륨 아세나이드와 같은 III-V족 반도체일 수 있다. 다른 반도체 재료들이 이 예의 범위 내에 있다.
열 생성 컴포넌트들(208) 및 열 민감성 컴포넌트들(212)과 같은 컴포넌트들이 반도체 재료(204)에 형성된다. 그 컴포넌트들은 MOS 트랜지스터들, 바이폴라 접합 트랜지스터들, JFET들, 저항기들, SCR들, 다이오드들 및/또는 다른 컴포넌트들을 포함할 수 있다. 필드 산화물(214)이 컴포넌트들을 측방향으로 분리하도록 기판(202)에 형성될 수 있다. 필드 산화물(214)은 STI 프로세스에 의해 또는 대안적으로 LOCOS 프로세스에 의해 형성될 수 있다.
상호접속 영역(206)이 기판(202) 위로 형성된다. 도 2a는 완성 도중의 스테이지에서 상호접속 영역(206)을 도시한다. 상호접속 영역(206)은 상호접속 엘리먼트들이 유전체 층들의 각각에 형성되는 유전체 층 스택(222)을 형성하기 위해 일련의 유전체 층들로서 형성될 수 있다. 유전체 층 스택(222)의 금속전 유전체(pre-metal dielectric)(PMD) 층이 기판(202) 위로 직접 형성될 수 있고, 콘택트들(216)이 열 생성 컴포넌트들(208) 및 열 민감성 컴포넌트들(212)을 포함하는 컴포넌트들에 전기 접속들을 하도록 PMD 층을 통해 그 뒤에 형성될 수 있다. 제1 금속내 유전체(intra-metal dielectric)(IMD) 층이 유전체 층 스택(222)의 일부로서 형성된다. 제1 IMD 층의 제1 상호접속 레벨에서의 상호접속부들(218)은 PMD 층 및 콘택트들(216) 위로 형성된다. 제1 상호접속 레벨에서의 상호접속부들(218)은 콘택트들(216)과 전기 접속들을 한다. 제1 레벨간 유전체(inter-level dielectric)(ILD) 층의 부분이 제1 IMD 층 및 제1 상호접속 레벨 위로, 유전체 층 스택(222)의 일부로서 형성될 수 있다.
이 예의 열 라우팅 구조체를 형성하는 것은 상호접속 영역(206)의 순간 상단 표면 위로 애더티브 프로세스(242)에 의해 나노입자 잉크(240)의 나노입자 잉크 필름(238)을 형성하는 것으로 시작한다. 이 명세서에서는, 애더티브 프로세스가 원하는 영역에 나노입자들을 배치하고 원하는 영역 외부에 나노입자들을 배치하지 않으며, 그래서 나노입자들의 최종의 원하는 형상이 분배된 나노입자들의 부분을 제거할 필요 없이 생성된다. 애더티브 프로세스들은 포토리소그래피 프로세스들 및 후속 에치 프로세스들 없이 원하는 영역들에 필름들을 형성하며, 따라서 제작 비용 및 복잡도를 유리하게 감소시키는 것을 가능하게 할 수 있다. 나노입자 잉크(240)는 나노입자들과 캐리어 유체를 포함한다. 예를 들어, 나노입자 잉크(240)는 잉크, 슬러리, 또는 졸 겔일 수 있다. 나노입자들은 도 1a 및 도 1b와 관련하여 나노입자들(133)에 대해 기술된 재료들을 포함할 수 있다. 나노입자들의 표면들 상에 실리콘과 산소를 포함하는 분자들과 같은 무기질 기능성 분자들이 있을 수 있다. 나노입자 잉크(240)의 조성은 집적 회로(200)에 대해 원하는 접착력을 제공하도록 선택될 수 있다. 나노입자 잉크(240)는 그 뒤에 형성되는 열 라우팅 구조체를 위한 영역에서 집적 회로(200) 상으로 분배되고, 상호접속 영역(206)의 전체 순간 상단 표면 위로 분배되지 않는다. 유전체 분리 층의 하나 이상의 층들은 나노입자 잉크 필름(238)을 형성하기 전에 순간 상단 표면 상에 임의로 형성될 수 있다. 예를 들어, 애더티브 프로세스(242)는 개별 액적 분배 장치(243)를 사용하여, 잉크젯 프로세스라고 때때로 지칭되는 개별 액적 프로세스를 포함할 수 있다. 개별 액적 분배 장치(243)는 집적 회로(200) 및 개별 액적 분배 장치(243)가 나노입자 잉크 필름(238)에 원하는 분배 패턴을 제공하기 위해 서로에 대해 측방향으로 이동될 수 있도록 구성될 수 있다. 개별 액적 분배 장치(243)는 애더티브 프로세스(242)에 대해 원하는 스루풋을 제공하기 위해 독립적으로 활성화될 수 있는 복수의 분배 포트들을 가질 수 있다. 이 예의 대안적 버전에서, 애더티브 프로세스(242)는 연속 압출 프로세스, 직접 레이저 전사 프로세스, 정전 퇴적 프로세스, 또는 전기화학적 퇴적 프로세스를 포함할 수 있다.
열 라우팅 구조체가 상호접속 영역(206)에서의 더 높은 포지션에 형성되는 이 예의 버전에서, 비아들은 첫 번째 ILD에서 형성되어, 제1 상호접속 레벨에서 상호접속부들(218)에 대한 전기 접속들을 할 수 있다. 순차적 상호접속 레벨들에서 상호접속부들을 갖는 추가적인 IMD 층들과, 비아들을 갖는 추가적인 ILD 층들은, 열 라우팅 구조체의 형성 전에, 상호접속 영역(206)에 형성될 수 있다.
도 2b를 참조하면, 도 2a의 나노입자 잉크 필름(238)은 나노입자 잉크 필름(238)으로부터 휘발성 재료의 적어도 부분을 제거하도록 베이크 프로세스(244)에 의해 가열되어 주로 나노입자들을 포함하는 나노입자 필름(246)을 형성한다. 제1 베이크 프로세스(244)는, 이를테면 도 2b에서 개략적으로 나타낸 바와 같은 백열 광원(245) 또는 적외선 발광 다이오드들(IR LED들)을 사용하는 복사 프로세스(radiant heat process)일 수 있다. 대안적으로, 베이크 프로세스(244)는 기판(202)을 통해 나노입자 잉크 필름(238)을 가열하는 핫 플레이트 프로세스일 수 있다. 베이크 프로세스(244)는 휘발성 재료의 제거를 향상시키기 위해, 부분적 진공에서, 또는 낮은 압력에서 가스의 연속 유동을 갖는 주변환경에서 수행될 수 있다.
도 2c를 참조하면, 도 2b의 나노입자 필름(246)은 인접한 나노입자들이 서로 응집하도록 응집 유도 프로세스(248)에 의해 가열되어, 응집된 나노입자 필름(250)을 형성한다. 나노입자들을 서로 응집시키는데 필요한 온도는 나노입자들의 사이즈의 함수이다. 더 작은 나노입자들이 나노입자들의 원하는 응집을 회득하기 위해 더 큰 나노입자들보다 더 낮은 온도들에서 가열될 수 있다. 나노입자들은 집적 회로 컴포넌트들 및 구조체들과 양립 가능한 온도에서 응집을 가능하게 하도록 선택될 수 있다. 응집은 인접한 나노입자들 사이의 원자들의 확산을 수반하는 물리적 메커니즘을 포함하는 프로세스에 의해 일어날 수 있다. 응집은 인접한 나노입자들 사이의 원자들의 반응을 수반하는 화학적 메커니즘을 포함하는 프로세스에 의해 또한 일어날 수 있다. 응집 유도 프로세스(248)는 도 2c에서 개략적으로 묘사된 바와 같은 스캐닝 레이저 장치(249)에 의한 가열을 포함할 수 있다. 스캐닝 레이저 장치(249)는 나노입자 필름(246)에만 열을 제공하고 나노입자 필름(246)에 측방향으로 인접한 집적 회로(200)의 부분들에는 열을 제공하지 않도록 구성되어, 컴포넌트들(208 및 212) 상의 총 열부하를 유리하게 감소시킬 수 있다.
이 예의 하나의 변형예에서, 응집 유도 프로세스(248)는 플래시 가열 프로세스를 포함할 수 있는데, 이 프로세스는 1 마이크로초 내지 10 마이크로초 동안 복사 에너지를 인가한다. 다른 변형예에서, 응집 유도 프로세스(248)는 100 밀리초 내지 5 초 동안 복사 에너지를 인가하는 스파이크 가열 프로세스를 포함할 수 있다. 이 예의 대안적 버전에서, 도 2b에 관하여 설명된 베이크 프로세스(244)는 응집 유도 프로세스(248)와 결합될 수 있어, 도 2b의 나노입자 필름(246)에 인가된 열 출력이 램핑되어 휘발성 재료를 먼저 제거하며, 뒤따라 나노입자들의 응집을 유도한다. 나노입자들 사이의 응집을 유도하는 다른 방법들은 이 예의 범위 내에 있다.
응집된 나노입자 필름(250)은 열 라우팅 구조체(230)를 제공할 수 있다. 대안적으로, 도 2a 내지 도 2c에 관하여 설명되는 단계들은 응집된 나노입자 필름(250)과 결합하여, 원하는 두께를 갖는 열 라우팅 구조체(230)를 제공하는 제2의 응집된 나노입자 필름을 형성하도록 반복될 수 있다. 프로세스 단계들의 일부 파라미터들, 이를테면 베이크 시간과 온도는, 열 라우팅 구조체(230)에 하나를 초과하는 응집된 나노입자 필름을 수용하도록 조정될 수 있다.
도 2d를 참조하면, 도 1a에 관하여 설명된 평탄화 층(136)과 유사한, 열 라우팅 구조체(230)에 측방향으로 인접한 평탄화 층이 상호접속 영역(206)의 후속 층들의 형성을 용이하게 하는 실질적으로 평평한 표면을 제공하도록 임의로 형성될 수 있다. 평탄화 층은 다양한 방법들 중 임의의 방법에 의해 형성될 수 있으며; 이 예는 애더티브 프로세스를 사용하여 평탄화 층을 형성하는 것을 개시한다. 평탄화 층의 형성은 열 라우팅 구조체(230)에 측방향으로 인접한 상호접속 영역(206)의 순간 상단 표면 상에 애더티브 프로세스(252)에 의해 슬러리 층(251)을 형성하는 것으로 시작한다. 슬러리 층(251)은 수성 유체 또는 아마도 유기질 바인더 전구체 유체에 분산된 유전체 입자들을 포함할 수 있다. 애더티브 프로세스(252)는 도 2d에서의 개략적으로 묘사된 바와 같은 연속 분배 장치(253)를 사용할 수 있거나 또는 개별 액적 디스펜서와 같은 다른 애더티브 장치를 사용할 수 있다. 슬러리 층(251)은 열 라우팅 구조체(230)에 의해 커버되지 않는 상호접속 영역(206)의 순간 상단 표면의 실질적으로 모두 상으로 분배될 수 있다.
도 2e를 참조하면, 슬러리 층(251)은 슬러리 층(251)으로부터 휘발성 재료의 적어도 부분을 제거하기 위해 슬러리 베이크 프로세스(254)에 의해 가열된다. 슬러리 베이크 프로세스(254)는 도 2e에 나타낸 바와 같이 백열 소스(255)를 사용하는 복사열 프로세스일 수 있거나 또는 핫 플레이트 베이크 프로세스, 강제 에어 베이크 프로세스, 또는 그것들의 조합일 수 있다.
도 2f를 참조하면, 도 2e의 슬러리 층(251)은 평탄화 층(236)을 형성하도록 경화된다. 슬러리 층(251)은, 도 2f에 나타낸 바와 같이, 가열 램프(258)를 사용한 가열 프로세스(256)에 의해, 또는 슬러리 층(251)에 유기 전구체를 중합화하는 자외선 방사에 대한 노출에 의해 경화될 수 있다.
상호접속 영역(206)의 형성은 유전체 층 스택(222)의 유전체 층들의 형성과 비아들의 형성으로 계속된다. 비아들은, 비아 홀들을 형성하기 위한 에치 프로세스에 대한 적절한 조정들과 함께, 열 라우팅 구조체(230)를 통해, 그리고 존재한다면 평탄화 층(236)을 통해 형성될 수 있다.
도 3a 내지 도 3c는 일 실시예에 따른 열 라우팅 구조체를 갖는 집적 회로를 형성하는 다른 예시적인 방법을 묘사한다. 도 3a를 참조하면, 집적 회로(300)는 반도체 재료(304)를 포함하는 기판(302) 상에 형성된다. 컴포넌트들은, 기판(302)의 상단 표면(310)에 근접하여, 반도체 재료(304) 내에 형성된다. 이 예의 컴포넌트들은 제1 컴포넌트 세트(308)와 제2 컴포넌트 세트(360)를 포함할 수 있는데, 제1 컴포넌트 세트(308)는 제2 컴포넌트 세트(360)로부터 공간적으로 분리되고, 제1 컴포넌트 세트(308)와 제2 컴포넌트 세트(360)는 동일한 열적 환경을 공유함으로부터 이익을 얻는다. 제1 컴포넌트 세트(308)와 제2 컴포넌트 세트(360)는 아날로그 회로의 정합 컴포넌트들일 수 있다. 정합 컴포넌트들은 실질적으로 동일한 성능 파라미터들, 이를테면 구동 전류 및 문턱값을 가지도록 설계된다. 이들 성능 파라미터들이 온도에 의해 영향을 받기 때문에, 정합 컴포넌트들 사이의 온도 차이를 감소시키는 것은 성능 파라미터들에서의 차이들을 유리하게 감소시킬 수 있다. 그 컴포넌트들(308 및 360)은 MOS 트랜지스터들, 바이폴라 접합 트랜지스터들, JFET들, 저항기들, SCR들, 다이오드들 및/또는 다른 컴포넌트들을 포함할 수 있다. 필드 산화물(314)이 컴포넌트들을 측방향으로 분리하도록 기판(302)에 형성될 수 있다. 필드 산화물(314)은 STI 프로세스에 의해 또는 대안적으로 LOCOS 프로세스에 의해 형성될 수 있다.
상호접속 영역(306)이 기판(302) 위로 형성된다. 도 3a는 완성 도중의 스테이지에서 상호접속 영역(306)을 도시한다. 상호접속 영역(306)은 유전체 층들에 형성된 콘택트들(316), 상호접속부들(318), 및 비아들(320)과 같은 상호접속 엘리먼트들을 갖는 유전체 층 스택(322)을 형성하기 위해, 일련의 유전체 층들, 이를테면 PMD 층과, 교번하는 IMD 층들 및 ILD 층들로서 형성될 수 있다.
이 예의 열 라우팅 구조체를 형성하는 것은 상호접속 영역(306)의 순간 상단 표면 위로 유전체 분리 층(362)을 임의로 형성하는 것으로 시작할 수 있다. 유전체 분리 층(362)은 그 뒤에 형성된 열 라우팅 구조체로부터 상호접속부들(318)을 전기적으로 절연시킬 수 있다. 예를 들어, 유전체 분리 층(362)은 실리콘 이산화물 계 유전체 재료를 포함할 수 있다. 유전체 분리 층(362)은 테트라에틸 오르토실리케이트(tetraethyl orthosilicate)(TEOS)를 사용한 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition)(PECVD) 프로세스, 또는 베이킹 및 어닐링이 뒤따르는 수소 실세스퀴옥산(hydrogen silsesquioxane)(HSQ) 또는 메틸 실세스퀴옥산(methyl silsesquioxane)(MSQ)으로 집적 회로(300)을 스핀 코팅하는 것에 의해 형성될 수 있다. 유전체 분리 층(362)은 블랭킷 층으로서 구성될 수 있거나 또는 패터닝될 수 있다. 이 예의 하나의 버전에서, 유전체 분리 층(362)의 패터닝된 현시물은 열 라우팅 구조체의 전체 열전도율을 유리하게 증가시킬 수 있는 높은 열전도율을 갖는 전기적 비-전도성 나노입자들로 형성될 수 있다. 상호접속부들(318)이 상호접속 영역의 순간 상단 표면에서 노출되는 않는 이 예의 대안적 버전에서, 유전체 분리 층을 형성하는 것은 생략될 수 있다.
나노입자 잉크(340)의 나노입자 잉크 필름(338)이 상호접속 영역(306)의 순간 상단 표면 상에 형성된다. 나노입자 잉크 필름(338)은 애더티브 프로세스(342)에 의해 형성된다. 이 예에서, 나노입자 잉크(340)는 전기 전도성 나노입자들과 캐리어 유체를 포함할 수 있다. 나노입자 잉크(340)는 그 뒤에 형성되는 열 라우팅 구조체를 위한 영역에서 집적 회로(300) 상으로 분배되고, 상호접속 영역(306)의 전체 순간 상단 표면 위로 분배되지 않는다. 나노입자 잉크(340)는 나노입자 잉크 필름(338) 내에 비아 개구부들(364)을 남기기 위해서 그 뒤에 형성되는 비아들을 위한 영역들 외에서 생략되어, 전기 전도성 나노입자들이 그 뒤에 형성되는 비아들에 닿는 것을 피할 수 있다. 애더티브 프로세스(342)는, 도 3a에서 개략적으로 나타낸 바와 같이, 연속 마이크로 압출 분배 장치(343)를 사용할 수 있다. 연속 마이크로 압출 분배 장치(343)는 나노입자 잉크 필름(338)에 대한 원하는 분배 패턴을 제공하기 위해 집적 회로(300) 및 연속 마이크로 압출 분배 장치(343)가 서로에 대해 측방향으로 이동될 수 있도록 구성될 수 있다.
도 3b를 참조하면, 도 3a의 나노입자 잉크 필름(338)은 나노입자 잉크 필름(338)으로부터 휘발성 재료의 적어도 부분을 제거하도록 베이크 프로세스(344)에 의해 가열되어 주로 나노입자들을 포함하는 나노입자 필름(346)을 형성한다. 베이크 프로세스(344)는 도 3b에 묘사된 바와 같이, 기판(302) 하에 배치된 핫 플레이트(345)를 사용한 핫 플레이트 프로세스일 수 있다. 대안적으로, 베이크 프로세스(344)는, 도 2b에 관하여 설명된 바와 같은 복사열 프로세스일 수 있다. 베이크 프로세스(344)는 휘발성 재료의 제거를 향상시키기 위해, 부분적 진공에서, 또는 낮은 압력에서 가스의 연속 유동을 갖는 주변환경에서 수행될 수 있다.
도 3c를 참조하면, 도 3b의 나노입자 필름(346)은 인접한 나노입자들이 서로 응집하도록 응집 유도 프로세스(348)에 의해 가열되어, 응집된 나노입자 필름(350)을 형성한다. 응집 유도 프로세스(348)는, 도 3c에 개략적으로 묘사된 바와 같이, 플래시 램프(366)를 사용한 플래시 가열 프로세스를 포함할 수 있다. 나노입자들 사이의 응집을 유도하는 다른 방법들은 이 예의 범위 내에 있다. 응집된 나노입자 필름(350)은 열 라우팅 구조체(330)의 실질적으로 모두를 제공할 수 있다. 대안적으로, 추가적인 응집된 나노입자 필름들은 열 라우팅 구조체(330)를 제공하기 위해 응집된 나노입자 필름(350)과 결합하도록 형성될 수 있다.
도 4a 및 도 4b는 일 실시예에 따른 열 라우팅 구조체를 포함하는 다른 예시적인 집적 회로의 단면들이다. 도 4a를 참조하면, 집적 회로(400)는 반도체 재료(404)를 포함하는 기판(402)을 포함한다. 집적 회로(400)는 기판(402) 위에 배치되는 상호접속 영역(406)을 더 포함한다. 이 예에서, 제1 컴포넌트 세트(408) 및 제2 컴포넌트 세트(460)는 기판(402)과 상호접속 영역(406) 사이의 경계(410)에 근접하여, 기판(402) 및 상호접속 영역(406) 내에 배치된다. 이 예에서, 제1 컴포넌트 세트(408)와 제2 컴포넌트 세트(460)는 유사한 열적 환경들을 가짐으로부터 성능이 이익을 얻는 정합 컴포넌트들일 수 있다. 집적 회로(400)는 온도가 감소함에 따라 성능이 개선되는 열 민감성 컴포넌트들(412)을 더 포함할 수 있다. 컴포넌트들(408, 460 및 412)은 도 4a에서 MOS 트랜지스터들로서 묘사되지만, 다른 현시물들(이를테면 바이폴라 접합 트랜지스터들, JFET들, 저항기들, 및 SCR들)이 이 예의 범위 내에 있다. 컴포넌트들(408, 460 및 412)은 기판(402)과 상호접속 영역(406) 사이의 경계(410)에서 필드 산화물(414)에 의해 측방향으로 분리될 수 있다.
상호접속 영역(406)은 유전체 층 스택(422) 내에 배치되는 콘택트들(416), 상호접속부들(418) 및 비아들(420)을 포함할 수 있다. 상호접속 영역(406)의 상단 표면(424)이 기판(402)과 상호접속 영역(406) 사이의 경계(410)에 대향하는 상호접속 영역(406)의 표면에 위치된다. 본드 패드 구조체들(426)은 상호접속 영역(406)의 상단 표면(424) 위로 배치될 수 있고, 상호접속부들(418)에 전기적으로 커플링된다. 보호 오버코트(428)가 상호접속 영역(406)의 상단 표면(424) 위로 배치될 수 있다. 본드 패드 구조체들(426)은 보호 오버코트(428)를 통해 연장될 수 있다.
열 라우팅 구조체(430)가 상호접속 영역(406)에서 집적 회로(400)의 전체는 아닌 부분 위로 연장되면서, 상호접속 영역(406)에 배치된다. 이 예에서, 열 라우팅 구조체(430)는 금속을 포함하는 나노입자들(433)을 포함하는 응집된 나노입자 필름(432)과, 도 4b에 상세히 도시된 응집된 나노입자 필름(432) 상에 배치된 흑연질 재료 층(468)을 포함한다. 예를 들어, 나노입자들(433)은 구리, 니켈, 팔라듐, 백금, 이리듐, 로듐, 세륨, 오스뮴, 몰리브덴, 및/또는 금을 포함할 수 있다. 흑연질 재료 층(468)은 흑연, 흑연질 탄소, 그래핀, 탄소 나노튜브들 등을 포함할 수 있다.
유전체 분리 층(470)이 열 라우팅 구조체(430) 하에 임의로 배치될 수 있다. 유전체 분리 층(470)은 밑에 있는 상호접속부들(418)로부터 응집된 나노입자 필름 층(432)을 전기적으로 절연시킬 수 있다. 이 예에서, 열 라우팅 구조체(430)는 제1 컴포넌트 세트(408) 및 제2 컴포넌트 세트(460) 위로 연장될 수 있고, 도 4a에 도시된 바와 같이, 열 민감성 컴포넌트들(412)로부터 연장할 수 있다. 따라서, 열 라우팅 구조체(430)는 제1 컴포넌트 세트(408) 및 제2 컴포넌트 세트(460)에 대해 더 근접하여 매칭된 열적 환경을 제공함으로써, 그것들의 성능을 개선시키면서, 제1 컴포넌트 세트(408) 및 제2 컴포넌트 세트(460)로부터의 열을 열 민감성 컴포넌트들(412)로부터 멀어지게 유리하게 다른 데로 돌릴 수 있다.
도 5a 내지 도 5d는 일 실시예에 따른 열 라우팅 구조체를 갖는 집적 회로를 형성하는 다른 예시적인 방법을 묘사한다. 도 5a를 참조하면, 집적 회로(500)는 반도체 재료(504)를 포함하는 기판(502) 상에 형성된다. 컴포넌트들(이를테면 열 생성 컴포넌트들(508), 열 민감성 컴포넌트들(512) 및 정합 컴포넌트들(560))이 기판(502)의 상단 표면(510)에 근접한 반도체 재료(504) 내에 형성된다. 기판(502)의 상단 표면(510)은 또한 기판(502)과 상호접속 영역(506) 사이의 경계이다. 필드 산화물(514)이 컴포넌트들(508, 512 및 560)을 측방향으로 분리하도록 기판(502)에 형성될 수 있다. 상호접속 영역(506)이 기판(502) 위로 형성된다. 상호접속 영역(506)은 콘택트들(516), 상호접속부들(518), 및 비아들(520)과 같은 상호접속 엘리먼트들이 유전체 층 스택(522)에 형성된 유전체 층 스택(522)을 가지도록 형성될 수 있다.
도 5a에 도시되지 않은 유전체 분리 층이 열 라우팅 구조체를 위한 영역에 임의로 형성될 수 있다. 유전체 분리 층은 도 3a의 유전체 분리 층(362)에 관하여 설명된 바와 같이, 다양한 방법들 중 임의의 방법에 의해 형성될 수 있다. 금속을 포함한 나노입자들을 포함하는 나노입자 잉크 필름(538)이, 유전체 분리 층이 만약 있다면, 유전체 분리 층 상의 상호접속 영역(506)의 순간 상단 표면 위로 애더티브 프로세스(572)에 의해 형성된다. 나노입자들은 도 4a 및 도 4b에 관하여 설명된 금속들 또는 흑연질 재료의 후속 성장을 위한 촉매로서 적합한 다른 금속을 포함할 수 있다. 나노입자 잉크 필름(538)은 그 뒤에 형성되는 열 라우팅 구조체를 위한 영역에 형성되고, 상호접속 영역(506)의 전체 순간 상단 표면 위로 형성되지 않는다. 애더티브 프로세스(572)는, 도 5a에 묘사된 바와 같이, 펄스식 레이저(573)를 사용하여 나노입자들을 포함하는 소스 층(576)의 나노입자 잉크(574)의 작은 조각들을 집적 회로(500)에 전사하는 직접 레이저 전사 프로세스를 포함할 수 있다. 소스 층(576)은 백킹(backing) 층(578)에 부착된다. 결합된 소스 층(576) 및 백킹 층(578)은 리본이라고 때때로 지칭된다. 펄스식 레이저(573), 소스 층(576) 및 백킹 층(578), 그리고 집적 회로(500)는 원하는 영역에 나노입자 잉크 필름(538)을 형성하기 위해 서로에 대해 이동될 수 있다. 나노입자 잉크 필름(538)을 형성하는 다른 방법들이 이 예의 범위 내에 있다.
도 5b를 참조하면, 도 5a의 나노입자 잉크 필름(538)은 나노입자 잉크 필름(538)으로부터 휘발성 재료의 적어도 부분을 제거하도록 베이크 프로세스(544)에 의해 가열되어 주로 나노입자들을 포함하는 나노입자 필름(546)을 형성할 수 있다. 베이크 프로세스(544)는 도 5b에 개략적으로 묘사된 바와 같은 IR LED들(545)을 사용하는 복사열 프로세스일 수 있다. IR LED들(545)을 사용하는 것은 실질적으로 나노입자 잉크 필름(538)을 포함하는 영역에만 복사 열의 인가를 가능하게 하면서 나노입자 잉크 필름(538) 외의 집적 회로(500)의 영역들에 복사 열을 인가하지 않아서, 컴포넌트들(508, 512, 및 568) 상의 열부하를 유리하게 감소시킬 수 있다. 대안적으로, 베이크 프로세스(544)는 백열 소스를 사용하는 복사열 프로세스를 포함할 수 있거나, 또는 핫 플레이트 프로세스를 포함할 수 있다.
도 5c를 참조하면, 도 5b의 나노입자 필름(546)은 인접한 나노입자들이 서로 응집하도록 응집 유도 프로세스(548)에 의해 가열되어, 응집된 나노입자 필름(532)을 형성한다. 응집 유도 프로세스(548)는 도 5c에 개략적으로 묘사된 바와 같이, 백열 램프(566)를 사용한 스파이크 가열 프로세스를 포함할 수 있다. 스파이크 가열 프로세스는 지속 시간 동안, 이를테면 1 밀리초 내지 10 밀리초 동안 나노입자 필름(546)를 가열하여, 컴포넌트들(508, 512 및 568)의 가열을 유리하게 제한한다. 나노입자들 사이의 응집을 유도하는 다른 방법들은 이 예의 범위 내에 있다.
도 5d를 참조하면, 흑연질 재료 층(568)이 흑연질 재료 PECVD 프로세스에 의해 응집된 나노입자 필름(532) 상에 선택적으로 형성된다. 흑연질 재료 PECVD 프로세스에서, 기판(502)은 웨이퍼 척(580) 상에 배치되고 웨이퍼 척(580)에 의해, 이를테면 200 ℃ 내지 400 ℃의 온도로 가열된다. 도 5d에서 "CARBON REAGENT GAS"로서 표시된 탄소 함유 시약 가스가 집적 회로(500) 위로 흐르고 도 5d에서 "RF POWER"로서 표시된 무선 주파수(radio frequency)(RF) 전력이 탄소 함유 시약 가스에 인가되어 집적 회로(500) 위에 탄소 라디칼들을 발생시킨다. 탄소 함유 시약 가스는 메탄, 에탄, 프로판 및/또는 부탄과 같은 곧은 사슬(straight chain) 알칸들, 에탄올과 같은 알코올들, 및/또는 시클로부탄 또는 벤젠과 같은 고리식 탄화수소들을 포함할 수 있다. 추가적인 가스들, 이를테면 수소, 아르곤 및/또는 산소가, 집적 회로(500) 위로 흐를 수 있다. 응집된 나노입자 필름(532)에서의 나노입자들은 흑연질 재료(568)를 형성하도록 반응하도록 탄소 라디칼들을 촉매화하여서, 흑연질 재료 층(568)의 제1 층이 응집된 나노입자 필름(532) 상에 선택적으로 형성된다. 흑연질 재료(568)의 후속 층들이 흑연질 재료(568)의 이전에 형성된 층들 상에 선택적으로 형성되어서, 흑연질 재료 층(568)은 응집된 나노입자 필름(532) 상에 선택적으로 형성되고, 흑연질 재료(568)는 응집된 나노입자 필름(532) 외의 집적 회로(500) 상에 형성되지 않는다. 결합된 응집된 나노입자 필름(532) 및 흑연질 재료 층(568)은 열 라우팅 구조체(530)를 제공한다.
도 6은 일 실시예에 따른 결합된 열 라우팅 구조체를 포함하는 예시적인 집적 회로의 단면이다. 집적 회로(600)는 반도체 재료(604)를 포함하는 기판(602)을 포함한다. 집적 회로(600)는 기판(602) 위에 배치되는 상호접속 영역(606)을 더 포함한다. 열 생성 컴포넌트들(608)은 기판(602)과 상호접속 영역(606) 사이의 경계(610)에 근접하여, 기판(602) 및 상호접속 영역(606) 내에 배치된다. 예를 들어, 컴포넌트들(608)은 MOS 트랜지스터들, 바이폴라 접합 트랜지스터들, JFET들, 저항기들, 및/또는 SCR들일 수 있다. 컴포넌트들(608)은 기판(602)과 상호접속 영역(606) 사이의 경계(610)에서 필드 산화물(614)에 의해 측방향으로 분리될 수 있다. 상호접속 영역(606)은 유전체 층 스택(622) 내에 배치되는 콘택트들(616), 상호접속부들(618) 및 비아들(620)을 포함할 수 있다. 상호접속부들(618)의 일부는 상호접속 영역(606)의 상단 표면(624)에 근접하여 위치되는 상단 상호접속 레벨(682)에 배치된다. 상호접속 영역(606)의 상단 표면(624)은 기판(602)과 상호접속 영역(606) 사이의 경계(610)로부터 대향하여 위치된다. 본드 패드 구조체들(626)은 상호접속 영역(606)의 상단 표면(624) 위로 배치되고, 상단 상호접속 레벨(682)에서 상호접속부들(618)에 전기적으로 커플링된다. 보호 오버코트(628)가 상호접속 영역(606)의 상단 표면(624) 위로 배치된다.
이 예에서, 집적 회로(600)는 본드 패드 구조체들(626)의 일부 상에 와이어 본드들(684)을 사용하여 조립된다. 집적 회로(600)는 캡슐화 재료(686)로 캡슐화에 의해 패키징된다. 캡슐화 재료(686), 이를테면 에폭시는, 보호 오버코트(628) 및 본드 패드 구조체들(626) 위로 배치된다.
이 예의 집적 회로(600)는 내부 기판(602)으로부터 상호접속 영역(606)을 통해, 그리고 유기 폴리머 캡슐화 재료(686)를 통해 연장하는, 결합된 열 라우팅 구조체(688)를 포함한다. 결합된 열 라우팅 구조체(688)는 본 명세서에서의 예들 중 임의의 예에 따라 상호접속 영역(606) 내에 배치되는 열 라우팅 구조체(630)를 포함한다. 결합된 열 라우팅 구조체(688)는 집적 회로(600)를 포함하는 패키지의 외부에 위치된 히트 싱크와 같은 열 제거 장치에 컴포넌트들(608)에 의해 생성된 열을 전도할 수 있으며, 이는 컴포넌트들(608)의 동작 온도를 유리하게 감소시킬 수 있다.
결합된 열 라우팅 구조체(688)는 기판(602)에 배치되는 그리고 기판(602)과 상호접속 영역(606) 사이의 경계(610)까지 연장하는 깊은 트렌치 열 라우팅 구조체들(690)을 포함할 수 있다. 깊은 트렌치 열 라우팅 구조체들(690)은 컴포넌트들(608)의 부분을 둘러쌀 수 있고 도 6의 평면 외부의 로케이션들에서 서로 접속될 수 있다. 깊은 트렌치 열 라우팅 구조체들(690)은 구조들을 가질 수 있고, 특허 출원 US 15/361,397호에서 설명된 바와 같이, 형성될 수 있다.
결합된 열 라우팅 구조체(688)는 상호접속 영역(606) 내에 배치되는 높은 열전도율 비아들(692)을 포함할 수 있다. 높은 열전도율 비아들(692)은 컴포넌트들(608)의 부분을 둘러쌀 수 있고 도 6의 평면 외부의 로케이션들에서 서로 접속될 수 있다. 높은 열전도율 비아들(692)은 구조들을 가질 수 있고, 특허 출원 US 15/361,399호에서 설명된 바와 같이, 형성될 수 있다.
결합된 열 라우팅 구조체(688)는 상단 상호접속 레벨(682) 위에 배치된 상단 레벨 열전도율 구조체(694)를 포함할 수 있다. 상단 레벨 열전도율 구조체(694)는 구조를 가질 수 있고, 특허 출원 US 15/361,390호에 설명된 바와 같이, 형성될 수 있다.
결합된 열 라우팅 구조체(688)는 집적 회로(600)에 캡슐화 재료(686)를 관통하여 배치된 높은 열전도율 관통 패키지 도관들(696)을 포함할 수 있다. 높은 열전도율 관통 패키지 도관들(696)은 구조들을 가질 수 있고, 특허 출원 US 15/361,403호에 설명된 바와 같이, 형성될 수 있다.
집적 회로(600)는 컴포넌트들(608)에 전기적으로 커플링되는 흑연질 재료 비아들(698)을 더 포함할 수 있다. 흑연질 재료 비아들(698)은 컴포넌트들(608)에 의해 생성된 열을 기판으로부터 아마도 결합된 열 라우팅 구조체(688)까지 멀어지게 전도할 수 있으며, 이는 컴포넌트들(608)의 동작 온도를 유리하게 감소시킬 수 있다. 흑연질 재료 비아들(698)은 구조들을 가질 수 있고, 특허 출원 US 15/361,401호에서 설명된 바와 같이, 형성될 수 있다.
변형예들이 설명된 실시예들에서 가능하고, 다른 실시예들이 청구항들의 범위 내에서 가능하다.

Claims (20)

  1. 집적 회로로서,
    반도체 재료를 포함하는 기판;
    상기 기판 위에 배치된 상호접속 영역 - 상기 상호접속 영역은,
    유전체 재료들을 포함하는 유전체 층 스택;
    상기 유전체 층 스택 내에 배치되는 콘택트들;
    상기 유전체 층 스택 내에 배치되는 상호접속부들(interconnects); 및
    상기 유전체 층 스택 내에 배치되는 비아들을 포함함 -;
    상기 기판과 상기 상호접속 영역 사이의 경계에 근접하여, 상기 기판 및 상기 상호접속 영역 내에 배치되는 열 생성 컴포넌트; 및
    상기 상호접속 영역 내에 배치되는 열 라우팅 구조체
    를 포함하고, 상기 열 라우팅 구조체는 상기 열 생성 컴포넌트 위로 연장되며, 상기 열 라우팅 구조체는 인접한 나노입자들이 서로 응집하는 나노입자들을 포함하는 응집된 나노입자 필름(cohered nanoparticle film)을 포함하고, 상기 응집된 나노입자 필름은 유기질 바인더 재료가 실질적으로 없고, 상기 열 라우팅 구조체의 열전도율은 상기 열 라우팅 구조체와 접촉하는 유전체 재료의 열전도율보다 더 높은 집적 회로.
  2. 제1항에 있어서, 상기 응집된 나노입자 필름은 알루미늄 산화물, 다이아몬드, 육방정 붕소 질화물(hexagonal boron nitride), 입방정 붕소 질화물(cubic boron nitride), 및 알루미늄 질화물로 이루어진 그룹으로부터 선택된 재료의 전기적 비-전도성 나노입자들을 포함하는 집적 회로.
  3. 제2항에 있어서, 상기 비아들 중 적어도 하나의 비아는 상기 열 라우팅 구조체에 닿는(touch) 집적 회로.
  4. 제1항에 있어서, 상기 응집된 나노입자 필름은 금속, 그래핀, 금속에 임베디드된 그래핀, 흑연, 흑연질 탄소, 및/또는 탄소 나노튜브들로 이루어진 그룹으로부터 선택된 재료의 전기 전도성 나노입자들을 포함하는 집적 회로.
  5. 제1항에 있어서, 상기 응집된 나노입자 필름은 구리, 니켈, 팔라듐, 백금, 이리듐, 로듐, 세륨, 오스뮴, 몰리브덴, 및 금으로 이루어진 그룹으로부터 선택된 금속의 나노입자들을 포함하고, 상기 열 라우팅 구조체는 상기 응집된 나노입자 필름 상에 배치된 흑연질 재료 층을 포함하는 집적 회로.
  6. 제1항에 있어서, 상기 열 라우팅 구조체는 상기 집적 회로의 열 제거 영역까지 연장되는 집적 회로.
  7. 제1항에 있어서, 상기 열 라우팅 구조체는 상기 집적 회로의 열 민감성 컴포넌트로부터 멀어지게 연장되는 집적 회로.
  8. 제1항에 있어서, 상기 열 라우팅 구조체는 상기 집적 회로의 정합 컴포넌트들 위로 연장되는 집적 회로.
  9. 제1항에 있어서, 상기 열 라우팅 구조체에 측방향으로 인접하게 배치되는 유전체 재료의 평탄화 층을 더 포함하는 집적 회로.
  10. 제1항에 있어서, 깊은 트렌치 열 라우팅 구조체, 높은 열전도율 비아, 상단 레벨 열전도율 구조체, 높은 열전도율 관통 패키지 도관, 및 흑연질 비아로 이루어진 그룹으로부터 선택된 열 라우팅 컴포넌트를 더 포함하며;
    상기 깊은 트렌치 열 라우팅 구조체는 응집된 나노입자 필름을 포함하며, 상기 깊은 트렌치 열 라우팅 구조체는 상기 기판 내에 배치되고 상기 기판과 상기 상호접속 영역 사이의 경계까지 연장되며;
    상기 높은 열전도율 비아는 응집된 나노입자 필름을 포함하며, 상기 높은 열전도율 비아는 상기 상호접속 영역 위에 배치되며;
    상기 상단 레벨 열전도율 구조체는 응집된 나노입자 필름을 포함하며, 상기 상단 레벨 열전도율 구조체는 상기 상호접속 영역 위에 배치되며;
    상기 높은 열전도율 관통 패키지 도관은 응집된 나노입자 필름을 포함하며, 상기 높은 열전도율 관통 패키지 도관은 상기 집적 회로 위로 캡슐화 재료를 관통하여 배치되고 상기 집적 회로까지 연장되며;
    상기 흑연질 비아는 응집된 나노입자 필름을 포함하며, 상기 흑연질 비아는 상기 집적 회로의 복수의 컴포넌트들 중 하나의 컴포넌트에 전기적으로 커플링되는 집적 회로.
  11. 집적 회로를 형성하는 방법으로서,
    반도체 재료를 포함하는 기판을 제공하는 단계;
    상기 기판 내에 열 생성 컴포넌트를 형성하는 단계; 및
    상기 기판 위에 상호접속 영역을 형성하는 단계
    를 포함하며, 상기 기판 위에 상호접속 영역을 형성하는 단계는
    상기 기판 위에 유전체 층 스택을 형성하는 단계;
    상기 유전체 층 스택 내에 콘택트들 - 상기 콘택트들은 상기 열 생성 컴포넌트에 전기 접속들을 행함 - 을 형성하는 단계;
    상기 유전체 층 스택 내에 상호접속부들 - 상기 상호접속부들은 복수의 상호접속 레벨들에 형성됨 - 을 형성하는 단계;
    상기 유전체 층 스택 내에 비아들 - 상기 비아들은 상기 상호접속부들에 전기 접속들을 행함 - 을 형성하는 단계; 및
    상기 유전체 층 스택 내에 열 라우팅 구조체를 형성하는 단계
    를 포함하며, 상기 유전체 층 스택 내에 열 라우팅 구조체를 형성하는 단계는,
    나노입자 잉크 필름을 형성하기 위해 상기 상호접속 영역에 애더티브 프로세스(additive process)에 의해 나노입자 잉크를 분배하는 단계 - 상기 나노입자 잉크 필름은 나노입자들 및 캐리어 유체를 포함하고, 상기 나노입자 잉크 필름은 유기질 바인더 재료가 없음 - ; 및
    상기 나노입자들의 응집을 유도함으로써 응집된 나노입자 필름을 형성하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서, 상기 열 라우팅 구조체를 형성하는 단계는, 상기 나노입자들의 응집을 유도하기 전에, 휘발성 재료를 제거하기 위해 상기 나노입자 잉크 필름을 가열함으로써 나노입자 필름을 형성하는 단계를 더 포함하는 방법.
  13. 제12항에 있어서, 상기 나노입자 잉크 필름을 가열하는 단계는 적외선 발광 다이오드(IRLED)를 사용하는 방법.
  14. 제11항에 있어서, 상기 나노입자들은 알루미늄 산화물, 다이아몬드, 육방정 붕소 질화물, 입방정 붕소 질화물, 및 알루미늄 질화물로 이루어진 그룹으로부터 선택된 재료의 전기적 비-전도성 나노입자들을 포함하는 방법.
  15. 제11항에 있어서, 상기 나노입자들은 금속, 그래핀, 금속에 임베디드된 그래핀, 흑연, 흑연질 탄소, 및 탄소 나노튜브들로 이루어진 그룹으로부터 선택된 재료의 전기 전도성 나노입자들을 포함하는 방법.
  16. 제11항에 있어서, 상기 나노입자들은 구리, 니켈, 팔라듐, 백금, 이리듐, 로듐, 세륨, 오스뮴, 몰리브덴, 및 금으로 이루어진 그룹으로부터 선택된 금속을 포함하고, 상기 열 라우팅 구조체를 형성하는 단계는 상기 응집된 나노입자 필름 상에 플라즈마 강화 화학 기상 증착(PECVD) 프로세스에 의해 흑연질 재료 층을 형성하는 단계를 더 포함하는 방법.
  17. 제11항에 있어서, 상기 상호접속 영역을 형성하는 단계는 상기 나노입자 잉크 필름을 형성하기 전에 유전체 분리 층을 형성하는 단계를 더 포함하며, 상기 나노입자 잉크 필름은 상기 유전체 분리 층 상에 형성되는 방법.
  18. 제11항에 있어서, 상기 상호접속 영역을 형성하는 단계는 상기 열 라우팅 구조체에 측방향으로 인접하게 위치된 유전체 재료의 평탄화 층을 형성하는 단계를 더 포함하는 방법.
  19. 제11항에 있어서, 상기 애더티브 프로세스는 개별 액적 분배 프로세스, 연속 압출 프로세스, 직접 레이저 전사 프로세스, 정전 퇴적 프로세스, 및 전기화학적 퇴적 프로세스로 이루어진 그룹으로부터 선택된 방법을 포함하는 방법.
  20. 제11항에 있어서, 상기 나노입자들의 응집을 유도하는 단계는 스캔된 레이저 가열 프로세스, 플래시 가열 프로세스 및 스파이크 가열 프로세스로 이루어진 그룹으로부터 선택된 프로세스를 포함하는 방법.
KR1020197014757A 2016-11-26 2017-11-22 상호접속 영역에서의 집적 회로 나노입자 열 라우팅 구조체 KR102473615B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/361,394 US10811334B2 (en) 2016-11-26 2016-11-26 Integrated circuit nanoparticle thermal routing structure in interconnect region
US15/361,394 2016-11-26
PCT/US2017/063136 WO2018098364A1 (en) 2016-11-26 2017-11-22 Integrated circuit nanoparticle thermal routing structure in interconnect region

Publications (2)

Publication Number Publication Date
KR20190094347A true KR20190094347A (ko) 2019-08-13
KR102473615B1 KR102473615B1 (ko) 2022-12-05

Family

ID=62192788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197014757A KR102473615B1 (ko) 2016-11-26 2017-11-22 상호접속 영역에서의 집적 회로 나노입자 열 라우팅 구조체

Country Status (6)

Country Link
US (1) US10811334B2 (ko)
EP (1) EP3545548A4 (ko)
JP (1) JP7045018B2 (ko)
KR (1) KR102473615B1 (ko)
CN (1) CN109937477B (ko)
WO (1) WO2018098364A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置
US20200075508A1 (en) * 2018-08-29 2020-03-05 Toshiba Memory Corporation Semiconductor device
US11049980B2 (en) 2018-10-30 2021-06-29 Texas Instruments Incorporated Integrated MIM diode
US11239415B2 (en) * 2019-04-18 2022-02-01 Nanya Technology Corporation Memory device and fabrication method thereof
US11658092B2 (en) * 2020-11-13 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interconnect structure for thermal management of electrical interconnect structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209802A1 (en) * 2002-05-13 2003-11-13 Fujitsu Limited Semiconductor device and method for fabricating the same
JP2010102698A (ja) * 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011162591A (ja) * 2010-02-05 2011-08-25 Mitsubishi Chemicals Corp 三次元集積回路用の層間充填材組成物、塗布液、三次元集積回路の製造方法
US20160093551A1 (en) * 2014-09-28 2016-03-31 Texas Instruments Incorporated Integration of heat spreader for beol thermal management
KR101645507B1 (ko) * 2013-06-28 2016-08-05 인텔 코포레이션 반도체 패키지 내의 다이간 간격을 감소시키는 언더필 물질 플로우 제어

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224030A (en) 1990-03-30 1993-06-29 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Semiconductor cooling apparatus
US5481136A (en) 1992-10-28 1996-01-02 Sumitomo Electric Industries, Ltd. Semiconductor element-mounting composite heat-sink base
US5683939A (en) 1993-04-02 1997-11-04 Harris Corporation Diamond insulator devices and method of fabrication
US7067406B2 (en) 1997-03-31 2006-06-27 Intel Corporation Thermal conducting trench in a semiconductor structure and method for forming the same
US6222254B1 (en) 1997-03-31 2001-04-24 Intel Corporation Thermal conducting trench in a semiconductor structure and method for forming the same
US7368013B2 (en) 1997-04-04 2008-05-06 Chien-Min Sung Superabrasive particle synthesis with controlled placement of crystalline seeds
US6046503A (en) 1997-09-26 2000-04-04 Siemens Aktiengesellschaft Metalization system having an enhanced thermal conductivity
US5955781A (en) 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips
JPH11238734A (ja) 1998-02-20 1999-08-31 Nec Corp 半導体集積回路
JP3347057B2 (ja) * 1998-05-22 2002-11-20 株式会社東芝 半導体装置
US6265771B1 (en) 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6288426B1 (en) 2000-02-28 2001-09-11 International Business Machines Corp. Thermal conductivity enhanced semiconductor structures and fabrication processes
GB0022329D0 (en) 2000-09-12 2000-10-25 Mitel Semiconductor Ltd Semiconductor device
US6512292B1 (en) 2000-09-12 2003-01-28 International Business Machines Corporation Semiconductor chip structures with embedded thermal conductors and a thermal sink disposed over opposing substrate surfaces
JP4833398B2 (ja) 2000-09-18 2011-12-07 ポリマテック株式会社 熱伝導性成形体の製造方法
JP2002097371A (ja) 2000-09-20 2002-04-02 Polymatech Co Ltd 熱伝導性高分子組成物及び熱伝導性成形体
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP4663153B2 (ja) 2001-05-22 2011-03-30 ポリマテック株式会社 熱伝導性複合材料組成物
JP4714371B2 (ja) 2001-06-06 2011-06-29 ポリマテック株式会社 熱伝導性成形体及びその製造方法
JP3791601B2 (ja) 2002-02-08 2006-06-28 日本電気株式会社 ナノグラファイト構造体の作製方法
US6525419B1 (en) 2002-02-14 2003-02-25 Intel Corporation Thermally coupling electrically decoupling cooling device for integrated circuits
US7071603B2 (en) 2002-02-20 2006-07-04 Cdream Corporation Patterned seed layer suitable for electron-emitting device, and associated fabrication method
US6771502B2 (en) 2002-06-28 2004-08-03 Advanced Energy Technology Inc. Heat sink made from longer and shorter graphite sheets
JP2004051852A (ja) 2002-07-22 2004-02-19 Polymatech Co Ltd 熱伝導性高分子成形体及びその製造方法
US7332211B1 (en) 2002-11-07 2008-02-19 Massachusetts Institute Of Technology Layered materials including nanoparticles
JP2004175926A (ja) 2002-11-27 2004-06-24 Polymatech Co Ltd 熱伝導性エポキシ樹脂成形体及びその製造方法
DE10336747A1 (de) 2003-08-11 2005-03-17 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
US20070126116A1 (en) 2004-08-24 2007-06-07 Carlos Dangelo Integrated Circuit Micro-Cooler Having Tubes of a CNT Array in Essentially the Same Height over a Surface
US7345364B2 (en) 2004-02-04 2008-03-18 Agere Systems Inc. Structure and method for improved heat conduction for semiconductor devices
DE102004008135A1 (de) * 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
US7135773B2 (en) 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US7288839B2 (en) 2004-02-27 2007-10-30 International Business Machines Corporation Apparatus and methods for cooling semiconductor integrated circuit package structures
US7286359B2 (en) 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
JP5374801B2 (ja) 2004-08-31 2013-12-25 富士通株式会社 炭素元素からなる線状構造物質の形成体及び形成方法
DE102004058305B3 (de) 2004-12-02 2006-05-18 Infineon Technologies Ag Halbleiterbauteil mit einem eine Passivierungsschicht aufweisenden Halbleiterchip sowie Verfahren zur Herstellung desselben
US7260939B2 (en) 2004-12-17 2007-08-28 General Electric Company Thermal transfer device and system and method incorporating same
US7651963B2 (en) 2005-04-15 2010-01-26 Siemens Energy, Inc. Patterning on surface with high thermal conductivity materials
US7989349B2 (en) 2005-04-15 2011-08-02 Micron Technology, Inc. Methods of manufacturing nanotubes having controlled characteristics
CN100488280C (zh) 2005-06-04 2009-05-13 华为技术有限公司 一种鉴权方法及相应的信息传递方法
US8022532B2 (en) 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
US8664759B2 (en) 2005-06-22 2014-03-04 Agere Systems Llc Integrated circuit with heat conducting structures for localized thermal control
JP4686274B2 (ja) 2005-06-30 2011-05-25 ポリマテック株式会社 放熱部品及びその製造方法
US7355289B2 (en) 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
US7586191B2 (en) 2005-08-11 2009-09-08 Hall David R Integrated circuit apparatus with heat spreader
US7633152B2 (en) 2005-09-02 2009-12-15 Agere Systems Inc. Heat dissipation in integrated circuits
US7312531B2 (en) 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
TW200735308A (en) 2005-12-23 2007-09-16 Koninkl Philips Electronics Nv On-chip interconnect-stack cooling using sacrificial interconnect segments
DE102006001792B8 (de) 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
US7335575B2 (en) 2006-02-03 2008-02-26 International Business Machines Corporation Semiconductor constructions and semiconductor device fabrication methods
US8217518B2 (en) 2006-03-08 2012-07-10 Stmicroelectronics Asia Pacific Pte., Ltd. Enhancing metal/low-K interconnect reliability using a protection layer
US9013035B2 (en) 2006-06-20 2015-04-21 Broadcom Corporation Thermal improvement for hotspots on dies in integrated circuit packages
JP2008060172A (ja) 2006-08-29 2008-03-13 Toshiba Corp 半導体装置
WO2008033388A2 (en) 2006-09-12 2008-03-20 Qd Vision, Inc. A composite including nanoparticles, methods, and products including a composite
US7656010B2 (en) 2006-09-20 2010-02-02 Panasonic Corporation Semiconductor device
JP2008091714A (ja) 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
US20120141678A1 (en) 2006-11-27 2012-06-07 Fujifilm Dimatix, Inc. Carbon Nanotube Ink
JP5526457B2 (ja) 2006-12-01 2014-06-18 富士通株式会社 炭素細長構造束状体、その製造方法および電子素子
US7763973B1 (en) 2007-04-05 2010-07-27 Hewlett-Packard Development Company, L.P. Integrated heat sink for a microchip
US7582962B1 (en) 2007-11-07 2009-09-01 Rockwell Collins, Inc. Heat dissipation device
US8421128B2 (en) 2007-12-19 2013-04-16 International Business Machines Corporation Semiconductor device heat dissipation structure
US8110416B2 (en) 2007-12-24 2012-02-07 Texas Instruments Incorporated AC impedance spectroscopy testing of electrical parametric structures
CN101499480B (zh) 2008-01-30 2013-03-20 松下电器产业株式会社 半导体芯片及半导体装置
US20090218682A1 (en) 2008-03-03 2009-09-03 Nils Lundberg Semiconductor chip
US8203167B2 (en) 2008-03-25 2012-06-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal
US8470701B2 (en) 2008-04-03 2013-06-25 Advanced Diamond Technologies, Inc. Printable, flexible and stretchable diamond for thermal management
US8502373B2 (en) * 2008-05-05 2013-08-06 Qualcomm Incorporated 3-D integrated circuit lateral heat dissipation
JP5248412B2 (ja) * 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100140790A1 (en) 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
US20100148357A1 (en) 2008-12-16 2010-06-17 Freescale Semiconductor, Inc. Method of packaging integrated circuit dies with thermal dissipation capability
JP2010205955A (ja) 2009-03-04 2010-09-16 Micro Coatec Kk 熱伝導性電子回路基板およびそれを用いた電子機器ならびにその製造方法
WO2010146657A1 (ja) 2009-06-16 2010-12-23 富士通株式会社 グラファイト構造体、電子部品及び電子部品の製造方法
US8237252B2 (en) 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
JP5356972B2 (ja) 2009-10-20 2013-12-04 新光電気工業株式会社 放熱用部品及びその製造方法、半導体パッケージ
US20110140232A1 (en) 2009-12-15 2011-06-16 Intersil Americas Inc. Methods of forming a thermal conduction region in a semiconductor structure and structures resulting therefrom
KR20110085481A (ko) 2010-01-20 2011-07-27 삼성전자주식회사 적층 반도체 패키지
US8410474B2 (en) 2010-01-21 2013-04-02 Hitachi, Ltd. Graphene grown substrate and electronic/photonic integrated circuits using same
JP3159040U (ja) 2010-02-09 2010-05-06 有限会社ディアックス カーボンナノチューブ放熱板
US8618654B2 (en) 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8248803B2 (en) 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
WO2011122228A1 (ja) 2010-03-31 2011-10-06 日本電気株式会社 半導体内蔵基板
US9508626B2 (en) 2010-04-23 2016-11-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings in thermally-conductive frame of FO-WLCSP to dissipate heat and reduce package height
US9431316B2 (en) 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
US8241964B2 (en) 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
JP2011249361A (ja) 2010-05-21 2011-12-08 Toyota Motor Corp 半導体装置とその製造方法
KR101114256B1 (ko) * 2010-07-14 2012-03-05 한국과학기술원 패턴 제조 방법
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8552554B2 (en) 2010-08-12 2013-10-08 Industrial Technology Research Institute Heat dissipation structure for electronic device and fabrication method thereof
KR101698932B1 (ko) 2010-08-17 2017-01-23 삼성전자 주식회사 반도체 패키지 및 그 제조방법
US8617926B2 (en) 2010-09-09 2013-12-31 Advanced Micro Devices, Inc. Semiconductor chip device with polymeric filler trench
US8404588B2 (en) 2010-10-06 2013-03-26 Electronics And Telecommunications Research Institute Method of manufacturing via electrode
US8810996B2 (en) 2010-11-22 2014-08-19 The Trustees Of The Stevens Institute Of Technology Inkjet-printed flexible electronic components from graphene oxide
US8466054B2 (en) 2010-12-13 2013-06-18 Io Semiconductor, Inc. Thermal conduction paths for semiconductor structures
US8440999B2 (en) 2011-02-15 2013-05-14 International Business Machines Corporation Semiconductor chip with graphene based devices in an interconnect structure of the chip
JP2012182336A (ja) 2011-03-02 2012-09-20 Toshiba Corp 半導体装置
KR20140007429A (ko) * 2011-03-31 2014-01-17 미쓰비시 가가꾸 가부시키가이샤 삼차원 집적 회로 적층체, 및 삼차원 집적 회로 적층체용 층간 충전재
DE102011051705A1 (de) 2011-07-08 2013-01-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schichtsystem mit einer Schicht aus parallel zueinander angeordneten Kohlenstoffröhren und einer elektrisch leitenden Deckschicht, Verfahren zur Herstellung des Schichtsystems und dessen Verwendung in der Mikrosystemtechnik
JP5779042B2 (ja) 2011-08-18 2015-09-16 新光電気工業株式会社 半導体装置
WO2013028826A2 (en) 2011-08-25 2013-02-28 Wisconsin Alumni Research Foundation Barrier guided growth of microstructured and nanostructured graphene and graphite
WO2013032472A1 (en) 2011-08-31 2013-03-07 Hewlett-Packard Development Company, L.P. Thermal shunt
KR20130088223A (ko) 2012-01-31 2013-08-08 (주)보명 칩 온 보드 led pcb 기판용 열전도성 폴리머 레진
JP5970859B2 (ja) * 2012-02-29 2016-08-17 三菱化学株式会社 三次元集積回路用の層間充填材組成物、塗布液及び三次元集積回路の製造方法
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
CN103374751B (zh) 2012-04-25 2016-06-15 清华大学 具有微构造的外延结构体的制备方法
US9099375B2 (en) 2012-05-21 2015-08-04 The United States Of America, As Represented By The Secretary Of The Navy Diamond and diamond composite material
ES2441428B1 (es) 2012-07-04 2016-02-05 Abengoa Solar New Technologies, S.A. Formulación de tintas con base de nanopartículas cerámicas
US20140008756A1 (en) 2012-07-09 2014-01-09 International Business Machines Corporation Deep trench heat sink
US9656246B2 (en) 2012-07-11 2017-05-23 Carbice Corporation Vertically aligned arrays of carbon nanotubes formed on multilayer substrates
KR20140009730A (ko) 2012-07-12 2014-01-23 삼성전자주식회사 방열 부재를 구비한 반도체 칩 및 디스플레이 모듈
US8846452B2 (en) 2012-08-21 2014-09-30 Infineon Technologies Ag Semiconductor device package and methods of packaging thereof
KR101404126B1 (ko) 2012-08-30 2014-06-13 한국과학기술연구원 나노 입자 제조 방법, 나노 입자 및 이를 포함하는 유기 발광 소자, 태양 전지, 인쇄용 잉크, 바이오 이미지 장치 및 센서
US8836110B2 (en) 2012-08-31 2014-09-16 Freescale Semiconductor, Inc. Heat spreader for use within a packaged semiconductor device
US8963317B2 (en) 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
JP5972735B2 (ja) 2012-09-21 2016-08-17 株式会社東芝 半導体装置
JP6093556B2 (ja) 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
JP5624600B2 (ja) 2012-12-27 2014-11-12 株式会社東芝 配線及び半導体装置の製造方法
JP2016507454A (ja) * 2012-12-28 2016-03-10 アルベマール・ユーロプ・エスピーアールエル 研磨アルミナの新規な製造方法
US9245813B2 (en) 2013-01-30 2016-01-26 International Business Machines Corporation Horizontally aligned graphite nanofibers in etched silicon wafer troughs for enhanced thermal performance
US9252242B2 (en) 2013-03-25 2016-02-02 International Business Machines Corporation Semiconductor structure with deep trench thermal conduction
US9478507B2 (en) 2013-03-27 2016-10-25 Qualcomm Incorporated Integrated circuit assembly with faraday cage
JP5626400B2 (ja) * 2013-04-22 2014-11-19 株式会社ニコン 積層型半導体装置
US9396883B2 (en) 2013-04-26 2016-07-19 Intel Corporation Faradaic energy storage device structures and associated techniques and configurations
KR20140132961A (ko) 2013-05-09 2014-11-19 한국화학연구원 하이브리드 필러 시스템을 이용한 열전도성 고분자 조성물, 이의 제조방법 및 이를 이용한 성형품
KR20140142382A (ko) 2013-05-30 2014-12-12 삼성전자주식회사 레이저를 이용한 그래핀 패터닝 방법
KR102240195B1 (ko) 2013-06-18 2021-04-14 인텔 코포레이션 집적된 열전 냉각
JP2015015388A (ja) 2013-07-05 2015-01-22 ソニー株式会社 半導体装置
FR3008223B1 (fr) * 2013-07-08 2017-01-27 Univ Paul Sabatier - Toulouse Iii Materiau composite electriquement isolant, procede de fabrication d'un tel materiau et son utilisation en tant qu'isolant electrique
US9613886B2 (en) 2013-08-29 2017-04-04 Industrial Technology Research Institute Optical coupling module
GB201319117D0 (en) 2013-10-30 2013-12-11 Element Six Technologies Us Corp Semiconductor device structures comprising polycrystalline CVD Diamond with improved near-substrate thermal conductivity
JP6156015B2 (ja) 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法
JP6519086B2 (ja) 2013-09-25 2019-05-29 リンテック株式会社 熱伝導性接着シート、その製造方法及びそれを用いた電子デバイス
US20150136357A1 (en) 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
KR101566593B1 (ko) 2013-12-11 2015-11-05 주식회사 동부하이텍 반도체 패키지
TWM483543U (zh) 2013-12-11 2014-08-01 Tcy Tec Corp 熱傳遞催化散熱結構
US20150166921A1 (en) 2013-12-17 2015-06-18 Uchicago Argonne, Llc Carbon nanofiber materials and lubricants
KR20150076715A (ko) 2013-12-27 2015-07-07 삼성전기주식회사 전력 반도체 소자
US9469918B2 (en) 2014-01-24 2016-10-18 Ii-Vi Incorporated Substrate including a diamond layer and a composite layer of diamond and silicon carbide, and, optionally, silicon
US20150237762A1 (en) 2014-02-20 2015-08-20 Raytheon Company Integrated thermal management system
JP6543438B2 (ja) 2014-03-04 2019-07-10 ローム株式会社 半導体装置
US20150270356A1 (en) 2014-03-20 2015-09-24 Massachusetts Institute Of Technology Vertical nitride semiconductor device
US9362198B2 (en) 2014-04-10 2016-06-07 Freescale Semiconductor, Inc. Semiconductor devices with a thermally conductive layer and methods of their fabrication
US20150325531A1 (en) 2014-05-09 2015-11-12 International Business Machines Corporation Through crack stop via
US9355985B2 (en) 2014-05-30 2016-05-31 Freescale Semiconductor, Inc. Microelectronic packages having sidewall-deposited heat spreader structures and methods for the fabrication thereof
US9308731B2 (en) 2014-09-08 2016-04-12 Vadient Optics, Llc Nanocomposite inkjet printer with integrated nanocomposite-ink factory
JP6397229B2 (ja) 2014-06-12 2018-09-26 国立研究開発法人産業技術総合研究所 厚み方向に高い熱伝導率を有する熱伝導性部材及び積層体
JP2016072447A (ja) * 2014-09-30 2016-05-09 株式会社東芝 トランジスタ
US9818692B2 (en) 2014-12-12 2017-11-14 Gan Systems Inc. GaN semiconductor device structure and method of fabrication by substrate replacement
US9401315B1 (en) 2015-03-26 2016-07-26 Globalfoundries Inc. Thermal hot spot cooling for semiconductor devices
US9551839B2 (en) 2015-03-31 2017-01-24 Raytheon Company Optical component including nanoparticle heat sink
US9704827B2 (en) * 2015-06-25 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond pad structure
CN105419345A (zh) 2015-12-24 2016-03-23 平湖阿莱德实业有限公司 高导热组合物及制备方法及其导热垫片
US10204893B2 (en) * 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209802A1 (en) * 2002-05-13 2003-11-13 Fujitsu Limited Semiconductor device and method for fabricating the same
JP2010102698A (ja) * 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011162591A (ja) * 2010-02-05 2011-08-25 Mitsubishi Chemicals Corp 三次元集積回路用の層間充填材組成物、塗布液、三次元集積回路の製造方法
KR101645507B1 (ko) * 2013-06-28 2016-08-05 인텔 코포레이션 반도체 패키지 내의 다이간 간격을 감소시키는 언더필 물질 플로우 제어
US20160093551A1 (en) * 2014-09-28 2016-03-31 Texas Instruments Incorporated Integration of heat spreader for beol thermal management

Also Published As

Publication number Publication date
EP3545548A1 (en) 2019-10-02
JP2020502787A (ja) 2020-01-23
CN109937477B (zh) 2023-09-15
KR102473615B1 (ko) 2022-12-05
CN109937477A (zh) 2019-06-25
US20180151470A1 (en) 2018-05-31
WO2018098364A1 (en) 2018-05-31
EP3545548A4 (en) 2019-12-25
JP7045018B2 (ja) 2022-03-31
US10811334B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
KR102473615B1 (ko) 상호접속 영역에서의 집적 회로 나노입자 열 라우팅 구조체
JP7021826B2 (ja) 相互接続領域の上の集積回路ナノ粒子熱配路構造
US11996343B2 (en) Thermal routing trench by additive processing
US10790228B2 (en) Interconnect via with grown graphitic material
US20230307312A1 (en) High thermal conductivity vias by additive processing
US20210272804A1 (en) Semicondctor device package thermal conduit
US10468324B2 (en) Integration of heat spreader for beol thermal management
CN110313065A (zh) 用于电子应用的石墨烯异质层
CN105470218A (zh) 用于热管理的背侧散热器的集成
US7414316B2 (en) Methods and apparatus for thermal isolation in vertically-integrated semiconductor devices
JP2019537269A5 (ko)
US9644128B2 (en) Carbon nanotube sheet, electronic device, method of manufacturing carbon nanotube sheet, and method of manufacturing electronic device
WO2018078680A1 (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant