JP6543438B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6543438B2 JP6543438B2 JP2014041434A JP2014041434A JP6543438B2 JP 6543438 B2 JP6543438 B2 JP 6543438B2 JP 2014041434 A JP2014041434 A JP 2014041434A JP 2014041434 A JP2014041434 A JP 2014041434A JP 6543438 B2 JP6543438 B2 JP 6543438B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- wiring pattern
- semiconductor device
- transistor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000001514 detection method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 19
- 230000020169 heat generation Effects 0.000 claims description 15
- 230000007257 malfunction Effects 0.000 claims description 6
- 230000035945 sensitivity Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Semiconductor Integrated Circuits (AREA)
- Geometry (AREA)
Description
図1は、半導体装置の第1実施形態(LDOレギュレータICへの適用)を示す模式図である。なお、本図の(A)欄は半導体装置1の平面図(上面図)であり、(B)欄は半導体装置1のブロック図である。
図2は、過熱保護回路30の一構成例を示す回路図である。本構成例の過熱保護回路30は、npn型バイポーラトランジスタ31(先の熱検出素子31に相当するので、以下では同符号を付して説明する)と、バンドギャップ電源部32と、抵抗33〜35と、インバータ36及び37と、を含む。
図3は、配線パターンの第1例(2層型)を示す模式図である。なお、本図の(A)欄は半導体装置1の平面図(上面図)であり、(B)欄は半導体装置1のA1−A2縦断面図である。本図で示した第1例では、半導体基板上に2層の配線層L1及びL2が積層形成されている。1層目(下層)の配線層L1は、トランジスタ10(発熱源)と電気的に接続された配線パターン101と、トランジスタ31(熱検出素子)と電気的に接続された配線パターン102を含む。2層目(上層)の配線層L2は、トランジスタ10(発熱源)とトランジスタ31(熱検出素子)の双方に跨って形成された配線パターン103を含む。配線パターン101と配線パターン103とは、ビア104を介して電気的に接続されている。配線パターン102と配線パターン103とは電気的に接続されていない。
図7は、半導体装置の第2実施形態(スイッチングレギュレータICへの適用)を示す模式図である。なお、本図の(A)欄は半導体装置2の平面図(上面図)であり、(B)欄は半導体装置2のブロック図である。
図8はパーソナルコンピュータXの外観図であり、図9はテレビYの外観図である。このような電子機器の電源ICとして、先述の半導体装置1ないし2を用いれば、電子機器の安全性や信頼性を高めることが可能となる。
ただし、本発明の適用対象は上記に限定されるものではなく、過熱保護回路を備えた半導体装置全般(例えば、電源IC、電源ドライバIC、パワーマネジメントIC、ロードスイッチIC、モータドライバIC、及び、リセットICなどのパワーデバイス全般)に本発明を適用することが可能である。
10 Pチャネル型MOS電界効果トランジスタ(発熱源)
10S ソース領域
10D ドレイン領域
10G ゲート酸化膜
20 オペアンプ
30 過熱保護回路
31 npn型バイポーラトランジスタ(熱検出素子)
32 バンドギャップ電源部
33〜35 抵抗
36、37 インバータ
40a、40b 抵抗
50、60 配線パターン
60X 熱伝導部材(配線パターン60の一部を流用)
70、80 パッド
90 熱伝導部材(ダミー配線パターン)
101〜103、111〜115 配線パターン
104、116〜118 ビア
200 緩衝帯
210H Pチャネル型MOS電界効果トランジスタ(発熱源)
210L Nチャネル型MOS電界効果トランジスタ(発熱源)
220 ドライバ
230 過熱保護回路
231 熱検出素子
240、250、260 配線パターン
260X 熱伝導部材(配線パターン260の一部を流用)
270、280、290 パッド
L1〜L3 配線層
X パーソナルコンピュータ
Y テレビ
Claims (5)
- 半導体基板上に形成された発熱源及び熱検出素子と、
前記半導体基板よりも高い熱伝導率を持ち前記発熱源及び前記熱検出素子の双方に跨って形成された熱伝導部材と、
を集積化して成り、
前記発熱源は、スイッチング制御されるパワートランジスタであり、
前記熱伝導部材は、前記発熱源と電気的に接続された複数の配線パターンのうち、前記熱検出素子と電気的に接続されておらず、かつ、最もノイズの重畳が少ない接地ラインの一部を前記熱検出素子まで引き回して形成されるものであって、前記半導体基板上に形成された第1配線層及びその上層に積層形成された第2配線層のうち、より熱伝導率の高い前記第2配線層を用いて形成されていることを特徴とする半導体装置。 - 前記第1配線層は、前記発熱源と電気的に接続された第1配線パターンと、前記熱検出素子と電気的に接続された第2配線パターンと、を含み、
前記第2配線層は、前記発熱源と前記熱検出素子の双方に跨って形成された第3配線パターンを含み、
前記第1配線パターンと前記第3配線パターンは、電気的に接続されている一方、前記第2配線パターンと前記第3配線パターンは、電気的に接続されておらず、
前記第3配線パターンのうち、前記発熱源の端縁部から前記熱検出素子に向けて引き回されている延出部分が前記熱伝導部材に相当することを特徴とする請求項1に記載の半導体装置。 - 前記パワートランジスタと前記熱検出素子を含む過熱保護回路との間に設置されて前記パワートランジスタのオン/オフに伴うスイッチングノイズによる前記過熱保護回路の誤動作を防ぐ緩衝帯をさらに有することを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記パワートランジスタとして、電源端と接地端との間に直列接続される上側パワートランジスタ及び下側パワートランジスタを有し、
前記熱伝導部材は、前記下側パワートランジスタと前記接地端との間に敷設された前記接地ラインの一部を前記熱検出素子の上部まで引き回して形成されていることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体装置。 - 請求項1〜請求項4のいずれか一項に記載の半導体装置を有する電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041434A JP6543438B2 (ja) | 2014-03-04 | 2014-03-04 | 半導体装置 |
US14/636,331 US9875950B2 (en) | 2014-03-04 | 2015-03-03 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041434A JP6543438B2 (ja) | 2014-03-04 | 2014-03-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015166714A JP2015166714A (ja) | 2015-09-24 |
JP6543438B2 true JP6543438B2 (ja) | 2019-07-10 |
Family
ID=54018138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014041434A Active JP6543438B2 (ja) | 2014-03-04 | 2014-03-04 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9875950B2 (ja) |
JP (1) | JP6543438B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10256188B2 (en) | 2016-11-26 | 2019-04-09 | Texas Instruments Incorporated | Interconnect via with grown graphitic material |
US10861763B2 (en) | 2016-11-26 | 2020-12-08 | Texas Instruments Incorporated | Thermal routing trench by additive processing |
US10811334B2 (en) | 2016-11-26 | 2020-10-20 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure in interconnect region |
US10529641B2 (en) | 2016-11-26 | 2020-01-07 | Texas Instruments Incorporated | Integrated circuit nanoparticle thermal routing structure over interconnect region |
US11676880B2 (en) | 2016-11-26 | 2023-06-13 | Texas Instruments Incorporated | High thermal conductivity vias by additive processing |
US11004680B2 (en) | 2016-11-26 | 2021-05-11 | Texas Instruments Incorporated | Semiconductor device package thermal conduit |
US11694942B2 (en) * | 2018-10-23 | 2023-07-04 | Intel Corporation | Annular silicon-embedded thermoelectric cooling devices for localized on-die thermal management |
JP7222756B2 (ja) * | 2019-03-07 | 2023-02-15 | ローム株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323654A (ja) * | 1999-05-06 | 2000-11-24 | Nissan Motor Co Ltd | 半導体装置 |
JP2005079425A (ja) * | 2003-09-02 | 2005-03-24 | Rohm Co Ltd | 半導体集積回路 |
JP2005278344A (ja) | 2004-03-25 | 2005-10-06 | Denso Corp | モータ制御装置 |
JP2006147665A (ja) * | 2004-11-16 | 2006-06-08 | Matsushita Electric Ind Co Ltd | トランジスタ半導体装置 |
US8907473B2 (en) * | 2009-02-02 | 2014-12-09 | Estivation Properties Llc | Semiconductor device having a diamond substrate heat spreader |
JP4985809B2 (ja) * | 2010-03-23 | 2012-07-25 | サンケン電気株式会社 | 半導体装置 |
JP2011258623A (ja) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | パワー半導体システム |
JP5958877B2 (ja) * | 2011-02-25 | 2016-08-02 | 住友電気工業株式会社 | リアクトル、コンバータ、及び電力変換装置 |
-
2014
- 2014-03-04 JP JP2014041434A patent/JP6543438B2/ja active Active
-
2015
- 2015-03-03 US US14/636,331 patent/US9875950B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9875950B2 (en) | 2018-01-23 |
US20150255451A1 (en) | 2015-09-10 |
JP2015166714A (ja) | 2015-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6543438B2 (ja) | 半導体装置 | |
JP6217248B2 (ja) | 半導体装置 | |
JP6755375B2 (ja) | 半導体装置 | |
JP4985810B2 (ja) | 半導体装置 | |
US10277219B2 (en) | Electronic switching and reverse polarity protection circuit | |
JP2008533734A (ja) | 温度感知機能を有するmosfet | |
US8723594B2 (en) | Overcurrent protection circuit | |
JP6436791B2 (ja) | 半導体装置 | |
JP2008235856A (ja) | 半導体装置 | |
JP7007564B2 (ja) | レギュレータ用半導体集積回路 | |
JP6434274B2 (ja) | 半導体装置 | |
JP6177939B2 (ja) | 半導体集積回路装置 | |
US6906902B2 (en) | Semiconductor integrated circuit | |
JP6588229B2 (ja) | 過熱保護回路並びにこれを用いた半導体集積回路装置及び車両 | |
KR101159468B1 (ko) | 정전기 방지용 다이오드 | |
JP6569693B2 (ja) | 電子回路及び過熱検出方法 | |
WO2014136548A1 (ja) | 半導体装置 | |
JP4553032B2 (ja) | 負荷駆動装置 | |
JP6332601B2 (ja) | 半導体集積回路装置 | |
JP6265293B2 (ja) | 半導体装置 | |
JP4513920B2 (ja) | 定電流制御回路 | |
JP6639631B2 (ja) | 半導体装置および制御装置 | |
JP2016086264A (ja) | 過電流検出回路装置 | |
JPH10233669A (ja) | 半導体リレー | |
JP2024065971A (ja) | 整流作用を有する制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180219 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6543438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |