JP2011249361A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2011249361A
JP2011249361A JP2010117624A JP2010117624A JP2011249361A JP 2011249361 A JP2011249361 A JP 2011249361A JP 2010117624 A JP2010117624 A JP 2010117624A JP 2010117624 A JP2010117624 A JP 2010117624A JP 2011249361 A JP2011249361 A JP 2011249361A
Authority
JP
Japan
Prior art keywords
layer
fine particles
semiconductor element
semiconductor device
metal fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010117624A
Other languages
English (en)
Inventor
Yasufumi Shibata
靖文 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2010117624A priority Critical patent/JP2011249361A/ja
Priority to EP11166922A priority patent/EP2388810A2/en
Publication of JP2011249361A publication Critical patent/JP2011249361A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子と基板等の被接続部材とこれらを接続する接続部とから少なくとも構成される半導体装置に関し、この接続部の構造に改良を加えることによって、耐熱性と放熱性、および熱応力緩和性のすべてに優れた半導体装置とその製造方法を提供する。
【解決手段】半導体素子１と、これが接続部４を介して接続される被接続部材２と、から少なくとも構成された半導体装置１０であって、半導体素子１に比して被接続部材２は相対的に大きな線膨張係数を有しており、接続部４は、金属微粒子４ａ，４ｂ，４ｃからなる２以上の層（第１の層４Ａ，第２の層４Ｂ、第３の層４Ｃ）が積層して層同士が拡散接合されたものであり、半導体素子１側の層４Ｃから被接続部材２側の層４Ａに向かってそれぞれの層を構成する金属微粒子４ｃ，４ｂ，４ａの粒径φｃ，φｂ，φａが大きくなっている（φｃ＜φｂ＜φａ）。
【選択図】図２

Description

本発明は、パワーモジュールや半導体パッケージなどの半導体装置とその製造方法に関するものである。
ＩＣチップ（シリコンチップ）やトランジスタ、ダイオードなどの半導体素子と、これが搭載される基板やダイパット、リードフレーム等を接合する方法は、はんだによる接続方法が一般におこなわれている。そして、従来のはんだには鉛が８５％以上含有された鉛合金が使用されてきたが、昨今の環境影響負荷低減の高まりの中で、各国や各共同体における各種製品に対する使用材料規制が厳しくなってきており、はんだ接合に際しても鉛フリー化が進展している。
しかし、その一方で、鉛はんだと同等の特性、すなわち、熱応力緩和性能（もしくは変形性能）や耐熱性能、放熱性能を有する鉛フリーはんだ材料の開発が十分に進んでいないのが現状である。
上記する特性に関してより詳細に言えば、ＩＣチップやトランジスタ等を基板等に実装するに当たり、この実装工程を２６０℃程度の高温雰囲気下でおこなうことから、少なくともこの温度以上の耐熱性能がはんだ材料には要求される。
また、ＩＣチップ等の自己発熱によって生じた熱を逃がすために、はんだ材料にはたとえば３０Ｗ／ｍＫ以上の放熱性能が要求される。
さらに、ＩＣチップやトランジスタ等が基板に実装された後のＩＣ回路の供用時には、シリコンチップの自己発熱や使用環境によって回路構成部材に熱応力が生じ、この熱応力によって構成部材が熱変形することから、はんだ材料には、この熱変形に追随してこのはんだ材料にて接続される部材界面の変形応力を緩和し得る熱応力緩和性能が要求される。
ここで、従来の公開技術として、シリコンチップ等の第１の部材と、これが搭載される被接続部材であってこの第１の部材よりも線膨張係数の大きな第２の部材を接続部材を介して接続し、この接続部材は、第１の部材側に向かって気孔率が大きくなるように形成された導電性多孔体の空隙部分にはんだを含浸させたものである、パワーモジュールが開示されている。
この技術に関し、本発明者等によれば、相対的に線膨張係数の小さな第１の部材側に向かってはんだ粒子径が大きくなっている接続部材で第１、第２の部材を接続したとしても、上記する熱応力緩和作用が十分でないとの知見が得られている。
特開２００９−２７７８５６号公報
本発明は上記する問題に鑑みてなされたものであり、半導体素子と基板等の被接続部材とこれらを接続する接続部とから少なくとも構成される半導体装置に関し、この接続部の構造に改良を加えることによって、耐熱性と放熱性、および熱応力緩和性のすべてに優れた半導体装置とその製造方法を提供することを目的とする。
前記目的を達成すべく、本発明による半導体装置は、半導体素子と、該半導体素子が接続部を介して接続される被接続部材と、から少なくとも構成された半導体装置であって、半導体素子に比して被接続部材は相対的に大きな線膨張係数を有しており、前記接続部は、金属微粒子からなる２以上の層が積層し、層同士が拡散接合されたものであり、半導体素子側の層から被接続部材側の層に向かってそれぞれの層を構成する金属微粒子の粒径が大きくなっているものである。
本発明の半導体装置は、半導体素子と被接続部材を接続する接続部が、金属微粒子（金属のナノ粒子）からなる２以上の層が積層された構造を呈するものであり、さらに、各層で金属微粒子の粒径（平均粒径）が相違していて、線膨張係数が相対的に大きな被接続部材側の層が相対的に大径の金属微粒子を有し、かつ各層が拡散接合されて形成されたものである。
半導体装置、すなわち集積回路の形態は多様であり、したがって、半導体素子が接続部を介して接続される被接続部材も多様に存在するが、たとえばこの被接続部材として、基板やダイパット、リードフレーム、ヒートシンクなどを挙げることができる。
ここで、接続部を構成する、金属微粒子の粒径が相互に異なる層の基数は２つであっても３以上であってもよい。
また、ここでいう「金属微粒子」とは、導電性を有する金属のナノ粒子のことを示称しており、本明細書ではたとえば１ｎｍ〜１０００ｎｍ程度の広い範囲をこのナノ粒子の粒径範囲としている。
そして、この金属微粒子は、銅や銀、もしくはこれらの合金のいずれかを適用でき、さらに、接続部を構成する各層が同素材の金属微粒子からなる形態であってもよいし、相互に異なる金属微粒子からなる形態であってもよい。したがって、たとえば接続部が３つの層からなる場合には、すべての層が銀微粒子からなる形態、そのうちの１つの層が銀微粒子からなり、他の２つが銅微粒子からなる形態、３つの層がそれぞれ、銀微粒子からなる形態、銅微粒子からなる形態、銀合金からなる形態などのすべての形態を含むものである。
半導体素子はシリコンチップからなり、上記多様な形態の被接続部材は銅や銅合金等からなるのが一般的であるが、この半導体素子に比して金属素材の被接続部材の線膨張係数は一般に大きくなる。
本発明の半導体装置では、２以上の層からなる接続部に関し、このように相対的に線膨張係数の大きな被接続部材に近い層から順に、金属微粒子の粒径が大きくなるように各層が構成されている。たとえば、接続部が３層からなる場合に、被接続部材側の層から順に、１０００ｎｍの金属微粒子からなる層、１００ｎｍの金属微粒子からなる層、１０ｎｍの金属微粒子からなる層からこの接続部を構成することができる。
接続部がこのように粒径の異なる２以上の層から構成され、しかも相対的に大径の微粒子からなる層が被接続部材側に配された構造を呈していることにより、以下２つの効果を奏することができる。
その一つの効果は、接続部を構成する複数の層のうち、被接続部材に隣接した層を構成する金属微粒子とこの被接続部材の間には相対的に大きな隙間が形成され、この隙間によってこの層の見かけの線膨張係数を大きくすることができ、半導体素子に比して相対的に大きな被接続部材の熱変形に対してこの隣接する層が追随できるようになることである。
また、他の一つの効果は、半導体素子に隣接した層を構成する金属微粒子が相対的に小径であるために粒界を広くすることができ、このことにより、この層が半導体素子と接合する比表面積が大きくなり、この比表面積の増大によって接続部と半導体素子との接続強度が高められることである。また、半導体素子に隣接した層の粒界を広くすることにより、半導体素子の発熱と冷却の繰り返しによって齎される熱衝撃に起因するこの隣接する層の膨張や収縮を抑制でき、被接続部材に比して相対的に小さな半導体素子の熱変形（熱膨張や熱収縮）に追随できるようになることである。すなわち、このような粒径分布で層を積層して接続部を形成することにより、この接続部が半導体素子との間においても優れた熱応力緩和作用を奏するものとなる。
なお、既述する従来の公開技術における接続部材では、粒径分布が本願発明の半導体装置の接続部と完全に逆の態様を呈しており、本願発明のように優れた熱応力緩和作用を期待することはできないのである。
また、接続部を構成する各層は、金属の拡散接合にて相互に接合されている。この拡散接合とは、接触する金属間の界面で一方の金属が他方の金属へ拡散することで相互に接合される接合形態であり、接合される金属種によっては、界面で双方の金属の合金を形成するものもある。また、この拡散接合は、常温雰囲気下で金属同士を接触させておくだけでこの接合がおこなわれるが、高温雰囲気下に置いて拡散接合を促進させてもよい。
この接続部は、上記する熱応力緩和作用を奏することのほかに、上記するような素材の金属微粒子から接続部の各層が形成されることで、たとえば２６０℃程度の高温雰囲気下にて半導体素子を実装する際に、この実装工程時の温度以上の融点を有していることから実装時に必要な耐熱性能も満足する。
さらには、これらの金属微粒子は熱伝導率も高いことから放熱性に優れた接続部を形成することができる。
また、本発明は半導体装置の製造方法にも及ぶものであり、半導体素子と、該半導体素子が接続部を介して接続される被接続部材と、から少なくとも構成され、半導体素子に比して被接続部材は相対的に大きな線膨張係数を有している半導体装置の製造方法であって、金属微粒子を溶剤内に混合してなるペーストを被接続部材の表面に塗工して第１の層を形成し、第１の層を構成する金属微粒子よりも粒径の小さな金属微粒子を溶剤内に混合してなるペーストを第１の層の表面に塗工して第２の層を形成して、第１、第２の層が相互に拡散接合された接続部を形成し、この接続部を介して半導体装置と被接続部材を接続するものである。
この製造方法において、第２の層を構成する金属微粒子よりも粒径の小さな金属微粒子を溶剤内に混合してなるペーストを第２の表面に塗工してさらに第３の層を形成し、第１、第２、第３の層が相互に拡散接合された接続部を形成する方法であってもよいし、さらに第４の層以上を有する接続部を形成してもよい。
ただし、昨今の集積回路の高密度実装を勘案すれば、この接続部の厚みはせいぜい数μｍ程度となり得ることから、２層もしくは３層の積層構造の接続部がその主たる製造対象となる。
この製造方法において、接続部を構成する各層の金属微粒子は、市販されている多様な粒径の金属ナノ粒子を使用すればよい。
用意された粒径の中で最も大径の金属微粒子を有機溶剤等に混合してペーストとし、これを基板等の被接続部材の表面に塗工して乾燥させる。これを繰り返して所望厚の第１の層を形成し、粒径を小さくしていきながら同様の方法で第２の層、さらには第３の層を順次形成していく。
この形成過程で、隣接する層間は上記する拡散接合によって接合されて接続部が形成される。
また、少なくとも、被接続部材と接続部は上記する各層同士の接続と同様に拡散接合によって接続することができるし、接続部を介して半導体素子を基板等の被接続部材に実装する際には、上記する所定温度の高温雰囲気下にて実装する方法のほかに、半導体素子と接続部を拡散接合にて接合する方法もある。いずれにせよ、本発明の製造方法によれば、接続部の構成金属素材が鉛フリーの金属でありながらも鉛はんだと遜色のない熱応力緩和作用を奏することから、環境影響負荷低減を実現しながら、高品質な半導体装置を製造することができる。
以上の説明から理解できるように、本発明の半導体装置とその製造方法によれば、半導体素子と被接続部材を接続する接続部が、金属微粒子からなる２以上の層が積層された構造を呈し、各層で金属微粒子の粒径が相違していて、線膨張係数が相対的に大きな被接続部材側の層が大径の金属微粒子を有するとともに各層が拡散接合されていることで、半導体素子と被接続部材双方の熱変形時の熱応力緩和作用に優れ、放熱性、実装時の耐熱性にも優れた接続部を有する半導体装置が得られる。
本発明の半導体装置の一実施の形態を説明した模式図である。 （ａ）は接続部とその周辺を拡大した模式図であり、（ｂ）は拡散接合による金属微粒子の接合構造を説明した模式図である。 半導体素子とこれに隣接した層の接続構造を説明した図である。 接続部を構成する複数の層の中で特に被接続部材に隣接した層が被接続部材の変形に追随しながら変形している状態を模擬した説明図である。
以下、図面を参照して本発明の実施の形態を説明する。なお、図示する接続部は、金属微粒子の粒径が相違する３つの層が相互に拡散接合された構造を有するものであるが、２層構造で相互に粒径の相違するもの、４層以上で相互に粒径の相違するもののいずれであってもよい。
図１は、本発明の半導体装置の一実施の形態を説明した模式図であり、図２ａは、半導体装置中の接続部とその周辺を拡大した模式図であり、図２ｂは拡散接合による金属微粒子の接合構造を説明した模式図である。
図１で示す半導体装置１０は、ＩＣチップやトランジスタ、ダイオードなどの半導体素子１と、この半導体素子１が搭載される基板やダイパット、リードフレーム等からなる被接続部材２と、これら半導体素子１および被接続部材２を繋ぐ接続部４と、半導体素子１から生じた熱が接続部４と被接続部材２を介してここで放熱されるヒートシンク３とから大略構成されている。なお、半導体装置の構成は図示例に限定されるものではなく、半導体素子とヒートシンクが直接接続されたもの、ヒートシンクの下にさらに冷媒が還流する冷却器を備えたもの、図示する積層構造の周囲にポッティング樹脂が充填されたもの、図示する半導体素子と外部電極に通じるリードフレームが電気的に接続したものなど、その形態バリエーションは多様である。
図１において、半導体素子１はシリコンチップからなり、その線膨張係数は３ｐｐｍ／Ｋ程度であるのに対して、被接続部材２は銅や銅合金等からなるのが一般的であり、たとえば銅素材の被接続部材２の線膨張係数は１７ｐｐｍ／Ｋ程度となって、半導体素子１に比して熱収縮、熱膨張時の熱変形量が大きい。
ここで、図２ａは、図１における接続部４とその周辺を拡大した模式図である。
同図において、接続部４は粒径の相違する３つの層である第１の層４Ａ、第２の層４Ｂ、第３の層４Ｃが積層した構造を呈しており、被接続部材２側から順に、各層４Ａ，４Ｂ，４Ｃを構成する金属粒子４ａ，４ｂ，４ｃの各平均粒径が、φａ＞φｂ＞φｃの関係となっている。すなわち、３層構造の接続部４は、そのうちで粒径の最も大きな層が相対的に線膨張係数の大きな被接続部材２に隣接し、粒径の最も小さな層が相対的に線膨張係数の小さな半導体素子１に隣接するように形成されている。
ここで、各層の金属微粒子は、一般の実装工程における温度雰囲気：２６０℃程度以上の融点を有し、かつ、熱伝導率の高い金属である、銀（融点：９６０℃、熱伝導率：４２８Ｗ／ｍＫ）、銅（融点：１０８０℃、熱伝導率：４００Ｗ／ｍＫ）やそれらの合金からなる微粒子であり、これらの素材特性により、接続部４の耐熱性能と放熱性能が保証される。
また、この微粒子の径は、各層の微粒子の平均粒径であり、たとえば１ｎｍ〜１０００ｎｍ程度のナノ粒子の粒径範囲である。
このような金属のナノ粒子は現在市販されており、したがって、半導体装置１０の製造に際し、たとえば、接続部４の構造を図示のごとく３層構造とし、各層の金属微粒子を銀微粒子でその平均粒径を、１０００ｎｍ、１００ｎｍ、１０ｎｍと設定した際には、これらの粒径の銀ナノ粒子を購入して装置製造に使用するのが効率的である。
また、接続部４を構成する各層４Ａ，４Ｂ，４Ｃ同士はともに、拡散接合によって一体化されている。
この接合形態を接続部４の製造方法とともに説明する。まず、粒径φａの銀微粒子４ａを不図示の溶剤内に混合してペーストを生成し、このペーストを被接続部材２の表面に塗工して第１の層４Ａを形成する。ここで、第１の層４Ａの層厚は予め設定されており、この層厚となるまで、ペーストの塗布と乾燥が繰り返される。
次に、第１の層４Ａを構成する銀微粒子４ａよりも粒径の小さな銀微粒子４ｂ（粒径：φｂ）を不図示の溶剤内に混合して別途のペーストを生成し、第１の層４Ａの表面に塗工して第２の層４Ｂを形成する。
さらに、第２の層４Ｂを構成する銀微粒子４ｂよりも粒径の小さな銀微粒子４ｃ（粒径：φｃ）を不図示の溶剤内に混合して別途のペーストを生成し、第２の層４Ｂの表面に塗工して第３の層４Ｃを形成する。
ここで、第１の層４Ａを構成する銀微粒子４ａ，４ａ同士は、常温下で銀微粒子同士が接触している過程で、図２ｂで示すように、一方の銀微粒子の一部４ａ’が他方の銀微粒子内に拡散されながら相互の接合がおこなわれる。この各層内における微粒子同士の接合は第２の層４Ｂと第３の層４Ｃの間の接合においても同様である。
また、第１の層４Ａを構成する銀微粒子４ａと、これに接触する第２の層４Ｂの接合も、たとえば図示するように第２の層４Ｂを構成する銀微粒子４ｂの一部拡散箇所４ｂ’が第１の層４Ａを構成する銀微粒子４ａ内に拡散されながら相互の接合がおこなわれる。この層間における微粒子同士の接合は、第２の層４Ｂと第３の層４Ｃの間の接合においても同様である。
なお、銅素材の被接続部材２と第１の層４Ａの間の接続も、この第１の層４Ａを構成する銀微粒子４ａの一部が被接続部材２内に拡散され、拡散接合によって相互の接続が図られる。
上記する拡散接合は常温雰囲気下にておこなわれるが、各層の塗工を高温雰囲気下で実施することによってその拡散接合を促進させてもよい。
第３の層４Ｃを形成して各層４Ａ，４Ｂ，４Ｃが相互に拡散接合して接続部４が形成され、第３の層４Ｃ上に半導体素子１を接続することで被接続部材２に対する半導体素子１の実装がおこなわれ、半導体装置１０が製造される。なお、この半導体素子１の実装は、既述するように、２６０℃程度の高温雰囲気下で実装する方法や、第３の層４Ｃの一部を素子内に拡散させる方法（拡散接合）などがある。
ここで、図３，４を参照して、半導体素子１と被接続部材２を接続する接続部４が図２ａで示す構造形態、すなわち、接続部４がこのように粒径の異なる２以上の層４Ａ，４Ｂ，４Ｃから構成され、しかも相対的に大径の微粒子４ａからなる層４Ａが被接続部材２側に配され、相対的に小径の微粒子４ｃからなる層４Ｃが半導体素子１側に配された構造を呈していることによる効果を以下で説明する。
図３は、半導体素子１とこれに隣接した第３の層４Ｃの接続構造を説明した図である。なお、同図において、第３の層４Ｃを構成する銀微粒子４ｃ同士は拡散接合している（一方の一部４ｃ’が他方へ拡散）。
半導体素子１に隣接した第３の層４Ｃを構成する銀微粒子４ｃが相対的に小径であるため、半導体素子１と接続する界面で形成される粒界Ｋを広くすることができ、このことにより、層４Ｃが半導体素子１と接合する比表面積が大きくなり、この比表面積の増大によって接続部４と半導体素子１との接続強度が高められる。
また、半導体素子１に隣接した第３の層４Ｃが広い粒界Ｋを有することにより、半導体素子１の発熱と冷却の繰り返しによって齎される熱衝撃に起因する第３の層４Ｃの膨張や収縮を抑制でき、被接続部材２に比して相対的に小さな半導体素子１の熱変形（熱膨張や熱収縮）に追随できるようになる。すなわち、接続部４と半導体素子１の間における優れた熱応力緩和作用を奏することができる。
一方、図４は、接続部４に隣接する第１の層４Ａが被接続部材２の変形に追随しながら変形している状態を模擬した説明図である。
接続部４を構成する各層４Ａ，４Ｂ，４Ｃのうち、被接続部材２に隣接した第１の層４Ａを構成する銀微粒子４ａとこの被接続部材２の間には相対的に大きな隙間Ｇが形成され、この隙間Ｇによってこの第１の層４Ａの有する線膨張係数を大きくすることができる。これは、銀微粒子４ａが密に詰って第１の層を形成している場合の線膨張係数に対して、この隙間Ｇを考慮してたとえばその体積比に応じて線膨張係数を補正することで見かけの線膨張係数を算定した際に、当初の線膨張係数に比してこの見かけの線膨張係数を必然的に大きくできることによるものである。第１の層４Ａの線膨張係数を大きくできることにより、半導体素子１に比して相対的に大きな被接続部材２の熱変形（Ｘ１方向）に対して、隣接する層の追随をより一層可能なものとでき（Ｘ２方向）、半導体装置１０の熱応力緩和作用を高めることができる。
［耐熱試験および熱衝撃試験とその結果］
本発明者等は、銀微粒子を使用して図１，２で示す半導体装置（ＩＣ：集積回路）を試作し、接続部を３層構造として、被接続部材であるＥＣＵ基板側から順に、１０００ｎｍ、１００ｎｍ、１０ｎｍの平均粒径の銀微粒子からなる層（各層の層厚はともに１０μｍ）を形成して実施例１の半導体装置を試作した。
また、接続部を２層構造として、被接続部材であるＥＣＵ基板側から順に、１００ｎｍ、１０ｎｍの平均粒径の銀微粒子からなる層（各層の層厚はともに１５μｍ）を形成して実施例２の半導体装置を試作した。
これら実施例１，２の半導体装置に対し、接続部を５０ｎｍの平均粒径の銀微粒子からなる単一層（層厚は３０μｍ）に形成して比較例１の半導体装置を試作した。
さらに、従来の錫−鉛合金からなる鉛はんだを使用して接続部を形成し、比較例２の半導体装置を試作した。
これらの実施例１，２および比較例１，２の各半導体装置に対して、部品をＥＣＵ基板に実装する際の温度である２６０℃を３０秒間模擬する耐熱試験と、−５５℃で１０秒間の環境と１５０℃で１０秒間の環境を１サイクルとしてこのサイクルを所定回数実施する熱衝撃試験をおこなったものである。以下の表１にその試験結果を示す。
Figure 2011249361
表１より、実施例１，２はともに、鉛はんだを使用した比較例２と同様に、耐熱性および耐熱衝撃性に優れた半導体装置であることが実証されている。また、比較例１の結果を参照するに、鉛フリーな接続部において、１つの平均粒径の金属微粒子からなる単一層の接続部の場合には、その熱衝撃性能に限界があり、1000サイクル未満で接続部に剥離が生じてしまうことが実証されている。
この実験結果より、図示する構造の接続部を有する本発明の半導体装置により、接続部の鉛フリー化を実現しながら、耐熱性と放熱性を有することは勿論のこと、半導体素子や基板等の被接続部材の熱応力を効果的に緩和することができ、耐久性に優れた半導体装置を得ることができる。
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。
１…半導体素子、２…被接続部材（基板）、３…ヒートシンク、４…接続部、４Ａ…第１の層、４Ｂ…第２の層、４Ｃ…第３の層、４ａ，４ｂ，４ｃ…金属微粒子（銀微粒子）、１０…半導体装置

Claims (7)

  1. 半導体素子と、該半導体素子が接続部を介して接続される被接続部材と、から少なくとも構成された半導体装置であって、
    半導体素子に比して被接続部材は相対的に大きな線膨張係数を有しており、
    前記接続部は、金属微粒子からなる２以上の層が積層し、層同士が拡散接合されたものであり、半導体素子側の層から被接続部材側の層に向かってそれぞれの層を構成する金属微粒子の粒径が大きくなっている半導体装置。
  2. 接続部を構成する各層の金属微粒子が、銅、銀、もしくはこれらの合金のいずれか一種からなり、それぞれの層がともに同素材の金属微粒子もしくは異なる素材の金属微粒子から形成されている請求項１に記載の半導体装置。
  3. 前記被接続部材が、基板、ダイパット、リードフレームおよびヒートシンクのいずれか一種である請求項１または２に記載の半導体装置。
  4. 半導体素子と、該半導体素子が接続部を介して接続される被接続部材と、から少なくとも構成され、半導体素子に比して被接続部材は相対的に大きな線膨張係数を有している半導体装置の製造方法であって、
    金属微粒子を溶剤内に混合してなるペーストを被接続部材の表面に塗工して第１の層を形成し、
    第１の層を構成する金属微粒子よりも粒径の小さな金属微粒子を溶剤内に混合してなるペーストを第１の層の表面に塗工して第２の層を形成して、第１、第２の層が相互に拡散接合された接続部を形成し、この接続部を介して半導体装置と被接続部材を接続する半導体装置の製造方法。
  5. 第２の層を構成する金属微粒子よりも粒径の小さな金属微粒子を溶剤内に混合してなるペーストを第２の表面に塗工してさらに第３の層を形成して、第１、第２、第３の層が相互に拡散接合された接続部を形成する請求項４に記載の半導体装置の製造方法。
  6. 接続部を構成する各層の金属微粒子が、銅、銀、もしくはこれらの合金のいずれか一種からなり、それぞれの層がともに同素材の金属微粒子もしくは異なる素材の金属微粒子から形成されている請求項４または５に記載の半導体装置の製造方法。
  7. 前記被接続部材が、基板、ダイパット、リードフレームおよびヒートシンクのいずれか一種である請求項４〜６のいずれかに記載の半導体装置の製造方法。
JP2010117624A 2010-05-21 2010-05-21 半導体装置とその製造方法 Pending JP2011249361A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010117624A JP2011249361A (ja) 2010-05-21 2010-05-21 半導体装置とその製造方法
EP11166922A EP2388810A2 (en) 2010-05-21 2011-05-20 Semiconductor device with a connecting portion comprising two or more layers of diffusion-joined metal nanoparticles and corresponding manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010117624A JP2011249361A (ja) 2010-05-21 2010-05-21 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2011249361A true JP2011249361A (ja) 2011-12-08

Family

ID=44512324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010117624A Pending JP2011249361A (ja) 2010-05-21 2010-05-21 半導体装置とその製造方法

Country Status (2)

Country Link
EP (1) EP2388810A2 (ja)
JP (1) JP2011249361A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076500A (ja) * 2013-10-09 2015-04-20 古河電気工業株式会社 接合構造および電子部材接合構造体
KR20160067119A (ko) * 2013-10-07 2016-06-13 후루카와 덴키 고교 가부시키가이샤 접합 구조 및 전자부재 접합 구조체
JP2016207380A (ja) * 2015-04-20 2016-12-08 三菱電機株式会社 電気接触子及びその製造方法
JPWO2016098723A1 (ja) * 2014-12-16 2017-11-30 京セラ株式会社 回路基板および電子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207652A1 (de) * 2012-05-08 2013-11-14 Robert Bosch Gmbh Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
US9358765B2 (en) * 2012-09-28 2016-06-07 Ev Group E. Thallner Gmbh Method for coating and bonding substrates
DE102013226334B4 (de) * 2013-12-18 2019-04-25 Robert Bosch Gmbh Schaltungsträger mit einem sinterverbundenen Halbleiterbaustein
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US11004680B2 (en) * 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2009277856A (ja) * 2008-05-14 2009-11-26 Toyota Motor Corp パワーモジュール、パワーモジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2009277856A (ja) * 2008-05-14 2009-11-26 Toyota Motor Corp パワーモジュール、パワーモジュールの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160067119A (ko) * 2013-10-07 2016-06-13 후루카와 덴키 고교 가부시키가이샤 접합 구조 및 전자부재 접합 구조체
KR101887290B1 (ko) * 2013-10-07 2018-08-09 후루카와 덴키 고교 가부시키가이샤 접합 구조 및 전자부재 접합 구조체
JP2015076500A (ja) * 2013-10-09 2015-04-20 古河電気工業株式会社 接合構造および電子部材接合構造体
JPWO2016098723A1 (ja) * 2014-12-16 2017-11-30 京セラ株式会社 回路基板および電子装置
JP2016207380A (ja) * 2015-04-20 2016-12-08 三菱電機株式会社 電気接触子及びその製造方法

Also Published As

Publication number Publication date
EP2388810A2 (en) 2011-11-23

Similar Documents

Publication Publication Date Title
JP2011249361A (ja) 半導体装置とその製造方法
US10685854B2 (en) 3DIC package comprising perforated foil sheet
US9905437B2 (en) Method of producing bonded body and method of producing power module substrate
KR101465574B1 (ko) 열 전달 물질 결합체 및 관련 방법
JP5387685B2 (ja) 半導体装置の製造方法
CN106129025B (zh) 电子装置及其制法
JP2007110001A (ja) 半導体装置
EP3327769B1 (en) Apparatus and manufacturing method
JP2012009703A (ja) 半導体装置の接合方法、および、半導体装置
TW200924622A (en) Metal thermal interface material and thermal module and packaged microelectronic component containing the material
JP2010129877A (ja) 電子部品モジュール
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
US9589864B2 (en) Substrate with embedded sintered heat spreader and process for making the same
JP2009231716A (ja) 接合材および半導体モジュールの製造方法
JP6508193B2 (ja) 半導体装置の製造方法および半導体装置
WO2017159024A1 (ja) セラミック基板、セラミック基板の製造方法、及びパワーモジュール
JP2008300792A (ja) 半導体装置およびその製造方法
KR101735439B1 (ko) 히팅싱크패드가 삽입된 방열인쇄회로기판의 제조방법
JP2006210566A (ja) 半導体装置
JP2016076509A (ja) 回路モジュール
JP2015213097A (ja) 放熱体、その製造方法および半導体素子収納用パッケージ
WO2017115627A1 (ja) インバータ
JP4457905B2 (ja) パワーモジュール用の絶縁回路基板およびパワーモジュール
JP2018193604A (ja) 接合構造及びその製造方法
TWI743557B (zh) 功率元件封裝結構

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108