JP2008300792A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008300792A
JP2008300792A JP2007148277A JP2007148277A JP2008300792A JP 2008300792 A JP2008300792 A JP 2008300792A JP 2007148277 A JP2007148277 A JP 2007148277A JP 2007148277 A JP2007148277 A JP 2007148277A JP 2008300792 A JP2008300792 A JP 2008300792A
Authority
JP
Japan
Prior art keywords
temperature
brazing material
layer
low
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007148277A
Other languages
English (en)
Other versions
JP5018250B2 (ja
Inventor
Yuji Iizuka
祐二 飯塚
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007148277A priority Critical patent/JP5018250B2/ja
Publication of JP2008300792A publication Critical patent/JP2008300792A/ja
Application granted granted Critical
Publication of JP5018250B2 publication Critical patent/JP5018250B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】実使用中に半導体素子の中央部付近を起点に発生する接合層の熱劣化、亀裂を防止して、高いパワーサイクル耐性と信頼性の向上が図れるように改良した半導体装置およびその製造方法を提供する。
【解決手段】金属粒子ペーストを高温硬化させて形成した下地層8aと、金属粒子ペーストを低温硬化させて形成した表面膜の金属粒子が低温金属ロウ材に分散吸収されて形成された高温化金属ロウ材の層8bで構成される接合層5で、半導体チップ3の裏側と銅配線パターン2bを接合することで、耐熱性およびパワーサイクル性に強い接合性を確保し、半導体装置の信頼性を向上させることができる。
【選択図】図2

Description

この発明は、パワー用IGBTモジュールなどを対象とする混相分散型接合材を用いた半導体装置およびその製造方法に関する。
図8は、従来のIGBTモジュールの要部断面図である。図8において、1は放熱用銅ベース、2はセラミック板2aの上面,下面に銅回路パターン2b,銅箔2cを成層して銅ベース1に搭載した絶縁基板、3,4はIGBT,FWDの半導体素子、55は銅ベース1/絶縁基板の銅箔2c,および絶縁基板の銅回路パターン2b/半導体素子3,4の間を接合した半田接合層、6は銅ベース1の下面にサーマルコンパウンド7を挟んで伝熱的に接合し冷却体(ヒートシンク)であり、銅ベース1/銅箔2c,および銅回路パターン2b/半導体素子(半導体チップ3,4)の間を接合する半田材には板半田あるいはクリーム半田を使用し、リフロー法により接合して半田接合層55を形成している。なお、図8では半導体素子3の上面電極に接合した配線部材、モジュール外囲ケースなどは省略して描かれてない。
一方、最近では環境問題からSn−Pb系半田の代替として鉛成分を含まない鉛フリー半田が採用されるようになっており、前記のIGBTモジュール(パワーモジュール)に適用する半田材(低温金属ロウ材)としては、現在知られている各種組成の鉛フリー半田の中でも、取りわけ接合性(半田濡れ性)、機械的特性,伝熱抵抗などの面で比較的バランスがよく、かつ製品への実績もあるSn−Ag系の鉛(Pb)フリー半田が多く使われている(例えば、非特許文献1参照)。
また、特許文献1において、第1の金属と第2の金属とを接合するに当たり、2つの金属の間にCuポーラス板を介在させ、第1の金属とCuポーラス板との間、第2の金属とCuポーラス板との間にそれぞれAgナノペーストを配置して加熱して接合することが記載されている。
両角,他2名,「パワー半導体モジュールにおける信頼性設計技術」,富士時報,富士電機株式会社,平成13年2月10日,第74巻,第2号,p145〜148 特開2006−202944号公報
ところで、先記のようにSn−Ag系の鉛フリー半田にて半導体素子/絶縁基板間を接合した半導体モジュールについて、そのパワーサイクル寿命を明らかにするために行ったパワーサイクル試験(モジュールの実動作を模擬した断続通電試験)で半田接合部に発生した亀裂(欠陥)の進展形態を観察したところ、Pb系の半田とは亀裂発生の形態が異なりSnAg系の鉛フリー半田では、図9で表すように発熱密度が集中する半導体チップ3の中央部下付近を起点としてほぼ同心円状に亀裂24が進展することが認められている。また、この亀裂24の特徴は、半田接合層55の厚さ方向に対して平行な縦割れ,または網目状を呈してSnの結晶粒界を選択的に進展している。このことから、SnAg系の鉛フリー半田では熱劣化(組織変化)によって亀裂24が進行するものと想定される(非特許文献1のp147参照)。
つまり、この場合の半田接合層55内部の破壊進展は、作業性の容易さから半田の融点が200〜300℃程度と低いことと、線膨張係数の半導体素子(シリコン:α≒3.0ppm/K)及び絶縁基板の配線素材(銅など:α≒18.0ppm/K)のミスマッチによる熱応力が半田に加わることと、半田接合材自体の再結晶化に伴う組織変化が起こることにより、特にSnリッチな鉛フリー半田において寿命を著しく損なわれるものと想定される。
前記のように、半導体素子(半導体チップ3)と絶縁基板2との間をSnAg系の鉛フリー半田で接合した半導体装置では、実使用時のヒートサイクルにより半導体チップ3の中央部下付近の半田接合層55が熱劣化(組織変化)して亀裂24,割れが生じ、これが原因で半導体素子/絶縁基板間の熱抵抗が増加して半導体素子のジャンクション温度(Tj)が動作を保証する最高保証温度(最大定格)を超えるようになって素子機能がダウンするおそれがあり、このことが製品のパワーサイクル寿命を縮める要因になっている。
また、特許文献1によれば、金属粒子を塗布硬化させることなどでポーラス層を形成することやポーラス層を半田接合に用いることなどについては開示がされていない。
この発明の目的は、前記の課題を解決して、実使用中に半導体素子の中央部付近を起点に発生する接合層の熱劣化、亀裂を防止して、高いパワーサイクル耐性と信頼性の向上が図れるように改良した半導体装置およびその製造方法を提供することにある。
前記の目的を達成するために、半導体チップの主面と導体を固着してなる半導体装置において、前記半導体チップの主面に金属微粒子を用い高温にて硬化した第1の下地層と、前記導体の表面に金属微粒子を用い高温にて硬化した第2の下地層と、前記第1、第2の下地層より低温にて硬化させた金属微粒子を該金属微粒子より融点の低い低温金属ロウ材に分散吸収させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層と、からなる接合層で固着する構成とする。
また、半導体チップの主面と導体を固着してなる半導体装置において、前記半導体チップの主面に金属微粒子を用い高温にて硬化した第1の下地層と、前記導体の表面に金属微粒子を用い高温にて硬化した第2の下地層と、前記第1、第2の下地層より低温にて硬化させた金属微粒子を該金属微粒子より融点の低い低温金属ロウ材に分散吸収させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層と、前記金属微粒子が分散していない低温金属ロウ材の層と、からなる接合層で固着する構成とする。
また、半導体チップの主面と導体を固着してなる半導体装置において、前記半導体チップの主面と前記導体の表面を、低温にて硬化させた金属微粒子を該金属微粒子より融点の低い低温金属ロウ材に分散吸収させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層と、前記低温金属ロウ材からなる接合層で固着する構成とする。
また、前記半導体チップ表面と前記導体との間に、前記金属微粒子より融点の低い低温金属ロウ材のみからなる接合部をさらに備えた構成とする。
また、前記接合部は、前記接合層の外周部に配置される構成とする。
また、前記高温金属ロウ材を構成する金属粒子が100μm以下の粒径のZn粒子、Au粒子、Ag粒子、Al粒子、Ni粒子、Sb粒子、Bi粒子、Sn粒子、Pd粒子およびCu粒子のいずれか含むとよい。
また、前記低温金属ロウ材が、Sn−Ag,Sn−Ag−Cu,Sn−Cu,Sn−Zn,Sn−In,Sn−SbおよびSn−BiのいずれかのSnリッチな鉛フリー半田やIn、Bi、Sb、AgおよびCuのいずれかを含む半田であるとよい。
また、半導体チップの主面と導体を固着してなる半導体装置の製造方法において、
絶縁基板の回路パターン上と半導体チップの裏面の中央部に金属粒子ペーストをそれぞれ塗布する工程と、
該金属粒子ペーストを所定の温度で高温硬化させてポーラスな下地層をそれぞれ形成する工程と、
該下地層上に金属粒子ペーストを塗布し、前記高温硬化温度より低い所定の温度で低温硬化させてポーラスな表面膜を形成する工程と、
前記半導体チップ裏面全体に低温金属ロウ材の層を配置し、はんだリフロー炉で低温金属ロウ材の層を所定の温度で溶融させ、前記表面膜の金属粒子を前記低温金属ロウ材の層に分散吸収させ、硬化させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層を形成し、前記半導体チップの裏面と回路パターンを前記下地層と前記高温化金属ロウ材の層で構成される接合層で接合する工程と、
を含む製造方法とする。
また、半導体チップの主面と導体を固着してなる半導体装置の製造方法において、
絶縁基板の回路パターン上と半導体チップの裏面の中央部に金属粒子ペーストをそれぞれ塗布する工程と、
該金属粒子ペーストを所定の温度で低温硬化させてポーラスな表面膜を形成する工程と、
前記半導体チップ裏面全体に低温金属ロウ材の層を配置し、はんだリフロー炉で低温金属ロウ材を所定の温度で溶融させ、前記表面膜の金属粒子を前記低温金属ロウ材の層に分散吸収させ、硬化させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層を形成し、前記半導体チップの裏面と回路パターンを前記下地層と前記高温化金属ロウ材の層で構成される接合層で接合する工程と、
を含む製造方法とする。
また、半導体チップの主面と導体を固着してなる半導体装置の製造方法において、
絶縁基板の回路パターン上と半導体チップの裏面の全面に金属粒子ペーストをそれぞれ塗布する工程と、
該金属粒子ペーストを所定の温度で高温硬化させてポーラスな下地層をそれぞれ形成する工程と、
該下地層上に金属粒子ペーストを塗布し、前記高温硬化温度より低い所定の温度で低温硬化させポーラスな表面膜を形成する工程と、
前記半導体チップ裏面全体に低温金属ロウ材の層を配置し、はんだリフロー炉で低温金属ロウ材の層を所定の温度で溶融させ、前記表面膜の金属粒子を前記低温金属ロウ材の層に分散吸収させ、硬化させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層を形成し、前記半導体チップの裏面と回路パターンを前記下地層と前記高温化金属ロウ材の層で構成される接合層で接合する工程と、
を含む製造方法とする。
また、前記金属粒子ペーストを加熱硬化させて金属粒子を焼結してポーラスな層を形成する代わりに、金属粒子を噴霧してポーラスな層を形成してもよい。
この発明によれば、半導体チップの裏側と銅配線パターンおよび半導体チップの表側とヒートスプレッダとの固着に本発明の接合層を用いることで、耐熱性およびパワーサイクル性に強い接合性を確保し、半導体装置の信頼性を向上させることができる。
この接合層は、金属粒子ペーストを高温硬化させて形成した下地層と、金属粒子ペーストを低温硬化させて形成した表面膜の金属粒子が低温金属ロウ材に分散吸収されて形成された高温化金属ロウ材の層で構成される。
または、この接合層は、金属粒子ペーストを低温硬化させて形成した表面膜の金属粒子が低温金属ロウ材に分散吸収されて形成された高温化金属ロウ材の層である。
この高温化金属ロウ材の層を実動作で高温になる半導体チップの中央部に形成すると効果的である。
実施の形態を以下の実施例で説明する。本発明のポイントは、半導体チップと導体を接合する接合層の材質を低温金属ロウ材にこれより高融点の金属粒子を微細分散させることで低融点の低温金属ロウ材を高融点化した高温化金属ロウ材に変質させて混相分散型接合材にしたことである。尚、下記の図において、従来構造と同一の部位には同一の符号を付した。
図1は、この発明の第1実施例の半導体装置の要部断面図である。図1において、1は放熱用銅ベース、2はセラミック板2aの上面,下面に銅回路パターン2b,銅箔2cを成層して銅ベース1に搭載した絶縁基板、3,4はIGBT,FWDの半導体素子、5は絶縁基板の銅回路パターン2b/半導体素子(半導体チップ3,4)の間を接合した接合層、6は銅ベース1の下面にサーマルコンパウンド7を挟んで伝熱的に接合し冷却体(ヒートシンク)、15は銅ベース1/絶縁基板の銅箔2cの半田接合層である。なお、図2では半導体素子3の上面電極に接合した配線部材、モジュール外囲ケースなどは省略して描かれてない。
図2は、図1のうち半導体チップの裏面と絶縁基板2a表面側の銅回路パターン2bとの接合層5の図であり、同図(a)は要部断面図、同図(b)は要部平面図である。接合層5は中央部に焼結された金属粒子のポーラス状(多孔質状)の下地層8aと高温化金属ロウ材の層8bが配置され、その外周部に低温金属ロウ材の層9が配置されている。
製造工程の途中においては、金属粒子の層は下地層8aと表面膜8e(図3参照)の2層となっており、半導体チップ3および銅回路パターン2bと接する側から順に下地層8aと、この下地層8a上に表面膜8eが形成されている。半導体チップ3と銅回路パターン2bのそれぞれの表面膜8eの間に低温金属ロウ材の層9(図示せず)を挟み熱処理することで表面膜8eを形成する金属粒子が低温金属ロウ材の層9に分散し吸収されて硬化膜が形成される。この硬化膜は高温化した金属ロウ材の層(以下、高温化金属ロウ材の層8bという)となる。
また、表面膜8eを取り囲むように低温金属ロウ材の層9が配置されているので、接合層5は金属粒子の下地層8aと高温化金属ロウ材の層8および低温金属ロウ材の層9で構成されることになる。
高温硬化および低温硬化された金属粒子で形成される下地層8aと表面膜8eおよび鉛フリー半田などの低温金属ロウ材の層9について説明する。まず、下地層8aと表面膜8eについて説明する。
下地層8aと表面膜8eは金属粒子ペーストを用いて形成する。金属ペーストは、Agなどの金属粒子(粒子径はnm〜100μmのオーダー:金属粉体という場合もある)を樹脂や有機溶剤に分散させてペースト状にしたものである。金属粒子ペーストは、熱硬化性樹脂などで金属粒子間を充填したものと、揮発性の高いエタノール系溶剤で金属粒子間を充填したものに分類される。揮発性の高いエタノール系溶剤で金属粒子間を充填したものは加熱により粒子状の凝集物が焼結結合を形成しやすくまた溶剤が残留しない。このため、熱硬化性樹脂などで金属粒子間を充填したものより導電性、熱伝導性の面で有利である。
図3は,半導体チップの裏面に金属粒子ペーストを塗布し加熱硬化させたときの状態を示し、同図(a)は高温硬化させた下地層8aと低温硬化させた表面膜8eを示した図であり、同図(b)は表面膜8eを微細に示した図であり、同図(c)は下地層8aを微細に示した図である。
金属粒子ペーストは低い温度で加熱して溶剤を揮発させる(低温硬化させる)ことにより、図3(b)に示したようにクラスター11の硬化膜である中温金属ロウ材の層となるが、このままだとお互いの結合は強くなく容易に分解する。この状態を利用したのが表面膜8eである。
金属粒子ペーストを高温での熱処理で高温硬化させることにより、図3(c)に示すようにクラスターが分解して小さなクラスター12に微細化する一方、微細化したクラスター12の間を架橋13するような部分的な結合状態が生じ、形成された硬化膜は高温金属ロウ材の層8aとなり、その接合強度を高くすることができる。
つぎに、低温金属ロウ材の層9について説明する。この低温金属ロウ材は低温半田と言われるものであり、その中でもここでは鉛が含有されていない半田のことを示す。具体的にはSn−Ag,Sn−Ag−Cu,Sn−Cu,Sn−Zn,Sn−In,Sn−SbおよびSn−BiなどのSnリッチな鉛フリー半田やIn、Bi、Sb、Ag、Cuなどの半田である。
つぎに,図4の半導体装置の製造方法を説明する。
図4は、図1の半導体装置の製造方法であり、同図(a)〜同図(f)は工程順に示した要部製造工程断面図である。ここでは図2に相当に部分の製造工程を示す。
同図(a)において、半導体チップ3の裏面上と図示しない絶縁基板の銅回路パターン2b上の中央部に金属粒子ペースト8dをそれぞれ塗布する(図では半導体チップ3側のみ示した)。
同図(b)において、低温硬化温度より高い400℃以上の高温で高温硬化させ高温金属ロウ材の層である下地層8aを形成する。この金属粒子ペースト8dは、粒子径が100μm以下の粒径のZn粒子、Au粒子、Ag粒子、Al粒子、Ni粒子、Sb粒子、Bi粒子、Sn粒子、Pd粒子およびCu粒子のいずれかの粒子を溶剤に混入してペースト状としたものでその粘度は30Pa・sである。勿論、金属粒子には粒子径がナノオーダの金属ナノ粒子も含む。
同図(c)において、下地層8a上に金属粒子ペースト8dを塗布する。
同図(d)において、300℃以上の温度で低温硬化させ、中温金属ロウ材の層である表面膜8eを形成する。
同図(e)において、半導体チップ3の裏面に形成された表面膜8e上とそれ以外の全領域に鉛フリー半田などの低温金属ロウ材を塗布もしくは個形化したペレットを配置し低温金属ロウ材の層9とし、図示しない銅回路パターン2b上にこの低温金属ロウ材の層9が付いた半導体チップ3を載せて、はんだリフロー炉22(例えば、250℃/2min)で中央部の低温金属ロウ材の層9を溶融させ、中温金属ロウ材の層で形成された表面膜8e中の金属粒子を低温金属ロウ材の層9に微細分散させ、半導体チップ3の裏面と銅回路パターン2bを固着する。この工程で低温金属ロウ材の層9は表面膜8eの金属粒子を吸収して高温化金属ロウ材の層8bに変質し、表面膜8eは消滅する。そのため接合層5は下地層8aと高温化金属ロウ材の層8および外周部の低温金属ロウ材9で構成される。前記の低温金属ロウ材としては、Sn−Ag,Sn−Ag−Cu,Sn−Cu,Sn−Zn,Sn−In,Sn−SbおよびSn−BiなどのSnリッチな鉛フリー半田やIn、BiおよびCuなどの半田である。
また、接合層5の中央部においては、接合層5を形成する過程で、ゆるい結合状態のクラスター状の高温融点を有する微細粒子(表面層8eの中温金属ロウ材中の金属粒子)が、凝集状態から溶融状態にある低温金属ロウ材の層9の内部に微細分散して微細粒子が密になる箇所が接合後に形成され高温化金属ロウ材の層8bとなる。
また、低温金属ロウ材が前記したSn−Ag,Sn−Ag−Cuなどの鉛フリー半田であって、表面層8eの中温金属ロウ材の層の金属粒子が純Ag、Cu、Zn、Au、、Al、Ni、Sb、Bi、Sn、PdおよびCuなどであると、接合層5が形成される場合、凝集粒子が分散し、個別粒子の半田界面での固相反応が進展するので前記の図5に示すように、中央付近の接合層5では金属粒子の密度が高くなった状態での接合状態となる。すなわち、高温相の高密度箇所では合金組成として融点の高い構成となるので接合に用いた低温金属ロウ材の層9の実装温度よりも接合した後の耐熱温度が向上する高温化金属ロウ材の層8bとになり、先述した半導体チップ3の接合部の高温耐量を向上させ、高いパワーサイクル性が確保できて半導体装置の信頼性を向上させることとなる。
また、高温化金属ロウ材の層8bは図5に示すように実動作の際に高温状態が想定される中央部に形成するとよい。
同図(f)において、リフロー炉22から半導体チップ3と銅回路パターン2bが接合層5で固着した状態で取り出す。
尚、同図(a)〜同図(d)の工程において、下地層8aおよび表面膜8eの形成において、下地層8aは金属粒子(金属粉体)を音速に近い噴流(ジェット流)で衝突させて形成し、表面膜8eは音速の半分から7割程度の速度にした噴流(ジェット流)で金属粒子(金属粉体)を衝突させて形成してもよい。この高温金属ロウ材で形成された下地層8aおよび中温金属ロウ材で形成された表面膜8eはポーラス膜である。
図6は、この発明の第2実施例の半導体装置の要部断面図である。図1との違いは、下地層8aを形成しないで高温化金属ロウ材8bのみ形成した点である。この場合,下地層8aがないために図1と比べて半導体チップ3や銅回路パターン2bとの界面の接合強度が弱まるが従来の低温金属ロウ材(低温半田)の層9のみの接合と比べれば接合強度は強くなる。以下にその製造方法を図4を参照しながら説明する。
銅回路パターン2b上と半導体チップ3の裏面の中央部に金属粒子ペースト8dをそれぞれ塗布する。
つぎに、金属粒子ペースト8dを300℃以上の温度で低温硬化させてポーラスな表面膜8eを形成する。
つぎに、前記半導体チップ3裏面全体に低温金属ロウ材の層9を配置し、はんだリフロー炉22で低温金属ロウ材の層9を溶融させ、表面膜8eの金属粒子を低温金属ロウ材の層9に分散吸収させ、硬化させて高温化金属ロウ材の層8bを形成し、前記半導体チップ3の裏面と銅回路パターン2bを下地層8aと高温化金属ロウ材の8および周囲の低温金属ロウ材の層9で構成される接合層5で接合する。
図7は、この発明の第3実施例の半導体装置の要部断面図である。図1との違いは、全面に下地膜を形成した点である。全面に下地膜8aを形成すると、下地層8aはポーラス膜であるため、接合部分の空隙体積が増加して図1の場合に比べて接合強度の低下を招くが,従来の低温金属ロウ材(低温半田)の層9のみの接合に比べれば接合強度は高くなる。また、表面膜8eも製造工程途中で全面に形成するが、表面膜8eの金属粒子は低温金属ロウ材の層9中に分散吸収されて低温金属ロウ材の層9が高温化金属ロウ材の層8bに変質して表面膜8eは消滅する。
前記実施例は半導体チップ3の裏面側と銅配線パターン2bの固着に本発明の接合層5を用いた例を示したが、半導体チップ3の表側と図示しないヒートスプレッダの固着にこの接合層5を用いてもよい。以下にその製造方法を図4を参照しながら説明する。
銅回路パターン2b上と半導体チップ3の裏面の全面に金属粒子ペースト8dをそれぞれ塗布する。
つぎに、金属粒子ペースト8dを低温硬化温度より高い400℃以上の温度で高温硬化させてポーラスな下地層8aをそれぞれ形成する。
つぎに、下地層8a上に金属粒子ペースト8dを塗布し、300℃以上の温度で低温硬化させポーラスな表面膜8eを形成する。
つぎに、半導体チップ3裏面全体に低温金属ロウ材の層9を配置し、はんだリフロー炉22で低温金属ロウ材の層9を溶融させ、表面膜8eの金属粒子を低温金属ロウ材の層9に分散吸収させ、硬化させて高温化金属ロウ材の層8bを形成し、半導体チップ3の裏面と銅回路パターン2bを下地層8aと高温化金属ロウ材の層8bで構成される接合層で接合する。
この発明の第1実施例の半導体装置の要部断面図 図1のうち半導体チップの裏面と絶縁基板2表面側の銅回路パターン2bとの接合層5の図であり、(a)は要部断面図、(b)は要部平面図 半導体チップの裏面に金属粒子ペーストを塗布し加熱硬化させたときの状態を示し、(a)は高温硬化させた下地層8aと低温硬化させた表面膜8eを示した図であり、(b)は表面膜8eを微細に示した図であり、(c)は下地層8aを微細に示した図 図1の半導体装置の製造方法であり、(a)〜(f)は工程順に示した要部製造工程断面図 半導体チップの中央部に高温化金属ロウ材の層8bを形成した図 この発明の第2実施例の半導体装置の要部断面図 この発明の第3実施例の半導体装置の要部断面図 従来のIGBTモジュールの要部断面図 半導体チップ3の中央部下付近の半田接合層に亀裂が進展した様子を示す図
符号の説明
1 放熱用ベース
2 絶縁基板
2a セラミック板
2b 銅回路パターン
2c 銅箔
3 半導体チップ(IGBT)
4 半導体チップ(FWD)
5 接合層
6 冷却体
7 サーマルコンパウンド
8a 下地層
8b 高温化金属ロウ材の層
8d 金属粒子ペースト
8e 表面膜
9 低温金属ロウ材の層
11 クラスター(大きい)
12 クラスター(小さい)
13 架橋
15 半田層
22 リフロー炉

Claims (11)

  1. 半導体チップの主面と導体を固着してなる半導体装置において、前記半導体チップの主面に金属微粒子を用い高温にて硬化した第1の下地層と、前記導体の表面に金属微粒子を用い高温にて硬化した第2の下地層と、前記第1、第2の下地層より低温にて硬化させた金属微粒子を該金属微粒子より融点の低い低温金属ロウ材に分散吸収させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層と、からなる接合層で固着することを特徴とする半導体装置。
  2. 半導体チップの主面と導体を固着してなる半導体装置において、前記半導体チップの主面に金属微粒子を用い高温にて硬化した第1の下地層と、前記導体の表面に金属微粒子を用い高温にて硬化した第2の下地層と、前記第1、第2の下地層より低温にて硬化させた金属微粒子を該金属微粒子より融点の低い低温金属ロウ材に分散吸収させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層と、前記金属微粒子が分散していない低温金属ロウ材の層と、からなる接合層で固着することを特徴とする半導体装置。
  3. 半導体チップの主面と導体を固着してなる半導体装置において、前記半導体チップの主面と前記導体の表面を、低温にて硬化させた金属微粒子を該金属微粒子より融点の低い低温金属ロウ材に分散吸収させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層と、前記低温金属ロウ材からなる接合層で固着することを特徴とする半導体装置。
  4. 前記半導体チップ表面と前記導体との間に、前記金属微粒子より融点の低い低温金属ロウ材のみからなる接合部をさらに備えたことを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
  5. 前記接合部は、前記接合層の外周部に配置されることを特徴とする請求項2に記載の半導体装置。
  6. 前記高温金属ロウ材を構成する金属粒子が100μm以下の粒径のZn粒子、Au粒子、Ag粒子、Al粒子、Ni粒子、Sb粒子、Bi粒子、Sn粒子、Pd粒子およびCu粒子のいずれか含むことを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
  7. 前記低温金属ロウ材が、Sn−Ag,Sn−Ag−Cu,Sn−Cu,Sn−Zn,Sn−In,Sn−SbおよびSn−BiのいずれかのSnリッチな鉛フリー半田やIn、Bi、Sb、AgおよびCuのいずれかを含む半田であることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
  8. 半導体チップの主面と導体を固着してなる半導体装置の製造方法において、
    絶縁基板の回路パターン上と半導体チップの裏面の中央部に金属粒子ペーストをそれぞれ塗布する工程と、
    該金属粒子ペーストを所定の温度で高温硬化させてポーラスな下地層をそれぞれ形成する工程と、
    該下地層上に金属粒子ペーストを塗布し、前記高温硬化温度より低い所定の温度で低温硬化させてポーラスな表面膜を形成する工程と、
    前記半導体チップ裏面全体に低温金属ロウ材の層を配置し、はんだリフロー炉で低温金属ロウ材の層を所定の温度で溶融させ、前記表面膜の金属粒子を前記低温金属ロウ材の層に分散吸収させ、硬化させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層を形成し、前記半導体チップの裏面と回路パターンを前記下地層と前記高温化金属ロウ材の層で構成される接合層で接合する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 半導体チップの主面と導体を固着してなる半導体装置の製造方法において、
    絶縁基板の回路パターン上と半導体チップの裏面の中央部に金属粒子ペーストをそれぞれ塗布する工程と、
    該金属粒子ペーストを所定の温度で低温硬化させてポーラスな表面膜を形成する工程と、
    前記半導体チップ裏面全体に低温金属ロウ材の層を配置し、はんだリフロー炉で低温金属ロウ材を所定の温度で溶融させ、前記表面膜の金属粒子を前記低温金属ロウ材の層に分散吸収させ、硬化させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層を形成し、前記半導体チップの裏面と回路パターンを前記下地層と前記高温化金属ロウ材の層で構成される接合層で接合する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  10. 半導体チップの主面と導体を固着してなる半導体装置の製造方法において、
    絶縁基板の回路パターン上と半導体チップの裏面の全面に金属粒子ペーストをそれぞれ塗布する工程と、
    該金属粒子ペーストを所定の温度で高温硬化させてポーラスな下地層をそれぞれ形成する工程と、
    該下地層上に金属粒子ペーストを塗布し、前記高温硬化温度より低い所定の温度で低温硬化させポーラスな表面膜を形成する工程と、
    前記半導体チップ裏面全体に低温金属ロウ材の層を配置し、はんだリフロー炉で低温金属ロウ材の層を所定の温度で溶融させ、前記表面膜の金属粒子を前記低温金属ロウ材の層に分散吸収させ、硬化させて該低温金属ロウ材より融点を高くした高温化金属ロウ材の層を形成し、前記半導体チップの裏面と回路パターンを前記下地層と前記高温化金属ロウ材の層で構成される接合層で接合する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  11. 前記金属粒子ペーストを加熱硬化させて金属粒子を焼結してポーラスな層を形成する代わりに、金属粒子を噴霧してポーラスな層を形成することを特徴とする請求項8〜10のいずれか一項に記載の半導体装置の製造方法。
JP2007148277A 2007-06-04 2007-06-04 半導体装置およびその製造方法 Expired - Fee Related JP5018250B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007148277A JP5018250B2 (ja) 2007-06-04 2007-06-04 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007148277A JP5018250B2 (ja) 2007-06-04 2007-06-04 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008300792A true JP2008300792A (ja) 2008-12-11
JP5018250B2 JP5018250B2 (ja) 2012-09-05

Family

ID=40173979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007148277A Expired - Fee Related JP5018250B2 (ja) 2007-06-04 2007-06-04 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5018250B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014506014A (ja) * 2011-11-09 2014-03-06 東莞勤上光電股▲ふん▼有限公司 ハイパワーled放熱構造の製造プロセス
JPWO2013024837A1 (ja) * 2011-08-16 2015-03-05 株式会社アルバック 部品の製造方法及び部品
JP2015055618A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の検査方法及び半導体装置の検査装置
CN106383533A (zh) * 2016-10-25 2017-02-08 南京中新赛克科技有限责任公司 一种通讯设备低温启动装置及其应用
JPWO2017077728A1 (ja) * 2015-11-05 2018-03-01 三菱電機株式会社 パワーモジュールの製造方法
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348587A (ja) * 1991-05-27 1992-12-03 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JPH07115095A (ja) * 1993-10-15 1995-05-02 Hitachi Ltd 半導体の電極構造
JP2005217249A (ja) * 2004-01-30 2005-08-11 Denso Corp ランドを備える基板およびその製造方法
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2007019360A (ja) * 2005-07-11 2007-01-25 Fuji Electric Holdings Co Ltd 電子部品の実装方法
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348587A (ja) * 1991-05-27 1992-12-03 Matsushita Electric Ind Co Ltd 回路基板およびその製造方法
JPH07115095A (ja) * 1993-10-15 1995-05-02 Hitachi Ltd 半導体の電極構造
JP2005217249A (ja) * 2004-01-30 2005-08-11 Denso Corp ランドを備える基板およびその製造方法
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2007019360A (ja) * 2005-07-11 2007-01-25 Fuji Electric Holdings Co Ltd 電子部品の実装方法
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013024837A1 (ja) * 2011-08-16 2015-03-05 株式会社アルバック 部品の製造方法及び部品
JP2014506014A (ja) * 2011-11-09 2014-03-06 東莞勤上光電股▲ふん▼有限公司 ハイパワーled放熱構造の製造プロセス
JP2015055618A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置の検査方法及び半導体装置の検査装置
JPWO2017077728A1 (ja) * 2015-11-05 2018-03-01 三菱電機株式会社 パワーモジュールの製造方法
CN106383533A (zh) * 2016-10-25 2017-02-08 南京中新赛克科技有限责任公司 一种通讯设备低温启动装置及其应用
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
WO2022174955A1 (de) * 2021-02-18 2022-08-25 Siemens Aktiengesellschaft Leistungsmodul, elektrisches gerät und verfahren zur herstellung eines leistungsmoduls

Also Published As

Publication number Publication date
JP5018250B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
JP4904767B2 (ja) 半導体装置
JP6111764B2 (ja) パワーモジュール用基板の製造方法
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
US7202569B2 (en) Semiconductor device and manufacturing method of the same
JP5123633B2 (ja) 半導体装置および接続材料
US20060061974A1 (en) Solder foil semiconductor device and electronic device
TWI354529B (en) Metal thermal interface material and thermal modul
JP5018250B2 (ja) 半導体装置およびその製造方法
JP5642336B2 (ja) 半導体装置およびその製造方法
JP4539980B2 (ja) 半導体装置およびその製造方法
CN112338387A (zh) 半导体装置用软钎焊材料
JP2005095977A (ja) 回路装置
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
JP2014041980A (ja) はんだ接合部のエレクトロマイグレーション(em)耐性を向上させる界面合金層
WO2015075788A1 (ja) 鉛フリーはんだ合金および半導体装置
JP2011216772A (ja) 半導体装置の製造方法および接合治具
JP2009147111A (ja) 接合材、その製造方法および半導体装置
JP5252024B2 (ja) 半導体装置
JP4877046B2 (ja) 半導体装置およびその製造方法
US9142493B2 (en) Semiconductor device
JP4765098B2 (ja) 半導体装置およびその製造方法
JP2011035308A (ja) 放熱板、半導体装置及び放熱板の製造方法
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
JP2015115363A (ja) 電子装置及び電子装置の製造方法
JP6144440B1 (ja) 半導体封止用プリフォーム

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20100415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees