JP2011216772A - 半導体装置の製造方法および接合治具 - Google Patents

半導体装置の製造方法および接合治具 Download PDF

Info

Publication number
JP2011216772A
JP2011216772A JP2010085210A JP2010085210A JP2011216772A JP 2011216772 A JP2011216772 A JP 2011216772A JP 2010085210 A JP2010085210 A JP 2010085210A JP 2010085210 A JP2010085210 A JP 2010085210A JP 2011216772 A JP2011216772 A JP 2011216772A
Authority
JP
Japan
Prior art keywords
opening
semiconductor element
bonding material
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010085210A
Other languages
English (en)
Other versions
JP5636720B2 (ja
Inventor
Akira Maeda
晃 前田
Akira Yamada
朗 山田
Taketsugu Otsu
健嗣 大津
Shiori Idaka
志織 井高
Hiroaki Tatsumi
裕章 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010085210A priority Critical patent/JP5636720B2/ja
Publication of JP2011216772A publication Critical patent/JP2011216772A/ja
Application granted granted Critical
Publication of JP5636720B2 publication Critical patent/JP5636720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】金属粒子を含有した接合材で半導体素子と基板とを加圧接合するときに、はみ出した接合材の収縮割れを抑制し、耐ヒートサイクル特性に優れた半導体装置の製造方法を提供する。
【解決手段】半導体素子1が緩挿可能な開口部と、この開口部の開口縁に開口部の開口断面積より大きい開口断面積を有する接合材逃がし部とを有する接合治具4を用いる半導体装置5の製造方法であって、基板2と半導体素子1との間に金属粒子を含有した接合材3を狭持する工程と、半導体素子1が開口部に緩挿されるように接合治具4を配置する工程と、接合治具4を介して半導体素子1と基板2との間を200℃以上500℃以下の温度環境下において加圧する工程とを備えたものである。
【選択図】図1

Description

この発明は、パワーモジュールなどの半導体装置の製造方法およびそれに用いられる治具に関するものである。
近年、電子モジュールに対する信頼性の要求は益々高まり、とくに熱膨張係数差の大きい半導体素子と基板との接合部に対する耐ヒートサイクル特性の向上が強く求められている。また、次世代省エネルギーデバイスや高性能デバイスの実現も要請されており、とくにシリコンと比較して高温動作が可能なSiCデバイスの開発が活発になっている。そのため、確保すべきヒートサイクルの温度範囲の拡大、および確保すべき熱伝導性と高耐熱性の確保に優れた接合部の開発が熱望されている。
このような要求に対して、粒径が1nm〜20nmの極めて微細な金属微粒子を含むペーストを200℃〜400℃の比較的低温の接合温度で加圧接合することにより、その金属微粒子の融点(700℃以上)まで加熱しなくても金属微粒子が互いに結合することを応用した半導体装置の製造方法が開示されている(例えば、特許文献1参照)。このような金属微粒子を用いた加圧接合による半導体装置の製造方法においては、加圧接合時に余分な金属微粒子を含むペーストの一部が、半導体素子の外側にはみ出して、各部の配線部等に付着してショートする場合がある。このような問題を解決するために、接合材にはんだを用いる場合に、余剰はんだ吸収手段として溝を設け、この溝に余剰なはんだが流れ込むようにした半導体装置の製造方法が開示されている(例えば、特許文献2参照)。
特開2006−352080号公報(8頁、図1) 特開2005−136018号公報(7頁、図1)
従来の溝構造の余剰はんだ吸収手段は、接合材の全てが溶融して基板との濡れ性が高いはんだに対しては、余剰はんだを吸収する効果を奏する。しかしながら、加圧接合工程においてほとんど溶融せず、基板との濡れ性も低い金属粒子を含むペーストに対しては、余剰のペーストを吸収する効果は低く、半導体素子の横にはみ出た状態となる。このような状態となった金属粒子を含むペーストは、加圧接合工程において焼結反応を生じると、収縮割れが発生する場合がある。このような収縮割れが生じた半導体装置においては、ヒートサイクル試験において、この収縮割れを起点として基板と半導体素子との間の接合材に亀裂が発生し、耐ヒートサイクル特性が著しく低下するという問題があった。
この発明は上述のような課題を解決するためになされたもので、金属粒子を含有した接合材で半導体素子と基板とを加圧接合するときに、はみ出した接合材の収縮割れを抑制し、耐ヒートサイクル特性に優れた半導体装置の製造方法を提供するものである。
この発明に係る半導体装置の製造方法は、半導体素子が緩挿可能な開口部と、この開口部の開口縁に開口部の開口断面積より大きい開口断面積を有する接合材逃がし部とを有する接合治具を用いる半導体装置の製造方法であって、基板と半導体素子との間に金属粒子を含有した接合材を狭持する工程と、半導体素子が開口部に緩挿されるように接合治具を配置する工程と、接合治具を介して半導体素子と基板との間を200℃以上500℃以下の温度環境下において加圧する工程とを備えたものである。
この発明は、半導体素子が緩挿可能な開口部と、この開口部の開口縁に開口部の開口断面積より大きい開口断面積を有する接合材逃がし部とを有する接合治具を用いて、金属粒子を含有した接合材で半導体素子と基板とを加圧接合しているので、半導体素子からはみ出ている接合材の厚さを、半導体素子と基板とに狭持された部分の接合材の厚さより小さくすることができる。その結果、はみ出した接合材の収縮割れを抑制し、耐ヒートサイクル特性に優れた半導体装置の製造方法を提供することができる。
この発明の実施の形態1による半導体装置の工程図である。 この発明の実施の形態1による治具の模式図である。 この発明の実施の形態3による半導体装置の模式図である。
実施の形態1.
図1は、この発明を実施するための実施の形態1における、半導体装置の製造方法の工程を説明する工程図である。半導体素子1として、Siチップを用意する。このSiチップは、次のようにして作製する。φ5インチで厚さ500μmのSiウェハを用意し、裏面(鏡面研磨されていない面)に、例えばスパッタリング法を用いて、Siウェハ側から順にTi層を約100nm厚、Ni層を約300nm厚およびAu層を約50nm厚で成膜する。この金属膜が成膜されたSiウェハを縦横7mmの正方形に切断して本実施の形態のSiチップとした。
次に、基板2として、Cuブロックを用意する。このCuブロックは次のようにして作製する。縦横10mmで厚さ1mmの無酸素銅板の一方の面に、電解めっきを用いて、厚さ約4μmのNiめっき層を形成してCuブロックとした。
図1(a)に示すように、基板2の表面に金属粒子含有ペーストを用いて、スクリーン印刷で接合材3を形成する。金属粒子含有ペーストとしては、例えばクックソンエレクトロニクス社製の焼結タイプのAgナノペースト(クックソンエレクトロニクス社製:SP2000)を用いることができる。このペーストは、電子顕微鏡観察結果からは平均粒径が30nmのAg微粒子を主成分とするもので、このようなサイズのAg微粒子は200℃〜500℃の範囲で焼結するものである。スクリーン印刷に用いた印刷マスクはステンレスメッシュ製で乳剤の厚さが100μm、印刷パターンの開口は縦横8mmのものを用いた。印刷後の接合材3の形状は、縦横8mmの正方形で厚さは約0.1mmである。
次に、図1(b)に示すように、接合材3の上に中心を合わせて半導体素子1を載置し、さらに半導体素子1の上からステンレス製の治具4を配置する。治具4の形状などについては後述する。次に、図1(c)に示すように、例えば、アスリートFA(株)社製の加圧と加熱を同時に行なう接合装置(CB505)を用いて、温度350℃、加圧圧力10MPaの条件で半導体素子1と基板2とを接合した。20分間加圧と加熱とを継続後、加圧と加熱とを停止して空冷によって冷却し、図1(d)に示したような、半導体装置5を完成した。
図2は、本実施の形態に用いた治具4を示す模式図である。図2において、治具4の中央部には、半導体素子が緩挿可能な開口部6が形成されている。また、この開口部6の開口縁には、開口部の開口断面積より大きい開口断面積を有する接合材逃がし部7が形成されている。開口部6の開口断面は、半導体素子(縦横7mm)よりも少し大きい縦横(x)7.2mmであり、接合材逃がし部7の開口断面は、縦横(y)9mmである。開口部6の高さ(h)は、560μmであり、接合材逃がし部7の高さ(a)は、30μmである。なお、開口部6の高さ(h)は、接合材逃がし部7の高さ(a)を含んでいる。
このような治具を用いて半導体装置を作製した場合、治具が半導体素子横にはみ出たペーストを押し下げて半導体素子から遠い位置に押し出す作用により、半導体素子と基板とに狭持された接合材の外側にはみ出している接合材の高さを抑制することができる。その結果、図1(d)に示したように、半導体素子からはみ出ている接合材の厚さ(d)を、半導体素子と基板とに狭持された部分の接合材の厚さ(t)より小さくすることができる。その結果、はみ出した接合材の収縮割れを抑制し、耐ヒートサイクル特性に優れた半導体装置の製造方法を提供することができる。
半導体素子からはみ出ている接合材の厚さを、半導体素子と基板とに狭持された部分の接合材の厚さより小さくすることによって、はみ出した接合材の収縮割れを抑制でき、耐ヒートサイクル特性が向上する理由は、次のように考えられる。
焼結タイプのAgナノペーストは、一般に保護膜で覆われたAg微粒子と、分散剤と、溶剤とからなり、加熱により溶剤、分散剤、保護膜が蒸発、分解することによって、Ag微粒子の清浄面が露出し、これらAg微粒子の清浄な清浄面同士や、半導体素子および基板表面に成膜されたAu、Ag、Cuなどの清浄な表面とを加圧により接触させ、熱拡散させることにより、焼結、接合される。10nm以下の粒径の小さいAg微粒子は、溶融するとも考えられている。
この際、ペーストから蒸発、分解する溶剤、分散剤の量は非常に多く、焼結により体積比で、印刷時と比較して1/2〜1/4も収縮する。しかし、半導体素子や基板表面のAu、Ag、Cuなどを接合された部分は、収縮することができず、厚さ方向のAg微粒子のみで構成される部分が主に収縮する。しかし、半導体素子からはみ出た部分は、基板と接合されている(拘束されている)が、半導体素子からはみ出た部分はAg微粒子表面が拘束されていないために、大きく収縮して割れる。本実施の形態の治具を用いて加圧することにより、半導体素子と接合された部分同様に加圧され、収縮と合わせてAgペーストを加圧しつづけられるため、焼結収縮割れを著しく低減することができる。
また、半導体素子とAg微粒子との接合界面は、熱膨張係数差が大きく、熱応力が最もかかりやすい部分であり、半導体素子と基板とをAgペーストで接合した場合、ヒートサイクルによるクラックが最も発生しやすい部分である。このため、半導体素子横の大きなクラックは、ヒートサイクルによるクラック発生を助長することが懸念される。本実施の形態の治具を用いて加圧することによる焼結割れ抑制は、耐ヒートサイクル性を著しく向上させる。
なお、本実施の形態においては、金属粒子を含有する接合材の材料として、焼結タイプのAgナノペーストを用いたが、加圧接合時の温度条件である200℃〜500℃の範囲で焼結する金属粒子を用いることができ、平均粒径が30nmのAg微粒子以外に、平均粒径が2nm〜500nmの範囲で、所定比率で混合させたものや、例えば平均粒径が2nm〜500nmのCu微粒子、Ni微粒子などを主成分とするナノペーストを用いることができる。加圧接合時の温度が、200℃より低い場合は、ボイドが多くなるという不具合があり、500℃より高い場合は、被接合部材が酸化や熱劣化するという不具合がある。
また、本実施の形態において、治具の材料としてステンレスを用いたが、加圧接合時の温度条件である200℃〜500℃の範囲で、接合材の金属粒子と反応せず安定な材料であれば用いることができ、例えばアルミニウム、銅、ジルコニア、アルミナなどのセラミックや、炭素などの材料を用いることができる。さらに、治具と接合材とが接触する開口部や接合材逃がし部の内壁に、接合材との離型性を容易にするように、離型剤として、Niめっきやジルコニア粉末、カーボンなどを塗布してもよい。
実施の形態2.
実施の形態2においては、実施の形態1で用いた治具の形状を変化させた場合に、製造される半導体装置の特性の変化を調べたものである。半導体素子の形状は、実施の形態1と同様に、縦横7mmの正方形で厚さ500μmである。
表1は、本実施の形態における治具の各部のサイズに対する、完成した半導体装置における接合材のはみ出し率および製造工程終了後の収縮割れの有無を示したものである。ここで、x、y、aおよびhは、それぞれ実施の形態1の図1に示したように、xは開口部の開口断面の縦横、yは接合材逃がし部の開口断面の縦横、aは接合材逃がし部の高さ、およびhは開口部の高さである。
ここで、はみ出し率は、図1(d)に示したように、半導体素子からはみ出ている接合材の厚さ(d)と導体素子と基板とに狭持された部分の接合材の厚さ(t)との比として定義し、はみ出し率(%)=(d/t)×100とした。これらの接合材の厚さ(d、t)は、レーザー変位計で形状測定した図から等間隔でd、tを5点平均で算出した。収縮割れの有無に関しては、半導体素子からはみ出ている接合材の表面を光学顕微鏡を用いて100倍の倍率で観察し、2mm以上の長さの亀裂が観測された場合を×、そうでない場合を○として判定した。なお、表1には、比較として開口部の開口断面が大きすぎるもの(比較例1)、開口部および接合材逃がし部がないもの(比較例2)も合わせて示している。
Figure 2011216772
表1において、まず比較例2は治具が単なる直方体であり、半導体素子を単に上から平面で加圧接合しているだけである。この場合、金属粒子を含んだ接合材は半導体素子の側面に盛り上がった状態となり、はみ出し率が100%を越えた状態、つまり半導体素子からはみ出ている接合材の厚さ(d)が半導体素子と基板とに狭持された部分の接合材の厚さ(t)より大きくなる。このような状態になると、はみ出たAgペースト量が過多となって収縮割れが発生する。
また、表1の比較例1においては、開口部の開口断面の縦横(x)が10mmと、半導体素子の縦横の7mmよりも両サイドが1.5mmずつ大きい。このようなサイズの関係では、開口部に半導体素子は緩挿されているとはいえない。また、接合材逃がし部の開口断面の縦横(y)も12mmと大きいため、このような治具で加圧接合した場合、半導体素子の周辺部にはみ出した接合材は、接合材逃がし部および開口部の内壁と半導体素子との間が広いため、接合材は半導体素子の側面に盛り上がった状態となり、はみ出し率が100%を越えてしまう。その結果、収縮割れが発生し、比較例2と同様に、耐ヒートサイクル特性が低下する。
一方、実施例1〜6においては、はみ出し率が100%以下であるため、収縮割れが発生せず、耐ヒートサイクル特性に優れた半導体装置が得られる。
実施の形態3.
実施の形態3においては、実施の形態1の半導体装置の製造方法において、基板に溝構造の余剰接合材吸収部を備えたものである。
図3は、本実施の形態における半導体装置の模式図である。本実施の形態においては、基板2の表面の半導体素子1が接合材3を介して接合される領域の外周部に、溝状の余剰接合材吸収部6を備えたものである。それ以外は実施の形態1と同様な方法で、半導体装置が製造される。
このような基板2の接合領域の外周部に溝を備えたことにより、半導体素子の外周部にはみ出した接合材は、接合材3が治具で加圧接合される際に基板2の方向に押し出され、余剰接合材吸収部6の溝に押し込まれる。その結果、余剰な接合材の量が多い場合でも、確実に半導体素子からはみ出ている接合材の厚さが半導体素子と基板とに狭持された部分の接合材の厚さより薄くなる。その結果、実施の形態1と同様に、はみ出した接合材の収縮割れを抑制し、耐ヒートサイクル特性に優れた半導体装置の製造方法を提供することができる。溝状の余剰接合材吸収部を備えた基板に対して、単に平板の治具で加圧接合をしただけでは、接合材は溶剤が多く、これが溝に大量に入ってしまうため、簡単に溝に入らない。しかしながら、本実施の形態のような開口部および接合材逃がし部を備えた治具を用いることにより、
接合材は、余剰接合材吸収溝内で、接合材逃がし穴7を境界面として下向きから上向きに流動し、はみ出した接合材は確実に溝状の余剰接合材吸収部に吸収される。
また、余剰な接合材が余剰接合材吸収部である溝より外側にはみ出すことを抑制できるので、はみ出した接合材が横方向に広がることを防ぐことができ、各部の配線部等に付着
してショートする不具合を防ぐ効果もある。
1 半導体素子
2 基板
3 接合材
4 治具
5 半導体装置
6 余剰接合材吸収部

Claims (3)

  1. 半導体素子が緩挿可能な開口部と、
    この開口部の開口縁に前記開口部の開口断面積より大きい開口断面積を有する接合材逃がし部と
    を有する接合治具を用いる半導体装置の製造方法であって、
    基板と前記半導体素子との間に金属粒子を含有した接合材を狭持する工程と、
    前記半導体素子が前記開口部に緩挿されるように前記接合治具を配置する工程と、
    前記接合治具を介して前記半導体素子と前記基板との間を200℃以上500℃以下の温度環境下において加圧する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  2. 基板の表面の半導体素子との間に狭持された接合材が接触する周辺に溝を有することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 半導体素子が緩挿可能な開口部と、
    この開口部の開口縁に前記開口部の開口断面積より大きい開口断面積を有する接合材逃がし部と
    を有することを特徴とする接合治具。
JP2010085210A 2010-04-01 2010-04-01 半導体装置の製造方法および接合治具 Expired - Fee Related JP5636720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010085210A JP5636720B2 (ja) 2010-04-01 2010-04-01 半導体装置の製造方法および接合治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010085210A JP5636720B2 (ja) 2010-04-01 2010-04-01 半導体装置の製造方法および接合治具

Publications (2)

Publication Number Publication Date
JP2011216772A true JP2011216772A (ja) 2011-10-27
JP5636720B2 JP5636720B2 (ja) 2014-12-10

Family

ID=44946198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010085210A Expired - Fee Related JP5636720B2 (ja) 2010-04-01 2010-04-01 半導体装置の製造方法および接合治具

Country Status (1)

Country Link
JP (1) JP5636720B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172112A (ja) * 2012-02-23 2013-09-02 Hitachi Ltd 半導体装置およびそれを用いたインバータ装置
JP2014127537A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。
JP2015074001A (ja) * 2013-10-07 2015-04-20 日産自動車株式会社 半導体装置の製造装置、及び製造方法
JP2015082581A (ja) * 2013-10-23 2015-04-27 三菱電機株式会社 電力用半導体装置およびその製造方法
JP2015170605A (ja) * 2014-03-04 2015-09-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP2015185689A (ja) * 2014-03-24 2015-10-22 日産自動車株式会社 半導体の実装方法及び半導体部品の製造装置
WO2016157460A1 (ja) * 2015-03-31 2016-10-06 新電元工業株式会社 接合体の製造方法
JP2017054878A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
JP2018113301A (ja) * 2017-01-10 2018-07-19 トヨタ自動車株式会社 半導体装置とその製造方法
WO2021241017A1 (ja) * 2020-05-29 2021-12-02 株式会社日立パワーデバイス 接合治具および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326636A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp チップボンディング装置およびチップボンディング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326636A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp チップボンディング装置およびチップボンディング方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013172112A (ja) * 2012-02-23 2013-09-02 Hitachi Ltd 半導体装置およびそれを用いたインバータ装置
JP2014127537A (ja) * 2012-12-26 2014-07-07 Hitachi Power Semiconductor Device Ltd 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。
JP2015074001A (ja) * 2013-10-07 2015-04-20 日産自動車株式会社 半導体装置の製造装置、及び製造方法
JP2015082581A (ja) * 2013-10-23 2015-04-27 三菱電機株式会社 電力用半導体装置およびその製造方法
US10014284B2 (en) 2014-03-04 2018-07-03 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
JP2015170605A (ja) * 2014-03-04 2015-09-28 ローム株式会社 半導体装置および半導体装置の製造方法
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
JP2015185689A (ja) * 2014-03-24 2015-10-22 日産自動車株式会社 半導体の実装方法及び半導体部品の製造装置
CN106463415B (zh) * 2015-03-31 2019-01-01 新电元工业株式会社 接合体的制造方法
JPWO2016157460A1 (ja) * 2015-03-31 2017-04-27 新電元工業株式会社 接合体の製造方法
CN106463415A (zh) * 2015-03-31 2017-02-22 新电元工业株式会社 接合体的制造方法
WO2016157460A1 (ja) * 2015-03-31 2016-10-06 新電元工業株式会社 接合体の製造方法
JP2017054878A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
JP2018113301A (ja) * 2017-01-10 2018-07-19 トヨタ自動車株式会社 半導体装置とその製造方法
WO2021241017A1 (ja) * 2020-05-29 2021-12-02 株式会社日立パワーデバイス 接合治具および半導体装置の製造方法
JP7355709B2 (ja) 2020-05-29 2023-10-03 株式会社 日立パワーデバイス 接合治具および半導体装置の製造方法

Also Published As

Publication number Publication date
JP5636720B2 (ja) 2014-12-10

Similar Documents

Publication Publication Date Title
JP5636720B2 (ja) 半導体装置の製造方法および接合治具
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
JP6111764B2 (ja) パワーモジュール用基板の製造方法
JP6056432B2 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
JP2007110001A (ja) 半導体装置
TW201626519A (zh) 附冷卻器電力模組用基板及其製造方法
KR20120109606A (ko) 파워 모듈용 기판 및 파워 모듈
KR102336484B1 (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
TWI781246B (zh) 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法
JP5642336B2 (ja) 半導体装置およびその製造方法
JP2014060216A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
JP2015180600A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法、並びに、銅部材接合用ペースト
JP2015177182A (ja) パワーモジュール
JP2014143351A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5252024B2 (ja) 半導体装置
JP5261263B2 (ja) ろう材及びろう材の接合方法
JP2014175492A (ja) 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP2008300792A (ja) 半導体装置およびその製造方法
JP2006351988A (ja) セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
JP5866075B2 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP6221590B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
JP2017139345A (ja) 半導体装置、並びに半導体装置の製造方法
WO2018190023A1 (ja) 放熱基板、放熱基板電極、半導体パッケージ、及び半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140820

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R151 Written notification of patent or utility model registration

Ref document number: 5636720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees