JP2015170605A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015170605A JP2015170605A JP2014041862A JP2014041862A JP2015170605A JP 2015170605 A JP2015170605 A JP 2015170605A JP 2014041862 A JP2014041862 A JP 2014041862A JP 2014041862 A JP2014041862 A JP 2014041862A JP 2015170605 A JP2015170605 A JP 2015170605A
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- semiconductor chip
- low
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 60
- 229920005989 resin Polymers 0.000 claims description 28
- 239000011347 resin Substances 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 100
- 230000017525 heat dissipation Effects 0.000 abstract description 79
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000005855 radiation Effects 0.000 description 23
- 239000010949 copper Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000005476 soldering Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
- H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
- H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75703—Mechanical holding means
- H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
- H01L2224/83095—Temperature settings
- H01L2224/83096—Transient conditions
- H01L2224/83097—Heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
Description
半田漏れは、溶融半田が半導体チップの外側へ漏れ出す現象である。漏れ出した半田が半導体チップの表面に乗り上げ、これが、半導体チップへの裏面コンタクトの末端と半導体チップの表面との距離を短くして、半導体チップの耐圧を、チップの厚さに依存した本来の耐圧未満に低下させる。
本発明の目的は、低コストで、半田引けを防止すると共に、半田漏れが生じても耐圧の低下を抑制することができる半導体装置およびその製造方法を提供することである。
この半導体装置は、表面に逃がし溝が形成された導電部材であって、当該逃がし溝の一端および他端が前記導電部材の周端に繋がることによって所定のチップ領域が区画された導電部材を準備する工程と、前記チップ領域に接合材を配置する工程と、前記接合材上に半導体チップを配置する工程と、前記半導体チップに荷重をかけつつ、前記接合材を溶融させることによって前記半導体チップを前記導電部材に接合する工程とを含み、前記半導体チップと前記接合材との面積比(チップ面積/接合材面積)が、1.0以下である、本発明の半導体装置の製造方法(請求項14)によって製造することができる。
本発明の半導体装置では、前記逃がし溝が、前記導電部材の表面に複数形成されており、前記半導体チップは、前記複数の逃がし溝で挟まれたチップ領域に配置されていてもよい(請求項2)。
本発明の半導体装置では、前記複数の逃がし溝は、互いに平行なストライプ状に形成されていてもよい(請求項3)。
この構成では、逃がし溝に一旦入った接合材が逆流することを抑制することができる。そのため、半導体装置の耐圧信頼性を向上させることができる。
本発明の半導体装置では、前記段差構造は、前記逃がし溝が深さ方向に複数段に区分されることによって形成された構造であり、前記逃がし溝の前記一端から前記他端にわたって形成されていてもよい(請求項5)。
本発明の半導体装置では、前記導電部材の前記表面が長方形状に形成されており、前記逃がし溝は、長方形状の前記導電部材の一対の短辺に沿って形成されていてもよい(請求項7)。
本発明の半導体装置は、前記半導体チップ上に配置され、間隔を空けて前記導電部材に対向する第2導電部材と、前記導電部材と前記第2導電部材との間の空間に入り込むように、前記半導体チップ、前記導電部材および前記第2導電部材を封止する樹脂パッケージとをさらに含んでいてもよい(請求項8)。
本発明の半導体装置では、前記導電部材は、裏面が前記樹脂パッケージから露出していて、ヒートシンクの役割を果たしていてもよい(請求項9)。
本発明の半導体装置は、前記樹脂パッケージから突出するように前記ハイサイドベース部材と一体的に形成されたハイサイド端子と、前記樹脂パッケージから突出するように前記ローサイドスイッチング素子上に配置され、間隔を空けて前記ローサイドベース部材に対向するローサイド端子とを含んでいてもよい(請求項12)。
本発明の半導体装置の製造方法は、前記半導体チップよりも平面面積が小さい開口が形成された治具を、当該開口の周縁が前記半導体チップの周縁に接するように設置する工程と、前記開口から露出する前記半導体チップの上面に第2接合材を設置する工程と、前記第2接合材上に導電ブロックを配置する工程とをさらに含み、前記接合工程は、前記治具によって前記半導体チップの周縁に荷重をかける工程を含んでいてもよい(請求項16)。
本発明の半導体装置の製造方法では、前記治具は、その裏面の一部を前記半導体チップに対する接地面に対して選択的に高めることによって形成され、前記半導体チップを取り囲むガイド部を有していてもよい(請求項17)。
<本発明の実施形態に係るモジュールの構成>
図1は、本発明の一実施形態を示すパワー半導体モジュール1の模式的な平面図である。図2は、図1のパワー半導体モジュール1をII−II切断線で切断したときに表れる断面図である。図3は、図1のパワー半導体モジュール1をIII−III切断線で切断したときに表れる断面図である。図4は、図1のパワー半導体モジュール1をIV−IV切断線で切断したときに表れる断面図である。図5は、図3の破線Vで囲まれた領域の拡大図である。
ハイサイドアセンブリ2は、本発明の導電部材およびハイサイドベース部材の一例としてのハイサイド放熱ブロック6と、本発明の半導体チップおよびハイサイドスイッチング素子の一例としてのハイサイドIGBT7(IGBT:Insulated Gate Bipolar Transistor)およびハイサイドFRD8(FRD:Fast Recovery Diode)と、ハイサイドコンタクトブロック9と、ハイサイドエミッタ端子10と、ハイサイドゲート端子11とを含む。以下では、ハイサイドIGBT7およびハイサイドFRD8を、単にチップ7およびチップ8ということがある(後述するローサイドIGBT30およびローサイドFRD31についても同じ)。
ハイサイド放熱ブロック6の表面12には、逃がし溝13が複数本形成されている。ここで、逃がし溝13は、ハイサイド放熱ブロック6の表面12近傍の領域(表面部)に浅く形成されたものである。言い換えれば、ハイサイド放熱ブロック6において、比較的浅い逃がし溝13の下方には、金属部分が厚く残っている。この構造は、熱や応力等によって、ハイサイド放熱ブロック6が、逃がし溝13を境に折れ曲がることを防止する。たとえば、ハイサイド放熱ブロック6の厚さが1mm〜20mmである場合に、逃がし溝13の深さは0.01mm〜2mm程度であってよい。
また、各逃がし溝13の側面には、段差構造15が形成されている。段差構造15は、この実施形態では、図5に示すように、逃がし溝13が深さ方向に二段に区分されることによって形成された構造である。これにより、段差構造15は、第1の溝16と、第1の溝16の底部がさらに窪むことによって形成され、第1の溝16よりも幅狭な第2の溝17とを含む。段差構造15は、図1に示すように、逃がし溝13の長手方向に沿ってハイサイド放熱ブロック6の一方の端面14から他方の端面14に至るまで連続して形成されている。
また、ハイサイド放熱ブロック6には、本発明のハイサイド端子の一例としてのP(Positive)端子25が一体的に接続されている。P端子25は、回路電源の正極側(Positive side)に接続されるものである。P端子25から供給される電源電圧は、ハイサイド放熱ブロック6を介して、ハイサイドIGBT7のコレクタおよびハイサイドFRD8のカソードに印加される。この実施形態では、P端子25は、図3に示すようにハイサイド放熱ブロック6と同じ厚さで、樹脂パッケージ5の内外に跨るように、ハイサイド放熱ブロック6の短辺の端面24から突出している。つまり、P端子25は、ハイサイド放熱ブロック6の逃がし溝13が開放している端面14とは異なる端面24に接続されている。P端子25の露出部分には、貫通孔54が形成されている。
また、各逃がし溝36の側面には、段差構造38が形成されている。段差構造38は、この実施形態では、図5の段差構造15と同様に、逃がし溝36が深さ方向に二段に区分されることによって形成された構造である。つまり、段差構造38は、図5の第1の溝16および第2の溝17と同じ構造の、第1の溝および第2の溝(いずれも図示せず)を含む。段差構造38は、図1に示すように、逃がし溝36の長手方向に沿ってローサイド放熱ブロック29の一方の端面37から他方の端面37に至るまで連続して形成されている。
具体的には、N端子50は、平面視において、ローサイド放熱ブロック29の長辺に沿って、複数のチップ領域41を横切るように延びている。N端子50の長手方向の敷設領域は、たとえば、ローサイド放熱ブロック29の一方の端面47から樹脂パッケージ5の外側に至っている。これにより、N端子50は、樹脂パッケージ5から突出すると共に、樹脂パッケージ5の内側において、ローサイド放熱ブロック29との間に空間52を区画している。N端子50の露出部分には、貫通孔56が形成されている。なお、この実施形態では、N端子50の突出方向は、P端子25の突出方向と同じであり、つまり、同じローサイドアセンブリ3に含まれる出力端子46の突出方向とは反対である。これにより、N端子50と出力端子46とは、互いに重ならないので干渉し合うことがない。
このN端子50は、回路電源の負極側(Negative side)に接続されるものである。N端子50から供給される電源電圧は、ローサイドコンタクトブロック32を介して、ローサイドIGBT30のエミッタおよびローサイドFRD31のアノードに印加される。
中継ブロック59は、ローサイド放熱ブロック29の各コンタクト領域53に、半田材60を挟んで一つずつ配置されている。また、各中継ブロック59と中継端子4との間にも、それぞれ、半田材61が設けられている。
樹脂パッケージ5は、たとえば、エポキシ樹脂からなる。樹脂パッケージ5は、ハイサイド放熱ブロック6およびローサイド放熱ブロック29の各裏面63,64を露出させるように、ハイサイドアセンブリ2、ローサイドアセンブリ3および中継端子4等を覆っている。各チップ7,8,30,31で発生した熱は、ハイサイド放熱ブロック6およびローサイド放熱ブロック29の裏面63,64から放散される。また、この実施形態では、樹脂パッケージ5の一部が空間52,57に入り込む。これにより、樹脂パッケージ5の当該一部が、下側の導電部材(ハイサイド放熱ブロック6およびローサイド放熱ブロック29)と、上側の導電部材(中継端子4およびN端子50)とで挟まれて保持される。その結果、ハイサイドアセンブリ2、ローサイドアセンブリ3および中継端子4等に対する樹脂パッケージ5の密着性を向上させることができる。
<本発明に至るまでの前評価>
本願発明者らは、半導体チップの接合時における半田漏れおよび半田引けの原因を探るべく、半田漏れ量(半田引け量)と、半導体チップ(IGBT)への荷重との関係を実験によって評価した。その結果を図6〜図9に示す。図6および図7は、半導体チップへの荷重と半田の漏れ量(半田の引け量)との関係を示す折れ線グラフである。ここでは、半導体チップに対する半田の漏れ量(半田の引け量)を考えており、後述する逃がし溝は考慮していない。図8および図9は、半導体チップへの荷重およびチップ面積/半田面積を変化させたときの半田の漏れ量(半田の引け量)の分布を示す等高線グラフである。実験を行った範囲について、等高線を記入した。なお、図8および図9では、各引き出し線に付された数値が、それぞれ、当該引き出し線が示す領域における半田漏れ量(mm3)および半田引け量(mm2)を示している。
<本発明の実施形態に係るモジュールの製造工程>
以下では、図6〜図9を検証した結果、半導体装置の製造工程における半導体チップの接合を、具体的にどのような形態で実施すればよいかについて、前述のハイサイドアセンブリ2を例に挙げて説明する。
次に、図11(a)(b)に示すように、チップ領域18の所定の位置に、本発明の接合材の一例としての板状半田65が配置される。板状半田65のサイズは、ハイサイドIGBT7およびハイサイドFRD8のチップサイズ(面積)との比(チップ面積/半田面積)が、1以下となるように設定される。この実施形態では、上記範囲内において、各チップ7,8よりも小さなサイズの板状半田65が使用される。なお、板状半田65に代えて、半田ペーストを用いてもよい。
次に、図13(a)(b)に示すように、ハイサイド放熱ブロック6上に、荷重をかけるための治具66が設置される。
治具66は、ハイサイドIGBT7およびハイサイドFRD8の配置パターンに応じた複数の開口67を有している。各開口67は、それぞれ、ハイサイドIGBT7およびハイサイドFRD8よりも小さな面積を有している。また、治具66は、逃がし溝13に対向する部分に、開口67の周縁68よりも選択的に隆起したガイド部69を有している。ガイド部69は、逃がし溝13と同様にストライプ状に形成されていてもよいし、開口67の周辺に選択的に形成されていてもよい。
以上の製造方法によれば、ハイサイドIGBT7およびハイサイドFRD8の接合に当たって、チップ7,8と板状半田65との面積比(チップ面積/半田面積)が、1以下と設定される。これにより、ハイサイドIGBT7およびハイサイドFRD8にかかる荷重の大きさに関係なく、半田引けを抑制することができる。特に、面積比を0.8以下にして半田を多めにすれば、半田引けを防止することができる。
たとえば、前述の実施形態では、ヒートシンクとして使用されるハイサイド放熱ブロック6およびローサイド放熱ブロック29に逃がし溝13,36が形成された例が示されている。しかしながら、逃がし溝13,36のような構造は、たとえば、リードフレームのアイランド等に形成することもできる。
また、逃がし溝13,36は、ストライプ状に形成されている必要はなく、たとえば、蛇行状に形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
2 ハイサイドアセンブリ
3 ローサイドアセンブリ
4 中継端子
5 樹脂パッケージ
6 ハイサイド放熱ブロック
7 ハイサイドIGBT
8 ハイサイドFRD
9 ハイサイドコンタクトブロック
12 (ハイサイド放熱ブロック)表面
13 逃がし溝
14 (ハイサイド放熱ブロックの長辺)端面
15 段差構造
16 第1の溝
17 第2の溝
18 チップ領域
23 半田材
24 (ハイサイド放熱ブロックの短辺)端面
25 P端子
26 漏れ出し部分
27 半田材
29 ローサイド放熱ブロック
30 ローサイドIGBT
31 ローサイドFRD
32 ローサイドコンタクトブロック
35 (ローサイド放熱ブロック)表面
36 逃がし溝
37 (ローサイド放熱ブロックの長辺)端面
38 段差構造
39 漏れ出し部分
41 チップ領域
45 半田材
46 出力端子
47 (ローサイド放熱ブロックの短辺)端面
50 N端子
51 半田材
52 空間
53 コンタクト領域
57 空間
59 中継ブロック
63 (ハイサイド放熱ブロック)裏面
64 (ローサイド放熱ブロック)裏面
65 板状半田
66 治具
67 (治具)開口
68 (治具の開口)周縁
69 ガイド部
70 板状半田
Claims (17)
- 半導体チップと、
前記半導体チップを支持する導電部材と、
前記導電部材と前記半導体チップとの間に設けられた接合材と、
一端および他端が、それぞれ前記導電部材の周端に繋がるように前記導電部材の表面に形成され、前記半導体チップから離れて配置された逃がし溝とを含む、半導体装置。 - 前記逃がし溝が、前記導電部材の表面に複数形成されており、
前記半導体チップは、前記複数の逃がし溝で挟まれたチップ領域に配置されている、請求項1に記載の半導体装置。 - 前記複数の逃がし溝は、互いに平行なストライプ状に形成されている、請求項2に記載の半導体装置。
- 前記逃がし溝の側面に形成された段差構造をさらに含む、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記段差構造は、前記逃がし溝が深さ方向に複数段に区分されることによって形成された構造であり、前記逃がし溝の前記一端から前記他端にわたって形成されている、請求項4に記載の半導体装置。
- 前記導電部材は、その周端を形成する端面を有しており、
前記逃がし溝の前記一端および前記他端は、それぞれ、当該端面において開放されている、請求項1〜5のいずれか一項に記載の半導体装置。 - 前記導電部材の前記表面が長方形状に形成されており、
前記逃がし溝は、長方形状の前記導電部材の一対の短辺に沿って形成されている、請求項1〜6のいずれか一項に記載の半導体装置。 - 前記半導体チップ上に配置され、間隔を空けて前記導電部材に対向する第2導電部材と、
前記導電部材と前記第2導電部材との間の空間に入り込むように、前記半導体チップ、前記導電部材および前記第2導電部材を封止する樹脂パッケージとをさらに含む、請求項1〜7のいずれか一項に記載の半導体装置。 - 前記導電部材は、裏面が前記樹脂パッケージから露出していて、ヒートシンクの役割を果たしている、請求項8に記載の半導体装置。
- 前記半導体装置は、
前記導電部材としてのハイサイドベース部材、およびその上に配置された前記半導体チップとしてのハイサイドスイッチング素子を含むハイサイドアセンブリと、
前記ハイサイドアセンブリから離れて配置され、前記導電部材としてのローサイドベース部材、およびその上に配置された前記半導体チップとしてのローサイドスイッチング素子を含むローサイドアセンブリと、
前記ハイサイドアセンブリおよび前記ローサイドアセンブリを封止する樹脂パッケージとを含む、パワー半導体モジュールである、請求項1〜7のいずれか一項に記載の半導体装置。 - 前記ハイサイドベース部材および前記ローサイドベース部材は、それぞれ、裏面が前記樹脂パッケージから露出していて、ヒートシンクの役割を果たしている、請求項10に記載の半導体装置。
- 前記樹脂パッケージから突出するように前記ハイサイドベース部材と一体的に形成されたハイサイド端子と、
前記樹脂パッケージから突出するように前記ローサイドスイッチング素子上に配置され、間隔を空けて前記ローサイドベース部材に対向するローサイド端子とを含む、請求項10または11に記載の半導体装置。 - 前記ハイサイドスイッチング素子上に配置され、前記ローサイドベース部材と電気的に接続された中継部材をさらに含む、請求項10〜12のいずれか一項に記載の半導体装置。
- 表面に逃がし溝が形成された導電部材であって、当該逃がし溝の一端および他端が前記導電部材の周端に繋がることによって所定のチップ領域が区画された導電部材を準備する工程と、
前記チップ領域に接合材を配置する工程と、
前記接合材上に半導体チップを配置する工程と、
前記半導体チップに荷重をかけつつ、前記接合材を溶融させることによって前記半導体チップを前記導電部材に接合する工程とを含み、
前記半導体チップと前記接合材との面積比(チップ面積/接合材面積)が、1.0以下である、半導体装置の製造方法。 - 前記半導体チップと前記接合材との面積比(チップ面積/接合材面積)が、0.6〜0.8である、請求項14に記載の半導体装置の製造方法。
- 前記半導体チップよりも平面面積が小さい開口が形成された治具を、当該開口の周縁が前記半導体チップの周縁に接するように設置する工程と、
前記開口から露出する前記半導体チップの上面に第2接合材を設置する工程と、
前記第2接合材上に導電ブロックを配置する工程とをさらに含み、
前記接合工程は、前記治具によって前記半導体チップの周縁に荷重をかける工程を含む、請求項14または15に記載の半導体装置の製造方法。 - 前記治具は、その裏面の一部を前記半導体チップに対する接地面に対して選択的に高めることによって形成され、前記半導体チップを取り囲むガイド部を有する、請求項16に記載の半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041862A JP6228490B2 (ja) | 2014-03-04 | 2014-03-04 | 半導体装置および半導体装置の製造方法 |
EP15759174.4A EP3116020B1 (en) | 2014-03-04 | 2015-03-04 | Power semiconductor device module |
PCT/JP2015/056375 WO2015133527A1 (ja) | 2014-03-04 | 2015-03-04 | 半導体装置および半導体装置の製造方法 |
DE202015009781.2U DE202015009781U1 (de) | 2014-03-04 | 2015-03-04 | Halbleiterbauteil |
EP19219969.3A EP3703110B1 (en) | 2014-03-04 | 2015-03-04 | Semiconductor device |
US15/122,590 US10014284B2 (en) | 2014-03-04 | 2015-03-04 | Power semiconductor module for an inverter circuit and method of manufacturing the same |
US15/997,321 US10777542B2 (en) | 2014-03-04 | 2018-06-04 | Power semiconductor module for an inverter circuit and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014041862A JP6228490B2 (ja) | 2014-03-04 | 2014-03-04 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017199867A Division JP2018029201A (ja) | 2017-10-13 | 2017-10-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015170605A true JP2015170605A (ja) | 2015-09-28 |
JP6228490B2 JP6228490B2 (ja) | 2017-11-08 |
Family
ID=54055330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014041862A Active JP6228490B2 (ja) | 2014-03-04 | 2014-03-04 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10014284B2 (ja) |
EP (2) | EP3703110B1 (ja) |
JP (1) | JP6228490B2 (ja) |
DE (1) | DE202015009781U1 (ja) |
WO (1) | WO2015133527A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021149452A1 (ja) * | 2020-01-21 | 2021-07-29 | ローム株式会社 | 半導体装置 |
WO2023017708A1 (ja) * | 2021-08-10 | 2023-02-16 | ローム株式会社 | 半導体装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5701034A (en) * | 1994-05-03 | 1997-12-23 | Amkor Electronics, Inc. | Packaged semiconductor die including heat sink with locking feature |
JP2000252403A (ja) * | 1999-02-26 | 2000-09-14 | Mitsui High Tec Inc | 半導体装置 |
JP2005217072A (ja) * | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | 半導体装置 |
JP2008166626A (ja) * | 2006-12-29 | 2008-07-17 | Denso Corp | 半導体装置 |
JP2009170702A (ja) * | 2008-01-17 | 2009-07-30 | Calsonic Kansei Corp | 半導体モジュール |
JP2010098153A (ja) * | 2008-10-17 | 2010-04-30 | Calsonic Kansei Corp | 半導体チップ位置決め治具ユニット |
JP2011216772A (ja) * | 2010-04-01 | 2011-10-27 | Mitsubishi Electric Corp | 半導体装置の製造方法および接合治具 |
JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
JP2013175551A (ja) * | 2012-02-24 | 2013-09-05 | Semiconductor Components Industries Llc | 半導体装置 |
WO2013168796A1 (ja) * | 2012-05-11 | 2013-11-14 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2014079724A (ja) * | 2012-10-18 | 2014-05-08 | Kurita Water Ind Ltd | アミン液の再生方法および装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5457960A (en) * | 1977-10-18 | 1979-05-10 | Mitsubishi Electric Corp | Semicondutor device |
JPS6142853U (ja) * | 1984-08-22 | 1986-03-19 | 三洋電機株式会社 | 樹脂封止型半導体装置 |
JPS635537A (ja) | 1986-06-25 | 1988-01-11 | Nec Corp | 半導体装置 |
JPH0642343Y2 (ja) | 1987-01-09 | 1994-11-02 | ローム株式会社 | 半導体装置 |
JPH01309336A (ja) | 1988-06-08 | 1989-12-13 | Nec Corp | 半導体容器 |
JP2857648B2 (ja) | 1991-02-28 | 1999-02-17 | サンケン電気株式会社 | 電子部品の製造方法 |
JPH0637122A (ja) | 1992-07-15 | 1994-02-10 | Hitachi Ltd | 半導体装置 |
JPH11251510A (ja) | 1998-02-26 | 1999-09-17 | Sony Corp | リードフレームおよびこれを用いた半導体装置 |
JP5183583B2 (ja) | 2000-12-28 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP3836010B2 (ja) | 2001-10-19 | 2006-10-18 | 三菱電機株式会社 | 半導体装置 |
JP3748849B2 (ja) | 2002-12-06 | 2006-02-22 | 三菱電機株式会社 | 樹脂封止型半導体装置 |
JP4702196B2 (ja) * | 2005-09-12 | 2011-06-15 | 株式会社デンソー | 半導体装置 |
JP2008311366A (ja) | 2007-06-13 | 2008-12-25 | Denso Corp | 樹脂封止型半導体装置 |
JP2010109253A (ja) | 2008-10-31 | 2010-05-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP5206743B2 (ja) | 2010-07-05 | 2013-06-12 | 株式会社デンソー | 半導体モジュールおよびその製造方法 |
JP5447269B2 (ja) | 2010-08-03 | 2014-03-19 | 富士電機株式会社 | パワー半導体モジュールの試験方法 |
JP2011155286A (ja) | 2011-03-22 | 2011-08-11 | Rohm Co Ltd | 半導体装置 |
US9093434B2 (en) * | 2011-04-04 | 2015-07-28 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8466548B2 (en) | 2011-05-31 | 2013-06-18 | Infineon Technologies Ag | Semiconductor device including excess solder |
JP5805513B2 (ja) * | 2011-12-14 | 2015-11-04 | 三菱電機株式会社 | 電力用半導体装置 |
WO2013118275A1 (ja) | 2012-02-09 | 2013-08-15 | 三菱電機株式会社 | 半導体装置 |
EP2882002B1 (en) * | 2012-07-30 | 2016-10-05 | Ushio Denki Kabushiki Kaisha | Light source unit |
JP2014041862A (ja) | 2012-08-21 | 2014-03-06 | Nuflare Technology Inc | 荷電粒子ビーム補正方法および荷電粒子ビーム描画装置 |
-
2014
- 2014-03-04 JP JP2014041862A patent/JP6228490B2/ja active Active
-
2015
- 2015-03-04 DE DE202015009781.2U patent/DE202015009781U1/de active Active
- 2015-03-04 EP EP19219969.3A patent/EP3703110B1/en active Active
- 2015-03-04 US US15/122,590 patent/US10014284B2/en active Active
- 2015-03-04 WO PCT/JP2015/056375 patent/WO2015133527A1/ja active Application Filing
- 2015-03-04 EP EP15759174.4A patent/EP3116020B1/en active Active
-
2018
- 2018-06-04 US US15/997,321 patent/US10777542B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5701034A (en) * | 1994-05-03 | 1997-12-23 | Amkor Electronics, Inc. | Packaged semiconductor die including heat sink with locking feature |
JP2000252403A (ja) * | 1999-02-26 | 2000-09-14 | Mitsui High Tec Inc | 半導体装置 |
JP2005217072A (ja) * | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | 半導体装置 |
JP2008166626A (ja) * | 2006-12-29 | 2008-07-17 | Denso Corp | 半導体装置 |
JP2009170702A (ja) * | 2008-01-17 | 2009-07-30 | Calsonic Kansei Corp | 半導体モジュール |
JP2010098153A (ja) * | 2008-10-17 | 2010-04-30 | Calsonic Kansei Corp | 半導体チップ位置決め治具ユニット |
JP2011216772A (ja) * | 2010-04-01 | 2011-10-27 | Mitsubishi Electric Corp | 半導体装置の製造方法および接合治具 |
JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
JP2013175551A (ja) * | 2012-02-24 | 2013-09-05 | Semiconductor Components Industries Llc | 半導体装置 |
WO2013168796A1 (ja) * | 2012-05-11 | 2013-11-14 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2014079724A (ja) * | 2012-10-18 | 2014-05-08 | Kurita Water Ind Ltd | アミン液の再生方法および装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021149452A1 (ja) * | 2020-01-21 | 2021-07-29 | ローム株式会社 | 半導体装置 |
WO2023017708A1 (ja) * | 2021-08-10 | 2023-02-16 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20170069613A1 (en) | 2017-03-09 |
US10777542B2 (en) | 2020-09-15 |
EP3116020B1 (en) | 2020-01-29 |
DE202015009781U1 (de) | 2020-02-10 |
EP3116020A4 (en) | 2018-02-14 |
US10014284B2 (en) | 2018-07-03 |
EP3703110A1 (en) | 2020-09-02 |
WO2015133527A1 (ja) | 2015-09-11 |
EP3703110B1 (en) | 2023-12-06 |
EP3116020A1 (en) | 2017-01-11 |
JP6228490B2 (ja) | 2017-11-08 |
US20180286845A1 (en) | 2018-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
US20150097281A1 (en) | Semiconductor device | |
JP2007073743A (ja) | 半導体装置 | |
JP2015130465A (ja) | 半導体装置 | |
JP6610590B2 (ja) | 半導体装置とその製造方法 | |
US20080191325A1 (en) | Semiconductor device and packaging structure therefor | |
CN104821302A (zh) | 半导体装置 | |
JP2019212833A (ja) | 半導体装置およびその製造方法 | |
CN104821303A (zh) | 连接器框架以及半导体装置 | |
JP6350364B2 (ja) | 接続構造体 | |
JP6129107B2 (ja) | 電力用半導体装置、および電力用半導体装置の製造方法 | |
JP5910653B2 (ja) | 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法 | |
CN104465558A (zh) | 半导体封装件以及半导体装置 | |
US10777542B2 (en) | Power semiconductor module for an inverter circuit and method of manufacturing the same | |
US20150187683A1 (en) | Qfn package and method for forming qfn package | |
JP2018029201A (ja) | 半導体装置 | |
JP2015138843A (ja) | 半導体装置及びその製造方法 | |
JP2014192518A (ja) | 半導体装置およびその製造方法 | |
JP6698186B2 (ja) | 半導体装置 | |
JP2009170702A (ja) | 半導体モジュール | |
CN210073821U (zh) | 一种氮化镓基功率开关器件 | |
JP2022162192A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
KR102394542B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2015177159A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN204305453U (zh) | 变频控制板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6228490 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |