JP2013123016A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013123016A
JP2013123016A JP2011271603A JP2011271603A JP2013123016A JP 2013123016 A JP2013123016 A JP 2013123016A JP 2011271603 A JP2011271603 A JP 2011271603A JP 2011271603 A JP2011271603 A JP 2011271603A JP 2013123016 A JP2013123016 A JP 2013123016A
Authority
JP
Japan
Prior art keywords
overlap region
solder
groove
center
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011271603A
Other languages
English (en)
Inventor
Takeo Yamamoto
武雄 山本
Shigeo Ide
茂生 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011271603A priority Critical patent/JP2013123016A/ja
Publication of JP2013123016A publication Critical patent/JP2013123016A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】余剰はんだを吸収するための溝を有する半導体装置において、放熱性とはんだ寿命を向上する。
【解決手段】半導体素子(20)を有する発熱部(11)と、発熱部(11)にはんだ(12,14)を介して電気的且つ熱的に接続された金属部材(13,15)を備える。金属部材(13,15)の発熱部側の面に、発熱部(11)とのオーバーラップ領域(32)からオーバーラップ領域(32)外まで延設された、余剰はんだを吸収するための溝(30)を有する。溝(30)として、オーバーラップ領域の中心(32a)に最も近い位置(31a)の深さをD1、オーバーラップ領域の外周端(32b)における深さをD2、中心(32a)から最も離れた位置(31b)の深さをD3とすると、D1<D2<D3の関係を満たし、且つ、任意位置の深さが、該任意位置よりもオーバーラップ領域の中心(32a)に近い位置の深さ以上とされた傾斜溝(31)を有する。
【選択図】図4

Description

本発明は、半導体素子を少なくとも有する発熱部と、はんだを介して発熱部に電気的且つ熱的に接続された金属部材と、を備え、金属部材における発熱部側の面に余剰はんだを吸収するための溝が設けられた半導体装置に関する。
従来、例えば特許文献1に示されるように、はんだを介して半導体素子などが固着される部材の固着面に、余剰はんだを吸収するための溝が設けられた半導体装置が知られている。
特許文献1では、微小ダイボンドパッド上ではんだが過剰となり、リフロー時に、はんだの表面張力により半球状を呈し、軽量且つ極めて微小な半導体素子が傾いて固着されるのを抑制するために、パッドに放射状の複数の溝を設けている。また、各溝の形状をクサビ形状としている。
特開平5−243287号公報
ところで、上記半導体装置として、半導体素子に、絶縁ゲートバイポーラトランジスタ(IGBT)などのパワー系素子を採用し、固着される部材に、素子の熱を放熱する機能と電極としての機能を兼ね備える金属部材を採用した構成が知られている。このような構成では、素子が駆動することで熱を生じるため、金属部材において、素子とオーバーラップする部分(以下、オーバーラップ領域と示す)の中心ほど温度が高くなる。
放熱性の点では、温度が高くなる部分ほどはんだ厚さが薄いほうが、熱抵抗が小さくなり有利である。しかしながら、溝の深さが均一であると、上記した中心の近くにはんだ厚の厚い部分が存在することとなる。すなわち、放熱性が低くなる。
また、放熱性を高めるために溝の深さを浅くすると、素子の側面(外形輪郭)に対応するオーバーラップ領域の外周端においてはんだ厚が薄くなる。素子と金属部材との線膨張係数差に基づく応力は、オーバーラップ領域の外周端に集中することが知られているが、上記構成とすると、線膨張係数差に基づく応力に対する耐力が低下する。すなわち、はんだ寿命が短くなる。
本発明は上記問題点に鑑み、余剰はんだを吸収するための溝を有する半導体装置において、放熱性とはんだ寿命を向上することを目的とする。
上記目的を達成する為に請求項1に記載の発明は、
半導体素子(20)を少なくとも有する発熱部(11)と、
はんだ(12,14)を介して発熱部(11)と電気的且つ熱的に接続された金属部材(13,15)と、を備え、
金属部材(13,15)における発熱部側の面に、発熱部(11)とオーバーラップするオーバーラップ領域(32)内からオーバーラップ領域(32)外まで延設された、余剰はんだを吸収するための溝(30)を少なくとも1つ有する半導体装置であって、
溝(30)として、オーバーラップ領域の中心(32a)に最も近い位置(31a)の深さをD1、オーバーラップ領域の外周端(32b)における深さをD2、オーバーラップ領域の中心(32a)から最も離れた位置(31b)における深さをD3とすると、D1<D2<D3の関係を満たし、且つ、任意位置の深さが、該任意位置よりもオーバーラップ領域の中心(32a)に近い位置の深さ以上となるように設けられた傾斜溝(31)を有することを特徴とする。
本発明によれば、傾斜溝(31)が設けられた部位において、任意位置でのはんだ厚が、該任意位置よりも中心(32a)に近い位置のはんだ厚以上となる。また、はんだ厚は、オーバーラップ領域の中心(32a)に最も近い位置(31a)で薄くなる。これにより、熱抵抗を小さくし、放熱性を向上することができる。さらに、発熱部(11)と金属部材(13,15)との線膨張係数差に基づく応力(以下、単に応力と示す)が集中するオーバーラップ領域の外周端(32b)のはんだ厚は、中心(32a)に最も近い位置(31a)のはんだ厚よりも厚くなる。これにより、はんだ(12,14)の寿命を向上することができる。
また、本発明によれば、任意位置の深さが、該任意位置よりもオーバーラップ領域の中心(32a)に近い位置の深さ以上となるように、傾斜溝(31)が設けられている。これにより、余剰はんだの貯留量を大きくすることができる。また、リフロー時に、余剰はんだを、溝(30)を通じてオーバーラップ領域(32)からオーバーラップ領域(32)外に逃がすことができる。特に本発明では、溝(30)として傾斜溝(31)を有するため、余剰はんだをオーバーラップ領域(32)外に逃がしやすい。さらには、溝(30)を通じて、リフロー時に空気をオーバーラップ領域(32)外に逃がして、発熱部(11)と金属部材(13,15)とを接合するはんだ(12,14)にボイドが生じるのを抑制することもできる。
請求項2に記載のように、
傾斜溝(31)は、オーバーラップ領域の中心(32a)から遠ざかるほど深さが深くされると良い。
上記したように、発熱部(11)及び金属部材(13,15)は、オーバーラップ領域の中心(32a)に近いほど温度が高く、中心(32a)から遠ざかるほど温度が低下する。本発明によれば、はんだ厚が、中心(32a)に近いほど薄く、中心(32a)から遠ざかるにつれて厚くなる。言うなれば温度分布に応じてはんだ厚が変化する。したがって、放熱性をより向上することができる。また、傾斜溝(31)が、深さ方向においてテーパ形状をなしているので、例えば階段形状に較べて、余剰はんだや空気をオーバーラップ領域(32)外に逃がしやすい。
請求項3に記載のように、
傾斜溝(31)は、オーバーラップ領域の中心(32a)に対する周方向の長さを幅とし、オーバーラップ領域の中心(32a)に最も近い位置(31a)の幅をW1、オーバーラップ領域の外周端(32b)における深さをW2、オーバーラップ領域の中心(32a)から最も離れた位置(31b)における深さをW3とすると、W1<W2<W3の関係を満たし、且つ、任意位置の幅が、該任意位置よりもオーバーラップ領域の中心に近い位置の幅以上となるように、設けられると良い。
これによれば、オーバーラップ領域の外周端(32b)におけるはんだ厚の厚い部分を、幅が一定の傾斜溝(31)に較べて広くとることができる。したがって、応力の集中する部分がばらついても、はんだ寿命を向上することができる。また、幅が一定の傾斜溝(31)に較べて、余剰はんだの貯留量を大きくすることができる。
請求項4に記載のように、
傾斜溝(31)は、オーバーラップ領域の中心(32a)から遠ざかるほど幅が広くされると良い。
これによれば、傾斜溝(31)が、幅方向においてテーパ形状をなしているので、例えば階段形状に較べて、余剰はんだや空気をオーバーラップ領域外に逃がしやすい。また、傾斜溝(31)の断面積(溝内の容積)が、中心(32a)から遠ざかるほど大きくなる。すなわち、余剰はんだの貯留量を大きくすることができる。
例えば請求項5に記載のように、
溝(30)として傾斜溝(31)のみを有し、
傾斜溝(31)は、オーバーラップ領域の中心(32a)を取り囲むように、環状に設けられることが好ましい。
これによれば、オーバーラップ領域の外周端(32b)全周に傾斜溝(31)が位置する。すなわち、オーバーラップ領域の外周端(32b)全周で、はんだ厚が厚くなる。したがって、オーバーラップ領域の外周端(32b)のどの位置で応力が集中しても、はんだ寿命を向上することができる。また、余剰はんだの偏り、ひいては傾斜溝(31)からのはんだ溢れを抑制することができる。
一方、請求項6に記載のように、
傾斜溝(31)を複数有する構成としても良い。
これによれば、オーバーラップ領域の外周端(32b)において、はんだ厚が複数箇所で厚くなる。すなわち、複数箇所において、はんだ寿命を向上することができる。また、同一形状(深さ、幅)の傾斜溝(31)を1つのみ有する構成に較べて、余剰はんだの貯留量を大きくすることができる。
請求項7に記載のように、
金属部材(13,15)における発熱部側の面に、オーバーラップ領域(32)よりも外側に設けられ、少なくとも2つの傾斜溝(31)において、隣り合う傾斜溝(31)同士を連結する連結溝(34)を有する構成としても良い。
これによれば、傾斜溝(31)間での余剰はんだの偏り、ひいては傾斜溝(31)からのはんだ溢れを抑制することができる。
請求項8に記載のように、
複数の傾斜溝(31)において、オーバーラップ領域の中心(32a)側の端部と、オーバーラップ領域の中心(32a)との距離が一定とされた構成としても良い。
これによっても、複数の傾斜溝(31)において、余剰はんだの偏り、ひいては傾斜溝(31)からのはんだ溢れを抑制することができる。
請求項9に記載のように、
傾斜溝(31)として、矩形状をなすオーバーラップ領域(32)の角部(32c)に設けられた溝を有すると良い。
一般的に、応力は、矩形状をなすオーバーラップ領域(32)の角部(32c)に集中する。本発明によれば、角部(32c)において、はんだ厚が厚くなる。これにより、はんだ寿命を向上することができる。
上記した各発明は、請求項10に記載のように、
傾斜溝(31)の壁面に、金属部材(13)の発熱部側の面において溝を除く部分(33)よりも、はんだ(12,14)に対する濡れ性が大きい部材(36)が設けられると良い。
これによれば、リフロー時において、余剰はんだが傾斜溝(31)内を濡れ広がりやすくなる。これにより、オーバーラップ領域外に余剰はんだを効率良く逃がすことができる。
請求項11に記載のように、
半導体素子(20)は、両面に電極を有する素子であり、
半導体素子(20)の一面側に配置され、発熱部(11)に、はんだ(12)を介して電気的且つ熱的に接続された第1金属部材(13)と、半導体素子(20)の一面と反対の裏面側に配置され、発熱部(11)に、はんだ(14)を介して電気的且つ熱的に接続された第2金属部材(15)と、を備え、
第1金属部材(13)及び第2金属部材(15)の少なくとも一方が、金属部材として傾斜溝(31)を有する構成に好適である。
これによれば、発熱部(11)の熱を、半導体素子(20)の両面側に位置する金属部材(13,15)に放熱することができる。すなわち、放熱性を向上することができる。そして、このような構成において、上記した各発明の作用効果を奏することができる。例えば傾斜溝(31)を有することで、放熱性をより向上しつつ、はんだ寿命を向上することができる。
さらには、請求項12に記載のように、
発熱部(11)は、半導体素子(20)と、半導体素子(20)の一面の電極とはんだ(21)を介して電気的且つ熱的に接続された金属製の中継部材(22)とを有し、
第1金属部材(13)は、中継部材(22)に、はんだ(12)を介して電気的且つ熱的に接続されるとともに、金属部材として傾斜溝(31)を有する構成に好適である。
これによれば、中継部材(22)を有することにより、発熱部(11)と第1金属部材(13)との間の距離を稼ぐことができる。これにより、例えば半導体素子(20)が3端子(例えばIGBT)を有し、一面に2つの電極(例えばエミッタ電極とゲート電極)を有する場合、ゲート電極の接続が容易となる。そして、このような構成において、上記した各発明の作用効果を奏することができる。
請求項13に記載のように、
傾斜溝(31)として、矩形状をなすオーバーラップ領域(32)の、角部(32c)の間に位置する辺部(32d)の中央を含んで設けられた溝を有しても良い。
請求項12に記載の半導体装置は、例えば、第2金属部材(15)上に、はんだ(14)を介して半導体素子(20)を配置し、半導体素子(20)上に、はんだ(21)を介して中継部材(22)を配置し、中継部材(22)上にはんだ(12)を配置してなる積層体について、リフロー(1stリフロー)する。次いで、第1金属部材(13)上に、第2金属部材(15)に対して中継部材(22)が下となるように積層体を配置した状態で、リフロー(2ndリフロー)することで得られる。2ndリフローでは、形成される半導体装置が所定高さとなるように、積層体を押し付けながらリフローする。2ndリフローの前において、中継部材(22)上に設けたはんだ(12)は、中継部材(22)の中心を頂点として盛り上がっており、2ndリフロー時の荷重を受けて、第1金属部材(13)に対し、中継部材(22)とのオーバーラップ領域の中心(32a)から外側に向けて同心円状(等方的)に広がる。すなわち、オーバーラップ領域の外周端(32b)のうち、はんだ(12)は、辺部(32d)の中央に先ず到達する。本発明によれば、辺部(32d)の中央を含んで傾斜溝(31)を設けているので、余剰はんだを、オーバーラップ領域(32)外に効率良く逃がすことができる。
第1実施形態に係る半導体装置の概略構成を示す平面図である。 図1のII-II線に沿う断面図である。 半導体装置のうち、半導体素子と放熱部材との接続部周辺を示す平面図である。 図3のIV-IV線に沿う断面図である。 変形例を示す断面図であり、図4に対応している。 第2実施形態に係る半導体装置のうち、半導体素子と放熱部材との接続部周辺を示す平面図である。図3に対応している。 図6のVII-VII線に沿う断面図である。 ターミナルと放熱部材との接続部周辺の変形例を示す平面図である。 変形例を示す平面図であり、図6に対応している。 変形例を示す平面図であり、図6に対応している。 変形例を示す平面図であり、図6に対応している。 (a)は図11のXIIa-XIIa線に沿う断面図であり、(b)は、図11のXIIb-XIIb線に沿う断面図である。 その他変形例を示す断面図であり、図4,図7に対応している。 その他変形例を示す断面図であり、図2に対応している。 その他変形例を示す断面図であり、図4,図7に対応している。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下の各図相互において互いに同一もしくは均等である部分に、同一符号を付与する。以下においては、半導体素子の厚さ方向、換言すれば溝の深さ方向を単に深さ方向と示し、深さ方向に垂直な方向を単に垂直方向と示す。また、平面形状とは、深さ方向に垂直な平面に沿う形状を示すものとする。
(第1実施形態)
先ず、半導体装置の概略構成を説明する。
図1及び図2に示す半導体装置10は、半導体素子20を少なくとも有する発熱部11と、該発熱部11に、はんだ12を介して電気的且つ熱的に接続された放熱部材13と、放熱部材13と反対側において、発熱部11にはんだ14を介して電気的且つ熱的に接続された放熱部材15と、を備えている。そして、放熱部材13,15は、発熱部11側の面に、発熱部11とオーバーラップするオーバーラップ領域32内からオーバーラップ領域32外まで延設された、余剰はんだを吸収するための溝30を少なくとも1つ有している。なお、放熱部材13が、特許請求の範囲に記載の第1金属部材に相当し、放熱部材15が特許請求の範囲に記載の第2金属部材に相当するとともに、放熱部材13,15が、ともに特許請求の範囲に記載の金属部材に相当する。
本実施形態では、半導体素子20が両面に電極を有しており、半導体装置10は、半導体素子20の一面の電極とはんだ21を介して電気的且つ熱的に接続された金属製のターミナル22を備えている。そして、放熱部材13は、ターミナル22に、はんだ12を介して電気的且つ熱的に接続されている。また、半導体素子20やはんだ12,14,21などを封止するモールド樹脂18を備えている。なお、ターミナル22が、特許請求の範囲に記載の中継部材に相当する。
このような半導体装置10は、たとえば車両のインバータ回路に組み入れられ、負荷をPWM制御するための装置として適用される。
発熱部11は、上記したように、半導体素子20、はんだ21、及びターミナル22を有している。半導体素子20は、シリコンなどの半導体基板に、周知の半導体プロセスによって素子が構成されてなるものである。本実施形態では、半導体素子20として、絶縁ゲートバイポーラトランジスタ(IGBT)が構成された半導体素子20aと、転流ダイオード(FWD)が構成された半導体素子20bを有している。これら1組の半導体素子20a,20bは、ともに深さ方向に電流が流れるように所謂縦型構造をなしており、深さ方向の両端面に図示しない電極(パッド)を有している。
また、2つの半導体素子20a,20bは、図1に示すようにともに平面矩形状とされ、図2に示すように、垂直方向において異なる位置であって、深さ方向においてほぼ同じ位置に配置されている。すなわち、半導体素子20a,20bは、離間しつつ横並びに配置されている。
そして、半導体素子20の一面上、すなわち各半導体素子20a,20bの深さ方向における同一側の面上には、後述するボンディングワイヤ17の高さを確保するためのターミナル22がそれぞれ配置されている。
このターミナル22は、放熱部材13と半導体素子20との熱伝導、電気伝導経路の途中に位置するため、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成されている。具体的には、銅やモリブデンなどの熱伝導性及び電気伝導性に優れた金属材料からなる。また、ターミナル22は、平面矩形のブロック状をなしており、垂直方向において、半導体素子20aのエミッタパッド、半導体素子20bのアノードパッドと位置が重なるように配置されている。また、ターミナル22は、垂直方向における大きさが、半導体素子20a,20bや放熱部材13よりも小さいものとなっている。
そして、半導体素子20a,20bと対応するターミナル22との間には、はんだ21がそれぞれ介在され、はんだ21により半導体素子20(20a,20b)と対応するターミナル22が、電気的、熱的、且つ機械的に接続されている。
このように構成される発熱部11において、各ターミナル22と放熱部材13との間には、はんだ12がそれぞれ介在され、はんだ12により放熱部材13とターミナル22が、電気的、熱的、且つ機械的に接続されている。
放熱部材13は、半導体素子20の生じた熱を半導体装置10の外部に放熱する機能を果たすとともに、半導体素子20の外部接続端子(電極)としての機能も果たす。この放熱部材13は、半導体素子20a(IGBT)のエミッタ電極と半導体素子20b(FWD)のアノード電極を兼ねている。
このような放熱部材13は、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。具体的には、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。また、放熱部材13のうち、発熱部11と対向する一面13aは、後述するモールド樹脂18により被覆されている。一方、一面13aと反対の面13bは、モールド樹脂18から露出されており、この露出面13bが所謂放熱面となっている。なお、図1に示す符号13cは、放熱部材13のうち、モールド樹脂18の外部に引き出された、外部接続用のリード部である。
また、放熱部材13は、発熱部11と対向する一面13aに、はんだ12の余剰分(すなわち、余剰はんだ)を吸収するための溝30を有している。また、溝30として、傾斜溝31を有している。この傾斜溝31は本実施形態の特徴部分であるので、その詳細については後述する。
一方、発熱部11における放熱部材13と反対側、すなわち、半導体素子20aのコレクタ電極及び半導体素子20bのカソード電極には、はんだ14を介して、放熱部材15、電気的、熱的、且つ機械的に接続されている。
放熱部材15も、放熱部材13同様、半導体素子20の生じた熱を半導体装置10の外部に放熱する機能を果たすとともに、半導体素子20の外部接続端子(電極)としての機能も果たす。また、熱伝導性及び電気伝導性を確保すべく、少なくとも金属材料を用いて形成される。具体的には、銅、銅合金、アルミ合金などの熱伝導性及び電気伝導性に優れた金属材料からなる。この放熱部材15は、半導体素子20a(IGBT)のコレクタ電極と半導体素子20b(FWD)のカソード電極を兼ねている。
また、放熱部材15のうち、発熱部11と対向する一面15aは、後述するモールド樹脂18により被覆されている。一方、一面15aと反対の面15bは、モールド樹脂18から露出されており、この露出面15bが所謂放熱面となっている。なお、図1に示す符号15cは、放熱部材15のうち、モールド樹脂18の外部に引き出された、外部接続用のリード部である。
また、放熱部材15は、発熱部11と対向する一面15aに、はんだ14の余剰分(すなわち、余剰はんだ)を吸収するための溝30を有している。また、溝30として、放熱部材13同様、傾斜溝31を有している。この傾斜溝31は本実施形態の特徴部分であるので、その詳細については後述する。
このように、発熱部11は、深さ方向において、一対の放熱部材13,15により挟まれている。また、図1に示すように、放熱部材13,15の、発熱部11を間に挟む部分は、ほぼ平面矩形状となっている。
また、放熱部材15の周囲には、外部接続用端子として複数本のリード16が設けられている。これらリード16は、リードフレームからなるものである。本実施形態では、半導体素子20aのゲートパッドと、金やアルミニウムなどからなるボンディングワイヤ17を介して電気的且つ機械的に接続されている。なお、半導体素子20aにおいて、ゲートパッドは、IGBTのエミッタパッドと同一面内であって、ターミナル22と対向しない部分に形成されている。したがって、半導体素子20aのターミナル22側(放熱部材13側)の面にボンディングワイヤ17が接続されている。このリード16は、その一部がモールド樹脂18の外部に突出しており、外部機器との電気的な接続が可能となっている。
そして、各放熱部材13,15の一部、放熱部材13,15の間に介在された半導体素子20(20a,20b)、各ターミナル22、各リード16の一部、及びボンディングワイヤ17、はんだ12,14,21が、モールド樹脂18にて封止されている。このモールド樹脂18は、エポキシ系樹脂などからなる。また、金型内に樹脂を注入し、成形してなるものである。
このように、本実施形態に係る半導体装置10は、半導体素子20(20a,20b)の両面それぞれにて、放熱部材13,15を介した放熱を行うことができる両面放熱構造となっている。
次に、上記した半導体装置10の製造方法の一例について簡単に説明する。
先ず、半導体素子20(20a,20b)を準備し、放熱部材15における溝30(傾斜溝31)の形成された一面15a上に、はんだ14(はんだ箔)を介して、半導体素子20a,20bを搭載する。次いで、この半導体素子20a,20bの上に、予め両面にはんだ21,12が迎えはんだとして配置されたターミナル22を、それぞれ搭載する。このとき、はんだ21が半導体素子20a,20b側となるようにする。なお、はんだ21,12は、表面張力により、ターミナル22の中心を頂点として盛り上がった形状となっている。また、はんだ12は、半導体装置10における高さの公差ばらつきをはんだ12にて吸収するために、余裕をもって多めに配置される。
そして、この積層状態で、はんだ14,21,12をリフロー(1stリフロー)させることにより、半導体素子20a,20bと放熱部材15とをはんだ14を介して接続し、半導体素子20a,20bとターミナル22とをはんだ21を介して接続する。はんだ12については、接続対象である放熱部材13がまだ無いので、表面張力により、ターミナル22の中心を頂点として盛り上がった形状となる。
次いで、リード16と半導体素子20aのゲートパッドとをボンディングワイヤ17により接続する。そして、1stリフローにより一体化した積層体を、放熱部材15に対してターミナル22が下方となるように、放熱部材13上に載置する。
そして、放熱部材13を下にしてはんだ12のリフロー(2ndリフロー)を行うとともに、積層体に荷重を加えて、半導体装置10の高さを所定の高さとなるようにする。このとき、多めのはんだ12をターミナル22と放熱部材13の間に供給しているため、ターミナル22と放熱部材13との間のはんだ12は不足せず、確実な接続を行うことができる。
また、上記荷重の印加などにより、ターミナル22と放熱部材13との対向領域(後述するオーバーラップ領域32)から押し出される余剰のはんだ12は、放熱部材13の一面13aに形成された溝30(傾斜溝31)により吸収される。以上により、半導体装置10を得ることができる。
次に、半導体装置10の特徴部分である溝30、特に傾斜溝31の構成及び作用効果について、図3及び図4を用いて説明する。なお、図3及び図4では、傾斜溝31のうち、放熱部材15側の傾斜溝31について、半導体素子20とともに例示する。本実施形態では、半導体素子20a,20bともに同様の構成となっている。また、放熱部材13側については言及しないが、放熱部材13とターミナル22の接続部についても同様の構成となっている。
溝30は、放熱部材15の一面15aに形成されており、図3及び図4に示すように、半導体素子20(発熱部11)とオーバーラップするオーバーラップ領域32内からオーバーラップ領域32外まで延設されている。詳しくは、放熱部材15の一面15aに、半導体素子20aに対応する溝30と、半導体素子20bに対応する溝30が、個別に形成されている。そして、各溝30は、対応する半導体素子20のオーバーラップ領域32内からオーバーラップ領域32外まで延設されている。本実施形態では、これら溝30が、いずれも傾斜溝31となっている。なお、溝30(傾斜溝31)は、プレス加工やエッチングにより形成することができる。また、一面15aのうち、溝30を除く部分は平坦部33となっている。すなわち、オーバーラップ領域32における傾斜溝31より内側の部分と、オーバーラップ領域32外であって傾斜溝31よりも外側の部分が、平坦部33となっている。
ここで、傾斜溝31のうち、オーバーラップ領域32の中心32aに最も近い位置31aの深さをD1、オーバーラップ領域32の外周端32bにおける深さをD2、オーバーラップ領域32の中心32aから最も離れた位置31bにおける深さをD3とする。すると、傾斜溝31は、D1<D2<D3の関係を満たし、且つ、任意位置の深さDが、該任意位置よりもオーバーラップ領域32の中心32aに近い位置の深さ以上となるように設けられている。
半導体素子20は駆動することで熱を生じ、この熱は放熱部材15に伝達される。また、半導体素子20の熱が伝達される放熱部材15において、発熱部11とのオーバーラップ領域32の中心32aに近いほど温度が高く、中心32aから遠ざかるほど温度が低下する。これに対し、本実施形態では、傾斜溝31が設けられた部位において、任意位置でのはんだ14の厚さ(以下、単にはんだ厚と示す)が、該任意位置よりも中心32aに近い位置のはんだ厚以上となる。また、はんだ厚は、オーバーラップ領域32の中心32aに最も近い位置31aで、最も薄くなる。これにより、熱抵抗を小さくし、放熱性を向上することができる。
また、発熱部11と放熱部材15との線膨張係数差に基づく応力(以下、単に応力と示す)は、オーバーラップ領域32の外周端32bに集中する。これに対し、本実施形態では、傾斜溝31が設けられた部位において、オーバーラップ領域32の外周端32bのはんだ厚が、中心32aに最も近い位置31aのはんだ厚よりも厚くなる。これにより、はんだ14の寿命を向上することができる。特に、金属からなる放熱部材15と、シリコンからなる半導体素子20との間には応力が生じるが、本実施形態によれば、はんだ寿命を向上することができる。
このように本実施形態に係る半導体装置10によれば、傾斜溝31により、放熱性とはんだ寿命を向上することができる。
また、本実施形態では、任意位置の深さDが、該任意位置よりもオーバーラップ領域32の中心32aに近い位置の深さ以上となるように、傾斜溝31が設けられている。これにより、余剰はんだの貯留量を大きくすることができる。また、リフロー時に、余剰はんだを、溝30を通じてオーバーラップ領域32からオーバーラップ領域32外に逃がすことができる。特に本実施形態では、溝30として傾斜溝31を有するため、余剰はんだをオーバーラップ領域32外に逃がしやすい。さらには、溝30を通じて、リフロー時に空気をオーバーラップ領域32外に逃がして、発熱部11と放熱部材15とを接合するはんだ14に、ボイドが生じるのを抑制することもできる。なお、放熱部材13側では、上記したように、本実施形態では、半導体装置10の高さを調整すべく、多めのはんだ12を迎えはんだとして、ターミナル22に設けておくため、はんだ12がオーバーラップ領域32外へ溢れ出しやすい。しかしながら、溝30,特に傾斜溝31の効果により、溝30(傾斜溝31)内に余剰はんだを逃し、ターミナル22の側面側へ濡れ広がるのを抑制することができる。
特に本実施形態では、傾斜溝31の深さが、オーバーラップ領域32の中心32aから遠ざかるほど深くなっている。このため、傾斜溝31が設けられた部位において、はんだ厚は、中心32aに近いほど薄く、中心32aから遠ざかるにつれて厚くなる。言うなれば温度分布に応じてはんだ厚が変化する。したがって、放熱性をより向上することができる。また、傾斜溝31が、深さ方向においてテーパ形状をなしているので、例えば階段形状に較べて、余剰はんだや空気をオーバーラップ領域32外に逃がしやすい。
また、本実施形態では、傾斜溝31の幅Wも下記のように調整されている。ここで、オーバーラップ領域32の中心32aに対する周方向の長さを幅Wとする。また、オーバーラップ領域32の中心32aに最も近い位置31aの幅をW1、オーバーラップ領域32の外周端32bにおける深さをW2、中心32aから最も離れた位置31bにおける深さをW3とする。すると、傾斜溝31は、W1<W2<W3の関係を満たし、且つ、任意位置の幅Wが、該任意位置よりもオーバーラップ領域32の中心32aに近い位置の幅以上となるように、設けられている。
これによれば、オーバーラップ領域32の外周端32bにおけるはんだ厚の厚い部分を、幅Wが一定の傾斜溝31に較べて広くとることができる。したがって、応力の集中する部分がばらついても、はんだ寿命を向上することができる。また、幅Wが一定の傾斜溝31に較べて、余剰はんだの貯留量を大きくすることができる。
特に本実施形態では、傾斜溝31の幅Wが、オーバーラップ領域32の中心32aから遠ざかるほど広くなっている。このように、傾斜溝31を、幅方向においてテーパ形状とすると、例えば幅方向において階段形状とする構成に較べて、余剰はんだや空気をオーバーラップ領域32外に逃がしやすい。また、傾斜溝31の断面積(溝内の容積)を、中心32aから遠ざかるほど大きくすることができる。すなわち、貯留量を稼ぐことができる。
さらに、本実施形態では、溝30として傾斜溝31のみを有しており、傾斜溝31は、オーバーラップ領域32の中心32aを取り囲むように、環状に設けられている。詳しくは、図3に示すように、傾斜溝31が、中心32aを中心とした平面円環状をなしている。そして、円形の内周端(すなわち、中心32aに最も近い位置31a)がオーバーラップ領域32内、円形の外周端(すなわち、中心32aから最も離れた位置31b)がオーバーラップ領域32外となっている。また、傾斜溝31の幅Wは、オーバーラップ領域32の中心32aから遠ざかるほど広くなっている。このため、オーバーラップ領域32の外周端32b全周に傾斜溝31が位置し、オーバーラップ領域32の外周端32b全周で、はんだ厚が厚くなる。したがって、オーバーラップ領域32の外周端32bのどの位置で応力が集中しても、はんだ寿命を向上することができる。また、余剰はんだの偏り、ひいては傾斜溝31からのはんだ溢れを抑制することができる。
(変形例)
本実施形態では、傾斜溝31の深さが、オーバーラップ領域32の中心32aから遠ざかるほど深くなる例を示した。しかしながら、傾斜溝31は、少なくとも、D1<D2<D3の関係を満たし、且つ、任意位置の深さDが、該任意位置よりもオーバーラップ領域32の中心32aに近い位置の深さ以上となるように設けられれば良い。傾斜溝31が、深さ方向においてテーパ形状をなすのではなく、例えば図5に示すように、階段形状をなすようにしても良い。
(第2実施形態)
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。第1実施形態では、傾斜溝31が環状に設けられる例を示した。
これに対し、本実施形態では、図6及び図7に示すように、放熱部材13が、溝30として複数の傾斜溝31を有している。詳しくは、溝30として傾斜溝31のみを有しており、1つのオーバーラップ領域32に対し、4つの傾斜溝31が設けられている。各傾斜溝31は、第1実施形態に示す環状の傾斜溝31同様、D1<D2<D3の関係を満たし、且つ、任意位置の深さDが、該任意位置よりもオーバーラップ領域32の中心32aに近い位置の深さ以上となるように設けられている。また、傾斜溝31の深さが、オーバーラップ領域32の中心32aから遠ざかるほど深くなっている。さらに、各傾斜溝31において、幅Wは、傾斜溝31の延設方向において一定となっている。
このような傾斜溝31を採用すると、第1実施形態に記載の作用効果に加え、オーバーラップ領域32の外周端32bにおいて、はんだ厚が複数箇所で厚くなる。すなわち、複数箇所において、はんだ寿命を向上することができる。また、同一形状(深さ、幅)の傾斜溝31を1つのみ有する構成に較べて、余剰はんだの貯留量を大きくすることができる。
また、本実施形態では、同一のオーバーラップ領域32に設けられた複数の傾斜溝31において、オーバーラップ領域32の中心32a側の端部(すなわち、中心32aに最も近い位置31a)と、中心32aとの距離が一定となっている。このため、複数の傾斜溝31において、余剰はんだの偏り、ひいては傾斜溝31からのはんだ溢れを抑制することができる。
ところで、上記した製造方法によれば、2ndリフローの前で、はんだ12が、ターミナル22の中心を頂点として盛り上がった形状となっており、2ndリフロー時に受ける荷重により、放熱部材13に対し、はんだ12は、ターミナル22とのオーバーラップ領域32の中心32aから外側に向けて同心円状(等方的)に広がる。本実施形態によれば、放熱部材13において、各傾斜溝31により、余剰はんだをオーバーラップ領域32外に効率良く逃がすことができる。
ところで、応力は、平面矩形状をなすオーバーラップ領域32の角部32cに集中しやすい。これに対し、本実施形態では、傾斜溝31として、平面矩形状をなすオーバーラップ領域32の角部32cに設けられた溝を有している。詳しくは、1つのオーバーラップ領域32に対して設けられた4つの傾斜溝31が全て、互いに異なる角部32c(言うなれば四隅)に位置している。したがって、角部32cにおいて、はんだ厚が厚くなり、はんだ寿命を向上することができる。
(変形例)
本実施形態では、傾斜溝31の深さが、オーバーラップ領域32の中心32aから遠ざかるほど深くなる例を示した。しかしながら、傾斜溝31は、少なくとも、D1<D2<D3の関係を満たし、且つ、任意位置の深さDが、該任意位置よりもオーバーラップ領域32の中心32aに近い位置の深さ以上となるように設けられれば良い。例えば図5に示したように、傾斜溝31が深さ方向において階段形状をなすようにしても良い。
本実施形態では、平面矩形状をなすオーバーラップ領域32の4つの角部32cにそれぞれ傾斜溝31を設ける例を示した。しかしかなら、4つの角部32cの一部のみに傾斜溝31を設けた構成としても良い。
本実施形態では、平面矩形状をなすオーバーラップ領域32の角部32cに、傾斜溝31を設ける例を示した。しかしながら、傾斜溝31として、オーバーラップ領域32の、角部32cの間に位置する辺部32dの中央を含んで設けられた溝を有しても良い。図8に示す例では、平面矩形状をなすオーバーラップ領域32の4つの辺部32dに対し、それぞれ中央を含むように傾斜溝31が設けられている。上記したように、2ndリフロー時に受ける荷重により、放熱部材13に対し、はんだ12は、ターミナル22とのオーバーラップ領域32の中心32aから外側に向けて同心円状(等方的)に広がる。すなわち、オーバーラップ領域32の外周端32bのうち、はんだ12は、辺部32dの中央に先ず到達する。したがって、上記構成によれば、余剰はんだを、オーバーラップ領域32外に効率良く逃がすことができる。
本実施形態では、幅Wが、傾斜溝31の延設方向において一定とされる例を示した。しかしながら、第1実施形態に記載のように、傾斜溝31は、W1<W2<W3の関係を満たし、且つ、任意位置の幅Wが、該任意位置よりもオーバーラップ領域32の中心32aに近い位置の幅以上となるように、設けられても良い。さらには、傾斜溝31の幅Wを、オーバーラップ領域32の中心32aから遠ざかるほど広くしても良い。例えば図9に示す例では、全ての傾斜溝31において、傾斜溝31の幅Wが、オーバーラップ領域32の中心32aから遠ざかるほど広くなっている。なお、図9に示す例では、傾斜溝31として、平面矩形状をなすオーバーラップ領域32の角部32cに設けられた傾斜溝31を4つと、辺部32dの中央を含んで設けられた傾斜溝31を4つ有している。
本実施形態では、1つのオーバーラップ領域32に設けられた複数の傾斜溝31が、互いに干渉せず、離間して設けられる例を示した。しかしながら、放熱部材15の一面15aに、オーバーラップ領域32よりも外側に設けられ、少なくとも2つの傾斜溝31において、隣り合う傾斜溝31同士を連結する連結溝34を有する構成としても良い。これによれば、傾斜溝31間での余剰はんだの偏り、ひいては傾斜溝31からのはんだ溢れを抑制することができる。なお、図10に示す例では、隣り合う傾斜溝31の全てを、弧状をなす連結溝34にて連結した構成となっている。
本実施形態では、複数の溝30が全て傾斜溝31である例を示した。しかしながら、複数の溝30の一部のみを傾斜溝31としても良い。例えば図11及び図12(a),(b)に示す例では、1つのオーバーラップ領域32に設けられた4つの溝30のうち、中心32aを挟んで対向位置にある2つの溝30が傾斜溝31とされ、残りの2つの溝30が延設方向において深さ一定の溝35となっている。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
例えば図13に示すように、傾斜溝31の壁面に、放熱部材15の一面15aにおいて溝30を除く平坦部33よりも、はんだ14に対する濡れ性が大きいメッキ層36が設けられた構成としても良い。このような構成とすると、リフロー時において、余剰はんだが傾斜溝31内を濡れ広がりやすくなる。これにより、オーバーラップ領域32外に余剰はんだを効率良く逃がすことができる。なお、メッキ層36が、特許請求の範囲に記載のはんだ14に対する濡れ性が大きい部材に相当する。メッキ層36としては、例えば金からなるメッキ層を採用することができる。
本実施形態では、半導体装置10が、半導体素子20として2つの半導体素子20a,20bを有する例を示した。しかしながら、半導体素子20の個数は特に限定されるものではない。1つの半導体素子20のみを有する構成を採用することもできる。
本実施形態では、半導体素子20aと半導体素子20bを1組有する例を示した。しかしながら、一対の放熱部材13,15の間に、複数組の半導体素子20a,20bが配置された構成を採用することもできる。
本実施形態では、発熱部11としてターミナル22を含む例を示した。しかしながら、発熱部11としては、少なくとも半導体素子20を有せば良い。すなわち、はんだ21及びターミナル22を有さない構成としても良い。例えば図14に示す例では、発熱部11としての半導体素子20(20a,20b)が、はんだ12を介して放熱部材13と接続されている。なお、図14では、放熱部材13,15に傾斜溝31が形成されている。
さらには、両面放熱構造の半導体装置10に限定されるものではない。例えば片面放熱構造の半導体装置10にも、上記傾斜溝31を適用することができる。すなわち、一対の放熱部材13,15ではなく、1つの半導体素子20に対して1つの放熱部材のみを有する構成としても良い。この場合、1つの放熱部材が、傾斜溝31を有する金属部材となる。さらに、半導体素子20は、両面電極素子に限定されるものではなく、片面電極素子を採用することもできる。
本実施形態では、一対の放熱部材13,15の両方に溝30(傾斜溝31)を有する例を示した。しかしながら、溝30(傾斜溝31)は、放熱部材13,15の少なくとも一方に設けられれば良い。例えば、放熱部材15のみに溝30(傾斜溝31)が設けられた構成としても良いし、放熱部材13のみに溝30(傾斜溝31)が設けられた構成としても良い。
例えば図15に示すように、オーバーラップ領域32の平坦部33に、所定高さの突起部37を設けた構成としても良い。これによれば、突起部37の高さ分、はんだ14の厚さを確保することができる。すなわち、はんだ14の最薄厚さを規定することができる。例えばリフロー時に、突起部37が半導体素子20に接触すると、半導体素子20と放熱部材15との距離、すなわちはんだ14の最薄厚さが規定されることとなる。これによれば、所望の寿命を保証するためのはんだ14の厚さを確保することができる。
10・・・半導体装置
11・・・発熱部
12,14・・・はんだ(はんだ)
13,15・・・放熱部材(金属部材)
20・・・半導体素子
20a・・・半導体素子
20b・・・半導体素子
21・・・はんだ
22・・・ターミナル(中継部材)
30・・・溝
31・・・傾斜溝
31a・・・端部
31b・・・端部
32・・・オーバーラップ領域
32a・・・中心
32b・・・外周端
32c・・・角部
32d・・・辺部

Claims (13)

  1. 半導体素子(20)を少なくとも有する発熱部(11)と、
    はんだ(12,14)を介して前記発熱部(11)と電気的且つ熱的に接続された金属部材(13,15)と、を備え、
    前記金属部材(13,15)における発熱部側の面に、前記発熱部(11)とオーバーラップするオーバーラップ領域(32)内からオーバーラップ領域(32)外まで延設された、余剰はんだを吸収するための溝(30)を少なくとも1つ有する半導体装置であって、
    前記溝(30)として、前記オーバーラップ領域の中心(32a)に最も近い位置(31a)の深さをD1、前記オーバーラップ領域の外周端(32b)における深さをD2、前記オーバーラップ領域の中心(32a)から最も離れた位置(31b)における深さをD3とすると、D1<D2<D3の関係を満たし、且つ、任意位置の深さが、該任意位置よりも前記オーバーラップ領域の中心(32a)に近い位置の深さ以上となるように設けられた傾斜溝(31)を有することを特徴とする半導体装置。
  2. 前記傾斜溝(31)は、前記オーバーラップ領域の中心(32a)から遠ざかるほど深さが深くなっていることを特徴とする請求項1に記載の半導体装置。
  3. 前記傾斜溝(31)は、前記オーバーラップ領域の中心(32a)に対する周方向の長さを幅とし、前記オーバーラップ領域の中心(32a)に最も近い位置(31a)の幅をW1、前記オーバーラップ領域の外周端(32b)における深さをW2、前記オーバーラップ領域の中心(32a)から最も離れた位置(31b)における深さをW3とすると、W1<W2<W3の関係を満たし、且つ、任意位置の幅が、該任意位置よりも前記オーバーラップ領域の中心(32a)に近い位置の幅以上となるように、設けられていることを特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 前記傾斜溝(31)は、前記オーバーラップ領域の中心(32a)から遠ざかるほど幅が広くなっていることを特徴とする請求項3に記載の半導体装置。
  5. 前記溝(30)として傾斜溝(31)のみを有し、
    前記傾斜溝(31)は、前記オーバーラップ領域の中心(32a)を取り囲むように、環状に設けられていることを特徴とする請求項3又は請求項4に記載の半導体装置。
  6. 前記傾斜溝(31)を複数有することを特徴とする請求項1〜4いずれか1項に記載の半導体装置。
  7. 前記金属部材(13,15)における発熱部側の面に、前記オーバーラップ領域(32)よりも外側に設けられ、少なくとも2つの前記傾斜溝(31)において、隣り合う前記傾斜溝(31)同士を連結する連結溝(34)を有することを特徴とする請求項6に記載の半導体装置。
  8. 複数の前記傾斜溝(31)において、前記オーバーラップ領域の中心(32a)側の端部と、前記オーバーラップ領域の中心(32a)との距離が一定とされていることを特徴とする請求項6又は請求項7に記載の半導体装置。
  9. 前記傾斜溝(31)として、矩形状をなす前記オーバーラップ領域(32)の角部(32c)に設けられた溝を有することを特徴とする請求項1〜8いずれか1項に記載の半導体装置。
  10. 前記傾斜溝(31)の壁面に、前記金属部材(13,15)の発熱部側の面において溝を除く部分(33)よりも、前記はんだ(12,14)に対する濡れ性が大きい部材(36)が設けられていることを特徴とする請求項1〜9いずれか1項に記載の半導体装置。
  11. 前記半導体素子(20)は、両面に電極を有する素子であり、
    前記半導体素子(20)の一面側に配置され、前記発熱部(11)に、はんだ(12)を介して電気的且つ熱的に接続された第1金属部材(13)と、前記半導体素子(20)の一面と反対の裏面側に配置され、前記発熱部(11)に、はんだ(14)を介して電気的且つ熱的に接続された第2金属部材(15)と、を備え、
    前記第1金属部材(13)及び前記第2金属部材(15)の少なくとも一方が、前記金属部材として傾斜溝(31)を有することを特徴とする請求項1〜10いずれか1項に記載の半導体装置。
  12. 前記発熱部(11)は、前記半導体素子(20)と、前記半導体素子(20)の一面の電極とはんだ(21)を介して電気的且つ熱的に接続された金属製の中継部材(22)とを有し、
    前記第1金属部材(13)は、前記中継部材(22)に、はんだ(12)を介して電気的且つ熱的に接続されるとともに、前記金属部材として傾斜溝(31)を有することを特徴とする請求項11に記載の半導体装置。
  13. 前記傾斜溝(31)として、矩形状をなす前記オーバーラップ領域(32)の、角部(32c)の間に位置する辺部(32d)の中央を含んで設けられた溝を有することを特徴とする請求項12に記載の半導体装置。
JP2011271603A 2011-12-12 2011-12-12 半導体装置 Pending JP2013123016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011271603A JP2013123016A (ja) 2011-12-12 2011-12-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011271603A JP2013123016A (ja) 2011-12-12 2011-12-12 半導体装置

Publications (1)

Publication Number Publication Date
JP2013123016A true JP2013123016A (ja) 2013-06-20

Family

ID=48774819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011271603A Pending JP2013123016A (ja) 2011-12-12 2011-12-12 半導体装置

Country Status (1)

Country Link
JP (1) JP2013123016A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093356A (ja) * 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置
JP2015082614A (ja) * 2013-10-23 2015-04-27 株式会社デンソー 半導体装置
WO2015080161A1 (ja) * 2013-11-29 2015-06-04 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置
JP2015119118A (ja) * 2013-12-20 2015-06-25 日産自動車株式会社 半導体装置
JP2015170605A (ja) * 2014-03-04 2015-09-28 ローム株式会社 半導体装置および半導体装置の製造方法
CN105408997A (zh) * 2013-09-04 2016-03-16 三菱电机株式会社 半导体模块以及逆变器装置
JP2016195222A (ja) * 2015-04-01 2016-11-17 株式会社デンソー 接続構造体
WO2016185666A1 (ja) * 2015-05-18 2016-11-24 株式会社デンソー 半導体装置
JP2017054878A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
JP2018029138A (ja) * 2016-08-18 2018-02-22 トレックス・セミコンダクター株式会社 半導体装置
US9966327B2 (en) 2014-11-27 2018-05-08 Shindengen Electric Manufacturing Co., Ltd. Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP2018113301A (ja) * 2017-01-10 2018-07-19 トヨタ自動車株式会社 半導体装置とその製造方法
KR20180106957A (ko) * 2017-03-21 2018-10-01 도요타지도샤가부시키가이샤 반도체 장치와 그 제조 방법 및 전극판
CN110520983A (zh) * 2017-03-29 2019-11-29 丰田自动车株式会社 半导体装置
US11456275B2 (en) 2018-10-16 2022-09-27 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2023026380A1 (ja) * 2021-08-25 2023-03-02 三菱電機株式会社 集積光モジュール
WO2023218680A1 (ja) * 2022-05-11 2023-11-16 三菱電機株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466073A (en) * 1977-11-04 1979-05-28 Nec Corp Semiconductor device
JPS55138243A (en) * 1979-04-13 1980-10-28 Mitsubishi Electric Corp Semiconductor device
JPS60163738U (ja) * 1984-04-05 1985-10-30 三洋電機株式会社 半導体装置
JPH05243287A (ja) * 1992-02-27 1993-09-21 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP3008242U (ja) * 1994-08-25 1995-03-07 日本インター株式会社 半導体ペレット搭載基板
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2007103909A (ja) * 2005-09-12 2007-04-19 Denso Corp 半導体装置
JP2009070907A (ja) * 2007-09-11 2009-04-02 Toyota Motor Corp 半導体装置
JP2009170702A (ja) * 2008-01-17 2009-07-30 Calsonic Kansei Corp 半導体モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466073A (en) * 1977-11-04 1979-05-28 Nec Corp Semiconductor device
JPS55138243A (en) * 1979-04-13 1980-10-28 Mitsubishi Electric Corp Semiconductor device
JPS60163738U (ja) * 1984-04-05 1985-10-30 三洋電機株式会社 半導体装置
JPH05243287A (ja) * 1992-02-27 1993-09-21 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP3008242U (ja) * 1994-08-25 1995-03-07 日本インター株式会社 半導体ペレット搭載基板
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2007103909A (ja) * 2005-09-12 2007-04-19 Denso Corp 半導体装置
JP2009070907A (ja) * 2007-09-11 2009-04-02 Toyota Motor Corp 半導体装置
JP2009170702A (ja) * 2008-01-17 2009-07-30 Calsonic Kansei Corp 半導体モジュール

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093356A (ja) * 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置
JP6045709B2 (ja) * 2013-09-04 2016-12-14 三菱電機株式会社 半導体モジュール及びインバータ装置
KR101827186B1 (ko) * 2013-09-04 2018-02-07 미쓰비시덴키 가부시키가이샤 반도체 모듈 및 인버터 장치
CN105408997A (zh) * 2013-09-04 2016-03-16 三菱电机株式会社 半导体模块以及逆变器装置
US9812377B2 (en) 2013-09-04 2017-11-07 Mitsubishi Electric Corporation Semiconductor module and inverter device
JP2015082614A (ja) * 2013-10-23 2015-04-27 株式会社デンソー 半導体装置
WO2015080161A1 (ja) * 2013-11-29 2015-06-04 株式会社神戸製鋼所 ベース板及びベース板を備えた半導体装置
JP2015119118A (ja) * 2013-12-20 2015-06-25 日産自動車株式会社 半導体装置
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
US10014284B2 (en) 2014-03-04 2018-07-03 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
EP3703110A1 (en) * 2014-03-04 2020-09-02 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP2015170605A (ja) * 2014-03-04 2015-09-28 ローム株式会社 半導体装置および半導体装置の製造方法
EP3116020B1 (en) * 2014-03-04 2020-01-29 Rohm Co., Ltd. Power semiconductor device module
US9966327B2 (en) 2014-11-27 2018-05-08 Shindengen Electric Manufacturing Co., Ltd. Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP2016195222A (ja) * 2015-04-01 2016-11-17 株式会社デンソー 接続構造体
WO2016185666A1 (ja) * 2015-05-18 2016-11-24 株式会社デンソー 半導体装置
JP2016219532A (ja) * 2015-05-18 2016-12-22 株式会社デンソー 半導体装置
JP2017054878A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
JP2018029138A (ja) * 2016-08-18 2018-02-22 トレックス・セミコンダクター株式会社 半導体装置
JP2018113301A (ja) * 2017-01-10 2018-07-19 トヨタ自動車株式会社 半導体装置とその製造方法
CN108630652A (zh) * 2017-03-21 2018-10-09 丰田自动车株式会社 半导体装置、用于半导体装置的制造方法以及电极板
US10475727B2 (en) 2017-03-21 2019-11-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device, manufacturing method for semiconductor device, and electrode plate
KR102073579B1 (ko) * 2017-03-21 2020-02-05 도요타지도샤가부시키가이샤 반도체 장치와 그 제조 방법 및 전극판
JP2018157157A (ja) * 2017-03-21 2018-10-04 トヨタ自動車株式会社 半導体装置とその製造方法
KR20180106957A (ko) * 2017-03-21 2018-10-01 도요타지도샤가부시키가이샤 반도체 장치와 그 제조 방법 및 전극판
CN108630652B (zh) * 2017-03-21 2021-11-26 株式会社电装 半导体装置、用于半导体装置的制造方法以及电极板
CN110520983A (zh) * 2017-03-29 2019-11-29 丰田自动车株式会社 半导体装置
US11456275B2 (en) 2018-10-16 2022-09-27 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2023026380A1 (ja) * 2021-08-25 2023-03-02 三菱電機株式会社 集積光モジュール
WO2023218680A1 (ja) * 2022-05-11 2023-11-16 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2013123016A (ja) 半導体装置
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP3868777B2 (ja) 半導体装置
EP3107120B1 (en) Power semiconductor module
JP4640345B2 (ja) 電力用半導体装置
JP4893303B2 (ja) 半導体装置
JP2007073743A (ja) 半導体装置
US8779584B2 (en) Semiconductor apparatus
US9831160B2 (en) Semiconductor device
JP2007184525A (ja) 電子機器装置
JP2016066700A (ja) パワー半導体モジュール
JP6350364B2 (ja) 接続構造体
JP2005197435A (ja) 電力半導体装置
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP6102676B2 (ja) 半導体装置
CN111952270A (zh) 半导体装置
JP5869285B2 (ja) 半導体装置
JP2012164880A (ja) 半導体装置及びその製造方法
JP2019176058A (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
JP2011023748A (ja) 電子機器装置
JP2014017413A (ja) 半導体装置及びその製造方法
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
JP5056105B2 (ja) 半導体装置およびその製造方法
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209