JP2014093356A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014093356A JP2014093356A JP2012241872A JP2012241872A JP2014093356A JP 2014093356 A JP2014093356 A JP 2014093356A JP 2012241872 A JP2012241872 A JP 2012241872A JP 2012241872 A JP2012241872 A JP 2012241872A JP 2014093356 A JP2014093356 A JP 2014093356A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat
- heat sink
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
【課題】余剰の半田の面方向の広がりを適切に防止することができる半導体装置を提供すること。
【解決手段】本発明による半導体装置1は、正面及び背面を有する半導体素子2、3と、半導体素子2、3の正面側に位置して半導体素子2、3の熱を放熱する正面側放熱板4と、半導体素子2、3の背面側に位置して熱を放熱する背面側放熱板5と、正面側放熱板4と半導体素子2、3の間に位置するブロック電極62、63(スペーサ)を含み、正面側放熱板4の背面にブロック電極62、63の正面の投影面の中央部から離れるほど中央部から正面側に離隔する傾斜部42、43を含むことを特徴とする。
【選択図】図1
【解決手段】本発明による半導体装置1は、正面及び背面を有する半導体素子2、3と、半導体素子2、3の正面側に位置して半導体素子2、3の熱を放熱する正面側放熱板4と、半導体素子2、3の背面側に位置して熱を放熱する背面側放熱板5と、正面側放熱板4と半導体素子2、3の間に位置するブロック電極62、63(スペーサ)を含み、正面側放熱板4の背面にブロック電極62、63の正面の投影面の中央部から離れるほど中央部から正面側に離隔する傾斜部42、43を含むことを特徴とする。
【選択図】図1
Description
本発明は、例えば乗用車、トラック、バス等の車両や家庭用機器又は産業用機器に適用されて好適な半導体装置に関する。
IGBT(Insulated Gate Bipolar Transistor)やIPM(Intelligent Power Module)等のスイッチング素子やダイオード等の半導体素子が実装される半導体装置においては、半導体素子は発熱部品となり、効果的な冷却が要求される。
このような発熱部品から発生する熱を正面側及び背面側においてヒートスプレッダー(ヒートシンクとも言う)等の放熱板により適宜冷却するための技術として、例えば特許文献1に記載されているような技術がある。正面側と背面側の一対の放熱板及び半導体素子及び高さ調整用のブロック体は、組み合わされた後、熱硬化性の樹脂によりモールドされてモジュールつまり、半導体装置とされる。
ところで、前述した半導体装置においては、ブロック体と放熱板との間に多めの半田を載置した後、リフロー工程によりブロック体と放熱板とを接続し、公差バラツキの吸収を行う。その際、余剰の半田が放熱板の面方向に広がった後、ブロック体の側面に濡れ伝って半導体素子に至るおそれが生じる。このような半田の濡れ性による広がりを防止するため、放熱板に溝を設けることが開示されている。
ところが、放熱板にこのような溝を設けることは半導体素子毎に放熱板の溝を設ける必要があり、製造工程の複雑化と部品種別の増大を招く。すなわち、余剰の半田の不都合な広がりをより適切に防止することが難しいという問題がある。
本発明は、上記問題に鑑み、余剰の半田の濡れ性による広がりを適切に防止することができる半導体装置を提供することを目的とする。
上記の課題を解決するため、本発明による半導体装置は、放熱板の半導体素子が配置される領域に当該領域の中央部から離隔するにつれて当該中央部よりも前記放熱板の厚みを薄くする傾斜部を含むことを特徴とする。ここで、前記傾斜部は前記放熱板のプレス加工により構成されることとしてもよい。
また、上記の課題を解決するため、本発明による半導体装置は、
正面及び背面を有する半導体素子と、当該半導体素子の正面側に位置して前記半導体素子の熱を放熱する正面側放熱板と、前記半導体素子の背面側に位置して前記熱を放熱する背面側放熱板と、前記正面側放熱板と前記半導体素子の間に位置するスペーサを含み、前記正面側放熱板の背面に当該スペーサの正面の投影面の中央部から離れるほど当該中央部から正面側に離隔する傾斜部を含むことを特徴とする。
正面及び背面を有する半導体素子と、当該半導体素子の正面側に位置して前記半導体素子の熱を放熱する正面側放熱板と、前記半導体素子の背面側に位置して前記熱を放熱する背面側放熱板と、前記正面側放熱板と前記半導体素子の間に位置するスペーサを含み、前記正面側放熱板の背面に当該スペーサの正面の投影面の中央部から離れるほど当該中央部から正面側に離隔する傾斜部を含むことを特徴とする。
ここで、前記正面側放熱板から背面側に突出する突部を含み、当該突部が前記傾斜部を形成することとしてもよい。さらに、前記突部の背面側から見た形状は方形状であることとしてもよく、前記突部の背面側から見た形状は円形状であることとしてもよい。また、前記正面側放熱板の背面に正面側に窪む溝部を設け、当該溝部の底面が前記傾斜部を形成することとしてもよい。
本発明によれば、放熱板と接続対象部品(スペーサ)相互間を公差吸収用の半田層で接続するにあたり、半田層を構成する半田がリフロー時に溶融される際、傾斜部により中央部から外側に行くにつれて接続対象部品と放熱板との間隔を広げることができる。このため本発明によれば、傾斜部の外縁部まで半田が広がって溜まりその後半田が接続対象部品(ブロック電極)の側面を伝って広がりにくくして、余剰の半田を所望する部位以外への溢れを防止することができる。
以下、本発明を実施するための形態について、上述した添付図面を参照しながら説明する。
本実施例1の半導体装置1は、図1に示すように、半導体装置1は、正面及び背面を有する二の四辺形状かつ平板状の半導体素子2、3と、二の半導体素子2、3の正面側に位置して半導体素子2、3の熱を放熱するヒートスプレッダー4(正面側放熱板)と、二の半導体素子2、3の背面側に位置して熱を放熱するヒートスプレッダー5(背面側放熱板)と、を含む。ヒートスプレッダー4の背面は、二の半導体素子2、3にそれぞれ対応する突部42、43を有する。
図1中の上側つまり正面側から視て、上述した二の半導体素子2、3は、背面側のヒートスプレッダー5の正面側に左右方向に並列されており、半導体素子2の正面側には半導体素子2の正面とヒートスプレッダー4の背面との間隔を調節するブロック電極62(スペーサ)が載置される。同様に、半導体素子3の正面側には半導体素子3の正面とヒートスプレッダー4の背面との間隔を調節するブロック電極63(スペーサ)が載置される。
さらに、半導体装置1は、ヒートスプレッダー4の正面とヒートスプレッダー5の背面を除いて半導体装置1をモールド樹脂成形により覆う封止材Mを含む。半導体装置1は、主にそれらの外周側を封止材Mにてモールド樹脂成形されて、直方体状に構成される。
突部42、突部43は、半導体素子2、3の位置に合わせて中央部の位置決めがなされる。実施例1においては、図2に示すように、突部42、突部43はともに底面が正方形の四角錐、つまり、ピラミッドの形態をなし、四角錐の頂点が中央部をなす。つまり突部42、43は背面視において正方形状をなす。
突部42、43の四角錐の頂点と底辺により構成される四の三角形は中央部から外側に向けて厚みが薄くなりかつ中央部から正面側に離隔する傾斜部を構成する。半導体素子2は半導体素子3よりも大きい形態を有するが、突部42、突部43は大きい方の半導体素子2に合わせて、同一の大きさを有している。
本実施例1のヒートスプレッダー4及びヒートスプレッダー5は、銅、アルミニウムなど、熱伝導性及び電気伝導性の高い平板状の母材を、例えばプレス加工により例えば長方形状の形態に打ち抜いて構成される。
このプレス加工において、図3に示すように、ヒートスプレッダー4の突部42、突部43は、図示しない方形状の型側凸部により正面側を押圧されて形成される。突部42と突部43の形成に伴い、母材が押圧方向側に移動してヒートスプレッダー4の突部42、43の反対側つまり正面側には凹部が形成されるが、この凹部は切削加工により除去される。なお、鋳造により突部42、43を形成してもよい。
また、ブロック電極62、63についても熱伝導性及び電気伝導性の高い平板状の例えば銅等の母材を、例えばプレス加工により例えば半導体素子2、3よりも小さい正方形状の形態に打ち抜いて構成される。
以下に半導体装置1の積層構造について図1を用いて詳細に説明する。図1に示すように、ヒートスプレッダー5の正面側と半導体素子2の背面との間は、下側半田層72を介して電気的、熱的に接続されている。半導体素子2の正面側とブロック電極62の背面は上側半田層82を介して電気的、熱的に接続されている。ブロック電極62の正面とヒートスプレッダー4の背面側は第三半田層92を介して熱的に接続される。
下側半田層72、上側半田層82、第三半田層92は、それぞれフィレット状の半田を、半導体素子2とヒートスプレッダー5との間、ブロック電極62と半導体素子2との間、ヒートスプレッダー4とブロック電極62との間に載置した状態で、上述した封止材Mによるモールドに先立って、所定の高さ調整治具を用いたリフローにより加熱することにより形成される。
同様に、ヒートスプレッダー5の正面側と半導体素子3の背面との間は、下側半田層73を介して電気的、熱的に接続されている。半導体素子3の正面側とブロック電極63の背面は上側半田層83を介して電気的、熱的に接続されている。ブロック電極63の正面とヒートスプレッダー4の背面側は第三半田層93を介して熱的に接続される。
下側半田層73、上側半田層83、第三半田層93についても、それぞれフィレット状の半田を、半導体素子3とヒートスプレッダー5との間、ブロック電極63と半導体素子3との間、ヒートスプレッダー4とブロック電極63との間に載置した状態で、上述した封止材Mによるモールドに先立って、上述と同工程の所定の高さ調整治具を用いたリフローにより加熱することにより形成される。
なお、本実施例1の半導体装置1はこの加熱接合工程の後、モールドに先立って封止材Mと密着し接合する部分に、封止材Mを構成する樹脂との接合性を高めるため、図示しないプライマが塗布される。
上述した半田層のうち本実施例1において公差バラツキの吸収を行うのは第三半田層92、93である。この箇所においてはバラツキを考慮すると、公差が最大の場合においても放熱性を確保するために、(むかえ)はんだを多めに接合材として用いる必要がある。以下にリフロー時の溶融半田の広がりの態様を図4に示す第三半田層92を用いて説明する。
図4においては図1中の上下関係を入れ替えて図示しており、下側にヒートスプレッダー4を図示している。ヒートスプレッダー4の背面側の突部42に対してブロック電極62の正面は平面であるので相互間の空間は中央から外側に向けて広がる形態をなす。リフロー時の加熱により半田が溶融すると、中央から外側に向けて半田は濡れ広がることとなり、傾斜部に沿ってブロック電極62の正面からは離隔しながら外側に広がって、半田の外側縁部は外側の間隔の広い突部42の縁部近傍に滞留することとなる。このため、溶融した半田がブロック電極62の側面を濡れ伝って半導体素子2側に広がることを防止することができる。
ここで図5に示す従来の半導体装置101のヒートスプレッダー104が具備する環状溝104a、104bでは、半導体素子2、3の大きさに対応させて環状溝104a、104bの大きさも変更する必要があり、半導体素子毎に溝を切削又はプレス加工する必要が生じる。ところが、本実施例1では、突部42、43は半導体素子の種別に係わらず同じ大きさとすることができるので、ヒートスプレッダー4つまり放熱板の種別増大を防止することができる。また、突部42、43をプレス加工と切削加工により形成できるためヒートスプレッダー4つまり放熱板の製造工程の複雑化を招くこともない。
実施例1においては突部42、43を四角錐形態としたが、突部の形態はこの形態に限られるものではない。例えば図6に示す突部44、45のように背面視を円形状とし、図7に示すように、ブロック電極62、63に対向する面を部分球面状とする形態を採用することもできる。
これによっても突部44、45の部分球面が中央から外側に行くにつれて厚みが薄く正面側に離隔する傾斜部を構成して、実施例1の突部42、43と同様に中央から外側に溶融した半田が移動し易くし、かつ移動方向をブロック電極62、63から離隔する方向として、ブロック電極62、63の側面を濡れ伝って半導体素子2、3側に半田が移動することを防止できる。
また部分球面状の突部44、45も実施例1に示したようにプレス加工と切削加工により形成可能であり、半導体素子の種別に係わらず同じ大きさとできるため、放熱板の種別増大や製造工程の複雑化を防止できる。
突部42、43については、図8に示すような放射状に切削された溝部46に置き換えることもできる。この溝部46はヒートスプレッダー4の背面にそれぞれの半導体素子2、3に対応する中央から90度毎に放射状に延びかつ底面46aが中央から外側に向かうにつれて深く窪むテーパ状の形態をなし、この溝部46の底面46aが傾斜部を構成する。なお溝部46の幅や周方向に設置数は第三半田層92、93に対応する半田の量の余剰に合わせて適宜設定する。
これによっても溝部46のテーパ状の底面46aが中央から外側に行くにつれて厚みが薄く正面側に離隔する傾斜部を構成して、実施例1、2の突部42、43と同様に中央から外側に溶融半田が移動し易くし、かつ移動方向をブロック電極62、63から離隔する方向として、ブロック電極62、63の側面を濡れ伝って半導体素子2、3側に半田が移動することを防止できる。
また放射状の溝部46も実施例1、2に示したようにプレス加工と切削加工により形成可能であり、半導体素子の種別に係わらず同じ大きさにできるため、放熱板の種別増大や製造工程の複雑化を防止できる。
以上本発明の好ましい実施例について詳細に説明したが、本発明は上述した実施例に制限されることなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形および置換を加えることができる。
例えば実施例1又は2の突部と、実施例3の溝部はヒートスプレッダー4の背面に両方を形成して組み合わせることもできる。組み合わせる場合には例えば銅系統の母材をプレス加工して突部42、43又は突部44、45を形成した後、切削加工により溝部46を放射状の形成することとしてもよい。
本発明は、リフロー工程により半導体素子と放熱板を接合する半導体装置に関するものであり、正面と背面の一方又は双方にヒートスプレッダーを具備した片面タイプ又は両面タイプのいずれにも適用可能で、特には一のヒートスプレッダーに対応して二以上の半導体素子が並列されて配置される形態に適用されて好適なものである。
実施例において詳述したように本発明は、半導体装置内の放熱板とブロック電極との半田の接続にあたって溶融した半田が放熱板とブロック電極との隙間を中央から外側に広がった後、溶融半田の外縁部がブロック電極の側面に沿って濡れ広がることを防止できる。このため、本発明は半導体素子をリフロー時に確実に保護し、製品としての信頼性、耐久性を高めることができる。
従って本発明は、上述した特徴を有する種々の半導体関連装置に適用して有益なものである。もちろん、乗用車、トラック、バス等の様々な車両のインバータ等に適用される半導体モジュールに適用しても有益なものである。
1 半導体装置
2 半導体素子
3 半導体素子
4 ヒートスプレッダー(正面側放熱板)
42 突部(四角錐)
43 突部(四角錐)
44 突部(部分球面)
45 突部(部分球面)
46 溝部
46a 底面
5 ヒートスプレッダー(背面側放熱板)
62 ブロック電極(スペーサ)
63 ブロック電極(スペーサ)
M 封止材
72 下側半田層
82 上側半田層
92 第三半田層
73 下側半田層
83 上側半田層
93 第三半田層
2 半導体素子
3 半導体素子
4 ヒートスプレッダー(正面側放熱板)
42 突部(四角錐)
43 突部(四角錐)
44 突部(部分球面)
45 突部(部分球面)
46 溝部
46a 底面
5 ヒートスプレッダー(背面側放熱板)
62 ブロック電極(スペーサ)
63 ブロック電極(スペーサ)
M 封止材
72 下側半田層
82 上側半田層
92 第三半田層
73 下側半田層
83 上側半田層
93 第三半田層
Claims (7)
- 放熱板の半導体素子が配置される領域に当該領域の中央部から離隔するにつれて当該中央部よりも前記放熱板の厚みを薄くする傾斜部を含むことを特徴とする半導体装置。
- 前記傾斜部は前記放熱板のプレス加工により構成されることを特徴とする請求項1に記載の半導体装置。
- 正面及び背面を有する半導体素子と、当該半導体素子の正面側に位置して前記半導体素子の熱を放熱する正面側放熱板と、前記半導体素子の背面側に位置して前記熱を放熱する背面側放熱板と、前記正面側放熱板と前記半導体素子の間に位置するスペーサを含み、前記正面側放熱板の背面に当該スペーサの正面の投影面の中央部から離れるほど当該中央部から正面側に離隔する傾斜部を含むことを特徴とする半導体装置。
- 前記正面側放熱板から背面側に突出する突部を含み、当該突部が前記傾斜部を形成することを特徴とする請求項3に記載の半導体装置。
- 前記突部の背面側から見た形状は方形状であることを特徴とする請求項4に記載の半導体装置。
- 前記突部の背面側から見た形状は円形状であることを特徴とする請求項4に記載の半導体装置。
- 前記正面側放熱板の背面に正面側に窪む溝部を設け、当該溝部の底面が前記傾斜部を形成することを特徴とする請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012241872A JP2014093356A (ja) | 2012-11-01 | 2012-11-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012241872A JP2014093356A (ja) | 2012-11-01 | 2012-11-01 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014093356A true JP2014093356A (ja) | 2014-05-19 |
Family
ID=50937255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012241872A Pending JP2014093356A (ja) | 2012-11-01 | 2012-11-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014093356A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9831160B2 (en) | 2013-09-05 | 2017-11-28 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5466073A (en) * | 1977-11-04 | 1979-05-28 | Nec Corp | Semiconductor device |
JPS55138243A (en) * | 1979-04-13 | 1980-10-28 | Mitsubishi Electric Corp | Semiconductor device |
JPH06502962A (ja) * | 1989-10-05 | 1994-03-31 | ディジタル イクイプメント コーポレイション | ダイス固着構造 |
JP3008242U (ja) * | 1994-08-25 | 1995-03-07 | 日本インター株式会社 | 半導体ペレット搭載基板 |
JP2003318350A (ja) * | 2002-04-23 | 2003-11-07 | Matsushita Electric Ind Co Ltd | チップの実装基板および実装方法 |
JP2005159012A (ja) * | 2003-11-26 | 2005-06-16 | Denso Corp | 半導体装置 |
JP2008147218A (ja) * | 2006-12-06 | 2008-06-26 | Denso Corp | 半導体装置の製造方法 |
JP2008258450A (ja) * | 2007-04-06 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
-
2012
- 2012-11-01 JP JP2012241872A patent/JP2014093356A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5466073A (en) * | 1977-11-04 | 1979-05-28 | Nec Corp | Semiconductor device |
JPS55138243A (en) * | 1979-04-13 | 1980-10-28 | Mitsubishi Electric Corp | Semiconductor device |
JPH06502962A (ja) * | 1989-10-05 | 1994-03-31 | ディジタル イクイプメント コーポレイション | ダイス固着構造 |
JP3008242U (ja) * | 1994-08-25 | 1995-03-07 | 日本インター株式会社 | 半導体ペレット搭載基板 |
JP2003318350A (ja) * | 2002-04-23 | 2003-11-07 | Matsushita Electric Ind Co Ltd | チップの実装基板および実装方法 |
JP2005159012A (ja) * | 2003-11-26 | 2005-06-16 | Denso Corp | 半導体装置 |
JP2008147218A (ja) * | 2006-12-06 | 2008-06-26 | Denso Corp | 半導体装置の製造方法 |
JP2008258450A (ja) * | 2007-04-06 | 2008-10-23 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9831160B2 (en) | 2013-09-05 | 2017-11-28 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100452368C (zh) | 半导体器件及其制造方法和装置 | |
JP5738226B2 (ja) | 電力用半導体装置モジュール | |
CN102881659A (zh) | 半导体装置以及半导体装置的制造方法 | |
JP6610590B2 (ja) | 半導体装置とその製造方法 | |
JP2005244166A (ja) | 半導体装置 | |
TW201533857A (zh) | 半導體裝置 | |
JP6350364B2 (ja) | 接続構造体 | |
JP2013135022A (ja) | 半導体装置 | |
JP6483565B2 (ja) | 半導体装置 | |
JP2015138843A (ja) | 半導体装置及びその製造方法 | |
JP2014093356A (ja) | 半導体装置 | |
US10777542B2 (en) | Power semiconductor module for an inverter circuit and method of manufacturing the same | |
JP2008300627A (ja) | 半導体装置 | |
JP2009170702A (ja) | 半導体モジュール | |
KR20130004745A (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JP2010062490A (ja) | 半導体装置 | |
JP5892184B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5840933B2 (ja) | 半導体装置 | |
JP6698186B2 (ja) | 半導体装置 | |
JP5899962B2 (ja) | 半導体モジュール及び電力変換装置 | |
JP2013078892A (ja) | 樹脂成形部品及び製造方法 | |
KR101606117B1 (ko) | 히트 싱크 유닛 및 이의 제조방법 | |
JP5984652B2 (ja) | 半導体装置およびその製造方法 | |
JP5627516B2 (ja) | 半導体モジュール | |
JP5710406B2 (ja) | リードフレーム、半導体装置及び製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160906 |