JP2008258450A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008258450A
JP2008258450A JP2007099950A JP2007099950A JP2008258450A JP 2008258450 A JP2008258450 A JP 2008258450A JP 2007099950 A JP2007099950 A JP 2007099950A JP 2007099950 A JP2007099950 A JP 2007099950A JP 2008258450 A JP2008258450 A JP 2008258450A
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive
coating resin
resin
metal heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007099950A
Other languages
English (en)
Inventor
Shigeji Oida
成志 老田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007099950A priority Critical patent/JP2008258450A/ja
Publication of JP2008258450A publication Critical patent/JP2008258450A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】外部から熱的応力や機械的応力が加わっても、金属放熱板と接着材あるいは接着材と被覆樹脂との界面剥離を確実に防止することができる半導体装置を提供する。
【解決手段】金属放熱板８や被覆樹脂３の形状を変化させ、例えば応力が大きい箇所の接着材７の厚みを厚くすることにより、接着材７が緩衝材的な役割を果たす。
【選択図】図１

Description

本発明は、配線基板上の半導体素子を覆う被覆樹脂上に金属放熱板が貼付されている半導体装置に関するものである。
近年では、ＯＡ機器や家電機器等に組み込まれる電子機器などのセット機器において、その大型化、さらには一般ユーザーからの幅広い要望に応えた多種多機能化が進むにつれ、その部品として使用される半導体装置には、信号端子の多ピン化、かつ高放熱化が要求されてくる。
これらの要求に対して、従来から主流となっていた金属放熱板内蔵型の半導体装置においては、金属放熱板とボンディングワイヤとの隙間が狭くなるため、内部の半導体素子を被覆するための被覆樹脂の注入条件を誤ると、ボンディングワイヤを倒してしまったり、また金属放熱板そのものがボンディングワイヤと接触する危険性があった。
これらの問題を解決する従来技術として、例えば特許文献１に開示されている技術が一般的に知られている。すなわち配線基板上に半導体素子が搭載され、さらに半導体素子と配線基板上の配線パターンとがワイヤボンディングで電気的に接続され、成型金型を用いて被覆樹脂が形成され、その被覆樹脂の上面に接着材を介して金属放熱板が貼り付けられた半導体装置である。
このような構造を用いることにより、上記の問題を解決することができ、さらに従来からの設備インフラを最大限に利用できるということから、比較的低コストで高放熱化を実現している。
特開２００４−２６００５１号公報
しかしながら上記の特許文献１に開示された構造に代表されるような従来の半導体装置においては、例えば外部から熱が加わることに起因して発生する反り応力を緩和する工夫が見られない。
例えば、特許文献１に代表されるＢＧＡ（ボールグリッドアレイパッケージ）型半導体装置は、配線基板上の一方の面にのみ被覆樹脂や金属放熱板が存在するため、セット機器のプリント基板へ半田実装する際のリフロー加熱などにより熱的ストレスや機械的ストレスが加わる環境においては、金属放熱板や接着材に過度の応力がかかり、金属放熱板と接着材あるいは接着材と被覆樹脂との界面剥離を引き起こす事例が後を絶たない。
あるいはプリント基板が外的応力により撓んだり、曲がったりする際にも、同様の不具合が生じる恐れがある。
本発明は、上記従来の問題点を解決するもので、被覆樹脂上に貼り付けられた金属放熱板を有する半導体装置に対して、外部から熱的応力や機械的応力が加わっても、金属放熱板と接着材あるいは接着材と被覆樹脂との界面剥離を確実に防止することができる半導体装置を提供する。
上記の課題を解決するために、本発明の請求項１記載の半導体装置は、配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、前記金属板の一部の厚みが薄く形成されていることを特徴とする。
また、本発明の請求項２記載の半導体装置は、配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、前記樹脂の一部の厚みが薄く形成されていることを特徴とする。
また、本発明の請求項３記載の半導体装置は、配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、前記接着材の厚みが、前記樹脂の中心部分よりも周辺部分のほうが厚く形成されていることを特徴とする。
また、本発明の請求項４記載の半導体装置は、配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、前記樹脂もしくは前記金属板の一部に前記接着材の流れ防止用の空間が施されていることを特徴とする。
また、本発明の請求項５記載の半導体装置は、配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、前記金属板に凹凸形状が施されていることを特徴とする。
また、本発明の請求項６記載の半導体装置は、配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、前記金属板の一部のみ前記接着材を介して前記樹脂の一部に貼付されていることを特徴とする。
以上のように本発明によれば、半導体装置に対して外部から熱的ストレスや機械的ストレスが加わる環境において、半導体装置が被覆樹脂上に金属放熱板が貼り付けられた構造であっても、繰り返される熱的応力や機械的応力の発生に対して、金属放熱板や接着材に加わる応力を緩和することができる。
そのため、被覆樹脂上に貼り付けられた金属放熱板を有する半導体装置に対して、外部から熱的応力や機械的応力が加わっても、金属放熱板と接着材あるいは接着材と被覆樹脂との界面剥離を確実に防止することができる。
以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら具体的に説明する。なお、以下の図面においては、説明の簡潔化のために実質的に同一の機能を有する構成要素は同一の参照符号で示す。
まずはじめに、発明者らが実験した、従来構造の半導体装置を組み立てた際の不具合事例を簡単に説明する。
図６は従来の半導体装置の組み立てにおける流れ図であり、図７は従来の半導体装置の全体構造を示す断面図である。ここで、従来の半導体装置は、製造工程で図６の矢印で示す流れに従って組み立てられる。
また、従来の半導体装置は、図６および図７に示すように、配線パターン（図示せず）が形成された配線基板１と、配線基板１の一方の面に搭載された半導体素子２と、半導体素子２の一部または全てを被覆する被覆樹脂３と、配線基板１の他方の面に形成され配線パターンを通じて半導体素子２と電気的に接続された少なくとも１つ以上の外部電極部４（形状は図示せず）と、少なくとも１つ以上の外部電極部４上に形成された金属ボール５とから成る半導体装置６であって、通常、ボールグリッドアレイ（以下、ＢＧＡ）と呼ばれており、ここでは、便宜上、ＢＧＡ半導体装置６と記載することにする。
このＢＧＡ半導体装置６の被覆樹脂３の表面の一部に接着材７を介して金属放熱板８を貼り付けることで、放熱性が高い半導体装置、すなわち例えば特許文献１に開示された従来の半導体装置であるヒートシンク（ＨＳ）型ＢＧＡが完成する。このＨＳＢＧＡに用いられる接着材７としては、ＨＳＢＧＡが発熱する熱を金属放熱板８に効率良く伝導させるため、金属粒子を含む接着材を用いるのが望ましいが、一方で緩衝材料的な役割も必要とされる。緩衝材料的な役割が必要な理由は以下の通りである。
図８は、プリント基板へのリフロー実装を想定した高温領域に、ＢＧＡ半導体装置６を放置した場合の反り挙動を示す実験結果画像を説明する図である。図中における数値のうち、℃の単位が付いている数値は半導体装置表面の温度を示しており、μｍの単位が付されている数値は半導体装置の反り量を示す。
ＢＧＡ半導体装置６の被覆樹脂３面を上にした状態において、被覆樹脂３面が上部に膨らんでいる場合の反り量を＋（プラス）表示しており、被覆樹脂３面が下部に凹んでいる、すなわち金属ボール５面が膨らんでいる場合の反り量を−（マイナス）表示している。数分間の短い時間のなかで、常温状態（発明者らの実験では、３５℃付近）から半田溶融温度である高温状態（同じく２４５℃）までに、ＢＧＡ半導体装置６は−２８μｍから＋３１３μｍまで約３４０μｍの反り挙動を示しているのがわかる。
これはＢＧＡ半導体装置６を構成する配線基板１、半導体素子、被覆樹脂３における熱的な伸び率などその材料が持つ物性値、各々の材料の大きさや容量、組み立て工程における製造条件などに大きく左右される。近年では、高性能な計算式により、予め設計段階において、半導体装置の熱的挙動を予測する技術も進んできている。
一方、これら高温加熱時における反り量が過度に大きい場合、機器セットメーカーでのプリント基板への半田実装時において、実装不具合を誘発する原因となる恐れがある。すなわち高温状態において、半田ペーストが溶融している際に半導体装置の反り量によって、半田が潰されることから生じる半田ショートやブリッジ、あるいは半田ペーストに届かない半田オープンといったものである。
次に、図９は、例えば特許文献１に開示された金属放熱板８が貼付された従来のＨＳＢＧＡを用いた場合の、同じく加熱時反り挙動を示す画像である。反り挙動は−５７μｍから＋７７μｍまで約１３４μｍとなり、図８と同一条件下において、あきらかにＨＳＢＧＡのほうが反り挙動が少ないことが分かる。すなわちＢＧＡパッケージの被覆樹脂３上に金属放熱板８を貼付することにより、熱的あるいは機械的な反り挙動が少ないＨＳＢＧＡ半導体装置を提供することができる。
これら２つの事象を比較考察すると、ＨＳＢＧＡの金属放熱板８の存在により、ＨＳＢＧＡ自身の反り挙動が大きく変化することがよく分かるが、その一方で被覆樹脂３と金属放熱板８とを接続する接着材７へ絶大な応力が加わっているということにもなる。
従って、ＨＳＢＧＡ型の半導体装置において、接着材７の周辺部分の工夫が必要であるが、最も効果的な方法として、半導体装置の中央部分よりも周辺部分における接着材７の厚みを厚くすること、あるいは金属放熱板８と被覆樹脂３とを接続するための接着面積を小さくすることが、最も効果的であると考える。
上記の効果を得ることができる本実施の形態の半導体装置を以下に説明する。
図１および図２は、それぞれ本実施の形態１、２の半導体装置の断面方向の概略図である。
ここで用いられる配線基板１は、厚みが０．１〜０．５ｍｍ程度のものが多く、その層構成は銅貼り両面有機基板のような２層導体あるいは４層導体で、配線密度や放熱性など必要に応じて使い分けると良い。
外部電極ランド（図示せず）は直径が約０．１５ｍｍΦ〜０．８０ｍｍΦが一般的であり電気的接続を有利に行うため表層から順に金、ニッケルなどのめっき処理が施されているとなお良い。金属ボール５は直径が０．３ｍｍΦ〜０．７６ｍｍΦが一般的である。
図示はしていないが、被覆樹脂３の内部構造としては、半導体素子と配線基板１を金属細線でつなぐワイヤボンディング方式や、半導体素子の配線面と配線基板とを向かい合わせて接合することができるバンプ接合方式などがある。
金属放熱板８は放熱効果が期待できる銅板などが望ましく、酸化防止や外観の見栄えを考えてＮｉ（ニッケル）などのメッキを施すと良い。被覆樹脂３と金属放熱板８とを接続する接着材７は、数〜数十μｍ程度の厚みが在れば良いが、過度に塗布した場合、それにより金属放熱板８よりも広くハミ出すと見栄えが良くないため、接着材７の使用量には注意が必要である。
図１に示す半導体装置では、金属放熱板８の一部、例えば周辺部分を薄く形成することにより、接着材７は中心部よりも周辺部へいくにつれて厚みが増す構造となっており、熱的あるいは機械的な応力（ストレス）により変形しやすい周辺部分での応力緩和を実現することができる。
また、図２に示す半導体装置では、被覆樹脂３の一部、例えば周辺部分を薄く形成することにより、接着材７は中心部よりも周辺部へいくにつれて厚みが増す構造となっており、先に述べた現象と同じく、接着材７が緩衝的な役割を果たすことで、熱的あるいは機械的応力に対して柔軟に対応できる構造となる。
図３および図４は本実施の形態３、４の半導体装置の構造を説明したものである。図３および図４に示すように、被覆樹脂３は表面が平らであり断面方向の厚みの違いがほぼゼロであるＢＧＡである。また金属放熱板８についても断面方向の厚みの違いが無い構造となっている。
そして、金属放熱板８の一部のみが接着材７を介して被覆樹脂３の一部に貼付されている。これらの場合、接着材７が存在する箇所は中央付近でも周辺付近でも構わないが、接続面積については金属放熱板８の面積に比べて約５０％以下の接着面積とするのが望ましい。また図４では、金属放熱板８について断面方向の厚みの違いは無いが、金属放熱板８に凹凸形状部８１が施されている。
先述のように被覆樹脂３と金属放熱板８とを接続する面積を少なくすることにより、反り挙動変化から来る接着材７への応力を逃がすことが可能であり、柔軟性に富むＨＳＢＧＡを準備することができる。
図５は本実施の形態５の半導体装置の構造を説明したものであり、図５（ｂ）は図５（ａ）の溝部分の詳細な拡大図であり、図５（ｄ）は図５（ｃ）の溝部分の詳細な拡大図である。
先述した特に図１と図２における半導体装置の構造においては、被覆樹脂３の周辺部にある接着材７が金属放熱板８からハミ出すことが予想されるが、そこで図５に示すように、被覆樹脂３の表面上や金属放熱板８の一方の面（図では下方）に、接着材７を留めて外周への流れを抑止する例えば角溝（図５（ａ）および図５（ｂ））やＶ溝（図５（ｃ）および図５（ｄ））などの空間、いわゆる接着材溜まり９を設けることが重要である。
これらの構造により、接着材７が金属放熱板８の外側にハミ出すことなく、外観見栄え的にも問題の無いＨＳＢＧＡを提供することができる。
本発明の半導体装置は、被覆樹脂上に貼り付けられた金属放熱板を有する半導体装置に対して、外部から熱的応力や機械的応力が加わっても、金属放熱板と接着材あるいは接着材と被覆樹脂との界面剥離を確実に防止することができるもので、半導体素子を覆う被覆樹脂上に金属放熱板が貼付されている構造の半導体装置等に適用できる。
本発明の実施の形態１の半導体装置の構造を示す模式的な断面図 本発明の実施の形態２の半導体装置の構造を示す模式的な断面図 本発明の実施の形態３の半導体装置の構造を示す模式的な断面図 本発明の実施の形態４の半導体装置の構造を示す模式的な断面図 本発明の実施の形態５の半導体装置の構造を示す模式的な断面図 従来の半導体装置の組み立てにおける流れ図 従来の半導体装置の構造を示す全体図 従来の半導体装置（ＢＧＡ）における加熱時反り挙動を示す画像の説明図 従来の半導体装置（ＨＳＢＧＡ）における加熱時反り挙動を示す画像の説明図
符号の説明
１ 配線基板
２ 半導体素子
３ 被覆樹脂
４ 外部電極部
５ 金属ボール
６ ＢＧＡ半導体装置
７ 接着材
８ 金属放熱板
９ 接着材溜まり
８１ 凹凸形状部

Claims (6)

  1. 配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、
    前記金属板の一部の厚みが薄く形成されている
    ことを特徴とする半導体装置。
  2. 配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、
    前記樹脂の一部の厚みが薄く形成されている
    ことを特徴とする半導体装置。
  3. 配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、
    前記接着材の厚みが、前記樹脂の中心部分よりも周辺部分のほうが厚く形成されている
    ことを特徴とする半導体装置。
  4. 配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、
    前記樹脂もしくは前記金属板の一部に前記接着材の流れ防止用の空間が施されている
    ことを特徴とする半導体装置。
  5. 配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、
    前記金属板に凹凸形状が施されている
    ことを特徴とする半導体装置。
  6. 配線基板上に搭載された半導体素子の一部または全てを被覆する樹脂の上面に、接着材を介して金属板が貼付された構造の半導体装置において、
    前記金属板の一部のみ前記接着材を介して前記樹脂の一部に貼付されている
    ことを特徴とする半導体装置。
JP2007099950A 2007-04-06 2007-04-06 半導体装置 Pending JP2008258450A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007099950A JP2008258450A (ja) 2007-04-06 2007-04-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007099950A JP2008258450A (ja) 2007-04-06 2007-04-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2008258450A true JP2008258450A (ja) 2008-10-23

Family

ID=39981715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007099950A Pending JP2008258450A (ja) 2007-04-06 2007-04-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2008258450A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093356A (ja) * 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093356A (ja) * 2012-11-01 2014-05-19 Toyota Motor Corp 半導体装置

Similar Documents

Publication Publication Date Title
KR100969400B1 (ko) 집적 회로 장치
JP2007096198A (ja) 半導体装置及びその製造方法並びに電子装置
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2008205142A (ja) Ｃｏｆ用配線基板とその製造方法、並びに半導体装置
TWI433612B (zh) 配線電路基板及其製造方法
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
JP2018117149A (ja) 表面実装可能な半導体デバイス
JP6109078B2 (ja) リードクラックが強化された電子素子用テープ
US20130140664A1 (en) Flip chip packaging structure
JP2009105209A (ja) 電子装置及びその製造方法
JP2011096830A (ja) 半導体装置
JP2007134356A (ja) 半導体実装装置
JP2008258450A (ja) 半導体装置
JP2008098285A (ja) 半導体装置
JP4714593B2 (ja) 半導体素子接続バンプ及び半導体装置
JP2009129960A (ja) 半導体装置およびその製造方法
KR20110013902A (ko) 패키지 및 그 제조방법
JP5000621B2 (ja) 半導体装置
WO2017203859A1 (ja) 電子回路装置及び方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2019140179A (ja) フリップチップ実装用の基板およびこれを用いた電子装置
TWI763429B (zh) 半導體裝置
CN100521180C (zh) 具有强化层的半导体封装结构及其封装方法
KR20140078104A (ko) 광소자 패키지 및 그 제조방법
JP4744293B2 (ja) 半導体素子が直交配置された回路基板の製造方法