TWI433612B - 配線電路基板及其製造方法 - Google Patents

配線電路基板及其製造方法 Download PDF

Info

Publication number
TWI433612B
TWI433612B TW097147647A TW97147647A TWI433612B TW I433612 B TWI433612 B TW I433612B TW 097147647 A TW097147647 A TW 097147647A TW 97147647 A TW97147647 A TW 97147647A TW I433612 B TWI433612 B TW I433612B
Authority
TW
Taiwan
Prior art keywords
metal layer
electronic component
insulating layer
conductor pattern
slit
Prior art date
Application number
TW097147647A
Other languages
English (en)
Other versions
TW200945958A (en
Inventor
Yasuto Ishimaru
Hirofumi Ebe
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW200945958A publication Critical patent/TW200945958A/zh
Application granted granted Critical
Publication of TWI433612B publication Critical patent/TWI433612B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09318—Core having one signal plane and one power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

配線電路基板及其製造方法
本發明係關於配線電路基板及其製造方法。
以往、做為將LSI(Large scale integration)等的電子零件安裝於薄膜狀的基板技術，有COF(chip on fim)安裝技術。一般而言，COF用的基板(以下，稱為COF基板)係具有由聚醯亞胺所成絕緣層和由銅所成導體圖案的2層構造。導體圖案中，形成有端子部。於導體圖案的端子部，接合有電子零件的端子部(突起電極)。
但是，伴隨COF基板的腳距集密化及電子零件的高性能化，驅動時的發熱量會變多。由此，會發生電子零件的錯誤動作等不妥的情形。為此，進行充分散熱是重要的。於此，提案有於COF基板的絕緣層背面(無法接合電子零件之側面)，設置為散熱的金屬層。
例如，揭示於日本特開2007-27682號公報之帶式配線基板中，於晶片安裝範圍下部中，於基材薄膜下面，形成金屬層。
圖9係設置金屬層之以往的COF基板的模式截面圖。圖9的COF基板200中，於絕緣層31的一面，設置導體圖案32，另一面設置金屬層33。於導體圖案32的端子部，接合電子零件35的突起電極35a。經由如此的構成，電子零件35的熱通過金屬層33而發散。
電子零件35係例如經由熱壓著，連接於導體圖案32的端子部。此時，COF基板200的絕緣層31及金屬層33則經由熱而膨脹。又，於電子零件35驅動時，經由向電子零件35產生的熱，使絕緣層31及金屬層33膨脹。
電子零件35的突起電極35a間的距離，較金屬層33的膨脹量明顯為小。為此，絕緣層31及金屬層33膨脹時，在於導體圖案32的端子部會施加應力。
未設置金屬層33時，絕緣層33柔軟地彎曲之故，施加於端子部之應力會緩和。但是，設置金屬層33時，絕緣層31難以彎曲。因此，端子部的應力不會緩和。結果，導體圖案32由絕緣層31剝離，導體圖案32的端子部則由電子零件35的突起電極35a遠離。
本發明的目的係提供充分確保散熱性之同時，提升與電子零件的連接性之配線電路基板及製造方法。
(1)　根據本發明一層面之配線電路基板，係具有安裝電子零件之安裝範圍的配線電路基板，其中，具備絕緣層，和形成於絕緣層之一面，欲電性連接於電子零件之導體圖案，和形成於絕緣層之另一面，具有開口部之金屬層，開口部乃重疊於安裝範圍之金屬層之範圍而形成者。
於此配線電路基板中，於形成絕緣層之一面的導體圖案，連接電子零件。電子零件的熱係透過形成於絕緣層之另一面的金屬層而發散。由此，可防止電子零件的錯誤動作的發生。
電子零件的熱壓著時及驅動時，絕緣層及金屬層則會熱膨脹。此時，追隨金屬層的膨脹，絕緣層會膨脹。於此，經由在於重疊安裝範圍之金屬層的範圍，形成開口部，於絕緣層及金屬層的熱膨脹時，施加於導體圖案之應力則緩和。由此，可提升導體圖案和電子零件的連接性。
(2)　開口部係切斷金屬層加以形成亦可。此時，於切斷之各範圍，金屬層擴散至外側而膨脹。由此，分散施加於導體圖案之應力。因此，充分緩和施加於導體圖案之應力，更提升導體圖案和電子零件的連接性。
(3)　開口部係將金屬層等分於複數範圍而形成。此時，施加於導體圖案之應力則更充分緩和。由此，更提升導體圖案和電子零件的連接性。
(4)　開口部係包含線狀的狹縫。此時，可充分確保金屬層的面積。為此，可充分確保金屬層所成散熱性。
(5)　安裝範圍乃具有矩形狀，狹縫乃平行在平行於安裝範圍之彼此之一對邊而形成。此時，以簡單的構成可有效緩和施加於導體圖案之應力。
(6)　根據本發明其他層面之配線電路基板的製造方法，係具有安裝電子零件之安裝範圍的配線電路基板之製造方法，其中，具備於絕緣層之一面，形成欲電性連接於電子零件之導體圖案，和形成於絕緣層之另一面，具有開口部之金屬層之工程，開口部乃重疊於安裝範圍之金屬層之範圍而形成者。
於此配線電路基板的製造方法中，於絕緣層之一面形成導體圖案，於絕緣層的另一面，形成金屬層。此時，連接於導體圖案之電子零件的熱，則透過金屬層而散熱。由此，可防止電子零件的錯誤動作的發生。
電子零件的熱壓著時及驅動時，絕緣層及金屬層則會熱膨脹。此時，追隨金屬層的膨脹，絕緣層會膨脹。於此，經由在於重疊安裝範圍之金屬層的範圍，形成開口部，於絕緣層及金屬層的熱膨脹時，可緩和施加於導體圖案之應力。由此，可提升導體圖案和電子零件的連接性。
根據本發明，電子零件的熱係透過形成於絕緣層之另一面的金屬層而發散。由此，可防止電子零件的錯誤動作的發生。又，於絕緣層及金屬層的熱膨脹時，可緩和施加於導體圖案之應力。由此，可提升導體圖案和電子零件的連接性。
以下，對於關於本發明之實施形態之一配線電路基板及其製造方法，參照圖面詳細加以說明。然而，本實施形態中，對於做為配線電路基板之一例之COF(chip on film)用的基板(以下，稱為COF基板)進行說明。
(1)構成
圖1係關於本實施形態之COF基板的截面圖，圖2係關於本實施形態之COF基板的平面圖。然而，圖2(a)係顯示圖1之COF基板的上面，圖2(b)係顯示圖1之COF基板的下面。又，圖2(a)及圖2(b)之A-A線剖面則相當於圖1之剖面。
如圖1及圖2所示，COF基板100係具有由聚醯亞胺所成絕緣層1。於絕緣層1之一面略中央部，設置安裝範圍S。由安裝範圍S的內側延伸至外側地形成導體圖案2。然而，導體圖案2係包含為傳送電性信號之信號線，和未傳送電性信號之虛擬線。於安裝範圍S的周圍，被覆導體圖案2地形成覆蓋絕緣層4。於安裝範圍S上，配置導體圖案2的端子部21。
使重疊於安裝範圍S，在COF基板100上安裝電子零件5(例如LSI(Large scale integration)。具體而言，電子零件5的突起電極5a(圖1)，則例如經由熱壓著接合於導體圖案2的端子部21。安裝範圍S的形狀係設定成與平面視之電子零件5形狀相等。本例中，使用具有長方形狀之電子零件5。
如圖2(b)所示，於絕緣層1的另一面中，例如設置由銅所成金屬層3。於金屬層3中，橫跨對向於電子零件5之範圍且切斷金屬層3地形成狹縫3a。
於此COF基板100中，由電子零件5發生的熱則藉由絕緣層1，傳達至金屬層3而散熱。為此，因在於電子零件5及其周圍不滯留熱之故，可防止電子零件5錯誤動作的發生。
然而，狹縫3a之寬度乃較50μm為大，較500μm為小為佳。又，狹縫3a係平行於電子零件5的短邊為佳，將金屬層3二等分形成為佳。
(2)　絕緣層及金屬層的膨脹
電子零件5的熱壓著時或驅動時，加熱於COF基板100絕緣層1及金屬層3。由此，絕緣層1及金屬層3則熱膨脹。此時，追隨剛性高的金屬層3的膨脹，絕緣層1亦會膨脹。
圖3及圖4乃模式顯示熱膨脹時之絕緣層1及金屬層3的變化。圖3(a)及圖3(b)中，顯示於金屬層3未形成狹縫3a時的絕緣層1及金屬層3的變化，圖4(a)及圖4(b)中，顯示於金屬層3形成狹縫3a時的絕緣層1及金屬層3的變化。
然而，圖3(a)及圖4(a)中，顯示COF基板100模式的側面，圖3(b)及圖4(b)中，模式顯示施加於導體圖案2的端子部21之應力。圖3(b)及圖4(b)中，橫軸係顯示金屬層3的寬度方向之位置，縱軸係顯示施加於導體圖案2的端子部21之應力。
如圖3(a)顯示，經由加熱，金屬層3則向外側擴張膨脹。伴隨此等，絕緣層1向外側擴張膨脹。電子零件5的突起電極5a間的距離，較金屬層3的膨脹量明顯為小。為此，導體圖案2的端子部21間隔，維持在較金屬層3的膨脹量明顯為小之狀態。
由此，平行於絕緣層1一面的方向應力則(剪斷力)施加於導體圖案2的端子部21。於此，絕緣層1的膨脹係追隨金屬層3的膨脹，於對向金屬層3的範圍上，如圖3(b)所示，由金屬層3的中心部P1的距離長度愈長，施加於端子部21之應力則愈大。
如被覆對向於電子零件5之範圍，形成金屬層3時，即，於金屬層3未形成狹縫3a時，於自金屬層3的中心部P1遠離位置之端子部21，則施加明顯為大之應力。
對此，如圖4(a)所示，在切斷金屬層3，形成狹縫3a時，於切斷金屬層3的各範圍中，金屬層3則向外側擴張膨脹。此時，如圖4(b)所示，施加於端子部21之應力係關連於由切斷金屬層3的各範圍之中心部P2的距離。
切斷金屬層3的各範圍端部和中心部P2的距離，係較圖3(a)的金屬層3端部和中心部P1的距離為小。為此，可防止於端子部21的一部份施加明顯為大之應力，整體緩和施加於端子部21之應力。
(3)製造方法
以下，說明關於本實施形態之COF基板100之製造方法之一例。圖5及圖6係為說明關於本實施形態之COF基板100的製造方法的工程截面圖。然而，圖5及圖6所示的剖面乃相當於圖2之B-B線剖面。
如圖5(a)所示，準備由聚醯亞胺及銅所作成2層基材。此2層基材係相當於COF基板100絕緣層1及金屬層3。
首先，於絕緣層1的上面，經由濺鍍法，形成金屬薄膜(未圖示)。然後，如圖5(b)所示，於金屬薄膜上，形成具有導體圖案2(圖1)的反轉圖案之乾式薄膜光阻劑12。反轉的圖案係經由曝露於乾式薄膜光阻劑12及顯像而形成。
首先，如圖5(c)所示，於絕緣層1的露出部分(金屬薄膜的露出部分)，經由電解電鍍形成導體圖案2。然後，如圖5(d)所示，將乾式薄膜光阻劑12經由剝離液去除之同時，將乾式薄膜光阻劑12下的金屬薄膜的範圍，經由蝕刻去除。
接著，做為與電子零件5的連接之表面處理，於導體圖案2的表面，進行錫的無電解電鍍。之後，如圖6(e)所示，被覆導體圖案2特定的範圍而形成覆蓋絕緣層4。
其次，如圖6(f)所示，去除形成狹縫範圍，於金屬層3的下面，形成乾式薄膜光阻劑13。然後，如圖6(g)所示，蝕刻露出金屬層3的部分，形成狹縫3a。之後，如圖6(h)所示，經由剝離液，去除乾式薄膜光阻劑13。由此，完成關於本實施形態之COF基板100。
然而，在此之中，雖顯示導體圖案2經由半加成法，而形成之例，導體圖案2經由減去法加以形成亦可。
(4)實施形態的效果
本實施形態中，橫跨對向於電子零件5之範圍，切斷金屬層2地形成狹縫3a。由此，施加於端子部21之應力則整體被緩和。結果，提升了電子零件5的突起電極5a和導體圖案2的端子部2a的連接性。
(5)實施例及比較例
(5-1)實施例
以如下的條件，製作COF基板100。
做為絕緣層1的材料，使用聚醯亞胺，做為導體圖案2及金屬層3的材料，使用銅。又，將絕緣層1的厚度做為35μm，金屬層3的厚度做為15μm。又，將導體圖案2的端子部21的寬度做為8μm，鄰接端子部21間的間隔做為12μm。又，使用具有於平面視之1.6mm短邊及15mm長邊之電子零件5。
又，形成2等分金屬層3且平行延伸於電子零件5的短邊之狹縫3a。狹縫3a的寬度係設定為100μm。
(5-2)比較例
於金屬層3，除了未形成狹縫3a的部份之外，與上述實施例相同，製作COF基板100。
(5-3)評估
於實施例及比較例的COF基板100，經由熱壓著，安裝電子零件5。然而，令安裝時的工具溫度為430℃，令平台溫度為100℃，令安裝重量為30N。於此，工具溫度係為導體圖案2的端子部21或電子零件5突起電極5a的加熱溫度，平台溫度係於電子零件5安裝時，載置COF基板100之平台溫度。
結果，於實施例COF基板100，透過金屬層3，進行充分散熱之同時，可良好維持導體圖案2的端子部21和電子零件5的突起電極5a的連接。另一方面，於比較例COF基板100，導體圖案2的一部份會斷線，於導體圖案2的端子部21和電子零件5的突起電極5a間，會產生接觸不良。
由此，於金屬層3，經由形成狹縫3a，可充分確保散熱性且提升導體圖案2的端子部21和電子零件5的突起電極5a的連接性。
(6)狹縫之變形例
形成於金屬層3之狹縫3a的配置及形狀，不限定於上述的例子。圖7及圖8乃顯示形成於金屬層3的狹縫3a變形例之圖。
圖7(a)例中，金屬層3約略分成3等分地形成2條狹縫3a。此時，於3個範圍，金屬層3則會膨脹。為此，施加於導體圖案2的端子部21之應力則更充分緩和。然而，切斷金屬層3地形成1或複數的狹縫3a時，金屬層3等分成複數範圍為佳。又，狹縫3a的數目，係1條以上5條以下為佳。
圖7(b)~圖8(e)的例子中，較示於圖1及圖2例子，金屬層3的面積設定得更大。為此，更可提升金屬層3所成散熱性。
更且，圖7(c)~圖8(e)例中，未切斷金屬層3地形成狹縫3a。此時，可充分確保金屬層3所成散熱性下，可緩和施加於導體圖案2的端子部21之應力。
又，圖8(e)例中，半圓弧狀的狹縫31a形成於金屬層3。此時，狹縫非為直線狀時，可確保金屬層3所成散熱性下，緩和施加於導體圖案2的端子部21之應力。
狹縫的位置、數目及形狀，未限定於此等，可對應電子零件5的形狀或大小等，適切加以變更。又，取代線狀的狹縫，可為具有圓形狀或三角形狀等其他形狀的開口部，形成成為金屬層3。
(7)請求項的各構成要素和實施形態的各要素的對應
以下，對於請求項的各構成要素和實施形態的各要素的對應例，雖進行了說明，但本發明係非限定於下述的例子。
上述實施形態中，是為COF基板100為配線電路基板的例子，狹縫3a，31a為開口部的例子。
做為請求項的各構成要素，可使用具有記載於請求項的構成或機能之其他種種的要素。
(8)其他的之實施形態
絕緣層1的材料則未限定聚醯亞胺，使用聚乙烯對苯二甲酸酯、聚醚腈、聚醚碸等其他的絕緣材料亦可。又，導體圖案2的材料未限定銅，使用銅合金、金、鋁膜等其他金屬材料亦可。
金屬層3的材料非限定於銅。但是，例如使用銅、金、銀或鋁膜等熱傳導率高的金屬為佳。
本發明係可適用於可撓性配線電路基板，剛性配線電路基板等的種種配線電路基板。又，做為電子零件5未限定於LSI，可使用電容器等其他電子零件。
1．．．絕緣層
2．．．導體圖案
3．．．金屬層
3a．．．狹縫
4．．．覆蓋絕緣層
5．．．電子零件
5a．．．突起電極
6a．．．狹縫
6b．．．狹縫
7a．．．狹縫
7b．．．狹縫
7c．．．狹縫
8a．．．狹縫
8b．．．狹縫
12．．．光阻劑
13．．．乾式薄膜光阻劑
21．．．端子部
31．．．絕緣層
31a．．．狹縫
32．．．導體圖案
33．．．金屬層
35．．．電子零件
35a．．．突起電極
100．．．COF基板
200．．．COF基板
圖1係關於本實施形態之COF基板的截面圖。
圖2係關於本實施形態之COF基板的平面圖。
圖3顯示絕緣層及金屬層的熱膨脹時之變化圖。
圖4顯示絕緣層及金屬層的熱膨脹時之變化圖。
圖5係為對於關於本實施形態之COF基板的製造方法加以說明的工程截面圖。
圖6係為對於關於本實施形態之COF基板的製造方法加以說明的工程截面圖。
圖7顯示形成於金屬層的狹縫變形例之圖。
圖8顯示形成於金屬層的狹縫變形例之圖。
圖9係具備金屬層之以往的COF基板的模式截面圖。
1．．．絕緣層
2．．．導體圖案
3．．．金屬層
3a．．．狹縫
4．．．覆蓋絕緣層
5．．．電子零件
21．．．端子部
100．．．COF基板
S．．．安裝範圍

Claims (4)

  1. 一種配線電路基板，係具有安裝電子零件之安裝範圍的配線電路基板，其特徵乃具備：絕緣層和形成於前述絕緣層之一面，欲電性連接於前述電子零件之導體圖案，和形成於前述絕緣層之另一面，具有開口部之金屬層，前述開口部乃包含不使前述金屬層分斷，形成重疊於前述安裝範圍之前述金屬層之範圍的線狀的狹縫。
  2. 如申請專利範圍第1項之配線電路基板，其中，前述安裝範圍乃具有矩形狀，前述狹縫乃平行於在前述安裝範圍之彼此平行的一對邊而形成。
  3. 如申請專利範圍第1項之配線電路基板，其中，前述狹縫寬度係較50μm為大較500μm為小。
  4. 一種配線電路基板的製造方法，係具有安裝電子零件之安裝範圍的配線電路基板的製造方法，其特徵乃具備：於絕緣層之一面，形成欲電性連接於前述電子零件之導體圖案之工程，和於前述絕緣層之另一面，形成具有開口部之金屬層之工程，前述開口部乃包含不使金屬層分斷形成重疊於前述安 裝範圍之前述金屬層之範圍之線狀的狹縫。
TW097147647A 2008-01-31 2008-12-08 配線電路基板及其製造方法 TWI433612B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008021272A JP5184115B2 (ja) 2008-01-31 2008-01-31 配線回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
TW200945958A TW200945958A (en) 2009-11-01
TWI433612B true TWI433612B (zh) 2014-04-01

Family

ID=40637858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147647A TWI433612B (zh) 2008-01-31 2008-12-08 配線電路基板及其製造方法

Country Status (7)

Country Link
US (1) US8097814B2 (zh)
EP (1) EP2086297B1 (zh)
JP (1) JP5184115B2 (zh)
KR (1) KR101486591B1 (zh)
CN (1) CN101499452B (zh)
AT (1) ATE540561T1 (zh)
TW (1) TWI433612B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685285B (zh) * 2014-08-01 2020-02-11 日商味之素股份有限公司 電路基板及其製造方法
TWI792045B (zh) * 2019-08-22 2023-02-11 南韓商斯天克有限公司 電路板及其製作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095460B2 (ja) * 2008-01-17 2012-12-12 シャープ株式会社 半導体装置および表示装置
JP4981744B2 (ja) * 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
JP6094044B2 (ja) 2011-03-23 2017-03-15 大日本印刷株式会社 放熱基板およびそれを用いた素子
WO2016149269A1 (en) * 2015-03-19 2016-09-22 Fci Asia Pte. Ltd Comprehensive layout strategy for flip chipping integrated circuits
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
KR20220008105A (ko) 2020-07-13 2022-01-20 삼성전자주식회사 반도체 패키지

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2844085B2 (ja) * 1989-07-20 1999-01-06 セイコーインスツルメンツ株式会社 回路基板及び半導体素子の実装方法
JP2808952B2 (ja) 1991-11-27 1998-10-08 日立電線株式会社 半導体素子搭載用基板
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
KR19980020726A (ko) * 1996-09-11 1998-06-25 김광호 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법
JP2001102406A (ja) * 1999-09-28 2001-04-13 Toshiba Corp エリアアレイパッケージ及び半導体装置
JP2001209918A (ja) * 1999-11-19 2001-08-03 Nitto Denko Corp 回路付サスペンション基板
JP3734481B2 (ja) * 2003-05-08 2006-01-11 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
JP2005333028A (ja) * 2004-05-20 2005-12-02 Nitto Denko Corp 配線回路基板
TWI288885B (en) * 2004-06-24 2007-10-21 Checkpoint Systems Inc Die attach area cut-on-fly method and apparatus
JP4014591B2 (ja) 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
KR100593935B1 (ko) * 2005-03-24 2006-06-30 삼성전기주식회사 발광 다이오드 패키지 및 그 제조 방법
KR20060126070A (ko) * 2005-06-03 2006-12-07 삼성전자주식회사 구동 집적 회로칩 패키지 및 이를 구비한 표시 장치
JP4619214B2 (ja) * 2005-07-04 2011-01-26 日東電工株式会社 配線回路基板
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP2007035869A (ja) * 2005-07-26 2007-02-08 Nitto Denko Corp Ｔａｂ用テープキャリア
JP2007134658A (ja) 2005-11-14 2007-05-31 Nitto Denko Corp 配線回路基板および配線回路基板を製造し電子部品を実装する方法
JP4762734B2 (ja) * 2006-01-25 2011-08-31 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
JP4919727B2 (ja) * 2006-08-04 2012-04-18 日東電工株式会社 配線回路基板
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP4919738B2 (ja) * 2006-08-31 2012-04-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094361A (ja) * 2007-10-10 2009-04-30 Nitto Denko Corp Ｃｏｆ基板
JP4981744B2 (ja) * 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685285B (zh) * 2014-08-01 2020-02-11 日商味之素股份有限公司 電路基板及其製造方法
TWI792045B (zh) * 2019-08-22 2023-02-11 南韓商斯天克有限公司 電路板及其製作方法

Also Published As

Publication number Publication date
TW200945958A (en) 2009-11-01
US20090195997A1 (en) 2009-08-06
US8097814B2 (en) 2012-01-17
CN101499452A (zh) 2009-08-05
JP2009182227A (ja) 2009-08-13
EP2086297A3 (en) 2010-05-26
ATE540561T1 (de) 2012-01-15
KR101486591B1 (ko) 2015-01-26
CN101499452B (zh) 2012-05-16
EP2086297B1 (en) 2012-01-04
EP2086297A2 (en) 2009-08-05
KR20090084711A (ko) 2009-08-05
JP5184115B2 (ja) 2013-04-17

Similar Documents

Publication Publication Date Title
TWI433612B (zh) 配線電路基板及其製造方法
KR100524437B1 (ko) 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
TWI453870B (zh) 配線電路基板及其製造方法
KR101529324B1 (ko) 배선 회로 기판 및 그 제조 방법
EP2086295B1 (en) Printed circuit board and method of manufacturing the same
JP2008041694A (ja) 配線基板及びその製造方法、及び半導体装置
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
KR100771291B1 (ko) 방열기판 및 그 제조방법
JP2947563B2 (ja) 半導体装置
TWI391038B (zh) 具有散熱構造之電路板及其製造方法
JP2015159160A (ja) 配線基板及び接続構造
JP2005183879A (ja) 高放熱型プラスチックパッケージ
JP4328978B2 (ja) 半導体装置の製造方法
JP5545779B2 (ja) 配線基板及びその製造方法、及び半導体装置
JP4273352B2 (ja) 半導体装置の製造方法
TWM445333U (zh) 複合式散熱電路板
KR20100109651A (ko) 회로 기판 모듈 및 그의 제조 방법
JP2006351922A (ja) 半導体装置の製造方法
JPH10256419A (ja) ベアチップ搭載基板実装モジュール