KR100524437B1 - 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기 - Google Patents

반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기 Download PDF

Info

Publication number
KR100524437B1
KR100524437B1 KR10-1999-0004791A KR19990004791A KR100524437B1 KR 100524437 B1 KR100524437 B1 KR 100524437B1 KR 19990004791 A KR19990004791 A KR 19990004791A KR 100524437 B1 KR100524437 B1 KR 100524437B1
Authority
KR
South Korea
Prior art keywords
hole
core layer
substrate
semiconductor device
insulating
Prior art date
Application number
KR10-1999-0004791A
Other languages
English (en)
Other versions
KR19990072580A (ko
Inventor
무라타아키히로
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19990072580A publication Critical patent/KR19990072580A/ko
Application granted granted Critical
Publication of KR100524437B1 publication Critical patent/KR100524437B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Abstract

금속부 및 수지부를 포함하여 수지부에 복수의 스루홀이 형성되는 기판과, 스루홀 내에 형성되는 도전부재와, 기판의 한쪽 면에 장착되는 반도체 소자와, 기판의 다른쪽 면에 설치되는 복수의 땜납 볼을 가지며, 반도체 소자와 땜납 볼은, 도전부재를 거쳐 전기적으로 접속된다.

Description

반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기 {Semiconductor device, substrate for a semiconductor device, method of manufacturing thereof, and electronic instrument}
본 발명은 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기에 관한 것이다.
반도체 장치의 고기능화에 따른 다(多)핀화 및 소형화의 요구에 대응하기 위해서, BGA(Ball Grid Array)형이나, CSP(Chip Size/Scale Package)형의 패키지가 주목되고 있다. 이들 패키지에서는, 기판에 배선 패턴 및 외부단자가 형성되며, 배선 패턴에 반도체 소자가 본딩됨과 동시에 수지 밀봉되어 있다.
종래, 이들 패키지에서 사용되는 기판은 수지로 형성되어 있기 때문에, 평탄성 및 방열성이 뒤떨어진다는 문제가 있었다. 평탄성이 뒤떨어지면 설치기판과의 설치 불량이 생기며, 방열성이 뒤떨어지면 반도체 장치로서의 성능이 뒤떨어진다. 그리고, 기판에는, 평탄성을 확보하기 위해서 스티프너(stiffener)가 접착됨과 동시에, 방열성을 보충하기 위해서 히트 스프레더(heat spreader)가 접착되어 있었다.
따라서, 기판을 사용하는 패키지에서는, 스티프너 및 히트 스프레더가 필요하게 되는 경우가 많아, 제조 비용이 비싸게 된다고 하는 문제가 있었다. 또, 금속제의 기판을 사용하면, 평탄성 및 방열성의 문제를 해소할 수 있다. 그러나, 금속제의 기판에 의하면, 배선 패턴 및 외부단자를 반대측의 면에 형성하는 경우에, 전기적 절연을 꾀하는 것이 어려웠다. 결국, 배선 패턴과 외부단자는, 기판에 형성된 스루홀을 거쳐 전기적으로 접속되지만, 금속제의 기판에서는, 스루홀 내에서의 전기적 절연을 꾀하는 것이 어려웠다.
본 발명은 이 문제점을 해결하는 것으로, 그 목적은 평탄성 및 방열성이 뛰어난 기판이 사용되며, 또한, 제조 비용의 상승을 억제하는 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기를 제공하는 것에 있다.
(1) 본 발명에 관계되는 반도체 장치는, 방열을 촉진하는 금속부재로 이루어지는 코어층과, 상기 코어층에 형성되는 스루홀 형성부와, 상기 스루홀 형성부에 형성되는 복수의 스루홀과, 상기 코어층의 양면에 형성되는 절연층과, 상기 절연층상에 형성됨과 동시에 상기 스루홀을 거쳐서 상기 코어층의 한쪽 면에서 다른쪽 면까지 전기적 도통이 꾀해지는 배선을 갖는 반도체 장치용 기판과,
상기 반도체 장치용 기판상에 설치되고, 상기 배선에 전극이 전기적으로 접속되는 반도체 소자를 갖는다.
본 발명에 의하면, 코어층에 의해서 기판의 평탄성 및 방열성이 확보된다. 또한, 코어층의 양면을 전기적으로 접속하는 배선은, 코어층과는 다른 부재의 스루홀 형성부의 스루홀에 형성되어 있기 때문에, 배선과 코어층과의 전기적인 절연이 꾀해지고 있다. 본 발명에서, 방열을 촉진하는 금속부재로서, 열전도율이 높으며 소정의 표면적을 갖는 금속부재를 사용할 수 있다.
(2) 상기 코어층에는, 개구부가 형성되며,
상기 스루홀 형성부는, 상기 개구부 내에 절연성 부재가 충전되어 이루어지며, 상기 스루홀은, 상기 절연성 부재에 형성되어도 된다.
이렇게 하는 것으로, 개구부에 의해서 절연성 부재가 구획되므로, 스루홀 형성부를 용이하게 형성할 수 있다.
(3) 상기 절연성 부재로서 수지를 사용해도 된다.
(4) 상기 개구부는, 상기 코어층의 외주부 및 중앙부의 적어도 어느 한쪽에 형성되어도 된다.
이와 같이, 개구부의 형성위치는 특별히 한정되지 않는다.
(5) 상기 반도체 소자는, 상기 코어층의 상기 중앙부상에 배치됨과 동시에 상기 스루홀 중의 적어도 하나의 위에 탑재되어도 된다.
이와 같이, 스루홀을 반도체 소자의 아래에 형성함으로써, 많은 스루홀을 형성할 수 있다.
(6) 상기 반도체 소자는, 상기 스루홀상에 접착제를 거쳐 접속되어도 된다. 이 경우, 스루홀은 공기 빼기 구멍의 기능도 달성한다.
(7) 상기 접착제로서, 열전도성 부재를 사용해도 된다. 이 경우에는, 접착제로부터 전달되는 열이 스루홀에 있어서 냉각되도록 된다.
(8) 상기 스루홀은, 지그재그 형상으로 배치되어도 된다.
이렇게 하는 것으로, 많은 스루홀을 형성할 수 있기 때문에, 다핀화의 요구에 대응할 수 있다.
(9) 상기 개구부는, 상기 코어층의 외주부에 측변을 따라서 형성되며, 또한, 상기 코어층의 중앙영역 근처보다도 주변영역 근처의 개구단이 길게 형성되고,
상기 스루홀은, 상기 개구부의 길이 방향에 병렬로 연장되는 복수의 가상선상에 전체로서 지그재그 형상을 이루어 형성되며,
상기 코어층의 주변영역 부근의 가상선상에 형성되는 상기 스루홀은, 상기 코어층의 중앙영역 부근의 가상선상에 형성되는 상기 스루홀보다도 수가 많아도 된다.
이것에 의하면, 개구부가, 코어층의 중앙영역 부근보다도 주변영역 부근의 개구단이 길어지도록 형성되어 있다. 이것에 의해, 개구부에서의 코어층의 주변영역 부근에, 코어층의 중앙영역 부근보다, 많은 스루홀을 형성할 수 있다. 또한, 스루홀이 지그재그 형상으로 되어 있기 때문에, 배선의 끌고 다니기를 용이하게 행할 수 있다. 그리고, 스루홀을 지그재그 형상으로 배치하는 것으로, 많은 스루홀을 형성할 수 있으므로, 다핀화의 요구에 대응할 수 있다.
(10) 상기 배선은, 상기 스루홀로부터 상기 코어층의 중앙측을 향하여 형성되어 상기 반도체 소자의 전극에 접속되는 인너리드를 포함해도 된다.
이것에 의하면, 지그재그 형상의 스루홀로부터 인너리드가 끌고 돌아다녀진다. 따라서, 개구부에 있어서의 코어층의 외측 부근에 형성된 스루홀로부터 당겨진 인너리드는, 코어층의 중앙측 부근에 형성된 스루홀을 피하기 쉽게 된다.
(11) 본 발명에 관계되는 반도체 장치용 기판은, 방열을 촉진하는 금속부재로 이루어지는 코어층과, 상기 코어층의 일부에 형성되는 스루홀 형성부와, 상기 스루홀 형성부에 형성되는 복수의 스루홀과, 상기 코어층의 양면에 형성되는 절연층과, 상기 절연층상에 형성됨과 동시에 상기 스루홀을 거쳐 상기 코어층의 한쪽 면에서 다른쪽 면까지 전기적 도통이 꾀해지는 배선을 갖는다.
본 발명에 의하면, 코어층에 의해서 평탄성 및 방열성이 확보되며, 코어층과는 다른 부재로 이루어지는 스루홀 형성부에 스루홀을 형성하는 것으로 배선과 코어층과의 전기적 절연을 꾀할 수 있다. 본 발명에서, 방열을 촉진하는 금속부재로서, 열전도율이 높고 소정의 표면적을 갖는 금속부재를 사용할 수 있다.
(12) 상기 코어층에는, 개구부가 형성되며,
상기 스루홀 형성부는, 상기 개구부 내에 절연성 부재가 충전되어 이루어지며, 상기 스루홀은, 상기 절연성 부재에 형성되어도 된다.
이렇게 하는 것으로, 개구부에 의해서 절연성 부재가 구획되기 때문에, 스루홀 형성부를 용이하게 형성할 수 있다.
(13) 상기 절연성 부재로서 수지를 사용해도 된다.
(14) 상기 개구부는, 상기 코어층의 외주부 및 중앙부의 적어도 어느 한쪽에 형성되어도 된다.
이와 같이, 개구부의 형성위치는 특히 한정되지 않는다.
(15) 상기 스루홀은, 지그재그 형상으로 배치되어도 된다.
이 반도체 장치용 기판에는, 많은 스루홀을 형성할 수 있기 때문에, 다핀화가 요구된 반도체 장치에 사용할 수 있다.
(16) 상기 개구부는, 상기 코어층의 외주부에 측변을 따라서 형성되며, 또한, 상기 코어층의 중앙영역 부근보다도 주변영역 부근의 개구단이 길게 형성되고,
상기 스루홀은, 상기 개구부의 길이 방향에 병렬로 연장되는 복수의 가상선상에 전체로서 지그재그 형상을 이루어 형성되며,
상기 코어층의 주변영역 부근의 가상선상에 형성되는 상기 스루홀은, 상기 코어층의 중앙영역 부근의 가상선상에 형성되는 상기 스루홀보다도 수가 많아도 된다.
이것에 의하면, 개구부가, 코어층의 중앙영역 부근보다도 주변영역 부근의 개구단이 길어지도록 형성되어 있다. 이것에 의해, 개구부에 있어서의 코어층의 주변영역 부근에, 코어층의 중앙영역 부근보다, 많은 스루홀을 형성할 수 있다. 또한, 스루홀이 지그재그 형상으로 되어 있기 때문에, 배선의 끌고 다니기를 용이하게 행할 수 있다. 그리고, 스루홀을 지그재그 형상으로 배치하는 것으로, 많은 스루홀을 형성할 수 있기 때문에, 다핀화의 요구에 대응할 수 있다.
(17) 상기 배선은, 상기 스루홀로부터 상기 코어층의 중앙방향으로 연장되는 인너리드와, 상기 스루홀로부터 상기 코어층의 바깥방향으로 연장되는 도금 리드를 포함해도 된다.
이것에 의하면, 지그재그 형상의 스루홀로부터 인너리드 및 도금 리드가 끌고 돌아다녀진다. 따라서, 개구부에 있어서의 코어층의 외측 부근에 형성된 스루홀로부터 당겨진 인너리드는, 코어층의 중앙측 부근에 형성된 스루홀을 피하기 쉽게 된다. 또한, 개구부에 있어서의 코어층의 중앙측 부근에 형성된 스루홀로부터 당겨진 도금 리드는, 코어층의 외측 부근에 형성된 스루홀을 피하기 쉽게 된다. 또, 여기서, 도금 리드는, 전해 도금을 실시할 때에 사용된다.
(18) 상기 코어층에는, 중앙부에 위치하는 제 1 개구부와, 외주부에 위치하는 제 2 개구부가 형성되며,
상기 스루홀 형성부는, 상기 제 1 및 제 2 개구부 내에 절연성 부재가 충전되어 이루어지고,
상기 스루홀의 제 1 그룹은, 상기 제 1 개구부 내의 상기 절연성 부재에 지그재그 형상으로 형성되며, 상기 스루홀의 제 2 그룹은, 상기 제 2 개구부 내의 상기 절연성 부재에 지그재그 형상으로 형성되고,
상기 배선의 제 1 그룹은, 상기 제 1 그룹의 스루홀로부터 상기 제 2 개구부의 바로앞에 도달할 때까지 형성되며, 상기 배선의 제 2 그룹은, 상기 제 2 그룹의 스루홀로부터 상기 제 1 개구부의 바로앞에 도달할 때까지 형성되고, 또한, 상기 제 1 및 제 2 그룹의 배선은, 교대로 배치되어도 된다.
(19) 본 발명에 관계되는 반도체 장치용 기판은, 방열을 촉진하는 금속부재로 이루어지는 코어층과,
상기 코어층의 양면에 형성되는 절연층과,
상기 코어층에 있어서 복수의 반도체 소자의 탑재영역의 각각의 주위에 형성되는 복수의 스루홀 형성부와,
각 스루홀 형성부의 중앙부의 양측에 형성되는 복수의 스루홀과,
각각의 스루홀 형성부의 상기 중앙부의 위를 통과하는 도금선과,
상기 도금선으로부터 상기 스루홀에 접속되는 도금 리드와,
상기 스루홀로부터 상기 스루홀 형성부의 바깥의 상기 절연층상에 도달할 때까지 형성되는 인너리드를 갖는다.
본 발명에 의하면, 코어층에 의해서 평탄성 및 방열성이 확보되며, 코어층과는 다른 부재로 이루어지는 스루홀 형성부에 스루홀을 형성하는 것으로 배선과 코어층과의 전기적 절연을 꾀할 수 있다.
또한, 본 발명에서는, 복수의 반도체 소자를 탑재하며, 소정 위치를 절단하여 개개의 반도체 장치를 제조할 수 있도록 되어 있다. 반도체 소자의 탑재영역의 주위에는, 복수의 스루홀 형성부가 형성되고, 스루홀 형성부의 중앙부의 양측에 복수의 스루홀이 형성되어 있으며, 스루홀로부터 인너리드가 형성되어 있다. 스루홀 형성부의 중앙부에서, 이 반도체 장치용 기판을 조각으로 절단하면, 각각의 조각은, 스루홀로부터 끌어내어진 인너리드를 갖게 된다. 또한, 스루홀에는 도금 리드가 접속되고, 각각의 도금 리드는, 도금선에 접속되어 있다. 따라서, 도금선 및 도금 리드를 거쳐, 인너리드에 전해도금을 실시할 수 있다. 더욱이, 도금선이 스루홀 형성부의 중앙부에 형성되어 있기 때문에, 이 위치를, 도금선보다도 굵은 폭으로 절삭하면서, 이 반도체 장치용 기판을 절단하면, 각 도금 리드의 도통이 없어지고, 인너리드의 도통도 없어진다. 본 발명에서, 방열을 촉진하는 금속부재로서, 열전도율이 높고 소정의 표면적을 갖는 금속부재를 사용할 수 있다.
(20) 상기 코어층에는, 개구부가 형성되며,
상기 스루홀 형성부는, 상기 개구부 내에 절연성 부재가 충전되어 이루어지고,
상기 스루홀은, 상기 절연성 부재에 형성되어도 된다.
이렇게 하는 것으로, 개구부에 의해서 절연성 부재가 구획되기 때문에, 스루홀 형성부를 용이하게 형성할 수 있다.
(21) 본 발명에 관계되는 반도체 장치의 제조방법은, 금속부 및 절연부를 포함하는 기판을 준비하는 공정과,
상기 절연부에 복수의 스루홀을 형성하는 공정과, 상기 스루홀 내에 도전부재를 설치하는 공정과,
상기 기판의 한쪽 면에 반도체 소자를 장착하는 공정과,
상기 기판의 다른쪽 면에 외부단자를 설치하는 공정과,
상기 반도체 소자와 상기 외부단자를, 상기 도전부재를 거쳐 전기적으로 접속하는 배선을, 절연층을 거쳐 상기 금속부의 위에 형성하는 공정을 포함한다.
본 발명에 의하면, 기판의 평탄성 및 방열성이 확보되며, 도전부재와 금속부와의 전기적 절연이 꾀해진 반도체 장치를 얻을 수 있다.
(22) 상기 기판을 준비하는 공정은, 금속판에 구멍을 형성하는 공정과, 상기 구멍에 상기 절연부를 형성하는 공정을 포함해도 된다.
이렇게 하여, 금속부 및 절연부를 포함하는 기판을 얻을 수 있다.
(23) 상기 기판을 준비하는 공정 및 상기 배선을 형성하는 공정은, 상기 금속판의 양면 및 상기 구멍의 내측에, 상기 절연부 및 상기 절연층의 재료가 되는 접착제를 형성함과 동시에, 상기 배선의 재료가 되는 금속박을 접착시키고, 상기 금속박을 에칭하는 것으로 행하여지더라도 된다.
이와 같이, 접착제를 거쳐 금속박을 접착하는 것만으로, 간단하게 절연부를 형성할 수 있는 동시에, 절연층을 거쳐 금속부의 위에 배선을 형성할 수 있다.
(24) 본 발명에 관계되는 반도체 장치의 제조방법은, 복수의 반도체 소자의 탑재영역을 갖는 금속부와, 각각의 반도체 소자의 탑재영역의 주위에 형성된 복수의 절연부를 포함하는 기판을 준비하는 공정과,
상기 절연부를 횡단하는 가상선을 사이에 두고 양측에 복수의 스루홀을 형성하는 공정과,
각각의 절연부의 상기 가상선상을 통과하는 도금선과, 상기 도금선으로부터 상기 스루홀에 접속되는 도금 리드와, 상기 스루홀로부터 절연층을 거쳐 상기 금속부상에 도달하는 인너리드를 포함하는 배선을 형성하는 공정과,
상기 스루홀 내에 도전부재를 설치하는 공정과,
상기 기판의 한쪽 면에 상기 반도체 소자를 장착하여 전극을 상기 인너리드에 접속하는 공정과,
상기 도금선을 절삭하면서, 상기 기판을 복수의 조각으로 절단하는 공정을 포함한다.
본 발명에 의하면, 복수의 반도체 소자를 금속부에 탑재하여, 그 소정의 위치를 절단하여 개개의 반도체 장치를 제조할 수 있도록 되어 있다. 반도체 소자의 탑재영역의 주위에는, 복수의 절연부가 형성되어 있다. 절연부의 가상선을 사이에 두고 양측에 복수의 스루홀을 형성하며, 스루홀로부터 인너리드를 형성한다. 절연부에 끼워지는 가상선으로, 이 기판을 조각으로 절단하면, 각각의 조각은, 스루홀로부터 끌어내어진 인너리드를 갖게 된다. 또한, 스루홀에는 도금 리드가 접속되고, 각각의 도금 리드는, 도금선에 접속되어 있다. 따라서, 도금선 및 도금 리드를 거쳐, 인너리드에 전해도금을 실시할 수 있다. 더욱이, 도금선이 절연부에 끼워지는 가상선상에 형성되어 있고, 이 위치에서, 도금선을 절삭하면서 기판을 절단하기 때문에, 각 도금 리드의 도통이 없어지며, 인너리드의 도통도 없어진다.
(25) 상기 기판을 준비하는 공정은, 금속판에 구멍을 형성하는 공정과, 상기 구멍에 상기 절연부를 형성하는 공정을 포함해도 된다.
이렇게 하여, 금속부 및 절연부를 포함하는 기판을 얻을 수 있다.
(26) 상기 기판을 준비하는 공정 및 상기 배선을 형성하는 공정은, 상기 금속판의 양면 및 상기 구멍의 내측에, 상기 절연부 및 상기 절연층의 재료가 되는 접착제를 제공함과 동시에, 상기 배선의 재료가 되는 금속박을 접착시키고, 상기 금속박을 에칭하는 것으로 행하여지더라도 된다.
이와 같이, 접착제를 거쳐 금속박을 접착시키는 것만으로, 간단하게 절연부를 형성할 수 있는 동시에, 절연층을 거쳐 금속부의 위에 배선을 형성할 수 있다.
(27) 본 발명에 관계되는 반도체 장치용 기판의 제조방법은, 금속판에 구멍을 형성하는 공정과, 상기 구멍에 절연부를 형성하는 공정과, 상기 절연부에 복수의 스루홀을 형성하는 공정을 포함한다.
본 발명에 의하면, 평탄성 및 방열성이 확보되며, 도전부재와 금속부의 전기적 절연이 꾀해진 반도체 장치용 기판을 얻을 수 있다.
(28) 본 발명에 관계되는 반도체 장치용 기판의 제조방법은, 금속판을 준비하여, 상기 금속판의 복수의 반도체 소자의 탑재영역의 주위에 복수의 구멍을 형성하며, 상기 구멍에 절연부를 형성하는 공정과,
상기 절연부를 횡단하는 가상선을 사이에 두고 양측에 복수의 스루홀을 형성하는 공정과,
각각의 절연부의 상기 가상선상을 지나는 도금선과, 상기 도금선으로부터 상기 스루홀에 접속되는 도금 리드와, 상기 스루홀로부터 절연층을 거쳐 상기 금속판의 위에 도달하는 인너리드를 포함하는 배선을 형성하는 공정과,
상기 스루홀 내에 도전부재를 설치하는 공정을 포함한다.
본 발명은, 복수의 반도체 소자를 금속판에 탑재하며, 그 소정의 위치를 절단하여 개개의 반도체 장치를 제조할 수 있는 반도체 장치용 기판의 제조방법이다. 반도체 소자의 탑재영역의 주위에는, 복수의 절연부가 형성되어 있다. 절연부를 횡단하는 가상선을 사이에 두고 양측에 복수의 스루홀을 형성하며, 스루홀로부터 인너리드를 형성한다. 절연부의 가상선상에서, 이 기판을 조각으로 절단하면, 각각의 조각은, 스루홀로부터 인출된 인너리드를 갖게 된다. 또한, 스루홀에는 도금 리드가 접속되고, 각각의 도금 리드는, 도금선에 접속되어 있다. 따라서, 도금선 및 도금 리드를 거쳐, 인너리드에 전해도금을 실시할 수 있다. 더욱이, 도금선이 절연부의 가상선상에 형성되어 있고, 이 위치에서, 도금선보다도 굵은 폭으로 절삭하면서 기판을 절단하면, 각 도금 리드의 도통이 없어지고, 인너리드의 도통도 없어진다.
(29) 상기 절연부를 형성하는 공정 및 상기 배선을 형성하는 공정은, 상기 금속판의 양면 및 상기 구멍의 내측에, 상기 절연부 및 상기 절연층의 재료가 되는 접착제를 제공함과 동시에, 상기 배선의 재료가 되는 금속박을 접착시키고, 상기 금속박을 에칭하는 것으로 행하여지더라도 된다.
(30) 본 발명에 관계되는 전자기기는, 상술한 반도체 장치가 설치된 회로기판을 갖는다.
이하, 본 발명의 실시예를, 도면을 참조하여 설명한다.
(제 1 실시예)
도 1a 내지 도 2b는, 본 발명의 제 1 실시예에 관계되는 반도체 장치의 제조방법을 도시한 도면이다.
먼저, 도 1a에 도시한 바와 같이, 금속판(10)에 복수의 구멍(개구부, 12)을 형성한다. 금속판(10)은, 동, 스텐레스강 또는 알루미늄 등의 비교적 도전율 및 열전도율이 높고 경질의 금속으로 구성된다. 또한, 금속판(10)의 양쪽의 표면에는, 보호막으로서도 기능하는 절연막(보호층, 13, 도 2b 참조)이 형성되어 있다. 각 구멍(12)은, 직사각형을 이루는 금속판(10)의 각 변을 따라서 형성된 구멍(예를 들면 긴 구멍)으로서, 인접한 것 끼리의 구멍(12)이 연속하여 금속판(10)의 중앙부가 분리되지 않도록, 모서리를 피하여 형성되어 있다. 또한, 구멍(12)은 예를 들면, 천공 가공 등의 공정에 의해 제조된다.
그리고, 각 구멍(12)에, 전기적 절연성을 갖는 수지(14)를, 포팅 등에 의해 충전한다. 수지(14)로서, 예를 들면, 케톤 수지나 에폭시 수지 등을 들 수 있다. 이렇게 해서, 도 1b에 도시한 기판(16)이 얻어진다. 기판(16)은, 금속판(10)으로 구성되는 금속부(코어층, 10a)와, 각 구멍(12)에 충전된 수지(14)로 이루어지는 수지부(스루홀 형성부, 14a)를 갖는다.
다음에, 도 1c에 도시된 바와 같이, 기판(16)의 각 수지부(14a)에, 복수의 스루홀(18)을 형성한다. 각 스루홀(18)은, 예를 들면, 드릴이나 레이저 등을 사용하여 형성된다.
그리고, 각 스루홀(18)내에, 도전부재(20, 도 2b 참조)를 설치한다. 도전부재(20)는, 스루홀(18)내에 금 또는 동의 무전해 도금을 실시하며, 흔히 금 또는 동의 전해도금을 실시하여 형성된다.
다음에, 도 2a에 도시된 바와 같이, 기판(16)의 양면에서, 절연막(도 2b 참조)상에 배선(22)을 형성한다. 배선(22)은, 각 스루홀(18)에 형성된 도전부재(20)에 접속되며, 기판(16)의 중앙 방향으로 연장되어 있다. 배선(22)의 선단에는, 패드(2a)가 형성되어 있다. 본 실시예에서는, 기판(16)의 양면에, 같은 배선(22)이 형성되어 있지만, 필요에 따라서 배선(22)의 형상을 각 면에서 다르게 해도 된다. 또, 도전부재(20)의 형성공정과, 배선(22)의 형성공정은, 반대의 순서로 행하더라도 된다.
그리고, 도 2b에 도시된 바와 같이, 패드(22a)를 피하여 솔더레지스트(24)를 기판(16)의 양면에 도포하고, 기판(16)의 한쪽 면에 반도체 소자(26)를 본딩하며, 다른쪽 면에 외부단자로서의 땜날 볼(28)을 설치한다. 또, 반도체 소자(26)는, 패드(22a)에 대하여 페이스 다운 본딩(face down bonding) 방식으로 접합되어 있다.
또, 반도체 소자(26)와 기판(16)과의 접합부에, 몰드 수지(29)를 형성하여 밀봉한다.
이렇게 하여 얻어진 반도체 장치(1)에 의하면, 금속부(10a)에 의해서, 기판(16)의 평탄성 및 방열성이 확보된다. 또한, 반도체 소자(26)가 본딩되는 배선(22)과, 땜날 볼(28)이 설치되는 배선(22)을 전기적으로 접속하는 도전부재(20)는, 수지부(14a)의 스루홀(18)에 형성되어 있다. 따라서, 수지부(14a)에 의해서, 도전부 부재(20)와 금속부(10a)와의 전기적인 절연이 꾀해지고 있다. 이렇게 해서, 스티프너를 생략할 수가 있기 때문에, 제조 비용을 억제할 수 있다. 또한, 금속부(10a)의 방열성이 높은 것으로, 히트 스프레더를 생략할 수 있다. 단, 더욱 열방산 성능을 높이기 위해서 히트 스프레더를 설치하는 것을 방해하지 않는다.
본 발명은, 상기 실시예에 한정되는 것이 아니라, 여러가지의 변형이 가능하다. 예를 들면, 본 실시예에서는, 페이스 다운 방식으로 반도체 소자가 본딩되어 있지만, 와이어 본딩을 적용해도 된다.
(제 2 실시예)
도 3은, 본 발명의 제 2 실시예에 관계되는 반도체 장치용 기판을 도시한 도면이다. 동 도면에 있어서, 기판(30)은, 금속판을 꿰뚫어 형성되는 금속부(코어층, 32)과, 수지부(34, 36, 스루홀 형성부)를 갖는다. 수지부(34)는, 기판(30)의 직사각형 외형의 각 부근을 따라 형성된 구멍(긴 구멍, 38)에, 수지가 충전되어 형성되어 있다. 수지부(36)는, 기판(30)의 중앙에 형성된 직사각형의 구멍(39)에 수지가 충전되어 형성되어 있다.
도 3에는, 기판(30)의 일부를 확대한 도면이 나타나있다. 이 확대도에 도시한 바와 같이, 기판(30)의 한쪽 면에는, 복수의 배선(40)이 형성되어 있다. 각 배선(40)은, 수지부(34, 36)의 어느 한쪽부터, 금속부(32)에 도달할 때까지 형성되어 있다. 또한, 배선(40)에는, 금속부(32)상에 패드(40a)가 형성되어 있다.
수지부(34, 36)에는, 복수의 스루홀(42)이 지그재그 형상을 이루어 배열되어 있다. 이렇게 하는 것으로, 다수의 스루홀(42)을 형성할 수 있다. 각 스루홀(42)에는 도전부재(44)가 설치되어 있다.
기판(30)의 다른쪽 면에도 나타내지 않는 배선이 형성되어 있고, 도전부재(44)를 거쳐, 한쪽 면의 배선(40)과 다른쪽 면의 배선(도시하지 않음)이 전기적으로 접속되어 있다. 또, 도 3의 확대도에서는, 수지부(36)에 있어서의 몇 개의 도전부재(44)로부터 끌리는 배선(40)이 생략되어 있지만, 모든 도전부재(44)로부터 배선(40)이 형성되어 있다.
이 기판(30)의 한쪽 면에는 반도체 소자(50)가 장착되고, 와이어 본딩 방식에 의해서, 그 전극과 패드(40a)가 접속된다. 또한, 기판(30)의 다른쪽 면에 있어서는, 도시하지 않는 배선에 형성된 패드에 땜날 볼이 형성된다. 이렇게 하여, 기판(30)을 사용하여 반도체 장치를 제조할 수 있다.
또, 반도체 소자(50)의 아래에는, 적어도 하나의 스루홀(42) 및 도전부재(44)가 위치한다. 이와 같이, 반도체 소자(50)의 아래에도 스루홀(42) 및 도전부재(44)를 형성하는 것으로, 다수의 스루홀(42) 및 도전부재(44)의 형성이 가능해진다. 그리고, 반도체 소자(50)가 다수의 전극을 가질 때에도, 다수의 배선(40) 및 이것에 도통하는 다수의 도전부재를 형성할 수 있다. 또한, 반도체 소자(50)는, 열전도성의 접착제(52)를 거쳐 스루홀(42)상에 접속되어 있다. 이 경우, 스루홀(42)은, 공기 빼기가 되는 동시에, 접착제(52)로부터 전달되는 열을 냉각하는 기능도 다한다.
본 실시예에 의해서도, 금속부(32)에 의해서, 기판(30)의 평탄성 및 방열성이 확보된다. 또한, 도전부재(44)는, 수지부(34, 36)에 의해서, 금속부(32)와의 전기적인 절연이 꾀해지고 있다. 그 밖의 상세한 것은, 제 1 실시예와 동일하다.
본 실시예에서는, 와이어 본딩 방식으로 반도체 소자가 본딩되는 예를 들었지만, 페이스 다운 방식으로 반도체 소자를 본딩해도 된다.
(제 3 실시예)
도 4는, 본 발명의 제 3 실시예에 관계되는 반도체 장치용 기판의 제조방법을 도시한 도면이다. 본 실시예에서는, 도 1a의 공정 대신에, 도 4에 도시한 바와 같이, 금속판(10)에 배선재료(금속박, 62)를 접착한다. 배선재료(62)에는, 미리 절연성의 접착제(64)가 도포되어 있다. 구체적으로는, 이 배선재료(62)를, 금속판(10)의 양측으로부터 끼워 넣고, 예를 들면 5 kg/mm2 이상의 압력으로 가압하여 접착을 행한다. 또, 접착제(64)로서는, 케톤 수지나 에폭시 수지 등을 사용하고, 배선재료(62)로서는, 동이나 알루미늄 등의 일반적인 기판용 재료를 사용하는 것이 바람직하다.
본 실시예에 의하면, 배선재료(62)를 접착할 때에, 미리 도포된 접착제(64)가, 금속판(10)의 구멍(개구부, 12)에 들어간다. 이 구멍(12)에 들어간 접착제(64)는, 절연성도 갖기 때문에 수지부(스루홀 형성부)를 구성하게 된다. 또한, 접착제(64)는, 금속판(10)을 덮는 절연막으로도 된다.
그리고, 접착제(64)를 고화시킨 후, 도 1c와 같이 스루홀을 형성하며, 배선재료(62)를 에칭하여 배선을 형성하고, 스루홀 내를 도전화하여 금속판(10)의 양면의 배선을 도통시키면, 도 2a에 도시한 것과 같은 기판이 얻어진다.
본 실시예에 의하면, 배선재료(62)를 접착하는 공정이, 수지부(스루홀 형성부)를 형성하는 공정을 겸하기 때문에, 공정의 생략이 가능해진다. 또한, 금속판(10)은 절연막(13, 도 2b 참조)을 갖지만, 절연막을 갖지 않은 금속판을 사용하는 것도 가능하다. 이 경우, 접착제(64)가 절연막이 된다.
(제 4 실시예)
도 5는, 본 발명의 제 4 실시예에 관계되는 반도체 장치용 기판을 도시한 도면이다. 이 반도체 장치용 기판(100)은, 금속부(코어층, 102)과, 금속부(102)의 복수 개소에 형성되는 스루홀 형성부(104)와, 금속부(102)의 표면을 덮는 절연층(106)과, 인너리드(108) 및 도금 리드(110)를 포함하는 배선을 포함한다.
금속부(102)는, 개구부(116)가 형성된 금속판으로 이루어진다. 개구부(116)에는, 절연성 부재가 충전되어 스루홀 형성부(104)가 구성된다. 절연성 부재로서 수지를 사용할 수 있으며, 그 경우에는, 스루홀 형성부(104)는 수지부가 된다.
반도체 장치용 기판(100)은, 중앙부에 반도체 소자의 탑재영역(114)이 확보되어 있고, 그 주위에, 복수의 스루홀 형성부(104)가 형성되어 있다. 예를 들면, 직사각형의 반도체 소자의 형상에 대응시켜, 직사각형의 각 부근에 대응하는 위치에 스루홀 형성부(104)가 형성되어 있다. 인접한 것 끼리의 스루홀 형성부(104)에 의해서 L자가 그려지고 있다. 또, 인접한 것 끼리의 스루홀 형성부(104)는, 연속하지 않도록 간격이 두어져 있다. 이 간격을 최소한의 크기로 멈추는 것으로, 스루홀 형성부(104)의 크기를 넓게 할 수 있다.
각각의 스루홀 형성부(104)는, 금속부(102)의 외주부에 있어서, 측변을 따라서 길게 형성되어 있다. 금속부(102)가 직사각형을 이룰 때에는, 직사각형의 각 부근을 따라, 스루홀 형성부(104)는 길게 형성되어 있다. 또한, 스루홀 형성부(104)는, 금속부(102)의 중앙영역 부근보다도, 주변영역 부근에 있어서 길게 되어 있다. 즉, 스루홀 형성부(104)는, 금속부(102)의 중앙영역 부근에 있어서 짧고, 주변영역 부근에 있어서 긴 사다리꼴을 이루고 있다. 특히, 인접한 것끼리의 스루홀 형성부(104)에 의해서 L자가 그려지는 경우에는, 당연히, L자의 내각측이 외각측보다도 좁기 때문에, 이 형상으로 스루홀 형성부(104)를 이루는 것으로, 인접한 것 끼리의 스루홀 형성부(104)의 단부를 접근시킬 수 있다.
각각의 스루홀 형성부(104)는, 상기 형상이므로, 개구부(116)도 동일한 형상으로 되어 있다. 각각의 스루홀 형성부(104)에는, 복수의 스루홀(112)이 형성되어 있다. 스루홀(112)은, 스루홀 형성부(104)의 길이 방향으로 연장되는 복수의 선(L1, L2) 중의 어느 하나의 위에 나란히 있다. 선(L1, L2)은 직선으로 할 수 있다. 선(L1, L2)의 한쪽은, 스루홀 형성부(104)에 있어서의 금속부(102)의 외측 부근에 위치하며, 다른 쪽은, 중앙부측 부근에 위치하고 있다. 또한, 선(L1, L2)의 한쪽 위의 스루홀(112)과, 선(L1, L2)의 다른 쪽 위의 스루홀(112)은, 선(L1, L2)에 교차하는 방향으로 나란하게 않도록 되어 있다. 즉, 스루홀(112)은, 지그재그 형상으로 나란하게 있다. 이렇게 하는 것으로, 인너리드(108) 및 도금 리드(110)를, 중앙방향 또는 바깥방향을 향하여 형성할 때에, 다른 스루홀(112)이 방해가 되지 않는다.
상술한 바와 같이, 스루홀 형성부(104)가 사다리꼴을 이루고 있기 때문에, 사다리꼴의 장변에 가까운 선(L1)상의 스루홀(112)의 수를, 사다리꼴의 단변에 가까운 선(L2)상의 스루홀(112)의 수보다도 많게 할 수 있다. 스루홀(112)에는, 도시하지 않는 도전부재가 설치된다.
스루홀(112)로부터, 금속부(102)의 중앙부 방향을 향하여 인너리드(108)가 형성되어 있다. 인너리드(108)는, 스루홀 형성부(104)를 넘어 형성되어 있다. 와이어 본딩이 적용되는 경우에는, 반도체 소자의 탑재영역(114)의 바로 앞까지, 인너리드(108)가 형성된다. 인너리드(108)의 선단은, 와이어 본딩용의 패드로서, 크게 형성된다. 스루홀(112)은 지그재그 형상을 이루고 있기 때문에, 금속부(102)의 외측 부근에 위치하는 스루홀(112)로부터 이끌린 인너리드(108)는, 금속부(102)의 중앙부측 부근에 위치하는 스루홀(112)을 피하고, 중앙부 방향을 향하여 형성할 수 있다. 또한, 금속부(102)가 절연층(106)으로 덮어지고 있고, 인너리드(108)는, 절연층(106)의 위에 형성되어 있기 때문에, 금속부(102)와의 전기적인 절연이 꾀해지고 있다.
스루홀(112)로부터, 금속부(102)의 외측 방향을 향하여 도금 리드(1l0)가 형성되어 있다. 도금 리드(110)는, 인너리드(108)에 도금을 실시하는 동시에, 스루홀(112)내에 도금을 실시하여 도전부재를 형성하기 위한 것이다. 도금 리드(110)는, 스루홀 형성부(104)를 넘어, 금속부(102)의 외주 단부에 도달할 때까지 형성되어 있다. 스루홀(112)은 지그재그 형상을 이루고 있기 때문에, 금속부(102)의 중앙부 부근에 위치하는 스루홀(112)로부터 끌려진 도금 리드(110)는, 금속부(102)의 외측 부근에 위치하는 스루홀(112)을 피하고, 바깥방향을 향하여 형성할 수 있다. 또한, 금속부(102)가 절연층(106)으로 덮혀지고 있고, 도금 리드(110)는, 절연층(106)의 위에 형성되어 있기 때문에, 금속부(102)와의 전기적인 절연이 꾀해지고 있다.
또, 도 5에는, 반도체 장치용 기판(100)의 한쪽 면만이 나타나 있고, 다른 쪽 면에 대해서는, 제 1 실시예와 동일한 배선이 형성된다. 그리고, 스루홀(112)내에 형성된 도전부재를 거쳐, 양면의 배선이 접속되어 있다.
본 실시예는, 상기한 바와 같이 구성되어 있고, 제 1 실시예 또는 제 3 실시예에서 설명한 방법에 의해 제조할 수 있다. 그리고, 반도체 장치용 기판(100)에 있어서의 반도체 소자의 탑재영역(114)에, 반도체 소자를 탑재하여, 반도체 소자의 전극과 인너리드(108)의 패드를 와이어 본딩한다. 또한, 반도체 소자와는 반대측 면에 외부단자를 설치한다. 이렇게 해서, 반도체 장치를 제조할 수 있다. 또, 반도체 소자는 페이스 다운 본딩되어도 된다.
(제 5 실시예)
도 6은, 본 발명의 제 5 실시예에 관계되는 반도체 장치용 기판을 도시한 도면이다. 이 반도체 장치용 기판(200)은, 금속부(코어층, 202)과, 금속부(202)의 복수 개소에 형성되는 복수의 스루홀 형성부(204)와, 금속부(202)의 표면을 덮는 절연층(208)과, 인너리드(210), 도금 리드(212) 및 도금선(214)을 포함하는 배선을 포함한다.
반도체 장치용 기판(200)에는, 복수의 반도체 소자의 탑재영역(216)이 확보되어 있다. 즉, 반도체 장치용 기판(200)은, 복수의 조각으로 절단되며, 각각의 조각에 반도체 소자가 탑재되도록 되어 있다. 도 7은, 반도체 장치용 기판(200)으로부터 절단된 조각의 한쪽 면을 나타내며, 도 8은 다른쪽 면을 나타낸다. 그리고, 도 9는, 반도체 장치용 기판으로부터 절단된 조각에 반도체 소자를 탑재하여 얻어진 반도체 장치를 도시한 도면이다.
각각의 반도체 소자의 탑재영역(216)은, 스루홀 형성부(204)에 의해서 둘러싸여 있다. 반도체 소자가 직사각형인 경우에는, 그 형상에 대응하여, 직사각형의 각 부근에 대응하는 위치에 스루홀 형성부(204)가 형성된다.
금속부(202)는, 개구부(224)가 형성된 금속판으로 이루어진다. 개구부(224)는, 금속부(202)에 형성된 구멍이다. 스루홀 형성부(204)는, 개구부(224)에 절연성 부재가 충전되어 형성된다. 절연성 부재로서 수지를 사용할 수 있고, 그 경우에는, 스루홀 형성부는 수지부가 된다. 스루홀 형성부(204)는, 도 5에 도시한 2개의 사다리꼴의 스루홀 형성부(104)의 장변을 맞춘 형상으로, 한 방향으로 긴 육각형을 하고 있다. 따라서, 스루홀 형성부(204)는, 그 반분의 형상에 있어서, 도 5에 도시한 스루홀 형성부(104)와 동일한 효과를 달성할 수 있다.
반도체 소자의 탑재영역(216)이 직사각형을 이룰 때에는, 각 탑재영역(216)을 둘러싸는 스루홀 형성부(204) 중, 인접한 것끼리의 스루홀 형성부(204)에 의해서 L자가 그려지고 있다. 또, 이웃끼리의 스루홀 형성부(204)는, 연속하지 않도록 간격이 두어지고 있다. 이 간격을 최소한의 크기에 멈추는 것으로, 스루홀 형성부(204)의 크기를 넓게 할 수 있다.
각각의 스루홀 형성부(204)에는, 복수의 스루홀(206)이 형성되어 있다. 스루홀(206)의 배열은, 도 5에 도시한 스루홀(112)의 배열과 동일하다. 즉, 스루홀(206)은, 스루홀 형성부(204)의 길이 방향으로 연장되는 복수의 선(도시하지 않음)중의 어느 하나에 위에 나란히 있다. 또한, 스루홀(206)은 지그재그 형상으로 배열되어 있다. 그 밖의 상세한 것은, 제 4 실시예에서 설명한 내용이 적용되고, 그 효과도 같다.
스루홀 형성부(204)에는, 도금선(214)이 형성되어 있다. 스루홀 형성부(204)는, 일 방향으로 긴 육각형을 이루고, 폭방향의 예를 들면 중앙부에서 길이 방향으로 연장되는 가상선상에, 도금선(214)이 형성되어 있다. 도금선(214)은, 소정의 개소에 도금을 실시하기 위해서 사용된다.
스루홀(206)로부터, 도금선(214)과는 반대측의 방향으로서, 반도체 소자의 탑재영역(216)을 향하여 인너리드(210)가 형성되어 있다. 인너리드(210)는, 스루홀 형성부(204)를 넘어 형성되어 있다. 와이어 본딩이 적용되는 경우에는, 반도체 소자의 탑재영역(216)의 바로앞까지, 인너리드(210)가 형성된다. 인너리드(210)의 선단은, 와이어 본딩용의 패드로서, 크게 형성된다. 금속부(202)가 절연층(208)으로써 덮혀지고 있고, 인너리드(210)는, 절연층(208)의 위에 형성되어 있기 때문에, 금속부(202)와의 전기적인 절연이 꾀해지고 있다.
스루홀(206)로부터, 도금선(214)을 향하여 도금 리드(212)가 형성되고, 도금선(214)과 도금 리드(212)는 접속되어 있다. 이렇게 하는 것으로, 도금선(214),도금 리드(212) 및 인너리드(210)가 전기적으로 도통하기 때문에, 도금선(214)을 거쳐, 인너리드(210)에 도금을 실시하는 동시에, 스루홀(206)내에 도금을 실시하여 도전부재(236, 도 9 참조)를 형성할 수 있다.
반도체 장치용 기판(200)의 주요부는, 상기 구성을 이루고 있고, 이것을 절단하는 것으로 도 7 및 도 8에 도시한 조각의 기판이 얻어진다. 구체적으로는, 도 6에 도시한 도금선(214)상에서, 이 도금선(214)을 절삭하면서 반도체 장치용 기판(200)을 조각으로 절단한다. 예를 들면, 도금선(214)을 80μm 정도의 폭으로 형성하며, 칼날의 두께가 160μm 정도의 다이스를 사용하여, 도금선(214)상을 절단하면, 다이스의 정밀도를 고려하더라도, 도금선(214)을 절삭하여 제거하면서 절단할 수 있다.
각 스루홀(206)로부터, 인너리드(210) 및 도금 리드(212)가 형성되어 있고, 각각의 도금 리드(212)가 도금선(214)에 접속되어 있기 때문에, 도금선(214)을 제거하는 것으로, 인너리드(210)끼리의 전기적인 도통을 잃을 수 있다.
이렇게 해서 얻어진 조각은, 도 7에 도시한 바와 같이, 한쪽 면에 상술한 인너리드(210)를 갖는다. 또한, 다른쪽 면에도, 도 8에 도시한 바와 같이, 스루홀(206)로부터 인너리드(210)가 형성되어 있고, 그 선단에 패드가 형성되어 있다. 이 패드는, 외부단자를 설치하기 위해서 사용된다. 한쪽 면의 인너리드(210)와 다른쪽 면의 인너리드(210)와는, 스루홀(206)내에 설치된 도전부재(236, 도 9 참조)에 의해서, 전기적으로 접속되어 있다.
또한, 도 7에 도시된 바와 같이, 반도체 장치용 기판(200)의 한쪽 면에는, 망상의 도전 패턴(218)이 형성되어 있다. 도전패턴(218)은, 반도체 소자의 탑재영역(216)을 포함하는 영역에 형성되며, 인너리드(210)를 거쳐 스루홀(206)에 접속되어 있다. 그리고, 스루홀(206)내의 도전부재(236, 도 9 참조)를 거쳐, 반대측의 면의 인너리드(210)에 접속되며, 그 선단의 패드를 거쳐 외부단자(238, 도 9 참조)에 접속된다. 도전 패턴(218)의 외주부는, 폭이 넓은 틀상으로 되어 있기 때문에, 도전 패턴(218)상에 탑재된 반도체 소자(230, 도 9 참조)의 전극(232)으로부터 틀상의 외주부에 와이어 본딩을 행할 수 있다. 이 틀상의 외주부는, 반도체 소자(230)의 주위를 둘러싸기 때문에, 어떤 위치의 전극(232)으로부터도 와이어 본딩이 가능하다. 도전 패턴(218)은, 예를 들면, GND 등의 전위로 된다.
또한, 도전 패턴(218)은, 금속부(202)를 관통하는 스루홀(222)을 사이에 두고, 금속부(202)에 전기적으로 접속되어 있다. 즉, 도전 패턴(218)의 일부가 스루홀(222)의 개구단에 도달할 때까지 형성되어 있고, 도전 패턴(218)의 표면 및 스루홀(222)의 내면에 도금이 실시되는 것으로, 이 도금이 도전부재(236, 도 9 참조)가 되며, 도전 패턴(218)과 금속부(202)가 전기적으로 도통한다. 따라서, 비교적 큰 금속부(202)가 도전 패턴(218)과 전기적으로 도통하기 때문에, 그 용량이 커져 전위가 안정한다.
도전 패턴(218)의 주위에는, 이것에 도통하지 않도록, 다른 도전 패턴(220)이 형성되어 있다. 이 도전 패턴(220)도, 도전 패턴(218)의 일부를 피하기 위한 영역을 제외하고, 반도체 소자(230, 도 9 참조)의 주위를 둘러싸는 형상을 이루고 있기 때문에, 어떤 위치의 전극(232)으로부터도 와이어 본딩이 가능하다. 도전 패턴(220)은, 예를 들면, 전원의 전위로 된다.
도 9는, 상기 조각으로 절단된 반도체 장치용 기판(200)을 사용하여 얻어진 반도체 장치를 도시한 도면이다. 동 도면에 도시한 바와 같이, 반도체 장치용 기판(200)에는, 반도체 소자(230)가 탑재되고, 어느 한 전극(232)과 인너리드(210)가 와이어(234)로써 접속되어 있다. 다른 전극(232)과 도전 패턴(218, 220)도 와이어(도시하지 않음)로써 접속되어 있다. 또한, 인너리드(210)의 표면, 도전 패턴(218, 220)의 표면, 스루홀(206, 222)의 내면에는, 도금에 의해서 도전부재(236)가 형성되어 있다. 반도체 소자(230)가 탑재된 면과는 반대측의 면에서는, 인너리드(210)의 선단에 형성된 패드에, 예를 들면 땜납 볼 등의 외부단자(238)가 설치되어 있다. 이와 같이 구성되어 있기 때문에, 반도체 소자(230)의 전극(232)은, 어느 한 외부단자(238)에 접속된다.
또한, 적어도 외부단자(238)를 설치하기 위한 패드를 제외하는 영역에, 솔더 레지스트 등의 보호재료(240)가 설치되어 있다. 이 보호재료(240)는, 스루홀(206, 222)의 내부에 들어가도 된다.
본 실시예는, 상기한 바와 같이 구성되어 있고, 이하 그 제조방법을 설명한다. 본 실시예에서는, 제 1 및 제 2 어느 한 실시예에 관계되는 제조방법을 적용하더라도 좋지만, 제 2 실시예에 관계되는 것을 예를 들어 설명한다.
이 경우, 우선, 금속판에 개구부(224)에 상당하는 구멍을 형성하여 금속부(202)를 구성한다. 그리고, 미리 접착제가 도포된 금속박을, 금속부(202)의 양면에 접착하여 소정의 압력을 가한다. 이렇게 하여, 금속부(202)의 개구부(224)에는, 접착제로부터 수지부가 구성되며, 이 영역은 스루홀 형성부(204)가 된다. 또한, 금속부(202)의 양면에는, 접착제로 이루어지는 절연층(208)이 형성된다.
다음에, 상술한 위치에, 스루홀(206, 222)을 형성한다. 금속박을 에칭하여, 인너리드(210), 도금 리드(212), 도금선(214), 도전 패턴(218, 220)을 포함하는 배선을 형성한다. 계속해서, 도금의 전처리액을 칠하고 나서, 배선의 표면 및 스루홀(220, 222)의 내면에 도금을 실시하여 도전부재(236)를 설치한다. 또, 스루홀(206)은, 절연부재로 이루어지는 스루홀 형성부(204)에 형성되어 있기 때문에, 스루홀(206)의 내면에 도금을 실시하더라도, 도전부재(236)와 금속부(202)와의 전기적인 도통이 없다. 이것에 대하여, 스루홀(222)은, 금속부(202)를 관통하여 형성되어 있기 때문에, 도금이 실시되면, 도전부재(236)와 금속부(202)가 전기적으로 도통한다.
이렇게 하여, 도 6에 도시한 반도체 장치용 기판(200)이 얻어진다. 다음에, 도금선(214)을 절삭하면서, 이 반도체 장치용 기판(200)을 절단한다. 이 공정에 의해, 도 7 및 도 8에 도시한 조각이 얻어짐과 동시에, 도금선(214)이 제거되고, 각 인너리드(210)끼리의 전기적인 도통이 없어진다.
그리고, 도 9에 도시한 바와 같이, 반도체 소자(230)를 그 탑재영역(216)에 탑재하여, 와이어 본딩을 실시한다. 그리고, 보호재료(240)를 소정의 개소에 도포하고, 더욱 필요가 있으면, 와이어(234)를 포함하는 영역을 수지 밀봉해도 된다. 이상의 공정에 의해, 반도체 장치를 얻을 수 있다. 또, 본 실시예에서도, 와이어 본딩의 대신에 페이스 다운 본딩을 적용해도 된다.
도 10에는, 본 발명에 관계되는 방법에 의해 제조된 반도체 장치(1100)를 설치한 회로기판(1000)이 나타나 있다. 회로기판에는 예를 들면 글래스 에폭시 기판 등의 유기계 기판을 쓰는 것이 일반적이다. 회로기판에는 예를 들면 동으로 이루어지는 배선 패턴이 원하는 회로가 되도록 형성되어 있고, 그것들의 배선 패턴과 반도체 장치의 범프를 기계적으로 접속하는 것으로 그 전기적 도통을 꾀한다.
그리고, 이 회로기판(1000)을 구비하는 전자기기로서, 도 11에는, 노트형 퍼스널 컴퓨터(1200)가 나타나 있다.
또, 본원 발명은, 반도체 장치에 관련된 기술에 적용한 것이지만, 반도체이외의 재료를 사용한 집적회로장치에도 응용할 수 있다.
본 발명에 의하면, 코어층에 의해서 기판의 평탄성 및 방열성이 확보된다. 또한, 코어층의 양면을 전기적으로 접속하는 배선은, 코어층과는 다른 부재의 스루홀 형성부의 스루홀에 형성되어 있기 때문에, 배선과 코어층과의 전기적인 절연이 꾀해지고 있다. 본 발명에서, 방열을 촉진하는 금속부재로서, 열전도율이 높으며 소정의 표면적을 갖는 금속부재를 사용할 수 있다.
도 1a 내지 도 1c는 본 발명의 제 1 실시예에 관계되는 반도체 장치의 제조방법을 도시한 도면.
도 2a 및 도 2b는 본 발명의 제 1 실시예에 관계되는 반도체 장치의 제조방법을 도시한 도면.
도 3은 본 발명의 제 2 실시예에 관계되는 반도체 장치용 기판을 도시한 도면.
도 4는 본 발명의 제 3 실시예에 관계되는 반도체 장치용 기판의 제조방법을 도시한 도면.
도 5는 본 발명의 제 4 실시예에 관계되는 반도체 장치용 기판을 도시한 도면.
도 6은 본 발명의 제 5 실시예에 관계되는 반도체 장치용 기판을 도시한 도면.
도 7은 본 발명의 제 5 실시예에 관계되는 반도체 장치용 기판으로부터 절단된 조각을 도시한 도면.
도 8은 본 발명의 제 5 실시예에 관계되는 반도체 장치용 기판으로부터 절단된 조각을 도시한 도면.
도 9는 본 발명의 제 5 실시예에 관계되는 반도체 장치용 기판을 사용하여 제조된 반도체 장치를 도시한 도면.
도 10은 본 발명을 적용한 반도체 장치를 설치한 회로기판을 도시한 도면.
도 11은 본 발명에 관계되는 전자기기를 도시한 도면.
※ 도면의 주요 부분에 대한 부호의 설명 ※
10 : 금속판 12 : 구멍(개구부)
14a : 수지부(스루홀 형성 영역) 16 : 기판
18 : 스루홀 20 : 도전부재
22 : 배선 26 : 반도체 소자
28 : 납땜 홀(외부 단자)

Claims (32)

  1. 방열을 촉진하는 금속부재로 이루어지는 코어층과, 상기 코어층에 형성되는 복수의 수지부와, 각각의 상기 수지부에 형성되는 복수의 스루홀과, 상기 코어층의 양면에 형성되는 절연층과, 상기 절연층상에 형성됨과 동시에 상기 스루홀을 거쳐 상기 코어층의 한쪽 면에서 다른쪽 면까지 전기적으로 도통시키는 배선을 갖는 반도체 장치용 기판과,
    상기 반도체 장치용 기판상에 설치되고, 상기 배선에 전극이 전기적으로 접속되는 반도체 소자를 갖는, 반도체 장치.
  2. 제 1 항에 있어서, 상기 코어층에는 복수의 개구부가 형성되며,
    상기 수지부는, 상기 개구부 내에 형성되는, 반도체 장치.
  3. 삭제
  4. 제 2 항에 있어서, 상기 개구부는 상기 코어층의 외주부 및 중앙부의 적어도 어느 한쪽에 형성되는, 반도체 장치.
  5. 제 4 항에 있어서, 상기 반도체 소자는 상기 코어층의 상기 중앙부상에 배치되는 동시에 상기 스루홀 중 적어도 하나의 위에 탑재되어 이루어지는, 반도체 장치.
  6. 제 5 항에 있어서, 상기 반도체 소자는 상기 스루홀상에 접착제를 통해 접속되어 이루어지는, 반도체 장치.
  7. 제 6 항에 있어서, 상기 접착제는 열전도성 부재인, 반도체 장치.
  8. 제 1 항, 제 2 항, 제 4 항, 제 5 항, 제 6 항 또는 제 7 항 중 어느 한 항에 있어서, 상기 스루홀은 지그재그 형상으로 배치되는, 반도체 장치.
  9. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 개구부는 상기 코어층의 외주부에 측변을 따라서 형성되고, 또한, 상기 코어층의 중앙영역 부근보다도 주변영역 부근의 개구단이 길게 형성되며,
    상기 스루홀은 상기 개구부의 길이 방향에 병렬로 연장되는 복수의 가상선상에 전체로서 지그재그 형상을 이루어 형성되고,
    상기 코어층의 주변영역 부근의 가상선상에 형성되는 상기 스루홀은, 상기 코어층의 중앙영역 부근의 가상선상에 형성되는 상기 스루홀보다도 수가 많은, 반도체 장치.
  10. 제 9 항에 있어서, 상기 배선은 상기 스루홀로부터 상기 코어층의 중앙측을 향하여 형성되어 상기 반도체 소자의 전극에 접속되는 인너리드를 포함하는, 반도체 장치.
  11. 방열을 촉진하는 금속부재로 이루어지는 코어층과, 상기 코어층의 일부에 형성되는 복수의 수지부와, 각각의 상기 수지부에 형성되는 복수의 스루홀과, 상기 코어층의 양면에 형성되는 절연층과, 상기 절연층상에 형성됨과 동시에 상기 스루홀을 거쳐 상기 코어층의 한쪽 면에서 다른쪽 면까지 전기적으로 도통시키는 배선을 갖는, 반도체 장치용 기판.
  12. 제 11 항에 있어서, 상기 코어층에는 복수의 개구부가 형성되며,
    상기 수지부는 상기 개구부 내에 형성되는, 반도체 장치용 기판.
  13. 삭제
  14. 제 12 항에 있어서, 상기 개구부는 상기 코어층의 외주부 및 중앙부의 적어도 어느 한쪽에 형성되는, 반도체 장치용 기판.
  15. 제 11 항, 제 12 항 또는 제 14 항 중의 어느 한 항에 있어서, 상기 스루홀은 지그재그 형상으로 배치되는, 반도체 장치용 기판.
  16. 제 14 항에 있어서, 상기 개구부는 상기 코어층의 외주부에 측변을 따라 형성되고, 또한, 상기 코어층의 중앙영역 부근보다도 주변 영역 부근의 개구단이 길게 형성되며,
    상기 스루홀은 상기 개구부의 길이 방향에 병렬로 연장되는 복수의 가상선상에 전체로서 지그재그 형상을 이루어 형성되고,
    상기 코어층의 주변영역 부근의 가상선상에 형성되는 상기 스루홀은, 상기 코어층의 중앙영역 부근의 가상선상에 형성되는 상기 스루홀보다도 수가 많은, 반도체 장치용 기판.
  17. 제 16 항에 있어서, 상기 배선은 상기 스루홀로부터 상기 코어층의 중앙방향으로 연장되는 인너리드와, 상기 스루홀로부터 상기 코어층의 바깥방향으로 연장되는 도금 리드를 포함하는, 반도체 장치용 기판.
  18. 제 11 항에 있어서, 상기 코어층에는 중앙부에 위치하는 제 1 개구부와, 외주부에 위치하는 제 2 개구부가 형성되며,
    2개의 상기 수지부는, 상기 제 1 및 제 2 개구부 내에 형성되어 이루어지고,
    상기 스루홀의 제 1 그룹은 상기 제 1 개구부 내의 상기 수지부에 지그재그 형상으로 형성되며, 상기 스루홀의 제 2 그룹은 상기 제 2 개구부 내의 상기 수지부에 지그재그 형상으로 형성되고,
    상기 배선의 제 1 그룹은 상기 제 1 그룹의 스루홀로부터 상기 제 2 개구부의 바로앞에 도달할 때까지 형성되며, 상기 배선의 제 2 그룹은 상기 제 2 그룹의 스루홀로부터 상기 제 1 개구부의 바로앞에 도달할 때까지 형성되고, 또한, 상기 제 1 및 제 2 그룹의 배선은 교대로 배치되는, 반도체 장치용 기판.
  19. 방열을 촉진하는 금속부재로 이루어지는 코어층과,
    상기 코어층의 양면에 형성되는 절연층과,
    상기 코어층에 있어서 복수의 반도체 소자의 탑재영역의 각각의 주위에 형성되는 복수의 수지부와,
    각 수지부의 중앙부의 양측에 형성되는 복수의 스루홀과,
    각각의 수지부의 상기 중앙부의 위를 지나는 도금선과,
    상기 도금선으로부터 상기 스루홀에 접속되는 도금 리드와,
    상기 스루홀로부터 상기 수지부 외의 상기 절연층상에 도달할 때까지 형성되는 인너리드를 갖는, 반도체 장치용 기판.
  20. 제 19 항에 있어서, 상기 코어층에는 개구부가 형성되며,
    상기 수지부는 상기 개구부 내에 형성되는, 반도체 장치용 기판.
  21. 금속부 및 복수의 절연부를 포함하는 기판을 준비하는 공정과,
    각각의 상기 절연부에 복수의 스루홀을 형성하는 공정과,
    상기 스루홀 내에 도전부재를 설치하는 공정과,
    상기 기판의 한쪽 면에 반도체 소자를 설치하는 공정과,
    상기 기판의 다른쪽 면에 외부단자를 설치하는 공정과,
    상기 반도체 소자와 상기 외부단자를 상기 도전부재를 거쳐 전기적으로 접속하는 배선을, 절연층을 거쳐 상기 금속부의 위에 형성하는 공정을 포함하는, 반도체 장치의 제조방법.
  22. 제 21 항에 있어서, 상기 기판을 준비하는 공정은 금속판에 복수의 구멍을 형성하는 공정과, 상기 구멍에 상기 절연부를 형성하는 공정을 포함하는, 반도체 장치의 제조방법.
  23. 제 22 항에 있어서, 상기 기판을 준비하는 공정 및 상기 배선을 형성하는 공정은 상기 금속판의 양면 및 상기 구멍의 내측에, 상기 절연부 및 상기 절연층의 재료가 되는 접착제를 제공함과 동시에, 상기 배선의 재료가 되는 금속박을 접착시키고, 상기 금속박을 에칭하는 것으로 행하여지는, 반도체 장치의 제조방법.
  24. 복수의 반도체 소자의 탑재영역을 갖는 금속부와, 각각의 반도체 소자의 탑재영역의 주위에 형성된 복수의 절연부를 포함하는 기판을 준비하는 공정과,
    각각의 상기 절연부를 횡단하는 가상선을 사이에 두고 양측에 복수의 스루홀을 형성하는 공정과,
    각각의 절연부의 상기 가상선상을 지나는 도금선과, 상기 도금선으로부터 상기 스루홀에 접속되는 도금 리드와, 상기 스루홀로부터 절연층을 거쳐 상기 금속부상에 도달하는 인너리드를 포함하는 배선을 형성하는 공정과,
    상기 스루홀 내에 도전부재를 설치하는 공정과,
    상기 기판의 한쪽 면에 상기 반도체 소자를 장착시켜 전극을 상기 인너리드에 접속하는 공정과,
    상기 도금선을 절삭하면서, 상기 기판을 복수의 조각으로 절단하는 공정을 포함하는, 반도체 장치의 제조방법.
  25. 제 24 항에 있어서, 상기 기판을 준비하는 공정은 금속판에 복수의 구멍을 형성하는 공정과, 상기 구멍에 상기 절연부를 형성하는 공정을 포함하는, 반도체 장치의 제조방법.
  26. 제 25 항에 있어서, 상기 기판을 준비하는 공정 및 상기 배선을 형성하는 공정은 상기 금속판의 양면 및 상기 구멍의 내측에, 상기 절연부 및 상기 절연층의 재료가 되는 접착제를 제공함과 동시에, 상기 배선의 재료가 되는 금속박을 접착시키고, 상기 금속박을 에칭하는 것으로 행하여지는, 반도체 장치의 제조방법.
  27. 삭제
  28. 금속판을 준비하여, 상기 금속판의 복수의 반도체 소자의 탑재영역의 주위에 복수의 구멍을 형성하고, 상기 구멍에 절연부를 형성하는 공정과,
    각각의 상기 절연부를 횡단하는 가상선을 사이에 두고 양측에 복수의 스루홀을 형성하는 공정과,
    각각의 절연부의 상기 가상선상을 지나는 도금선과, 상기 도금선으로부터 상기 스루홀에 접속되는 도금 리드와, 상기 스루홀로부터 절연층을 거쳐 상기 금속판의 위에 도달하는 인너리드를 포함하는 배선을 형성하는 공정과,
    상기 스루홀 내에 도전부재를 설치하는 공정을 포함하는, 반도체 장치용 기판의 제조방법.
  29. 제 28 항에 있어서, 상기 절연부를 형성하는 공정 및 상기 배선을 형성하는 공정은 상기 금속판의 양면 및 상기 구멍의 내측에, 상기 절연부 및 상기 절연층의 재료가 되는 접착제를 제공함과 동시에, 상기 배선의 재료가 되는 금속박을 접착시키고, 상기 금속박을 에칭하는 것으로 행하여지는, 반도체 장치용 기판의 제조방법.
  30. 제 1 항, 제 2 항, 제 4 항, 제 5 항, 제 6 항, 또는 제 7 항 중 어느 한 항에 기재된 반도체 장치가 실장된 회로기판을 갖는, 전자기기.
  31. 제 8 항에 기재된 반도체 장치가 실장된 회로기판을 갖는, 전자기기.
  32. 제 9 항에 기재된 반도체 장치가 실장된 회로기판을 갖는, 전자기기.
KR10-1999-0004791A 1998-02-17 1999-02-11 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기 KR100524437B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5135798 1998-02-17
JP98-51357 1998-02-17
JP98-342368 1998-11-16
JP10342368A JPH11307689A (ja) 1998-02-17 1998-11-16 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器

Publications (2)

Publication Number Publication Date
KR19990072580A KR19990072580A (ko) 1999-09-27
KR100524437B1 true KR100524437B1 (ko) 2005-10-26

Family

ID=26391888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0004791A KR100524437B1 (ko) 1998-02-17 1999-02-11 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기

Country Status (5)

Country Link
US (2) US6400010B1 (ko)
JP (1) JPH11307689A (ko)
KR (1) KR100524437B1 (ko)
SG (1) SG81960A1 (ko)
TW (1) TW408454B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981880A (en) * 1996-08-20 1999-11-09 International Business Machines Corporation Electronic device packages having glass free non conductive layers
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US7247516B1 (en) * 2000-11-15 2007-07-24 Skyworks Solutions, Inc. Method for fabricating a leadless chip carrier
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003100947A (ja) * 2001-09-20 2003-04-04 Mitsubishi Electric Corp 半導体装置及び半導体装置モジュール
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
US20030153119A1 (en) * 2002-02-14 2003-08-14 Nathan Richard J. Integrated circuit package and method for fabrication
US7535093B1 (en) * 2002-03-08 2009-05-19 Raytheon Company Method and apparatus for packaging circuit devices
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
DE10325029B4 (de) * 2003-06-02 2005-06-23 Infineon Technologies Ag Substratbasiertes Chip-Package
TWI299551B (en) * 2003-06-25 2008-08-01 Via Tech Inc Quad flat no-lead type chip carrier
DE10341404B4 (de) * 2003-09-05 2006-06-01 Siemens Ag Schaltungsvorrichtung mit einem Schaltungsträger
JP4340517B2 (ja) * 2003-10-30 2009-10-07 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP4436706B2 (ja) * 2004-03-25 2010-03-24 三洋電機株式会社 混成集積回路装置
JPWO2005093827A1 (ja) * 2004-03-26 2008-02-14 株式会社フジクラ 貫通配線基板及びその製造方法
EP1754398A4 (en) * 2004-05-15 2010-03-24 Stablcor Inc LADDER PLATE WITH GUIDING SUPPORTING KERN WITH RESIN-FILLED CHANNELS
US7097462B2 (en) * 2004-06-29 2006-08-29 Intel Corporation Patch substrate for external connection
JP2006100631A (ja) * 2004-09-30 2006-04-13 Tdk Corp 配線基板及びその製造方法
JP4945919B2 (ja) * 2005-04-25 2012-06-06 凸版印刷株式会社 Ｂｇａ型多層回路配線板
JP4241756B2 (ja) * 2005-05-13 2009-03-18 オムロン株式会社 部品実装基板構造
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
US7863737B2 (en) * 2006-04-01 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with wire bond pattern
KR100751286B1 (ko) * 2006-04-11 2007-08-23 삼성전기주식회사 반도체 실장용 기판 및 반도체 패키지 제조방법
KR100783459B1 (ko) * 2006-05-23 2007-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
EP1878692B1 (en) * 2006-07-14 2011-04-20 STMicroelectronics Srl Semiconductor package for MEMS devices
US7462038B2 (en) * 2007-02-20 2008-12-09 Qimonda Ag Interconnection structure and method of manufacturing the same
JP4474431B2 (ja) * 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法
JP5188110B2 (ja) * 2007-06-27 2013-04-24 三洋電機株式会社 回路装置
US8502371B2 (en) * 2007-12-27 2013-08-06 Stats Chippac Ltd. Integrated circuit package system with extended corner leads
US8072047B2 (en) * 2008-05-21 2011-12-06 Stats Chippac Ltd. Integrated circuit package system with shield and tie bar
US8125064B1 (en) * 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) * 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP2011146513A (ja) * 2010-01-14 2011-07-28 Renesas Electronics Corp 半導体装置
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
WO2013018330A1 (ja) * 2011-07-29 2013-02-07 三洋電機株式会社 素子搭載用基板および半導体パワーモジュール
TWI485788B (zh) * 2012-01-13 2015-05-21 Chi Ming Chan Near-field communication components of the substrate tilt flip-chip process
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
JP2016096297A (ja) * 2014-11-17 2016-05-26 イビデン株式会社 金属塊内蔵配線板及びその製造方法
JP6711229B2 (ja) * 2016-09-30 2020-06-17 日亜化学工業株式会社 プリント基板の製造方法及び発光装置の製造方法
US10319654B1 (en) * 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
DE102019214998A1 (de) * 2019-09-30 2021-04-01 Rolls-Royce Deutschland Ltd & Co Kg Organischer Schaltungsträger und dessen Anwendung bei Stromrichtern und in Fahrzeugen

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
USH1471H (en) * 1993-04-26 1995-08-01 Braun David J Metal substrate double sided circuit board
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
US5635671A (en) * 1994-03-16 1997-06-03 Amkor Electronics, Inc. Mold runner removal from a substrate-based packaged electronic device
WO1996008037A1 (en) * 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US6337228B1 (en) * 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods

Also Published As

Publication number Publication date
TW408454B (en) 2000-10-11
US6586274B2 (en) 2003-07-01
US6400010B1 (en) 2002-06-04
KR19990072580A (ko) 1999-09-27
JPH11307689A (ja) 1999-11-05
US20020030266A1 (en) 2002-03-14
SG81960A1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
KR100524437B1 (ko) 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기
US6028358A (en) Package for a semiconductor device and a semiconductor device
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US6816385B1 (en) Compliant laminate connector
US5889324A (en) Package for a semiconductor device
EP1020903A1 (en) A semiconductor device using a lead frame and its manufacturing method
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US20070096271A1 (en) Substrate frame
US6403895B1 (en) Wiring substance and semiconductor
JP2770820B2 (ja) 半導体装置の実装構造
US6297964B1 (en) Semiconductor device, method of fabricating the same film carrier tape, circuit board, and electronic apparatus
US6101098A (en) Structure and method for mounting an electric part
JP4942452B2 (ja) 回路装置
EP0171783A2 (en) Module board and module using the same and method of treating them
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP3831173B2 (ja) 半導体モジュール
JPH09246416A (ja) 半導体装置
JP2005183879A (ja) 高放熱型プラスチックパッケージ
JPH04352463A (ja) リードフレームおよびこれを用いた半導体装置
JPH0982752A (ja) 半導体装置
JP3039485B2 (ja) 表面実装用の半導体パッケージ及びその製造方法
JP2000216200A (ja) 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器
JP2000077559A (ja) 半導体装置
JP2000332143A (ja) 半導体装置
JPH1022324A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee