JP2000077559A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000077559A
JP2000077559A JP10243999A JP24399998A JP2000077559A JP 2000077559 A JP2000077559 A JP 2000077559A JP 10243999 A JP10243999 A JP 10243999A JP 24399998 A JP24399998 A JP 24399998A JP 2000077559 A JP2000077559 A JP 2000077559A
Authority
JP
Japan
Prior art keywords
power supply
wiring
ground
semiconductor device
supply system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10243999A
Other languages
English (en)
Inventor
Noboru Izawa
暢 井澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10243999A priority Critical patent/JP2000077559A/ja
Publication of JP2000077559A publication Critical patent/JP2000077559A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 製造が容易で安価な1層配線テープを使用
し、2層配線テープを使用したもの同様に優れた電気的
特性、特に高周波特性を有する半導体装置を提供する。 【解決手段】 本発明の半導体装置では、絶縁樹脂フィ
ルム1の一主面に、信号線、信号系の接続パッド等の配
線2とインナーリード3とが配設され、インナーリード
3より内側のデバイスホール領域に、リング状の電源系
もしくはグランド系の配線部4が配設されている。また
これらの配設面において、樹脂封止層9より外側の領域
に、電源系もしくはグランド系の接続パッド5が配設さ
れ、前記した配線部4に引出し用配線6を介して接続さ
れている。さらに、この配線フィルムのデバイスホール
1a内に半導体素子7が配置され、電極端子とインナー
リード3とが金バンプ8等を介して接合されており、こ
のような接続領域が樹脂封止層9により封止されてい
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に係わ
り、特に、高周波数特性のような電気特性に優れかつ安
価な半導体装置に関する。
【0002】
【従来の技術】従来から、コストの低減と構成の簡略化
等を目的として、リードと外部接続端子等の配線を有す
るフィルムキャリアテープに、半導体素子を搭載し実装
した、TCP(テープキャリアパッケージ)と呼ばれる
半導体装置が知られている。そして、このようなTCP
では、I/O数の増加、外形の小型化、実装の容易性等
の観点から、格子状に配列した外部接続端子(接続パッ
ド)上に、はんだボール等のバンプを配設した、ボール
グリッドアレイ(以下、BGAと示す。)と呼ばれる構
造が採られている。
【0003】ここで、フィルムキャリアテープとして
は、ポリイミド樹脂フィルムのような樹脂フィルムの片
面にのみ銅箔等の配線パターンが設けられた1層配線テ
ープと、樹脂フィルムの表裏両面にそれぞれ配線パター
ンが設けられた2層配線テープとがあり、半導体素子の
動作速度が比較的遅い場合には、1層配線テープが用い
られている。
【0004】しかし、1層配線テープは、テープ自体は
安価であるが、電源やグランドの配線をプレーンとして
広く形成することができず、グランド等を電気的に強化
することができないという欠点があった。
【0005】そのため、高周波数の半導体パッケージで
は、1層配線テープの適用が難しく、波形伝送特性や耐
ノイズ性に優れた2層配線テープの使用が好適とされて
いる。すなわち、BGA型半導体パッケージの電気的特
性の向上のためには、半導体素子のグランドや電源の電
極端子(電極パッド)から、できるだけ短い距離で、パ
ッケージ内のグランドまたは電源の供給用配線部(グラ
ンドプレーンまたは電源プレーン)に接続するか、ある
いは半導体素子のグランドや電源の電極パッドから、直
接マザーボードのグランドプレーンまたは電源プレーン
に接続する必要があり、この配線距離を短くするため
に、表裏両面に配線層を有しかつこれらの配線層がヴィ
アホールを介して電気的に接続された2層配線テープが
使用されていた。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな2層配線テープは、その製造工程が複雑で非常に高
価であるため、これを使用した半導体パッケージのコス
トも非常に高くなるという問題があった。すなわち、2
層配線テープでは、例えば両面の配線層を電気的に接続
する小径のヴィアホールの形成に、フォトエッチングや
細径のドリルによるNCパンチングのような、極めてコ
ストのかかる手段を利用しなければならず、そのためテ
ープ価格が非常に高くなっていた。
【0007】本発明は、このような問題を解決するため
になされたもので、製造が容易で安価な1層配線テープ
を使用し、しかも2層配線テープを使用したもの同様に
優れた電気的特性、特に高周波特性を有する半導体装置
を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の半導体装置は、
デバイスホールを有するフィルム状の絶縁基材と、この
絶縁基材の一主面に、先端が前記デバイスホールに突出
するように配設されたインナーリードと、前記デバイス
ホール内に配置され前記インナーリードと電気的に接続
された半導体素子と、前記半導体素子の接続領域を被覆
し封止する樹脂封止層とを備えた半導体装置において、
前記絶縁基材の前記主面のインナーリードの内側の領域
に、電源系のリードに接続された電源系の配線部とグラ
ンド系のリードに接続されたグランド系の配線部との少
なくとも一方が、一括してあるいは相互に分離・絶縁さ
れて配設され、かつ前記電源系の配線部とグランド系の
配線部との少なくとも一方の近傍に、電源系の外部接続
端子とグランド系の外部接続端子との少なくとも一方が
配設されていることを特徴とする。
【0009】本発明の半導体装置において、デバイスホ
ールを有するフィルム状の絶縁基材としては、例えばポ
リイミド樹脂フィルムのような絶縁樹脂フィルム等が挙
げられる。絶縁樹脂フィルムの厚さは、半導体装置の品
種、形状、大きさ等にもよるが、50〜 125μm とするこ
とが好ましい。また、デバイスホールの平面的な大きさ
や形状は、搭載・実装する半導体素子の平面的なサイズ
や形状等に対応して設定される。
【0010】本発明においては、このようなフィルム状
絶縁基材の一主面に、インナーリードや信号線等の配線
が配設され、また同じ主面のインナーリードの内側のデ
バイスホール領域(半導体素子実装領域)に、電源系の
インナーリードに接続された電源系の配線部とグランド
系のインナーリードに接続されたグランド系の配線部
の、どちらか一方または両方が配設されている。このよ
うな配線および配線部はいずれも、Cu、Cu系合金、
42アロイのようなNi系合金等から構成され、フィルム
状絶縁基材への蒸着パターニング、または絶縁基材の片
面に設けられたCu箔または前記合金層をフォトパター
ニングすることにより形成される。ここで、インナーリ
ードのピッチや配列は、搭載・実装される半導体素子の
電極端子のピッチや配列に対応して設定される。
【0011】また、電源系の配線部とグランド系の配線
部は、両者をまとめた電源系およびグランド系共通の配
線部として配設しても良いし、あるいは別々の配線部と
して相互に分離・絶縁して配設しても良い。また、これ
らの共通あるいは個別の配線部の平面形状としては、方
形、円形、方形リング状、円形リング状、コの字形状、
ロの字形状、L字形状、格子状、丸形格子状など、いろ
いろなパターンを採ることができる。これらの中でも、
格子状など多くの透窓部を有するパターンの配線部は、
配線部と半導体素子との間に封止用樹脂が浸透しやすい
という利点を有する。
【0012】本発明においては、フィルム状絶縁基材の
同じ主面側で前記した電源系とグランド系との少なくと
も一方の配線部の近傍に、電源系の外部接続端子とグラ
ンド系の外部接続端子との少なくとも一方である接続パ
ッドが配設される。このような接続パッドは、電源系と
グランド系との少なくとも一方の配線部の一部として、
これらの配線部に直接形成しても良いし、あるいは樹脂
封止層の外側の領域に配設し、電源系とグランド系との
少なくとも一方の配線部に引出し用配線を介して接続す
るように構成しても良い。
【0013】特に、樹脂封止層の外側の領域に、電源系
とグランド系との少なくとも一方の接続パッドを配設し
た構造では、樹脂封止層の形成後、接続パッド上に後述
するはんだボール等のバンプを配設することができ、工
程がより簡略化され製造が容易であるという利点があ
る。樹脂封止層の外側での電源系とグランド系との少な
くとも一方の接続パッドの配設位置としては、例えば半
導体素子の4隅(コーナー部)の近傍が設定される。
【0014】そして本発明においては、マザーボード等
の外部のグランド層と電源層との少なくとも一方と接続
するために、電源系とグランド系との少なくとも一方の
接続パッド上に、はんだボール等のバンプを配設するこ
とが望ましい。はんだボールの配設は、例えば予め整形
されたはんだボールを、配線フィルムの接続パッド上に
配置し、加熱してはんだを溶融させる(リフローする)
ことにより行なわれる。また、接続パッド上にはんだペ
ーストを印刷・乾燥して、導電性バンプを形成しても良
い。
【0015】本発明において搭載・実装される半導体素
子としては、例えばCPU、DSP、各種メモリ等が挙
げられる。このような半導体素子は、フェースダウンで
デバイスホール内に配置され、Al等から成る電極端子
が対応するインナーリードの先端部に金バンプ等を介し
て接合されることにより、電気的に接続(インナーリー
ドボンディング)される。
【0016】さらに本発明においては、前記した半導体
素子を外界の水分や不純物などに対してあるいは機械的
に保護するために、半導体素子の接続領域が、樹脂によ
り被覆・封止される。ここで樹脂としては、エポキシ樹
脂やスルフォン酸樹脂のような、半導体素子の封止に通
常使用されている樹脂を使用することができる。このよ
うな樹脂封止層は、液状の樹脂をポッティング成形する
ことにより、あるいは樹脂フィルムを貼着することによ
り形成される。
【0017】ここで、電源系とグランド系との少なくと
も一方の外部接続端子である接続パッドを、電源系とグ
ランド系との少なくとも一方の配線部の一部として、配
線部に直接形成した構造では、接続パッド上にはんだボ
ール等のバンプ形成後、液状樹脂のポッティング成形が
行なわれる。しかし、樹脂封止層の形成を樹脂フィルム
の貼着により行なう場合には、予め接続パッドの部分に
開口が設けられた樹脂フィルムを貼着し、あるいは樹脂
フィルムを貼着し、フォトエッチング等により接続パッ
ドの部分に開口を形成した後、開口部にはんだボール等
のバンプを嵌め込んで接合させる方法が採られる。
【0018】本発明の半導体装置では、電気的な配線層
がl層の安価な配線フィルムを使用しながら、2層配線
フィルムを使用した装置と同等のあるいはそれ以上に優
れた電気的特性が得られる。
【0019】すなわち本発明では、インナーリードの内
側の領域に、電源系とグランド系との少なくとも一方の
配線部が配設され、かつこれらの配線部の近傍に電源系
とグランド系との少なくとも一方の外部接続端子が配設
されているので、半導体素子のグランド系や電源系の電
極端子から、極めて短い配線距離で、電源系とグランド
系との少なくとも一方の配線部に接続されている。ま
た、電源系とグランド系との少なくとも一方の外部接続
端子上に、はんだボールのようなバンプが配設され、こ
のようなバンプを介して、極めて短い配線距離で、マザ
ーボードのグランドまたは電源の配線部(プレーン)に
接続されるように構成されているので、従来のl層配線
フィルムを使用した半導体装置に比べて、インダクタン
スが低く、波形伝送特性や耐ノイズ性のような電気的な
特性が向上する。
【0020】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
【0021】図1は、本発明の半導体装置の第1の実施
例の構成を概略的に示す断面図であり、図2は、同実施
例の要部(樹脂封止層およびはんだバンプを設ける前の
状態を示す。)を拡大して示す下面図である。これらの
図において、符号1は、デバイスホール1aを有するポ
リイミド樹脂フィルムのような絶縁樹脂フィルムを示
し、この絶縁樹脂フィルム1の一主面(図では下面)
に、信号線等の配線2群と、一端がこれらの配線2群に
接続され先端がデバイスホール1aに突出したインナー
リード3群がそれぞれ配設されている。そして、信号線
の端部に、外部回路と接続するための外部接続端子であ
る接続パッド(図示を省略。)が、格子状の配列で配設
されている。また、絶縁樹脂フィルム1の下面で、イン
ナーリード3群が配設された領域より内側のデバイスホ
ール領域には、方形リング状の配線部4が配設されてい
る。この配線部4には、先端部が延出形成された電源系
もしくはグランド系のインナーリード3a、3bがそれ
ぞれ接続され、電源系もしくはグランド系の配線部をな
している。
【0022】さらに、これらの配線および配線部の配設
面において、後述する樹脂封止層の被覆領域より外側の
領域には、電源系もしくはグランド系の外部接続端子で
ある接続パッド5が配設されている。この電源系もしく
はグランド系の接続パッド5は、半導体素子が配置され
るデバイスホール1aの4つのコーナー部の近傍に、そ
れぞれ1個ずつ配設され、電源系もしくはグランド系の
配線部4に、引出し用配線6を介してそれぞれ接続され
ている。
【0023】また、絶縁樹脂フィルム1のデバイスホー
ル1a内には、半導体素子7がフェースダウンで配置さ
れており、この半導体素子7の各電極端子(電極パッ
ド)が、対応するインナーリード3の先端部に、金バン
プ8等を介して接合されている。さらに、このような半
導体素子7の接続領域には、エポキシ樹脂等の樹脂封止
層9がポッティング成形により設けられている。そし
て、このように搭載・実装された半導体素子7の上に
は、銅、アルミニウムなどの放熱性の高い金属から成る
カバープレート10が配設され、半導体素子7の上面お
よび絶縁樹脂フィルム1の上面に、それぞれ接着剤層
(図示を省略。)を介して接着されている。
【0024】またさらに、格子状の配列で信号線の端部
に配設された信号系の接続パッド上、および半導体素子
7の各コーナー部の近傍に配設された電源系とグランド
系共通の接続パッド5上には、Pb−Sn系のはんだか
ら成るボール状のバンプ11が、それぞれ配設されてい
る。
【0025】このような構造の実施例の半導体装置は、
例えば以下に示す手順で製造される。
【0026】(1)絶縁樹脂フィルム1にデバイスホー
ル1aを形成するとともに、その片面に設けられた銅箔
等の導体層を所望のパターンでエッチングし、信号線等
の配線2と信号系の接続パッド、インナーリード3、電
源系もしくはグランド系の配線部4と接続パッド5、お
よびこれらの配線部4と接続パッド5とを接続する引出
し用配線6をそれぞれ形成する。
【0027】(2)絶縁樹脂フィルム1のデバイスホー
ル1a内に半導体素子7をフェースダウンで配置し、半
導体素子7の信号系と電源系およびグランド系の各電極
端子と、対応するインナーリード3の先端部とを、それ
ぞれ金バンプ8を介して接合する(ILB接続)。
【0028】(3)半導体素子7の保護のために、IL
B部に封止用の液状樹脂をポッティング成形し、樹脂封
止層9を形成する。
【0029】(4)絶縁樹脂フィルム1上および半導体
素子7上に、放熱体としてカバープレート10を被せて
接着する。
【0030】(5)信号系の接続パッド上および電源系
もしくはグランド系の接続パッド5上に、それぞれボー
ル状のはんだバンプ11を形成する。
【0031】このように製造される実施例の半導体装置
では、インナーリード3の内側のデバイスホール領域
に、方形リング形状を有する電源系もしくはグランド系
の配線部4が配設され、かつこれらの配線部が、樹脂封
止層9より外側で半導体素子7のコーナー部の近傍に配
設された電源系もしくはグランド系の接続パッド5と、
短い引出し用配線6を介して接続されているので、半導
体素子7の電源系あるいはグランド系の電極端子(電極
パッド)から、電源系もしくはグランド系の配線部4を
経て、極めて短い配線距離で電源系もしくはグランド系
の接続パッド5に接続される。そして、電源系もしくは
グランド系の接続パッド5上に、はんだバンプ11が配
設されており、これらのはんだバンプ11を介して、極
めて短い距離で、マザーボードのグランドまたは電源の
供給用配線部(プレーン)に接続されるので、クロスト
ークノイズが軽減され、電気的特性が向上する。
【0032】より具体的には、樹脂フィルムの表裏両面
に形成され配線層を、ヴィアホールにより接続した構造
の2層配線フィルムを使用した半導体装置では、半導体
素子の電源系やグランド系の電極端子から、マザーボー
ドのグランドまたは電源の供給用配線部までの配線距離
は、少なくとも 100μm 単位の距離となるが、第1の実
施例の半導体装置では、10μm 単位の配線距離での接続
が可能となる。したがって、より低いインダクタンスが
実現され、電気的特性の良好な半導体装置が得られる。
【0033】なお、このような第1の実施例において、
電源系もしくはグランド系の接続パッド5の数は、半導
体素子7の4つのコーナー部の近傍に1個ずつではな
く、図3に示すように、各コーナー部ごとに複数個の接
続パッド5を配設し、各接続パッド5上にはんだバンプ
11を配設することができる。
【0034】また、電源系もしくはグランド系の配線部
4の平面形状は、中央部に方形の透窓部を有する方形リ
ング状に代わって、図4(a)および(b)にそれぞれ
示すように、方形または円形の多くの透窓部を有する、
格子状あるいは丸形格子状などとすることができる。こ
のような多くの透窓部を有する平面形状の配線部4で
は、配線部4と半導体素子7との間に封止用樹脂が浸透
しやすく、密着性の良好な樹脂封止層9が得られるとい
う利点がある。
【0035】次に、本発明の半導体装置の他の実施例に
ついて説明する。
【0036】第2の実施例の半導体装置では、図5に示
すように、絶縁樹脂フィルム1の下面のインナーリード
3より内側のデバイスホール領域に、電源系のインナー
リード3aに接続された電源系の配線部4aと、グラン
ド系のインナーリード3bに接続されたグランド系の配
線部4bとが、相互に分離・絶縁されて配設されてい
る。そして、樹脂封止層9の外側の領域で電源系の配線
部4aおよびグランド系の配線部4bの近傍には、電源
系の接続パッド5aおよびグランド系の接続パッド(図
示を省略。)がそれぞれ配設されており、電源系および
グランド系の接続パッド5aは対応する配線部4に、引
出し用配線6を介してそれぞれ接続されている。
【0037】第3の実施例の半導体装置では、図6に示
すように、インナーリード3のデバイスホール領域に配
設された、方形リング状の電源系もしくはグランド系の
配線部4の一部として、電源系もしくはグランド系の接
続パッド5が形成され、これらの接続パッド5上にそれ
ぞれはんだバンプ11が配設されている。そして、この
ようなはんだバンプ11の配設領域を含めて半導体素子
7の接続領域には、エポキシ樹脂等の樹脂封止層9が、
液状樹脂のポッティング成形により、あるいは樹脂フィ
ルムの貼着により形成されている。
【0038】なお、第2および第3の実施例において、
その他の部分は、第1の実施例と同様に構成されている
ので説明を省略する。
【0039】このように構成される第2および第3の実
施例の半導体装置においても、半導体素子7の電源系あ
るいはグランド系の電極端子(電極パッド)から、極め
て短い配線距離で、電源系もしくはグランド系の配線部
4あるいは個別の配線部4a、4b、および対応する外
部接続端子である接続パッド5を経て、マザーボードの
グランドまたは電源の供給用配線部(プレーン)に接続
されるので、クロストークノイズが軽減され、電気的特
性が向上する。
【0040】特に、第3の実施例の半導体装置では、電
源系もしくはグランド系の配線部4の一部として、電源
系もしくはグランド系の接続パッド5が形成され、これ
らの接続パッド5上にはんだバンプ11が配設されてい
るので、より短い配線距離で、半導体素子7の電極端子
(電極パッド)からマザーボードのグランドまたは電源
プレーンへの接続を行なうことができ、良好な電気的特
性が実現される。
【0041】なお、以上の実施例においては、電源系も
しくはグランド系の接続パッド、あるいは個別の接続パ
ッド上に、それぞれボール状のはんだバンプ11が配設
された構造としたが、はんだバンプ11に代わり、はん
だペーストの印刷・乾燥により形成された導電性バンプ
を配設しても良い。また、絶縁樹脂フィルム1とカバー
プレート10との間に、ステンレス鋼等の金属製の形状
保持板(スティフナー)を設けることも可能である。
【0042】
【発明の効果】以上の説明から明らかなように、本発明
によれば、製造が容易で安価な1層配線テープを使用
し、高速動作をする半導体素子を搭載する装置として好
適した、電気的特性特に高周波特性に優れた半導体装置
を得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1の実施例の構成を概
略的に示す断面図。
【図2】第1の実施例の要部を拡大して示す下面図。
【図3】第1の実施例において、電源系もしくはグラン
ド系の接続パッドを複数個配設した例を示す下面図。
【図4】電源系もしくはグランド系の配線部のパターン
形状を示す平面図。
【図5】本発明の第2の実施例の要部を拡大して示す下
面図。
【図6】本発明の第3の実施例の構成を概略的に示す断
面図。
【符号の説明】
1………絶縁樹脂フィルム 1a………デバイスホール 3………インナーリード 3a、3b………電源系もしくはグランド系のインナー
リード 4………電源系もしくはグランド系の配線部 4a………電源系の配線部 4b………グランド系の配線部 5………電源系もしくはグランド系の接続パッド 5a………電源系の接続パッド 6………引出し用配線 7………半導体素子 9………樹脂封止層 10………カバープレート

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 デバイスホールを有するフィルム状の絶
    縁基材と、この絶縁基材の一主面に、先端が前記デバイ
    スホールに突出するように配設されたインナーリード
    と、前記デバイスホール内に配置され前記インナーリー
    ドと電気的に接続された半導体素子と、前記半導体素子
    の接続領域を被覆し封止する樹脂封止層とを備えた半導
    体装置において、 前記絶縁基材の前記主面のインナーリードの内側の領域
    に、電源系のリードに接続された電源系の配線部とグラ
    ンド系のリードに接続されたグランド系の配線部との少
    なくとも一方が、一括してあるいは相互に分離・絶縁さ
    れて配設され、かつ前記電源系の配線部とグランド系の
    配線部との少なくとも一方の近傍に、電源系の外部接続
    端子とグランド系の外部接続端子との少なくとも一方が
    配設されていることを特徴とする半導体装置。
  2. 【請求項2】 前記電源系の外部接続端子とグランド系
    の外部接続端子との少なくとも一方が、前記電源系の配
    線部とグランド系の配線部との少なくとも一方の一部と
    して配設されていることを特徴とする請求項1記載の半
    導体装置。
  3. 【請求項3】 前記電源系の外部接続端子とグランド系
    の外部接続端子との少なくとも一方が、前記電源系の配
    線部とグランド系の配線部との少なくとも一方に、引出
    し用配線を介して接続されていることを特徴とする請求
    項1記載の半導体装置。
  4. 【請求項4】 前記電源系の外部接続端子とグランド系
    の外部接続端子との少なくとも一方が、前記樹脂封止層
    の外側で前記半導体素子のコーナー部の近傍に配設され
    ていることを特徴とする請求項3記載の半導体装置。
  5. 【請求項5】 前記電源系の外部接続端子とグランド系
    の外部接続端子との少なくとも一方の上に、Pb−Sn
    系のはんだから成るボール状のバンプが配設されている
    ことを特徴とする請求項1乃至4のいずれか1項記載の
    半導体装置。
JP10243999A 1998-08-28 1998-08-28 半導体装置 Withdrawn JP2000077559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10243999A JP2000077559A (ja) 1998-08-28 1998-08-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10243999A JP2000077559A (ja) 1998-08-28 1998-08-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2000077559A true JP2000077559A (ja) 2000-03-14

Family

ID=17112218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10243999A Withdrawn JP2000077559A (ja) 1998-08-28 1998-08-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2000077559A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP2011159661A (ja) * 2010-01-29 2011-08-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652519B1 (ko) 2005-07-18 2006-12-01 삼성전자주식회사 듀얼 금속층을 갖는 테이프 배선기판 및 그를 이용한 칩 온필름 패키지
JP2011159661A (ja) * 2010-01-29 2011-08-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
CN102163577A (zh) * 2010-01-29 2011-08-24 瑞萨电子株式会社 半导体器件和半导体器件的制造方法
US8664776B2 (en) 2010-01-29 2014-03-04 Renesas Electronics Corporation Interconnection tape providing a serial electrode pad connection in a semiconductor device

Similar Documents

Publication Publication Date Title
US6642610B2 (en) Wire bonding method and semiconductor package manufactured using the same
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JPH11307689A (ja) 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JPH09260552A (ja) 半導体チップの実装構造
JP2001015679A (ja) 半導体装置及びその製造方法
US6483187B1 (en) Heat-spread substrate
JP3437477B2 (ja) 配線基板および半導体装置
JP2001156251A (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JP3912445B2 (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JP2000077559A (ja) 半導体装置
KR20040037561A (ko) 반도체패키지
JP2982182B2 (ja) 樹脂封止型半導体装置
JPH08274214A (ja) 半導体装置
JP3973309B2 (ja) 半導体装置
JPH11163217A (ja) 半導体装置
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JP3136274B2 (ja) 半導体装置
JP2993480B2 (ja) 半導体装置
JP3405718B2 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置
JP2568057B2 (ja) 集積回路装置
JP2003007899A (ja) 半導体装置及びその製造方法
JPH0451488Y2 (ja)

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101