JPWO2005093827A1 - 貫通配線基板及びその製造方法 - Google Patents

貫通配線基板及びその製造方法 Download PDF

Info

Publication number
JPWO2005093827A1
JPWO2005093827A1 JP2005518737A JP2005518737A JPWO2005093827A1 JP WO2005093827 A1 JPWO2005093827 A1 JP WO2005093827A1 JP 2005518737 A JP2005518737 A JP 2005518737A JP 2005518737 A JP2005518737 A JP 2005518737A JP WO2005093827 A1 JPWO2005093827 A1 JP WO2005093827A1
Authority
JP
Grant status
Application
Patent type
Prior art keywords
wiring
hole
substrate
formed
surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005518737A
Other languages
English (en)
Inventor
英之 和田
英之 和田
末益 龍夫
龍夫 末益
Original Assignee
株式会社フジクラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions ; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される貫通伸延配線と、前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備している。

Description

本発明は、貫通配線(貫通電極)を両基板面の接続部とする貫通配線基板及びその製造方法に係り、さらに詳細には、シリコンICチップを実装する際、シリコン基板の表裏を電気的に接続するための貫通配線の構造により、前記貫通配線基板及び被実装物の耐久性を向上せしめた貫通配線基板及びその製造方法に関する。

従来、貫通配線基板の使用方法としては、貫通配線(貫通電極)をそのまま両基板面の接続部として用いて回路等を実装する方法、また、貫通配線の直下にバンプを作製することで基板間の接続部を形成して回路等を実装する方法等がある。

以下に、貫通配線基板の種々の従来例を図面(側断面図)を参照して説明する。

例えば、図1に示すように、貫通配線基板101の基板部材107には、貫通孔102が形成され、この基板部材107の表面および貫通孔102の側壁には絶縁層109が形成されている。そして、その貫通孔102に貫通配線111が形成され、その貫通配線111の下端部111aが貫通配線基板101の下側の配線面から突出している。この貫通配線基板101の構造により、貫通配線111の下端部111aを通じて他基板との接続が行われる。

また、図2に示すように、貫通配線基板113の基板部材119には、貫通孔112が形成され、この基板部材119の表面および貫通孔112の側壁には絶縁層121が形成され、その貫通孔112に貫通配線123が形成され、その貫通配線123の上端部123aおよび下端部123bが貫通配線基板113の両側の配線面から突出している。この貫通配線基板113の構造により、貫通配線123の上端部123aおよび下端部123bを通じて他基板との接続が行われる。

また、図3に示すように、貫通配線基板125の基板部材131には、貫通孔122が形成され、この基板部材131の表面および貫通孔122の側壁には絶縁層133が形成され、その貫通孔122に貫通配線135が形成され、貫通孔122に充填された貫通配線135が表面に露出した箇所にパッド137が形成されている。そして、前記パッド137にはバンプ139が形成され、そのバンプ139を通じて他基板との接続が行われる。

また、図4に示すように、貫通配線基板141の基板部材147には、貫通孔142が形成され、この基板部材147の表面および貫通孔142の側壁には絶縁層149が形成され、その貫通孔142に貫通配線151が形成され、貫通配線151が両基板面に露出した箇所には、パッド153、パッド155が形成されている。そして、前記パッド153、パッド155上にはそれぞれバンプ157、バンプ159が形成され、そのバンプ157、バンプ159を通じて他基板との接続が行われる。

このような技術に関しては、例えば、特開2001−351997号公報記載されているように、半導体ウエハー基板1の下側より突出した貫通電極5bを有するものが知られている。

このような従来の貫通配線基板には以下のような問題があった。

すなわち、貫通配線基板を他基板に実装する際には圧力と熱が掛かる。このため、貫通配線をそのまま他基板との接続部として使用する場合、実装時に貫通配線に応力(例えば、他基板からの圧力)を受けるため、貫通配線が破損し易くなるという問題があった。また、貫通配線基板には、デバイス等が搭載される場合があるが、デバイスによっては、実装時に貫通配線基板に掛かる応力が原因でデバイスにソリが生じ、デバイス特性が変化する問題があった。

一方、貫通配線をそのまま他基板との接続部として使用する場合、貫通配線に低融点の金属を使用すると、実装時に貫通配線が高温にさらされ貫通配線の金属が溶融したり、貫通配線基板と貫通配線との間に応力が生じたりする。このため、貫通配線が動いたり、脱落したりして貫通配線基板として機能しなくなる問題があった。

さらに、貫通配線の直下(あるいは直上)にバンプを作製することで実装する方法の場合、実装時に貫通配線部に応力を受けるが、パッドが存在するため、パッドと貫通配線基板との接合部に応力が集中し、この応力集中部分が破損し易くなるという問題があった。

また、バンプを生成する際にも、貫通配線基板は高温(〜400℃)にさらされる。その際、貫通配線に使用されている金属の融点が400℃以下の場合は、貫通配線部は溶融し、膨張するため、パッドと貫通配線基板との接合部に応力が生じ、この部分が破損するという問題があった。

さらに、上述のように貫通配線の直下(あるいは直上)にバンプがある場合に、貫通配線とバンプとを仕切る適当なバリアメタル(Ni,Pt,TiW,TiNが主に用いられる。他には、Ta化合物、W化合物、Si化合物等がある)が無いと、貫通配線部及びバンプ部分の金属が溶融し混じり合って本来の貫通配線の機能がそこなわれて、外部に損傷が無い場合にも材料(金属)本来の電気特性が得られなくなる(貫通配線基板そのものの特性が変化する)という問題があった。

本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、貫通配線基板を他基板に実装する際には圧力と熱が掛かる場合でも、貫通配線基板及び被実装物の耐久性を向上せしめた貫通配線基板及びその製造方法を提供することである。

上述の目的を達成するために、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される貫通伸延配線と、前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。

また、この発明は、少なくとも前記貫通配線および前記貫通伸延配線と前記基板との間に絶縁層が設けられていることを特徴とする。

また、この発明は、前記貫通配線基板が、さらに、前記貫通配線基板の他方の面において、前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される貫通伸延配線と、前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。

また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線基板面上の前記貫通孔を除く部分に形成される絶縁樹脂層と、前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上の前記絶縁樹脂層上に伸延して形成される貫通伸延配線と、前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。

また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、前記貫通配線基板に貫通孔を形成する工程と、前記貫通孔を充填すると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延した貫通伸延配線を形成する工程と、前記貫通孔の位置を除く前記貫通伸延配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする。

また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、前記貫通配線基板に貫通孔を形成する工程と、少なくとも前記貫通配線基板の一方の面に、前記貫通配線基板面上の前記貫通孔を除く部分に絶縁樹脂層を形成する工程と、前記貫通孔を充填すると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上の前記絶縁樹脂層上に伸延した貫通伸延配線を形成する工程と、前記貫通孔の位置を除く前記貫通伸延配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする。

また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、前記貫通孔に形成された貫通配線と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される再配線と、前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。

また、この発明は、少なくとも前記貫通配線および前記再配線と前記基板との間に絶縁層が設けられていることを特徴とする。

また、この発明は、前記貫通配線基板が、さらに、前記貫通配線基板の他方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される再配線と、前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。

また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、前記貫通孔に形成された貫通配線と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線基板面上の配線露出部を除く部分に形成される絶縁樹脂層と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記絶縁樹脂層上に伸延して形成される再配線と、前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。

また、この発明は、前記貫通配線基板面上の配線露出部を除く部分における前記絶縁樹脂層上に、絶縁樹脂からなる突起を有し、前記再配線は、前記突起を覆うように形成されており、前記突起上部に形成された前記再配線上に導電性を有するバンプが形成されていることを特徴とする。

また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、前記貫通配線基板の貫通孔に貫通配線を形成する工程と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで伸延して再配線を形成する工程と、前記貫通配線の配線露出部の位置を除く前記再配線上に、導電性を有するバンプを形成する工程とを備えることを特徴とする。

また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、前記貫通配線基板の貫通孔に貫通配線を形成する工程と、少なくとも前記貫通配線基板の一方の面に、前記貫通配線基板面上の配線露出部を除く部分に絶縁樹脂層を形成する工程と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記絶縁樹脂層上に伸延して再配線を形成する工程と、前記貫通配線の配線露出部の位置を除く前記再配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする。

図1は、従来の貫通配線基板の側断面図である。 図2は、従来の貫通配線基板の側断面図である。 図3は、従来の貫通配線基板の側断面図である。 図4は、従来の貫通配線基板の側断面図である。 図5は、本発明を実施した貫通配線基板の第1実施形態の側断面図である。 図6は、図5に示した貫通配線基板の製造工程図である。 図7は、本発明を実施した貫通配線基板の第2実施形態の側断面図である。 図8は、図7に示した貫通配線基板の製造工程図である。 図9は、本発明を実施した貫通配線基板の第3実施形態の側断面図である。 図10は、本発明を実施した貫通配線基板の第4実施形態の側断面図である。 図11は、本発明を実施した貫通配線基板の変形例の側断面図である。 図12は、本発明を実施した貫通配線基板の変形例の側断面図である。 図13は、本発明を実施した貫通配線基板の変形例の側断面図である。 図14は、本発明を実施した貫通配線基板の変形例の側断面図である。

以下に添付の図を参照して本発明の実施形態を説明する。

初めに、本例で貫通配線基板とは、シリコン基板(シリコンICチップ等)を想定し、他基板上に実装されるものである。そして、例えば、ワイヤーボンディング等の換わりにバンプを用いて前記他基板との接続を行うものである。なお、上述したように、貫通配線基板を他基板に実装する際には圧力と熱が掛かる。

図5を参照して、本発明を実施した貫通配線基板の第1実施形態について説明する。図5は、本発明を実施した貫通配線基板の第1実施形態の側断面図である。

図5に示すように、この貫通配線基板10は、シリコン等の基板部材7と、基板部材7の両面および基板部材7に形成された微細な貫通孔3の内周面に形成された酸化膜などの絶縁層9と、貫通孔3に充填されると共に貫通孔3から所定距離離れた位置まで基板部材7の下面側の絶縁層9上に伸延した貫通伸延配線13と、他基板と接続するために貫通伸延配線13上において貫通孔3と離れた位置に設けられた半田等からなるバンプ15とを有している。

なお、絶縁層9と貫通伸延配線13との間には、貫通伸延配線13の接着性を向上させるためのシード層12が設けられている。

このバンプは、例えば印刷などにより形成する事ができ、例えば、貫通配線基板と他基板とが重ね合わされ、各基板同士の配線の接続を行うための役割を果たすものである。

ここで、貫通伸延配線13の材料としては、Cuが望ましいが、Au−Sn共晶合金(80wt%Au−20wt%Sn,10wt%Au−90wt%Sn)でも良い。また、ShPb系、Pb系、Au基、M基を含むハンダ材料の金属でも良く、メッキで形成可能な金属等であることが好ましい。

また、各部の厚みとしては、基板部材7が200〜600μm程度の厚さであり、酸化膜などの絶縁層9が0.5〜1μm程度の厚さであり、基板部材7の下面側の貫通伸延配線13が1〜5μm程度の厚さとなっている。

次に、貫通孔3からバンプ15までの貫通伸延配線13の所定距離について詳細に説明する。

すなわち、図5に示すように、貫通配線基板10の片面で実装する場合、貫通伸延配線13の外周部Eaとバンプ15と貫通伸延配線13との接触部分の外周部Ebとの最短距離をLとすると、このときの距離Lの範囲は、距離L≧0となる。すなわち、距離L=0のときも、距離L両端(Ea、Eb)をそれぞれの外周に定義したので、バンプ15が貫通孔3内の貫通伸延配線13の直下に配置されることは無い。これにより、バンプ15から加えられる圧力に対して貫通孔3内の貫通伸延配線13等が保護される。また、距離Lの上限は、貫通配線基板内であれば何処でもよい。

また、貫通孔3内の貫通伸延配線13の外周部Eaは、円の場合が外周となり、n角形(n≧3)の場合は、辺又は頂点となる。その他の形の場合も、その形の円周、辺、頂点となる。

このように、貫通配線と所定距離離れた位置にバンプを設けているので、後で実装する際に、他の部品との接続が貫通配線そのものや貫通配線直上直下のバンプではなく貫通配線と離れた位置となり、そのため、実装の際にかかる応力が貫通配線部に掛からないという効果がある。

次に、図6を参照して、図5に示した貫通配線基板10の製造方法について説明する。図6は、図5に示した貫通配線基板10の製造工程図である。

まず、シリコンなどからなる200〜600μm程度の厚さの基板部材7が用意され、その基板部材7の両面に、0.5〜1μm程度の厚さの酸化膜などの絶縁層9が形成される(図6A)。次に、基板部材7の下面側から、φ50〜100μm程度の微細孔が形成され、基板部材7の下面側の絶縁層9の窓開けとシリコンエッチングとが行われ、φ50〜100μm程度の微細孔が形成され、これが、貫通配線11を形成するための貫通孔3となる(図6B)。

次に、貫通孔3の内周面に0.5〜1μm程度の厚さの酸化膜などの絶縁層9が形成され、貫通孔3における基板部材7の上面側の絶縁層9の窓開けが行われる(図6C)。次に、貫通孔3の内周面上の絶縁層9および基板部材7の下面側の絶縁層9の上に、CVDなどによりCu/TiNによるバリアメタルシード層12が形成される。このバリアメタルシード層12により、絶縁層9と後に形成される貫通伸延配線13との接着性が向上される(図6D)。

次に、このバリアメタルシード層12上にCu等の金属がメッキ等により充填され(図6E)、フォトリソグラフィおよびエッチングによりパターニングされて貫通伸延配線13が形成される(図6F)。なお、基板部材7の下面側の貫通伸延配線13の厚さは、1〜5μm程度となっている。

そして、貫通伸延配線13上の前述した所定位置(図5の最短距離をL)にバンプ15が形成される(図6G)。バンプ15は、半田などのペーストを印刷後、リフロー処理を行う事により形成され、バンプ15の材料としては、Su−Ag−Cu(スズ−銀−銅)系のPbフリーはんだを用いることが望ましい。他にはAu−Sn共晶合金、Sn−Pb系、Pb系、Au基、Al基等を含むハンダ材料などを用いることが好ましい。

次に、図7を参照して、本発明を実施した貫通配線基板の第2実施形態について説明する。図7は、本発明を実施した貫通配線基板の第2実施形態の側断面図である。

図7に示すように、この貫通配線基板20は、シリコン等の基板部材7と、基板部材7の両面および基板部材7に形成された微細な貫通孔3の内周面に形成された酸化膜などの絶縁層9と、基板部材7の下面側の絶縁層9上に形成されたポリイミド等の樹脂層14と、貫通孔3に充填されると共に貫通孔3から所定距離離れた位置まで基板部材7の下面側の樹脂層14上に伸延した貫通伸延配線13と、他基板と接続するために貫通伸延配線13上において貫通孔3と離れた位置に設けられた半田等からなるバンプ15とを有している。

なお、絶縁層9と貫通伸延配線13との間には、貫通伸延配線13の接着性を向上させるためのバリアメタルシード層12が設けられている。

このバンプ15は、例えば印刷などにより形成する事ができ、例えば、貫通配線基板と他基板とが重ね合わされ、各基板同士の配線の接続を行うための役割を果たすものである。

ここで、貫通伸延配線13の材料としては、Cuが望ましいが、Au−Sn共晶合金(80wt%Au−20wt%Sn,10wt%Au−90wt%Sn)でも良い。また、SnPb系、Pb系、Au基、Al基を含むハンダ材料の金属でも良く、メッキで形成可能な金属等であることが好ましい。

また、各部の厚みとしては、基板部材7が200〜600μm程度の厚さであり、酸化膜などの絶縁層9が0.5〜1μm程度の厚さであり、基板部材7の下面側の樹脂層14が約10μm程度の厚さであり、基板部材7の下面側の貫通伸延配線13が1〜5μm程度の厚さとなっている。

次に、貫通孔3からバンプ15までの貫通伸延配線13の所定距離について詳細に説明する。

すなわち、図7に示すように、貫通配線基板1の片面で実装する場合、貫通配線11の外周部Eaとバンプ15と貫通伸延配線13との接触部分の外周部Ebとの最短距離をLとすると、このときの距離Lの範囲は、距離L≧0となる。すなわち、距離L=0のときも、距離L両端(Ea、Eb)をそれぞれの外周に定義したので、バンプ15が貫通孔3内の貫通伸延配線13の直下に配置されることは無い。これにより、バンプ15から加えられる圧力に対して貫通孔3内の貫通伸延配線13等が保護される。また、距離Lの上限は、貫通配線基板内であれば何処でもよい。

また、貫通孔3内の貫通伸延配線13の外周部Eaは、円の場合が外周となり、n角形(n≧3)の場合は、辺又は頂点となる。その他の形の場合も、その形の円周、辺、頂点となる。

このように、貫通配線と所定距離離れた位置にバンプを設けているので、後で実装する際に、他の部品との接続が貫通配線そのものや貫通配線直上直下のバンプではなく貫通配線と離れた位置となり、そのため、実装の際にかかる応力が貫通配線部に掛からないという効果があるほかに、基板部材7の下面側の絶縁層9と貫通伸延配線13との間にポリイミド等の樹脂層14を設けているので、実装の際にかかる応力が緩和されると共に、絶縁性が向上する。

次に、図8を参照して、図7に示した貫通配線基板の製造方法について説明する。図8は、図7に示した貫通配線基板の製造工程図である。

まず、シリコンなどからなる200〜600μm程度の厚さの基板部材7が用意され、その基板部材7の両面に、0.5〜1μm程度の厚さの酸化膜などの絶縁層9が形成される(図8A)。次に、基板部材7の下面側から、φ50〜100μm程度の微細孔が形成され、基板部材7の下面側の絶縁層9の窓開けとシリコンエッチングとが行われ、φ50〜100μm程度の微細孔が形成され、これが、貫通配線11を形成するための貫通孔3となる(図8B)。

次に、貫通孔3の内周面に0.5〜1μm程度の厚さの酸化膜などの絶縁層9が形成され、貫通孔3における基板部材7の上面側の絶縁層9の窓開けが行われる(図8C)。次に、基板部材7の下面側の絶縁層9の上に、ポリイミド等の樹脂層14が形成され(図8D)、貫通孔3の内周面上の絶縁層9および基板部材7の下面側の樹脂層14の上に、CVDなどによりCu/TiNによるバリアメタルシード層12が形成される(図8E)。このバリアメタルシード層12により、絶縁層9と後に形成される貫通伸延配線13との接着性が向上される。

次に、このバリアメタルシード層12上および貫通孔3内にCu等の金属がメッキ等により充填され(図8F)、フォトリソグラフィおよびエッチングによりパターニングされて貫通伸延配線13が形成される(図8G)。なお、基板部材7の下面側の貫通伸延配線13の厚さは、1〜5μm程度となっている。

そして、貫通伸延配線13上の前述した所定位置(最短距離をL)にバンプ15が形成される(図8H)。バンプ15は、半田などのペーストを印刷後、リフロー処理を行う事により形成され、バンプ15の材料としては、Su−Ag−Cu(スズ−銀−銅)系のPbフリーはんだを用いることが望ましい。他にはAu−Sn共晶合金、Sn−Pb系、Pb系、Au基、Al基等を含むハンダ材料などを用いることが好ましい。

次に、図9を参照して、本発明を実施した貫通配線基板の第3実施形態について説明する。図9は、本発明を実施した貫通配線基板の第3実施形態の側断面図である。

図9に示すように、この貫通配線基板1は、シリコン等の基板部材7と、基板部材7の両面および基板部材7に形成された微細な貫通孔3の内周面に形成された酸化膜などの絶縁層9と、貫通孔3に充填された貫通配線11と、貫通配線11の下面11a(配線露出部)と接触すると共に、貫通配線11から所定距離離れた位置まで基板部材7の下面側の絶縁層9上に伸延した再配線16と、他基板と接続するために再配線16上において貫通孔3と離れた位置に設けられた半田等からなるバンプ15とを有している。

このバンプ15は、例えば印刷などにより形成する事ができ、例えば、貫通配線基板と他基板とが重ね合わされ、各基板同士の配線の接続を行うための役割を果たすものである。

ここで、再配線16の材料としては、Cuが望ましいが、Au−Sn共晶合金(80wt%Au−20Wt%Sn,10wt%Au−90wt%Sn)でも良い。また、SnPb系、Pb系、Au基、Al基を含むハンダ材料の金属でも良く、メッキで形成可能な金属等であることが好ましい。

また、各部の厚みとしては、基板部材7が200〜600μm程度の厚さであり、酸化膜などの絶縁層9が0.5〜1μm程度の厚さであり、基板部材7の下面側の再配線16が1〜5μm程度の厚さとなっている。

次に、貫通孔3からバンプ15までの再配線16の所定距離について詳細に説明する。

すなわち、図9に示すように、貫通配線基板1の片面で実装する場合、貫通配線11の外周部Eaとバンプ15と再配線16との接触部分の外周部Ebとの最短距離をLとすると、このときの距離Lの範囲は、距離L≧0となる。すなわち、距離L=0のときも、距離L両端(Ea、Eb)をそれぞれの外周に定義したので、バンプ15が貫通配線11の直下に配置されることは無い。これにより、バンプ15から加えられる圧力に対して貫通配線11等が保護される。また、距離Lの上限は、貫通配線基板内であれば何処でもよい。

また、貫通配線11の外周部Eaは、円の場合が外周となり、n角形(n≧3)の場合は、辺又は頂点となる。その他の形の場合も、その形の円周、辺、頂点となる。

このように、貫通配線と所定距離離れた位置にバンプを設けているので、後で実装する際に、他の部品との接続が貫通配線そのものや貫通配線直上直下のバンプではなく貫通配線と離れた位置となり、そのため、実装の際にかかる応力が貫通配線部に掛からないという効果がある。

次に、図9に示した貫通配線基板の製造方法について説明する。

シリコンなどからなる200〜600μm程度の厚さの基板部材7にφ50〜100μm程度の微細孔である貫通孔3を形成する。この微細孔の形成はRIEなどが用いられる。

その後、基板部材7の両面上及び貫通孔3の内面上に酸化膜などの絶縁膜9を形成する。この絶縁膜9は、0.5〜1μm程度あり、外部との絶縁膜として用いられる。

その後、貫通配線基板の貫通孔3には金属が充填され、貫通配線11が形成される。この金属の充填は、減圧下において、溶融した金属を貫通孔3内へ流し込む事により得られる。

次に、メッキ、スパッタなどにより、再配線16となる金属膜を基板部材7の下面側の全面に形成し、その後、フォトリソグラフィ技術などにより、パターニングし、必要な部分を残すように金属膜をエッチングし、所定の再配線16を形成する。そして、この再配線16は、貫通配線11が露出している部分11aから所定距離(露出部分以外のバンプ形成部分)離れた部分まで伸延されている。この再配線16の材料としてはCu、Alなどが使われる。

その後、前述した所定の位置にバンプ15が形成される。バンプ15は半田などのペーストを印刷後、リフロー処理を行う事により形成される。バンプ15の材料としては、Su−Ag−Cu(スズ−銀−銅)系のPbフリーはんだを用いることが望ましい。他にはAu−Sn共晶合金、Sn−Pb系、Pb系、Au基、Al基等を含むハンダ材料などを用いることが好ましい。

次に、図10を参照して、本発明を実施した貫通配線基板の第4実施形態について説明する。図10は、本発明を実施した貫通配線基板の第4実施形態の側断面図である。

この第4実施形態は、図10に示すように、図9の第3実施形態において貫通配線基板の上面側にも第2の再配線16bを設けた構成となっている。

すなわち、この貫通配線基板17は、シリコン等の基板部材7と、基板部材7の両面および基板部材7に形成された微細な貫通孔3の内周面に形成された酸化膜などの絶縁層9と、貫通孔3に充填された貫通配線11と、貫通配線11の下面11aから所定距離離れた位置まで基板部材7の下面側の絶縁層9上に伸延した再配線16aと、他基板と接続するために再配線16a上において貫通孔3と離れた位置に設けられた半田等からなるバンプ15aと、貫通配線11の上面11bから所定距離離れた位置まで基板部材7の上面側の絶縁層9上に伸延した再配線16bと、他基板と接続するために再配線16b上において貫通孔3と離れた位置に設けられた半田等からなるバンプ15bとを有している。

次に、貫通孔3からバンプ15a、15bまでの再配線16a、16bの所定距離について詳細に説明する。

すなわち、図10に示すように、貫通配線基板1の両面で実装する場合、貫通配線基板17の両面に露出した再配線16a、16bとバンプ15a、15bとの最短距離を、それぞれ、距離L1、距離L2とする。再配線16a、16bの距離L1、L2の片端は、貫通配線11の外周部Ecとする。外周部は、円の場合は外周とする。また、n角形(n≧3)の場合の外周は、辺、又は頂点とする。そのほかの形の場合も、その形の円周、辺、頂点とする。また、再配線16aの距離L1の他端は、バンプ15aと再配線16aとの接触部の外周部Edとする。再配線16bの距離L2の他端は、バンプ15bと再配線16bとの接触部の外周部Eeとする。

このとき、距離L1及び距離L2の範囲は距離L1≧0及び距離L2≧0とする。距離L1及び距離L2の上限は、基板中であればどこでも良く、使用する基板の大きさによる。

また、距離L1、距離L2の関係は、距離L1=距離L2、距離L1≠距離L2のいずれかとなる。距離L1=距離L2のときも、貫通配線部の直上・直下に配置されるわけではないので貫通配線11に過大な負荷が掛かることはない。

上述の説明から明らかなように、貫通配線部で直接接続、または、貫通配線部の直下(直上)バンプを形成する方法ではなく、貫通配線部直下から離れたところにバンプを形成するので、実装する場合、垂直方向にかかる応力が、貫通配線部にかかることがないので、貫通配線部が破損することがない。

次に、図10に示した貫通配線基板の製造方法について説明する。

シリコンなどからなる200〜600μm程度の厚さの基板部材7にφ50〜100μm程度の微細孔を形成して貫通孔3とする。この貫通孔3の形成はRIEなどが用いられる。

その後、基板部材7の両面上及び貫通孔3の内面上に酸化膜などの絶縁膜9を形成する。この絶縁膜9は、0.5〜1μm程度あり、外部との絶縁膜として用いられる。

その後、貫通配線基板の貫通孔3には金属が充填され、貫通配線11が形成される。この金属の充填は、減圧下において、溶融した金属を貫通孔3内へ流し込む事により得られる。

次に、メッキ、スパッタなどにより、再配線16a、16bとなる金属膜を基板部材7の下面側および上面側の全面に形成にその後、フォトリソグラフィ技術などにより、パターニングし、必要な部分を残すように金属膜をエッチングし、所定の再配線16a、16bを形成する。そして、この再配線16a、16bは、貫通配線11が露出している部分11a、11bから所定距離(露出部分以外のバンプ形成部分)離れた部分まで伸延されている。この再配線16の材料としてはCu、Alなどが使われる。

その後、前述した所定の位置にバンプ15a、15bが形成される。バンプ15a、15bは半田などのペーストを印刷後、リフロー処理を行う事により形成される。バンプ15a、15bの材料としては、Su−Ag−Cu(スズ−銀−銅)系のPbフリーはんだを用いることが望ましい。他にはAu−Sn共晶合金、Sn−Pb系、Pb系、Au基、Al基等を含むハンダ材料などを用いることが好ましい。

なお、この図10に示した第4実施形態では、図9に示した貫通配線基板において両面に配線(再配線16)を設けた構造になっている。しかしながら、図11に示すように、図5に示した第1実施形態の貫通配線基板において両面に貫通伸延配線13を設けた構造としても良いし、図12に示すように、図7に示した第2実施形態の貫通配線基板において両面に貫通伸延配線13を設けた構造としても良い。

次に、図13、図14を参照して変形例について説明する。

図13に示すように、この第1変形例では、図9に示した第3実施形態において再配線16の周囲に応力緩和層20、21が形成され、前記再配線16が受ける外部からの圧力を緩和する構造となっている。これにより、バンプ15等から再配線16に掛かる応力は応力緩和層21により吸収される。

図14に示すように、この第2変形例では、図13に示した第1変形例において再配線16には基板面側から突出したコアポスト31がバンプ15に対応した位置に形成され、外部(他基板等)からの応力を緩和する構造となっている。これにより、再配線16がバンプ15から受ける応力をコアポスト31が吸収する。コアポスト31はバンプ15に係る箇所に突出して形成されているのでより大きい応力を吸収(緩和)することができる。そして、このコアポスト31の重心と、バンプ15との重心とは一致することが望ましい。応力をより適正に緩和できるからである。

さらに、コアポスト31は、応力緩和層21上に形成されていることが望ましい。これにより、2重の緩和層により、応力がさらに緩和され貫通配線基板の保護が図れるという効果がある。

なお、本発明は、上述した実施の態様の例に限定されることなく、適宜の変更を加えることにより、その他の態様で実施できるものである。

上述の如く本発明によれば、貫通配線と所定距離離れた位置にバンプを設けているので、後で実装する際に、他の部品との接続が貫通配線そのものや貫通配線直上直下のバンプではなく貫通配線と離れた位置となり、そのため、実装の際にかかる応力が貫通配線部に掛からないという効果がある。

また、貫通配線基板の応力を緩和することは重要なこととなるが、応力緩和層や樹脂コアポストを設けると、貫通配線部だけでなく、貫通配線基板全体にかかる応力による変形も軽減されるという効果がある。そして、貫通配線基板に搭載されているデバイス使用時の熱応力、機械的応力、衝撃、応力集中、ソリ等が緩和され、長期信頼性が向上するという効果がある。

一方、貫通配線とバンプとが離れた位置であるため、高温でお互いの金属が拡散しあい、材料特性が変化するようなことは無いという効果がある。このため、それぞれに適した材料を選択することができるという効果がある。

Claims (13)

  1. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、
    前記基板に設けられた貫通孔と、
    前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される貫通伸延配線と、
    前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする貫通配線基板。
  2. 少なくとも前記貫通配線および前記貫通伸延配線と前記基板との間に絶縁層が設けられていることを特徴とする請求項1記載の貫通配線基板。
  3. 前記貫通配線基板が、さらに、前記貫通配線基板の他方の面において、前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される貫通伸延配線と、
    前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする請求項1記載の貫通配線基板。
  4. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、
    前記基板に設けられた貫通孔と、
    少なくとも前記貫通配線基板の一方の面において、前記貫通配線基板面上の前記貫通孔を除く部分に形成される絶縁樹脂層と、
    前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上の前記絶縁樹脂層上に伸延して形成される貫通伸延配線と、
    前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする貫通配線基板。
  5. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、
    前記貫通配線基板に貫通孔を形成する工程と、
    前記貫通孔を充填すると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延した貫通伸延配線を形成する工程と、
    前記貫通孔の位置を除く前記貫通伸延配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする貫通配線基板の製造方法。
  6. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、
    前記貫通配線基板に貫通孔を形成する工程と、
    少なくとも前記貫通配線基板の一方の面に、前記貫通配線基板面上の前記貫通孔を除く部分に絶縁樹脂層を形成する工程と、
    前記貫通孔を充填すると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上の前記絶縁樹脂層上に伸延した貫通伸延配線を形成する工程と、
    前記貫通孔の位置を除く前記貫通伸延配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする貫通配線基板の製造方法。
  7. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、
    前記基板に設けられた貫通孔と、
    前記貫通孔に形成された貫通配線と、
    少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される再配線と、
    前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする貫通配線基板。
  8. 少なくとも前記貫通配線および前記再配線と前記基板との間に絶縁層が設けられていることを特徴とする請求項7記載の貫通配線基板。
  9. 前記貫通配線基板が、さらに、前記貫通配線基板の他方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される再配線と、
    前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする請求項7記載の貫通配線基板。
  10. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、
    前記基板に設けられた貫通孔と、
    前記貫通孔に形成された貫通配線と、
    少なくとも前記貫通配線基板の一方の面において、前記貫通配線基板面上の配線露出部を除く部分に形成される絶縁樹脂層と、
    少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記絶縁樹脂層上に伸延して形成される再配線と、
    前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする貫通配線基板。
  11. 前記貫通配線基板面上の配線露出部を除く部分における前記絶縁樹脂層上に、絶縁樹脂からなる突起を有し、前記再配線は、前記突起を覆うように形成されており、前記突起上部に形成された前記再配線上に導電性を有するバンプが形成されていることを特徴とする請求項10記載の貫通配線基板。
  12. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、
    前記貫通配線基板の貫通孔に貫通配線を形成する工程と、
    少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで伸延して再配線を形成する工程と、
    前記貫通配線の配線露出部の位置を除く前記再配線上に、導電性を有するバンプを形成する工程とを備えることを特徴とする貫通配線基板の製造方法。
  13. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、
    前記貫通配線基板の貫通孔に貫通配線を形成する工程と、
    少なくとも前記貫通配線基板の一方の面に、前記貫通配線基板面上の配線露出部を除く部分に絶縁樹脂層を形成する工程と、
    少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記絶縁樹脂層上に伸延して再配線を形成する工程と、
    前記貫通配線の配線露出部の位置を除く前記再配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする貫通配線基板の製造方法。
JP2005518737A 2004-03-26 2004-10-05 貫通配線基板及びその製造方法 Withdrawn JPWO2005093827A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004092667 2004-03-26
JP2004092667 2004-03-26
PCT/JP2004/014637 WO2005093827A1 (ja) 2004-03-26 2004-10-05 貫通配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPWO2005093827A1 true true JPWO2005093827A1 (ja) 2008-02-14

Family

ID=35056479

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2005518737A Withdrawn JPWO2005093827A1 (ja) 2004-03-26 2004-10-05 貫通配線基板及びその製造方法
JP2008213177A Pending JP2009044161A (ja) 2004-03-26 2008-08-21 貫通配線基板の製造方法
JP2008213182A Pending JP2009055028A (ja) 2004-03-26 2008-08-21 貫通配線基板及びその製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2008213177A Pending JP2009044161A (ja) 2004-03-26 2008-08-21 貫通配線基板の製造方法
JP2008213182A Pending JP2009055028A (ja) 2004-03-26 2008-08-21 貫通配線基板及びその製造方法

Country Status (4)

Country Link
US (2) US20070176294A1 (ja)
EP (1) EP1739739A4 (ja)
JP (3) JPWO2005093827A1 (ja)
WO (1) WO2005093827A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP5069410B2 (ja) * 2005-11-25 2012-11-07 パナソニック株式会社 センサエレメント
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
KR101002680B1 (ko) 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
JP5323637B2 (ja) * 2009-09-30 2013-10-23 京セラ株式会社 弾性波装置及びその製造方法
JP5730654B2 (ja) * 2010-06-24 2015-06-10 新光電気工業株式会社 配線基板及びその製造方法
JP5539077B2 (ja) 2010-07-09 2014-07-02 ローム株式会社 半導体装置
JP5772441B2 (ja) * 2011-09-22 2015-09-02 株式会社デンソー 角度検出センサの製造方法
WO2013147694A1 (en) * 2012-03-30 2013-10-03 Silex Microsystems Ab Method of providing a via hole and routing structure
US9431370B2 (en) 2013-12-19 2016-08-30 Broadcom Corporation Compliant dielectric layer for semiconductor device
JP2017208489A (ja) * 2016-05-19 2017-11-24 株式会社デンソー 電子部品、電子装置、電子部品の製造方法および電子装置の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222954A (en) * 1983-06-01 1984-12-14 Hitachi Ltd Laminated semiconductor integrated circuit and manufacture therrof
JP3016910B2 (ja) * 1991-07-19 2000-03-06 富士通株式会社 半導体モジュール構造
US5541368A (en) * 1994-07-15 1996-07-30 Dell Usa, L.P. Laminated multi chip module interconnect apparatus
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
EP1447849A3 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board having the same mounted thereon
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6404061B1 (en) * 1999-02-26 2002-06-11 Rohm Co., Ltd. Semiconductor device and semiconductor chip
JP2001015633A (ja) * 1999-06-29 2001-01-19 Hitachi Ltd 半導体装置
US6335495B1 (en) * 1999-06-29 2002-01-01 International Business Machines Corporation Patterning a layered chrome-copper structure disposed on a dielectric substrate
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003017495A (ja) 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3866073B2 (ja) * 2001-10-10 2007-01-10 株式会社フジクラ 半導体パッケージ
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
JP2003258189A (ja) * 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
US6821907B2 (en) * 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
US6936536B2 (en) * 2002-10-09 2005-08-30 Micron Technology, Inc. Methods of forming conductive through-wafer vias
CN1523665B (zh) * 2002-10-11 2010-04-28 三洋电机株式会 半导体装置及其制造方法
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices

Also Published As

Publication number Publication date Type
EP1739739A1 (en) 2007-01-03 application
JP2009044161A (ja) 2009-02-26 application
JP2009055028A (ja) 2009-03-12 application
US20110290545A1 (en) 2011-12-01 application
US20070176294A1 (en) 2007-08-02 application
WO2005093827A1 (ja) 2005-10-06 application
EP1739739A4 (en) 2010-02-24 application

Similar Documents

Publication Publication Date Title
US5808360A (en) Microbump interconnect for bore semiconductor dice
US6511901B1 (en) Metal redistribution layer having solderable pads and wire bondable pads
US7462942B2 (en) Die pillar structures and a method of their formation
US20100109159A1 (en) Bumped chip with displacement of gold bumps
US7391112B2 (en) Capping copper bumps
EP1482553A2 (en) Semiconductor device and manufacturing method thereof
US20050003649A1 (en) Semiconductor device and manufacturing method thereof
US5969424A (en) Semiconductor device with pad structure
US6958527B2 (en) Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same
US20030234277A1 (en) Microelectronic device interconnects
US7015590B2 (en) Reinforced solder bump structure and method for forming a reinforced solder bump
US20020190375A1 (en) Semiconductor device and method of production of same
US6392291B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
US20040232562A1 (en) System and method for increasing bump pad height
JP2001217386A (ja) 半導体装置およびその製造方法ならびに電子機器
US20060289972A1 (en) Semiconductor device
US7420814B2 (en) Package stack and manufacturing method thereof
JP2005303258A (ja) デバイス及びその製造方法
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
US20090002964A1 (en) Multilayer wiring element having pin interface
JP2004047510A (ja) 電極構造体およびその形成方法
JP2007036184A (ja) 半導体装置、その製造方法および電子機器
US7214604B2 (en) Method of fabricating ultra thin flip-chip package
US6548326B2 (en) Semiconductor device and process of producing same
JP2006310530A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080917