JP4919727B2 - 配線回路基板 - Google Patents
配線回路基板 Download PDFInfo
- Publication number
- JP4919727B2 JP4919727B2 JP2006213776A JP2006213776A JP4919727B2 JP 4919727 B2 JP4919727 B2 JP 4919727B2 JP 2006213776 A JP2006213776 A JP 2006213776A JP 2006213776 A JP2006213776 A JP 2006213776A JP 4919727 B2 JP4919727 B2 JP 4919727B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring circuit
- insulating layer
- unit
- semiconductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
- G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/60—Fluid-dynamic spacing of heads from record-carriers
- G11B5/6005—Specially adapted for spacing from a rotating disc using a fluid cushion
- G11B5/6094—Preventing or discharging electrostatic charge build-up on the flying head
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Elimination Of Static Electricity (AREA)
Description
また、絶縁層の表面に、半導電体層を形成した後、導体層が露出するように、絶縁層および半導電体層を貫通する貫通孔を形成し、その貫通孔に接続端子を形成して、半導電体層を接続端子と接触させることにより、絶縁層および導体層の静電気の帯電を除去することが提案されている(例えば、特許文献2参照。)。
かかる観点において、特許文献1および2では、半導電体層は、回路付サスペンション基板において、ほぼ全体的に形成されているので、電子部品の実装後も、そのまま電気的な影響を与え続け、回路付サスペンション基板の通電時に、上記したように、回路付サスペンション基板の電気的安定性を阻害するおそれがある。
を備えており、前記帯電除去部は、ベース絶縁層と、前記ベース絶縁層に積層され、前記配線回路に接続される導体層と、前記導体層を被覆するカバー絶縁層とを備え、前記半導電性層は、前記カバー絶縁層に被覆される前記導体層に接触するように、前記ベース絶縁層と前記カバー絶縁層との間に形成されていることを特徴としている。
この配線回路基板によれば、配線回路本体部に電子部品を実装する前には、配線回路本体部と導電される帯電除去部の半導電性層によって、配線回路本体部に帯電する静電気を、効率的に除去することができる。
また、この配線回路基板によれば、ベース絶縁層とカバー絶縁層との間に、半導電性層が形成されている。そのため、半導電性層によって、ベース絶縁層とカバー絶縁層との間に帯電する静電気を、効率的に除去することができる。
また、本発明の配線回路基板では、前記帯電除去部は、前記配線回路本体部の周端部に隣接配置されていることが好適である。
また、帯電除去部が配線回路本体部に隣接配置されているので、電子部品の実装前には、帯電除去部と配線回路本体部との導電を確実に確保することができる。
また、本発明の配線回路基板では、前記配線回路本体部は、前記配線回路に接続され、前記配線回路本体部の一方側に配置される第1端子部と、前記配線回路に接続され、前記配線回路本体部の他方側に配置される第2端子部とを備え、前記帯電除去部は、前記第1端子部および前記第2端子部の間の前記配線回路に対して、前記配線回路に沿う方向の外側に配置されていることが好適である。
この配線回路基板によれば、帯電除去部を、導電遮断部を境界として、配線回路本体部から分離することができるので、導電遮断部によって、配線回路本体部と帯電除去部との導電を、より確実に遮断することができる。
この配線回路基板によれば、切り目に沿って、配線回路本体部と帯電除去部とを分断することができるので、導電遮断部によって、配線回路本体部と帯電除去部とを簡単に分離することができ、これらの間の導電を簡単に遮断することができる。
この配線回路基板によれば、半導電性層は、金属支持層と電気的に接続されているので、配線回路本体部に帯電する静電気を、半導電性層から金属支持層へと効率的に除去することができる。
この配線回路基板によれば、第3端子部は、導体層に接続され、その導体層が、配線回路に接続されているので、第3端子部を用いることにより、配線回路を導通検査することができる。
また、電子部品の実装前において、第3端子部形成部の第3端子部を用いることにより、配線回路を導通検査し、その後、補助導電遮断部により、第3端子部形成部と半導電性層形成部との導電を、遮断することができる。次いで、この補助導電遮断部による遮断後においても、半導電性層形成部には半導電性層が形成されているので、この半導電性層によって、配線回路本体部に帯電する静電気を、効率的に除去することができる。
また、本発明の配線回路基板では、前記第3端子部形成部は、前記補助導電遮断部を境界として、前記半導電性層形成部と分離可能であることが好適である。
また、本発明の配線回路基板では、前記補助導電遮断部には、切り目が形成されていることが好適である。
また、配線回路本体部に電子部品を実装した後には、導電遮断部により、配線回路本体部と帯電除去部との導電を遮断して、配線回路本体部の配線回路が帯電除去部の半導電性層から電気的な影響を受けることを防止することができる。そのため、配線回路本体部の電気的安定性を確実に確保することができる。
主配線回路5は、複数(6本)の主配線6を有しており、各主配線6は、配線回路本体部2の長手方向にわたって設けられ、幅方向において互いに間隔を隔てて対向して並列配置されている。
帯電除去部3は、図2に示すように、導体層としての補助配線回路11と、第3端子部としての検査側接続端子部10とを一体的に備えている。
導電遮断部4は、配線回路本体部2と帯電除去部3との間において、幅方向に沿って直線的に配置されており、この導電遮断部4を境界として、帯電除去部3が、配線回路本体部2から分離可能とされている。より具体的には、この導電遮断部4は、ベース絶縁層13(後述)およびカバー絶縁層15(後述)が幅方向にわたって断続的に除去されることにより、ミシン目形状の切り目18として形成されている。
そして、この回路付サスペンション基板1は、図3に示すように、金属支持層12と、金属支持層12の上に形成(積層)される絶縁層としてのベース絶縁層13と、ベース絶縁層13の上に形成(積層)される導体パターン14と、金属支持層12の上に形成(積層)されるグランド接続部16と、ベース絶縁層13の上に、導体パターン14およびグランド接続部16を被覆するように形成(積層)される半導電性層9と、ベース絶縁層13の上に、導体パターン14および半導電性層9を被覆するように形成(積層)される絶縁層としてのカバー絶縁層15とを備えている。
ベース絶縁層13は、金属支持層12の上に、導体パターン14が形成される部分に対応して、グランド接続部16が形成される部分と、金属支持層12の周端部とが露出するパターンとして形成されている。また、ベース絶縁層13には、導電遮断部4において、幅方向にわたって、ミシン目形状の切り目18が形成されている。
各ベース開口部17は、補助配線回路11の幅方向最外側の補助配線21と、幅方向両外側に間隔を隔てて配置され、ベース絶縁層13の厚み方向を貫通するように形成されている。また、各ベース開口部17は、長手方向に延びる、平面視略矩形状に開口されている。
導体パターン14は、図1および図3に示すように、ベース絶縁層13の上に、磁気ヘッド側接続端子部7と、外部側接続端子部8と、検査側接続端子部10と、主配線回路5と、補助配線回路11とを一体的に備える上記したパターンとして形成されている。
補助配線回路11は、上記したように帯電除去部3および配線回路本体部2の後端部にわたって設けられ、検査側接続端子部10および外部側接続端子部8に接続され、複数の補助配線21を有している。
各主配線6の幅(各主配線6が並列する方向の幅、以下同じ。)および各補助配線21の幅は、それぞれ、例えば、10〜100μm、好ましくは、15〜50μmであり、各主配線6間の間隔(各主配線6が並列する方向の間隔、以下同じ。)および各補助配線21間の間隔は、それぞれ、例えば、15〜985μm、好ましくは、30〜100μmである。
グランド接続部16の下部22の幅は、例えば、40〜2000μm、好ましくは、60〜500μm、グランド接続部16の上部23の幅は、例えば、70〜2060μm、好ましくは、90〜560μmである。また、グランド接続部16の下部22および上部23の長さは、目的、用途および製品のデザインに応じて、適宜選択される。
さらに具体的には、半導電性層9は、図3に示すように、帯電除去部3において、仮想線で示す第1カバー絶縁層15Aに被覆されるベース絶縁層13の上に、補助配線回路11およびグランド接続部16を被覆し、かつ、検査側接続端子部10が露出するように、連続して形成されている。すなわち、半導電性層9は、カバー絶縁層15(第1カバー絶縁層15A)と、ベース絶縁層13、補助配線回路11およびグランド接続部16との間に介在されるように、形成されている。
また、半導電性層9は、グランド接続部16の上部23と接触しており、そのグランド接続部16を介して金属支持層2と、電気的に接続されている。
また、カバー絶縁層15には、図3の左側図に示すように、磁気ヘッド側接続端子部7、外部側接続端子部8および検査側接続端子部10が露出するように、これらに対応する部分が開口されている。
なお、カバー絶縁層15は、後述する回路付サスペンション基板1の製造工程(図5(f)参照)において、第1カバー絶縁層15Aをエッチングレジストとして用いる場合には、第1カバー絶縁層15Aおよび第2カバー絶縁層15Bから形成される。
次に、この回路付サスペンション基板1の製造方法について、図4および図5を参照して、説明する。
まず、この方法では、図4(a)に示すように、金属支持層12を用意する。
次いで、この方法では、図4(b)に示すように、ベース絶縁層13を、金属支持層12の上に、導体パターン14が形成される部分に対応し、かつ、ベース開口部17が形成される上記したパターンとして形成する。
ベース絶縁層13を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミド酸樹脂)のワニスを、金属支持層12の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
次いで、この方法では、図4(c)に示すように、導体パターン14を、ベース絶縁層13の上に、上記したパターン(主配線回路5および補助配線回路11のパターン)として形成すると同時に、各グランド接続部16を、ベース絶縁層13の各ベース開口部17から露出する金属支持層12の上に、その下部22がベース絶縁層13の各ベース開口部17内に充填されるように、かつ、その上部23がベース絶縁層13における各ベース開口部17の周囲を被覆するように形成する。
次いで、この導体薄膜の上面に、導体パターン14およびグランド接続部16のパターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜の上面に、電解めっきにより、導体パターン14およびグランド接続部16を同時に形成する。その後、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去する。
次いで、この方法では、図4(d)に示すように、半導電性層9を、導体パターン14の表面と、グランド接続部16の上部23の表面と、導体パターン14および各グランド接続部16の上部23から露出するベース絶縁層13の表面と、ベース絶縁層13から露出する金属支持層12の表面とに、連続するように形成する。
金属は、例えば、酸化金属などが用いられ、酸化金属としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
酸化金属からなる半導電性層9の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
酸化金属をターゲットとしてスパッタリングする方法では、例えば、スパッタリング装置において、酸化クロムなどの酸化金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層9を形成する。
樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂前駆体としては、例えば、特開2004−35825号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミド酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
ドーピング剤としては、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。
カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン14の表面と、各グランド接続部16の上部23の表面と、導体パターン14および各グランド接続部16の上部23から露出するベース絶縁層13の表面と、ベース絶縁層13から露出する金属支持層12の表面とに、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱して乾燥する。
これにより、半導電性層9を、導体パターン14の表面と、各グランド接続部16の上部23の表面と、導体パターン14および各グランド接続部16の上部23から露出するベース絶縁層13の表面と、ベース絶縁層13から露出する金属支持層12の表面とに、連続するように形成することができる。
また、この半導電性層9の表面抵抗値は、例えば、105〜1013Ω/□、好ましくは、105〜1011Ω/□、さらに好ましくは、106〜109Ω/□の範囲に設定される。半導電性層9の表面抵抗値がこれより小さいと、実装される磁気ヘッドの誤作動を生じる場合がある。また、半導電性層9の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
第1カバー絶縁層15Aは、ベース絶縁層13と同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
次いで、この方法では、図5(f)に示すように、第1カバー絶縁層15Aから露出する半導電性層9をエッチングにより除去する。
エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、第1カバー絶縁層15Aをエッチングレジストとして、ウエットエッチングする。
次いで、この方法では、図5(g)に示すように、第2カバー絶縁層15Bを、ベース絶縁層13の上に、帯電除去部3においては、第1カバー絶縁層15Aを被覆するように、配線回路本体部2においては、導体パターン14を被覆するように形成することにより、カバー絶縁層15を上記したパターンとして形成する。
第2カバー絶縁層15Bを上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミド酸樹脂)のワニスを、第1カバー絶縁層15Aの表面と、各グランド接続部16の表面と、ベース絶縁層13の表面と、金属支持層12の表面とに塗布し、塗布されたワニスを乾燥して、第2カバー皮膜を形成する。次いで、第2カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターン(磁気ヘッド側接続端子部7、外部側接続端子部8および検査側接続端子部10が開口されるパターン)を形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
また、帯電除去部3において、第1カバー絶縁層15Aおよび第2カバー絶縁層15Bが積層される部分における、これらの合計厚さは、例えば、例えば、3〜20μm、好ましくは、5〜15μmである。
次いで、この方法では、図5(h)に示すように、金属支持層12に、金属開口部20を形成する。
ウエットエッチングするには、まず、金属支持層2に、金属開口部20が形成される部分以外の部分の金属支持層2の裏面を、エッチングレジストによって被覆した後、次いで、エッチングレジストから露出する金属支持層2を、塩化第二鉄溶液などの公知のエッチング溶液を用いて、除去する。その後、エッチングレジストを除去する。
切り目18は、例えば、赤外線レーザーや紫外線レーザー、または、金型で打ち抜くなどの公知の方法により、形成する。切り目18は、好ましくは、紫外線レーザーによるアブレーション法により、形成する。
そして、このようにして得られた回路付サスペンション基板1は、製品として出荷されて搬送され、例えば、磁気ヘッドの組立工場において、回路付サスペンション基板1に磁気ヘッドが実装される。
しかし、この回路付サスペンション基板1によれば、配線回路本体部2に磁気ヘッドを実装する前、すなわち、上記した出荷時や輸送時には、配線回路本体部2と導電(電気的に導伝)される帯電除去部3の半導電性層9によって、配線回路本体部2に帯電する静電気を、効率的に除去することができる。
また、帯電除去部3は配線回路本体部2に隣接配置されているので、磁気ヘッドの実装前、すなわち、上記した出荷時や輸送時には、帯電除去部3と配線回路本体部2との導電を確実に確保することができる。また、この回路付サスペンション基板1では、帯電除去部3が配線回路本体部2に隣接配置されているので、帯電除去部3と配線回路本体部2との間に、導電遮断部4を簡単に配置して、帯電除去部3と、配線回路本体部2とを連続して一体的に形成することができる。
導通検査では、検査側接続端子部10が、補助配線回路11に接続され、その補助配線回路11が、主配線回路5に接続されているので、検査側接続端子部10に導通検査プローブを接続することにより、主配線回路5を導通検査することができる。
そして、この回路付サスペンション基板1によれば、配線回路本体部2に磁気ヘッドを実装した後には、導電遮断部4により、配線回路本体部2と帯電除去部3とが分離されているので、配線回路本体部2の主配線回路5が帯電除去部3の半導電性層10から電気的な影響を受けることを防止することができる。そのため、配線回路本体部2の電気的安定性を確実に確保することができる。
また、導電遮断部4を境界とする分離は、切り目18に沿って、配線回路本体部2から帯電除去部3を切り離すのみであるため、導電遮断部4によって、配線回路本体部2と帯電除去部3とを簡単に分離することができ、これらの間の導電を簡単に遮断することができる。
図6は、図4および図5に示す回路付サスペンション基板の製造工程の、他の製造工程を示す断面図である。
次いで、この方法では、図6(b)で示すように、エッチングレジスト19から露出する半導電性層9をエッチング(ウエットエッチング)により除去する。
次いで、この方法では、図6(c)に示すように、エッチングレジスト19を、例えば、ウエットエッチングなどの公知のエッチング法または剥離によって、除去する。
例えば、感光性樹脂(感光性ポリアミド酸樹脂)のワニスを、半導電性層9、各グランド接続部16、ベース絶縁層13および金属支持層12の表面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
その後、この方法では、上記と同様に、図5(h)に示すように、金属支持層12に、金属開口部20を形成して、次いで、図5(i)に示すように、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
この方法によれば、帯電除去部3において、上記した第1カバー絶縁層15Aおよび第2カバー絶縁層15Bの積層部分におけるこれらの厚みと、第2カバー絶縁層15Bの厚みとの相違を生じさせることなく、均一な厚みのカバー絶縁層15を形成することができる。そのため、より薄型化が図られた回路付サスペンション基板1を得ることができる。
図7〜図10は、本発明の配線回路基板の他の実施形態および参考となる参考形態である回路付サスペンション基板の断面図であって、図3に対応する断面図であり、半導電性層が金属支持層と直接接触する形態であって、図7は、半導電性層が補助配線回路とカバー絶縁層との間に介在される形態(実施形態)、図8は、半導電性層が補助配線回路とベース絶縁層との間に介在される形態(実施形態)、図9は、半導電性層がカバー絶縁層の表面に形成される形態(参考形態)、図10は、半導電性層がベース絶縁層の表面および補助配線回路の表面に形成されるとともに、カバー絶縁層の表面に形成される形態(実施形態)を示す。なお、以降の各図において、上記と同様の部材には同一の符号を付し、その説明を省略する。
半導電性層9は、第1カバー絶縁層15Aに被覆されるベース絶縁層13の上に、補助配線回路11を被覆するように、形成されている。より具体的には、補助配線回路11の各補助配線21の上面および幅方向両側面、各補助配線21から露出するベース絶縁層13の上面、幅方向両側面(図7の右側図)および長手方向後端側面(図7の左側図)に形成され、ベース絶縁層13の幅方向両側面および長手方向後端側面に形成される半導電性層9の下端面が、ベース絶縁層13の幅方向両側面および長手方向後端側面から露出する金属支持層12の上面に直接接触している。これにより、半導電性層9は、金属支持層12と電気的に接続されている。
次いで、第2カバー絶縁層15Bを、ベース絶縁層13の上に、帯電除去部3においては、第1カバー絶縁層15Aおよびベース絶縁層13から露出する金属支持層12の周端部を被覆するように、配線回路本体部2においては、導体パターン14およびベース絶縁層13から露出する金属支持層12の周端部を被覆するように、上記したパターンとして形成し、次いで、金属支持層12に金属開口部20を形成し、その後、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
また、上記した説明では、図7において、半導電性層9を、補助配線回路11とカバー絶縁層15との間に介在させたが、半導電性層9は帯電除去部3に設ければ、その配置は、これに限定されず、例えば、図8に示すように、補助配線回路11とベース絶縁層13との間に介在させることもできる。
この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持層12を用意し、次いで、ベース絶縁層13を、金属支持層12の上に、導体パターン14が形成される部分に対応するように、パターンとして形成し、次いで、半導電性層9を、ベース絶縁層13と、金属支持層12との各表面に、連続するように形成し、次いで、導体パターン14を、半導電性層9の上に、上記したパターン(主配線回路5および補助配線回路11のパターン)として形成し、次いで、第1カバー絶縁層15Aを、帯電除去部3において、上記した半導電性層9の平面視形状に対応して、それと同一位置に、上記したパターンとして形成する。
次いで、第2カバー絶縁層15Bを、ベース絶縁層13の上に、帯電除去部3においては、第1カバー絶縁層15Aおよびベース絶縁層13から露出する金属支持層12の周端部を被覆するように、配線回路本体部2においては、導体パターン14およびベース絶縁層13から露出する金属支持層12の周端部を被覆するように形成することにより、上記したパターンとして形成し、次いで、金属支持層12に金属開口部20を形成し、その後、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
次いで、第2カバー絶縁層15Bを、ベース絶縁層13の上に、帯電除去部3においては、第1カバー絶縁層15Aおよびベース絶縁層13から露出する金属支持層2の周端部を被覆するように、配線回路本体部2においては、導体パターン14およびベース絶縁層13から露出する金属支持層2の周端部を被覆するように形成することにより、上記したパターンとして形成する。
また、上記した説明では、図8において、半導電性層9を、ベース絶縁層13の表面に形成したが、本発明の参考となる参考形態として、例えば、図9に示すように、カバー絶縁層15の表面に形成する態様を例示することもできる。
図9において、半導電性層9は、帯電除去部3(先端部を除く)において、カバー絶縁層15の表面に形成されている。より具体的には、半導電性層9は、カバー絶縁層15の上面と、カバー絶縁層15の幅方向両側面と、カバー絶縁層15の長手方向後端側面に形成され、カバー絶縁層15の幅方向両側面および長手方向後端側面に形成される半導電性層9の下端面が、カバー絶縁層15の幅方向両側面および長手方向後端側面から露出する金属支持層2の上面に直接接触している。これにより、半導電性層9は、金属支持層12と電気的に接続されている。 この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持層12を用意し、次いで、ベース絶縁層13を、金属支持層12の上に、導体パターン14が形成される部分に対応するように、上記したパターンとして形成し、次いで、導体パターン14を、ベース絶縁層13の上に、上記したパターン(主配線回路5および補助配線回路11のパターン)として形成し、次いで、カバー絶縁層15を、上記したパターンとして、上記と同様に形成し、次いで、半導電性層9を、カバー絶縁層15の表面に形成する。
次いで、金属支持層12に金属開口部20を形成し、その後、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
図10において、半導電性層9は、ベース絶縁層13の表面と、補助配線回路11の表面とに形成されているとともに、カバー絶縁層15の表面にも、形成されている。
また、上記した説明では、図2に示すように、回路付サスペンション基板1に、1つの導電遮断部4を形成したが、これに限定されず、例えば、図11に示すように、2つの導電遮断部(導電遮断部4および後述する補助導電遮断部26)を形成することもできる。
検査側接続端子部形成部27は、上記した検査側接続端子部10が形成される領域として形成され、補助導電遮断部26の後端側に隣接配置されている。
補助導電遮断部26は、検査側接続端子部形成部27および半導電性層形成部28との間において、幅方向に沿って直線的に配置されており、この補助導電遮断部26を境界として、検査側接続端子部形成部27が、半導電性層形成部28から分離可能とされている。より具体的には、補助導電遮断部26は、上記した導電遮断部4と同様に、ベース絶縁層13およびカバー絶縁層15が幅方向にわたって断続的に除去されることにより、ミシン目形状の切り目18として形成されている。
半導電性層9は、半導電性層形成部28のみに設けられ、半導電性層形成部28の幅方向にわたって、平面視略矩形状に形成されている。
より具体的には、この回路付サスペンション基板1によれば、検査側端子部形成部27が、半導電性層形成部28の後端部に隣接配置され、つまり、検査側端子部形成部27が、半導電性層形成部28の後側に配置されているので、その後側に配置される検査側端子部形成部27を、補助導電遮断部26を境界として除去するのみで、磁気ヘッドを実装した後には、半導電性層形成部28と検査側端子部形成部27との導電を、確実に遮断することができる。
そして、この回路付サスペンション基板1では、半導電性層形成部28から検査側接続端子部形成部27を分離しても、半導電性層形成部28には半導電性層9が形成されている。そのため、例えば、磁気ヘッド実装後の回路付サスペンション基板1を、さらに搬送して、例えば、ハードディスクドライブの組立工場において、ハードディスクドライブに回路付サスペンション基板1を実装するときに、その実装前の回路付サスペンション基板1に帯電する静電気も効率的に除去することができる。
そして、この回路付サスペンション基板1によれば、配線回路本体部2がハードディスクドライブに実装された後には、導電遮断部4により、配線回路本体部2と半導電性層形成部28との導電が遮断されているので、配線回路本体部2の主配線回路5が半導電性形成部28の半導電性層9から電気的な影響を受けることを防止することができる。そのため、配線回路本体部2の電気的安定性を確実に確保することができる。
また、上記した説明において、グランド接続部16を、平面視略矩形状に形成したが、その形状はこれに限定されず、例えば、平面視略円形状など、適宜の形状に形成することもできる。
なお、上記した説明では、半導電性層9を、帯電除去部3のみに設けたが、半導電性層9は、帯電除去部3に設けられれば、これに限定されず、例えば、図11の仮想線に示すように、半導電性層9を、平面視略矩形状部分の幅方向一方側端部の長手方向先端部から、長手方向先端側に向かい、配線回路本体部2の後端部まで延びる略L字状に、形成することもできる。
そして、このように半導電性層9の延設部30を配線回路本体部2に設けても、半導電性層9は、帯電除去部3に設けられているので、磁気ヘッドの実装前には、配線回路本体部2の帯電を除去することができる。また、磁気ヘッドの実装後には、帯電除去部3を、導電遮断部4を境界として、配線回路本体部2から分離することにより、配線回路本体部2の延設部30と帯電除去部3の半導電性層9との導電を遮断することができるので、配線回路本体部2の主配線回路5が延設部30(半導電性層9)から電気的な影響を受けることを防止することができる。
実施例1
厚み20μmのステンレス箔からなる金属支持層を用意した(図4(a)参照)。
次いで、その金属支持層の表面に、感光性ポリアミド酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、190℃で10分加熱した後、アルカリ現像液を用いて現像した。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、ポリイミドからなるベース絶縁層を、金属支持層の上に、導体パターンが形成される部分に対応し、かつ、ベース開口部が形成される上記したパターンとして形成した。(図4(b)参照)。このベース絶縁層の厚みは、10μmであった。また、各ベース開口部は、平面視矩形状で、幅が80μm、長さが300μmであった。
なお、スパッタリングは、特開2004−335700号公報の記載に準拠する方法で、下記の条件で実施した。
ターゲット:Cr
到達真空度:1.33×10−3Pa
導入ガス流量(アルゴン):2.0×10−3m3/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC500W
スパッタリング時間:3秒
スパッタリング皮膜の厚み:100nm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる半導電性層を形成した(図4(d)参照)。酸化クロム層の厚みは、100nmであった。
次いで、上記した感光性ポリアミド酸樹脂のワニスを、半導電性層の表面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み4μmの第1カバー皮膜を形成した。その後、その第1カバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、第1カバー皮膜をパターンニングした。その後、1.33Paに減圧した状態で、385℃で硬化させた。これにより、ポリイミドからなる第1カバー絶縁層を、帯電除去部(先端部を除く)における半導電性層の上に、上記したパターンとして形成した(図4(e)参照)。第1カバー絶縁層は、平面視矩形状であり、幅が660μm、長さが2070μm、厚みが4μmであった。
次いで、第2カバー絶縁層を、ベース絶縁層の上に、帯電除去部においては、第1カバー絶縁層を被覆するように、配線回路本体部においては、導体パターンを被覆するように形成することにより、第1カバー絶縁層および第2カバー絶縁層からなるカバー絶縁層を上記したパターンとして形成した(図5(g)参照)。第2カバー絶縁層の厚みは、5μmであった。
その後、金属支持層を、化学エッチングによって切り抜いて、外形加工することにより、回路付サスペンション基板を得た(図1参照)。
実施例1の回路付サスペンション基板の製造において、第1カバー絶縁層を設けずに、半導電性層をエッチングしなかった以外は、実施例1と同様にして、回路付サスペンション基板を製造した(図13参照)。
すなわち、半導電性層を、配線回路本体部と帯電除去部とにわたって、連続して形成した。
電気的安定性評価(磁気ヘッド実装後の回路付サスペンション基板の電気的安定性)
実施例1および比較例1により得られた回路付サスペンション基板において、配線回路本体部の磁気ヘッド側接続端子部に磁気ヘッドを実装した後、導電遮断部の切り目に沿って、帯電除去部を切り離すことにより、配線回路本体部と帯電除去部との導電を遮断して、帯電除去部を、配線回路本体部から分離した。その後、85℃、85%RHの雰囲気下で、外部側接続端子部から6Vの電圧を、1000時間、それぞれ印加して、配線間絶縁抵抗値を測定することにより、配線回路本体部の電気的な安定性を評価した。
2 配線回路本体部
3 帯電除去部
4 導電遮断部
5 主配線回路
7 磁気ヘッド側接続端子部
8 外部側接続端子部
9 半導電性層
10 検査側接続端子部
11 補助配線回路
12 金属支持層
13 ベース絶縁層
15 カバー絶縁層
18 切り目
26 補助導電遮断部
27 検査側接続端子部形成部
28 半導電性層形成部
Claims (10)
- 配線回路を備える配線回路本体部と、
前記配線回路本体部と導電され、半導電性層を備える帯電除去部と、
前記配線回路本体部と前記帯電除去部との間に配置され、それらの導電を遮断するための導電遮断部と
を備えており、
前記帯電除去部は、
ベース絶縁層と、
前記ベース絶縁層に積層され、前記配線回路に接続される導体層と、
前記導体層を被覆するカバー絶縁層とを備え、
前記半導電性層は、前記カバー絶縁層に被覆される前記導体層に接触するように、前記ベース絶縁層と前記カバー絶縁層との間に形成されていることを特徴とする、配線回路基板。 - 前記帯電除去部は、前記配線回路本体部の周端部に隣接配置されていることを特徴とする、請求項1に記載の配線回路基板。
- 前記配線回路本体部は、
前記配線回路に接続され、前記配線回路本体部の一方側に配置される第1端子部と、
前記配線回路に接続され、前記配線回路本体部の他方側に配置される第2端子部とを備え、
前記帯電除去部は、前記第1端子部および前記第2端子部の間の前記配線回路に対して、前記配線回路に沿う方向の外側に配置されていることを特徴とする、請求項1または2に記載の配線回路基板。 - 前記帯電除去部は、前記導電遮断部を境界として、前記配線回路本体部と分離可能であることを特徴とする、請求項1〜3のいずれかに記載の配線回路基板。
- 前記導電遮断部には、切り目が形成されていることを特徴とする、請求項4に記載の配線回路基板。
- 前記帯電除去部は、さらに、金属支持層を備え、
前記半導電性層は、前記金属支持層と電気的に接続されていることを特徴とする、請求項1〜5のいずれかに記載の配線回路基板。 - 前記帯電除去部は、前記導体層に接続される第3端子部を備えていることを特徴とする、請求項1〜6のいずれかに記載の配線回路基板。
- 前記帯電除去部は、
前記第3端子部が形成される第3端子部形成部と、
前記第3端子部形成部と前記導電遮断部との間に配置され、前記半導電性層が形成される半導電性層形成部と、
前記第3端子部形成部と前記半導電性層形成部との間に配置され、それらの導電を遮断するための補助導電遮断部と
を備えていることを特徴とする、請求項7に記載の配線回路基板。 - 前記第3端子部形成部は、前記補助導電遮断部を境界として、前記半導電性層形成部と分離可能であることを特徴とする、請求項8に記載の配線回路基板。
- 前記補助導電遮断部には、切り目が形成されていることを特徴とする、請求項8または9に記載の配線回路基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006213776A JP4919727B2 (ja) | 2006-08-04 | 2006-08-04 | 配線回路基板 |
EP07111861A EP1885167B1 (en) | 2006-08-04 | 2007-07-05 | Circuit wired board |
CN2007101408060A CN101119610B (zh) | 2006-08-04 | 2007-08-03 | 布线电路基板 |
US11/882,667 US8053674B2 (en) | 2006-08-04 | 2007-08-03 | Wired circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006213776A JP4919727B2 (ja) | 2006-08-04 | 2006-08-04 | 配線回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008041909A JP2008041909A (ja) | 2008-02-21 |
JP4919727B2 true JP4919727B2 (ja) | 2012-04-18 |
Family
ID=38456528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006213776A Expired - Fee Related JP4919727B2 (ja) | 2006-08-04 | 2006-08-04 | 配線回路基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8053674B2 (ja) |
EP (1) | EP1885167B1 (ja) |
JP (1) | JP4919727B2 (ja) |
CN (1) | CN101119610B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110125203A1 (en) * | 2009-03-20 | 2011-05-26 | ElectroCore, LLC. | Magnetic Stimulation Devices and Methods of Therapy |
US7694416B2 (en) * | 2006-12-08 | 2010-04-13 | Nitto Denko Corporation | Producing method of wired circuit board |
JP5184115B2 (ja) * | 2008-01-31 | 2013-04-17 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
TWI537991B (zh) * | 2010-08-26 | 2016-06-11 | A flexible cable with a waterproof structure | |
DE102010045581B4 (de) | 2010-09-16 | 2018-08-09 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Programmieren von Daten in nicht-flüchtige Speicher |
WO2012057428A1 (ko) * | 2010-10-25 | 2012-05-03 | 한국단자공업 주식회사 | 인쇄회로기판 및 이를 사용한 차량용 기판블록 |
US9717141B1 (en) * | 2013-01-03 | 2017-07-25 | St. Jude Medical, Atrial Fibrillation Division, Inc. | Flexible printed circuit with removable testing portion |
JP6169894B2 (ja) * | 2013-05-28 | 2017-07-26 | 日東電工株式会社 | 配線回路基板 |
KR101416159B1 (ko) * | 2013-09-06 | 2014-07-14 | 주식회사 기가레인 | 접촉 패드를 구비하는 인쇄회로기판 |
JP6280828B2 (ja) * | 2014-07-07 | 2018-02-14 | 日東電工株式会社 | 回路付サスペンション基板 |
JP6802688B2 (ja) * | 2016-11-02 | 2020-12-16 | 日東電工株式会社 | 配線回路基板 |
US11343918B2 (en) * | 2017-12-20 | 2022-05-24 | Sumitomo Electric Industries, Ltd. | Method of making printed circuit board and laminated structure |
TWI665455B (zh) * | 2018-05-30 | 2019-07-11 | 緯穎科技服務股份有限公司 | 用於傳輸並供測試高速訊號的電路板 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69109756T3 (de) * | 1990-02-06 | 1998-10-15 | Sumitomo Bakelite Co | Trägerband aus plastik und abdeckband für elektronische chips. |
JPH0767774B2 (ja) * | 1990-02-06 | 1995-07-26 | 住友ベークライト株式会社 | チップ型電子部品包装用カバーテープ |
US5340641A (en) | 1993-02-01 | 1994-08-23 | Antai Xu | Electrical overstress pulse protection |
JPH08153940A (ja) | 1994-11-25 | 1996-06-11 | Kanegafuchi Chem Ind Co Ltd | フレキシブル回路基板 |
JPH09223304A (ja) * | 1996-02-15 | 1997-08-26 | Tdk Corp | 磁気ヘッド装置 |
JP3576368B2 (ja) * | 1998-02-19 | 2004-10-13 | 富士通株式会社 | アクチュエータアセンブリ及びその組立方法 |
JP2000142786A (ja) * | 1998-11-13 | 2000-05-23 | Shin Etsu Polymer Co Ltd | トップテープ |
JP3091185B1 (ja) * | 1999-04-21 | 2000-09-25 | 日東電工株式会社 | フレキシブル配線板 |
JP3759344B2 (ja) * | 1999-08-02 | 2006-03-22 | アルプス電気株式会社 | 磁気ヘッド及び磁気ヘッドの製造方法 |
JP4301673B2 (ja) * | 2000-01-19 | 2009-07-22 | 日東電工株式会社 | 包装材用積層テープ |
JP4592875B2 (ja) | 2000-06-12 | 2010-12-08 | Nec液晶テクノロジー株式会社 | フレキシブル配線基板及びその製造方法並びに表示装置 |
JP2002056513A (ja) * | 2000-08-07 | 2002-02-22 | Alps Electric Co Ltd | 磁気抵抗型ヘッド装置の製造方法 |
JP4277455B2 (ja) * | 2001-02-27 | 2009-06-10 | Tdk株式会社 | ヘッドジンバルアセンブリ |
US6459043B1 (en) * | 2001-03-29 | 2002-10-01 | 3M Innovative Properties Company | Flexible circuit with electrostatic damage limiting feature and method of manufacture |
JP3631992B2 (ja) | 2001-11-13 | 2005-03-23 | 日東電工株式会社 | 配線回路基板 |
JP3964822B2 (ja) | 2003-05-07 | 2007-08-22 | 日東電工株式会社 | 回路付サスペンション基板の製造方法 |
CN1649110A (zh) | 2004-01-19 | 2005-08-03 | 财团法人工业技术研究院 | 具有静电放电防护的薄膜晶体管元件的形成方法 |
JP4347776B2 (ja) * | 2004-09-21 | 2009-10-21 | 日東電工株式会社 | 配線回路基板 |
JP4386863B2 (ja) * | 2005-02-21 | 2009-12-16 | 日本発條株式会社 | ヘッド・サスペンション |
JP4326484B2 (ja) * | 2005-02-21 | 2009-09-09 | 日本発條株式会社 | ヘッドサスペンション |
-
2006
- 2006-08-04 JP JP2006213776A patent/JP4919727B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-05 EP EP07111861A patent/EP1885167B1/en not_active Not-in-force
- 2007-08-03 US US11/882,667 patent/US8053674B2/en not_active Expired - Fee Related
- 2007-08-03 CN CN2007101408060A patent/CN101119610B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008041909A (ja) | 2008-02-21 |
CN101119610B (zh) | 2012-11-21 |
EP1885167B1 (en) | 2011-06-08 |
EP1885167A1 (en) | 2008-02-06 |
US20080029293A1 (en) | 2008-02-07 |
CN101119610A (zh) | 2008-02-06 |
US8053674B2 (en) | 2011-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4919727B2 (ja) | 配線回路基板 | |
JP4187757B2 (ja) | 配線回路基板 | |
JP4749221B2 (ja) | 配線回路基板 | |
JP4916235B2 (ja) | 配線回路基板 | |
US7465884B2 (en) | Wired circuit board | |
JP4178166B2 (ja) | 配線回路基板 | |
JP4668688B2 (ja) | 配線回路基板およびその製造方法 | |
JP4749166B2 (ja) | 配線回路基板 | |
JP4767284B2 (ja) | 配線回路基板 | |
JP4128998B2 (ja) | 配線回路基板およびその製造方法 | |
JP4865573B2 (ja) | 配線回路基板およびその製造方法 | |
JP4295312B2 (ja) | 配線回路基板およびその製造方法 | |
JP4295311B2 (ja) | 配線回路基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |