JP2008041909A - 配線回路基板 - Google Patents

配線回路基板 Download PDF

Info

Publication number
JP2008041909A
JP2008041909A JP2006213776A JP2006213776A JP2008041909A JP 2008041909 A JP2008041909 A JP 2008041909A JP 2006213776 A JP2006213776 A JP 2006213776A JP 2006213776 A JP2006213776 A JP 2006213776A JP 2008041909 A JP2008041909 A JP 2008041909A
Authority
JP
Japan
Prior art keywords
layer
wiring circuit
insulating layer
circuit
semiconductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006213776A
Other languages
English (en)
Other versions
JP4919727B2 (ja
Inventor
Kyoya Oyabu
恭也 大薮
Atsushi Ishii
淳 石井
Naohiro Terada
直弘 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2006213776A priority Critical patent/JP4919727B2/ja
Priority to EP07111861A priority patent/EP1885167B1/en
Priority to CN2007101408060A priority patent/CN101119610B/zh
Priority to US11/882,667 priority patent/US8053674B2/en
Publication of JP2008041909A publication Critical patent/JP2008041909A/ja
Application granted granted Critical
Publication of JP4919727B2 publication Critical patent/JP4919727B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/60Fluid-dynamic spacing of heads from record-carriers
    • G11B5/6005Specially adapted for spacing from a rotating disc using a fluid cushion
    • G11B5/6094Preventing or discharging electrostatic charge build-up on the flying head
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

【課題】電子部品の実装前においては、静電気の帯電を効率的に除去することができ、電子部品の実装後においては、配線回路本体部の電気的安定性を確実に確保することのできる、配線回路基板を提供すること。
【解決手段】金属支持層12と、ベース絶縁層13と、配線回路本体部2に形成される主配線回路5および帯電除去部3に形成される補助配線回路11を有する導体パターン14と、カバー絶縁層15とが順次積層された回路付サスペンション基板1において、帯電除去部3において、ベース絶縁層13の上に、補助配線回路11を被覆する半導電性層9を形成する。そして、磁気ヘッドの実装前には、半導電性層9によって、配線回路本体部2に帯電する静電気を、効率的に除去することができ、磁気ヘッドの実装後には、帯電除去部3を、導電遮断部4を境界として、配線回路本体部2から分離して、配線回路本体部2と帯電除去部3との導電を遮断する。
【選択図】図2

Description

本発明は、配線回路基板、詳しくは、電子部品が実装される回路付サスペンション基板などの配線回路基板に関する。
回路付サスペンション基板などの配線回路基板では、例えば、ステンレス箔などからなる金属支持基板と、金属支持基板の上に形成され、ポリイミド樹脂などからなるベース絶縁層と、ベース絶縁層上に形成される銅箔などからなる導体パターンと、ベース絶縁層の上に形成され、導体パターンを被覆するポリイミド樹脂などからなるカバー絶縁層とを備えている。そして、このような配線回路基板は、各種の電気機器や電子機器の分野において、広く用いられている。
このような配線回路基板において、実装された電子部品の静電破壊を防止するために、回路付サスペンションのカバー絶縁層やベース絶縁層の表面に、金属薄膜と酸化金属層とを順次積層することにより半導電体層を形成して、その半導電体層によって、静電気の帯電を除去することが提案されている(例えば、特許文献1参照。)。
また、絶縁層の表面に、半導電体層を形成した後、導体層が露出するように、絶縁層および半導電体層を貫通する貫通孔を形成し、その貫通孔に接続端子を形成して、半導電体層を接続端子と接触させることにより、絶縁層および導体層の静電気の帯電を除去することが提案されている(例えば、特許文献2参照。)。
特開2004−335700号公報 特開2003−152383号公報
しかるに、配線回路基板では、電子部品の実装前には、その静電破壊を防止すべく半導電性層によって静電気の帯電を十分に除去しておく必要がある一方で、電子部品の実装後には、却って、半導電性層が通電時の配線回路基板の電気的安定性を阻害するおそれがある。
かかる観点において、特許文献1および2では、半導電体層は、回路付サスペンション基板において、ほぼ全体的に形成されているので、電子部品の実装後も、そのまま電気的な影響を与え続け、回路付サスペンション基板の通電時に、上記したように、回路付サスペンション基板の電気的安定性を阻害するおそれがある。
本発明の目的は、電子部品の実装前においては、静電気の帯電を効率的に除去することができ、電子部品の実装後においては、配線回路本体部の電気的安定性を確実に確保することのできる、配線回路基板を提供することにある。
上記目的を達成するために、本発明の配線回路基板は、配線回路を備える配線回路本体部と、前記配線回路本体部と導電され、半導電性層を備える帯電除去部と、前記配線回路本体部と前記帯電除去部との間に配置され、それらの導電を遮断するための導電遮断部とを備えていることを特徴としている。
この配線回路基板によれば、配線回路本体部に電子部品を実装する前には、配線回路本体部と導電される帯電除去部の半導電性層によって、配線回路本体部に帯電する静電気を、効率的に除去することができる。
また、配線回路本体部に電子部品を実装した後には、導電遮断部により、配線回路本体部と帯電除去部との導電を遮断して、配線回路本体部の配線回路が帯電除去部の半導電性層から電気的な影響を受けることを防止することができる。そのため、配線回路本体部の電気的安定性を確実に確保することができる。
また、本発明の配線回路基板では、前記帯電除去部は、前記配線回路本体部の周端部に隣接配置されていることが好適である。
この配線回路基板によれば、帯電除去部が、配線回路本体部の周端部に隣接配置されている。そのため、帯電除去部と配線回路本体部との間に、導電遮断部を簡単に配置して、電子部品の実装後には、その導電遮断部により、配線回路本体部と帯電除去部との導電を、確実に遮断することができる。
また、帯電除去部が配線回路本体部に隣接配置されているので、電子部品の実装前には、帯電除去部と配線回路本体部との導電を確実に確保することができる。
さらに、帯電除去部が配線回路本体部に隣接配置されているので、帯電除去部と、配線回路本体部とを連続して一体的に形成することができる。
また、本発明の配線回路基板では、前記配線回路本体部は、前記配線回路に接続され、前記配線回路本体部の一方側に配置される第1端子部と、前記配線回路に接続され、前記配線回路本体部の他方側に配置される第2端子部とを備え、前記帯電除去部は、前記第1端子部および前記第2端子部の間の前記配線回路に対して、前記配線回路に沿う方向の外側に配置されていることが好適である。
この配線回路基板によれば、帯電除去部が、第1端子部および第2端子部の間の配線回路に対して、配線回路に沿う方向の外側に配置されているので、その外側に配置される帯電除去部と、配線回路本体部との導電を、導電遮断部により除去すれば、半導電性層が、第1端子部および第2端子部や、これらの間の配線回路に対して、電気的な影響を与えることを確実に防止することができる。
また、本発明の配線回路基板では、前記帯電除去部は、前記導電遮断部を境界として、前記配線回路本体部と分離可能であることが好適である。
この配線回路基板によれば、帯電除去部を、導電遮断部を境界として、配線回路本体部から分離することができるので、導電遮断部によって、配線回路本体部と帯電除去部との導電を、より確実に遮断することができる。
また、本発明の配線回路基板では、前記導電遮断部には、切り目が形成されていることが好適である。
この配線回路基板によれば、切り目に沿って、配線回路本体部と帯電除去部とを分断することができるので、導電遮断部によって、配線回路本体部と帯電除去部とを簡単に分離することができ、これらの間の導電を簡単に遮断することができる。
また、本発明の配線回路基板では、前記帯電除去部は、前記配線回路に接続される導体層と、前記導体層に積層される絶縁層とを備え、前記導体層および/または前記絶縁層の上には、前記半導電性層が形成されていることが好適である。
この配線回路基板によれば、導体層および/または絶縁層の上には、半導電性層が形成されている。そのため、半導電性層によって、導体層および/または絶縁層に帯電する静電気を、効率的に除去することができる。
また、本発明の配線回路基板では、前記帯電除去部は、さらに、金属支持層を備え、前記半導電性層は、前記金属支持層と電気的に接続されていることが好適である。
この配線回路基板によれば、半導電性層は、金属支持層と電気的に接続されているので、配線回路本体部に帯電する静電気を、半導電性層から金属支持層へと効率的に除去することができる。
また、本発明の配線回路基板では、前記帯電除去部は、前記導体層に接続される第3端子部を備えていることが好適である。
この配線回路基板によれば、第3端子部は、導体層に接続され、その導体層が、配線回路に接続されているので、第3端子部を用いることにより、配線回路を導通検査することができる。
また、本発明の配線回路基板では、前記帯電除去部は、前記第3端子部が形成される第3端子部形成部と、前記第3端子部形成部と前記導電遮断部との間に配置され、前記半導電性層が形成される半導電性層形成部と、前記第3端子部形成部と前記半導電性層形成部との間に配置され、それらの導電を遮断するための補助導電遮断部とを備えていることが好適である。
この配線回路基板によれば、電子部品の実装前には、配線回路本体部と導電される帯電除去部の半導電性層によって、配線回路本体部に帯電する静電気を、効率的に除去することができる。
また、電子部品の実装前において、第3端子部形成部の第3端子部を用いることにより、配線回路を導通検査し、その後、補助導電遮断部により、第3端子部形成部と半導電性層形成部との導電を、遮断することができる。次いで、この補助導電遮断部による遮断後においても、半導電性層形成部には半導電性層が形成されているので、この半導電性層によって、配線回路本体部に帯電する静電気を、効率的に除去することができる。
そして、配線回路本体部に電子部品を実装した後には、導電遮断部により、配線回路本体部と半導電性層形成部との導電を遮断して、配線回路本体部の配線回路が半導電性形成部の半導電性層から電気的な影響を受けることを防止することができる。そのため、配線回路本体部の電気的安定性を確実に確保することができる。
また、本発明の配線回路基板では、前記第3端子部形成部は、前記補助導電遮断部を境界として、前記半導電性層形成部と分離可能であることが好適である。
この配線回路基板によれば、第3端子部形成部を、補助導電遮断部を境界として、半導電性層形成部から分離することができるので、補助導電遮断部によって、第3端子部形成部と半導電性層形成部との導電を、より確実に遮断することができる。
また、本発明の配線回路基板では、前記補助導電遮断部には、切り目が形成されていることが好適である。
この配線回路基板によれば、切り目に沿って、第3端子部形成部と半導電性層形成部とを分断することができるので、補助導電遮断部において、第3端子部形成部と半導電性層形成部とを簡単に分離することができ、これらの導電を簡単に遮断することができる。
この配線回路基板によれば、配線回路本体部に電子部品を実装する前には、配線回路本体部と導電される帯電除去部の半導電性層によって、配線回路本体部に帯電する静電気を、効率的に除去することができる。
また、配線回路本体部に電子部品を実装した後には、導電遮断部により、配線回路本体部と帯電除去部との導電を遮断して、配線回路本体部の配線回路が帯電除去部の半導電性層から電気的な影響を受けることを防止することができる。そのため、配線回路本体部の電気的安定性を確実に確保することができる。
図1は、本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図、図2は、図1に示す回路付サスペンション基板の帯電除去部の拡大平面図、図3は、図1および図2に示す回路付サスペンション基板の断面図であって、左側図は、導体パターン(後述)の長手方向(以下、単に長手方向という。後述する主配線回路に沿う方向に相当する。)に沿う方向における断面図、右側図は、回路付サスペンション基板の長手方向に直交する方向(以下、単に幅方向という。)に沿う方向における帯電除去部の断面図であり、図2のA−A線断面図ある。なお、図1および図2では、金属支持層12に対する導体パターン14の相対配置を明確に示すために、後述するカバー絶縁層15は省略されている。
図1において、この回路付サスペンション基板1は、磁気ヘッド(図示せず)やリード・ライト基板(図示せず)などの電子部品を実装して、ハードディスクドライブに搭載される回路付サスペンション基板であって、長手方向に延びる平帯状に形成され、配線回路本体部2と、帯電除去部3と、配線回路本体部2および帯電除去部3の間に配置される導電遮断部4とを備えている。
配線回路本体部2は、回路付サスペンション基板1の長手方向先端側に配置され、配線回路としての主配線回路5と、第1端子部としての磁気ヘッド側接続端子部7と、第2端子部としての外部側接続端子部8とを一体的に備えている。
主配線回路5は、複数(6本)の主配線6を有しており、各主配線6は、配線回路本体部2の長手方向にわたって設けられ、幅方向において互いに間隔を隔てて対向して並列配置されている。
磁気ヘッド側接続端子部7は、配線回路本体部2の先端部に配置され、幅広の角ランドとして、幅方向に沿って並列して複数(6個)設けられている。また、各磁気ヘッド側接続端子部7には、各主配線6の先端部がそれぞれ接続されている。また、磁気ヘッド側接続端子部7には、回路付サスペンション基板1の製造後に、磁気ヘッドの端子部(図示せず)が接続される。
外部側接続端子部8は、配線回路本体部2の後端部に配置され、幅広の角ランドとして、長手方向に沿って並列して複数(6個)設けられている。また、各外部側接続端子部8には、各主配線6の後端部がそれぞれ接続されている。また、外部側接続端子部8には、回路付サスペンション基板1の製造後に、リード・ライト基板の端子部(図示せず)が接続される。
帯電除去部3は、配線回路本体部2の後端部に配線回路本体部2と連続して隣接配置されており、配線回路本体部2における磁気ヘッド側接続端子部7および外部側接続端子部8の間の主配線回路5に対して、長手方向外側、すなわち、配線回路本体部2の後端部の後側(図1において右側)に隣接配置されている。
帯電除去部3は、図2に示すように、導体層としての補助配線回路11と、第3端子部としての検査側接続端子部10とを一体的に備えている。
補助配線回路11は、複数(6本)の補助配線21を有しており、各補助配線21は、帯電除去部3の長手方向にわたって設けられ、幅方向において互いに間隔を隔てて対向して並列配置されている。なお、補助配線回路11の先端側の各補助配線21は、配線回路本体部2にも配置されており、各補助配線21が、導電遮断部4を横切り、配線回路本体部2の各外部側接続端子部8とそれぞれ接続されている。これによって、補助配線回路11は、外部側接続端子部8を介して、主配線回路5と接続されている。
検査側接続端子部10は、帯電除去部3の後端側に配置され、幅広の角ランドとして、長手方向および幅方向に沿って複数(6個)整列配置されている。各検査側接続端子部10には、各補助配線21の後端部がそれぞれ接続されており、これにより、検査側接続端子部10は、補助配線21および外部側接続端子部8を介して、主配線回路5に接続されている。
また、検査側接続端子部10には、回路付サスペンション基板1の製造後の導通検査時に、後述する導通検査プローブが接続される。
導電遮断部4は、配線回路本体部2と帯電除去部3との間において、幅方向に沿って直線的に配置されており、この導電遮断部4を境界として、帯電除去部3が、配線回路本体部2から分離可能とされている。より具体的には、この導電遮断部4は、ベース絶縁層13(後述)およびカバー絶縁層15(後述)が幅方向にわたって断続的に除去されることにより、ミシン目形状の切り目18として形成されている。
導電遮断部4における切り目18の幅(長手方向の長さ)は、例えば、40〜100μm、好ましくは、40〜80μmであり、その長さ(幅方向長さ)は、例えば、60〜1000μm、好ましくは、80〜240μmである。また、各切り目18間の幅方向間隔は、例えば、40〜960μm、好ましくは、80〜120μmである。
そして、この回路付サスペンション基板1は、図3に示すように、金属支持層12と、金属支持層12の上に形成(積層)される絶縁層としてのベース絶縁層13と、ベース絶縁層13の上に形成(積層)される導体パターン14と、金属支持層12の上に形成(積層)されるグランド接続部16と、ベース絶縁層13の上に、導体パターン14およびグランド接続部16を被覆するように形成(積層)される半導電性層9と、ベース絶縁層13の上に、導体パターン14および半導電性層9を被覆するように形成(積層)される絶縁層としてのカバー絶縁層15とを備えている。
金属支持層12は、図1に示し上記した回路付サスペンション基板1の外形形状に対応する長手方向に延びる平板状の薄板から形成されている。また、金属支持層12には、図2および図3に示すように、導電遮断部4、および、導電遮断部4に連続する配線回路本体部2および帯電除去部3のベース絶縁層13の各裏面が露出するように、金属開口部20が形成されている。この金属開口部20は、金属支持層12が幅方向にわたって開口されることにより、金属支持層12が長手方向において、配線回路本体部2側の金属支持層12と帯電除去部3側の金属支持層12とに分断されるように、形成されている。
金属支持層12の長さ(長手方向長さ、以下同じ。)および幅(幅方向長さ、以下同じ。)は、目的および用途により、適宜選択される。
ベース絶縁層13は、金属支持層12の上に、導体パターン14が形成される部分に対応して、グランド接続部16が形成される部分と、金属支持層12の周端部とが露出するパターンとして形成されている。また、ベース絶縁層13には、導電遮断部4において、幅方向にわたって、ミシン目形状の切り目18が形成されている。
また、ベース絶縁層13には、図2に示すように、グランド接続部16を形成するために、帯電除去部3の先端側であって、帯電除去部3における金属開口部20よりも後端側で、かつ、検査側接続端子部10よりも先端側に、幅方向両端部において、2つのベース開口部17が形成されている。
各ベース開口部17は、補助配線回路11の幅方向最外側の補助配線21と、幅方向両外側に間隔を隔てて配置され、ベース絶縁層13の厚み方向を貫通するように形成されている。また、各ベース開口部17は、長手方向に延びる、平面視略矩形状に開口されている。
また、ベース絶縁層13の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
導体パターン14は、図1および図3に示すように、ベース絶縁層13の上に、磁気ヘッド側接続端子部7と、外部側接続端子部8と、検査側接続端子部10と、主配線回路5と、補助配線回路11とを一体的に備える上記したパターンとして形成されている。
主配線回路5は、上記したように配線回路本体部2に設けられ、磁気ヘッド側接続端子部7および外部側接続端子部8に接続され、複数の主配線6を有している。
補助配線回路11は、上記したように帯電除去部3および配線回路本体部2の後端部にわたって設けられ、検査側接続端子部10および外部側接続端子部8に接続され、複数の補助配線21を有している。
なお、補助配線回路11は、帯電除去部3のベース絶縁層13の上において、ベース開口部17が形成される領域が確保されるように、配置されている。
各主配線6の幅(各主配線6が並列する方向の幅、以下同じ。)および各補助配線21の幅は、それぞれ、例えば、10〜100μm、好ましくは、15〜50μmであり、各主配線6間の間隔(各主配線6が並列する方向の間隔、以下同じ。)および各補助配線21間の間隔は、それぞれ、例えば、15〜985μm、好ましくは、30〜100μmである。
また、磁気ヘッド側接続端子部7の幅(各磁気ヘッド側接続端子部7が並列する方向の長さ、以下同じ。)、外部側接続端子部8の幅(各外部側接続端子部8が並列する方向の長さ、以下同じ。)および検査側接続端子部10の幅(検査側接続端子部10の長手方向および幅方向の長さ、以下同じ。)は、それぞれ、例えば、20〜1000μm、好ましくは、30〜800μmであり、磁気ヘッド側接続端子部7間の間隔(各磁気ヘッド側接続端子部7が並列する方向の間隔、以下同じ。)、外部側接続端子部8間の間隔(各外部側接続端子部8が並列する方向の間隔、以下同じ。)および検査側接続端子部10間の間隔(各検査側接続端子部10が長手方向および幅方向に配列する方向の間隔、以下同じ。)は、それぞれ、例えば、20〜1000μm、好ましくは、30〜800μmである。
グランド接続部16は、図3の右側図に示すように、上記したベース絶縁層13のベース開口部17内に充填されるように形成される下部22と、下部22の上端から、ベース開口部17の周囲のベース絶縁層13の表面を被覆するように、厚み方向上側と、長手方向両側(図示せず)および幅方向両側とに、膨出するように形成される上部23とを、一体的に連続して備えている。
このグランド接続部16では、その下部22の下面が、金属支持層12と接触している。
グランド接続部16の下部22の幅は、例えば、40〜2000μm、好ましくは、60〜500μm、グランド接続部16の上部23の幅は、例えば、70〜2060μm、好ましくは、90〜560μmである。また、グランド接続部16の下部22および上部23の長さは、目的、用途および製品のデザインに応じて、適宜選択される。
半導電性層9は、図2および図3に示すように、帯電除去部3のみに設けられており、より具体的には、半導電性層9は、先端部を除いた帯電除去部3のベース絶縁層13に、全体的に配置され、平面視略矩形状に形成されている。
さらに具体的には、半導電性層9は、図3に示すように、帯電除去部3において、仮想線で示す第1カバー絶縁層15Aに被覆されるベース絶縁層13の上に、補助配線回路11およびグランド接続部16を被覆し、かつ、検査側接続端子部10が露出するように、連続して形成されている。すなわち、半導電性層9は、カバー絶縁層15(第1カバー絶縁層15A)と、ベース絶縁層13、補助配線回路11およびグランド接続部16との間に介在されるように、形成されている。
これにより、半導電性層9は、帯電除去部3では、厚み方向下側において、ベース絶縁層13、補助配線回路11およびグランド接続部16と接触し、厚み方向上側において、カバー絶縁層15と接触している。
また、半導電性層9は、グランド接続部16の上部23と接触しており、そのグランド接続部16を介して金属支持層2と、電気的に接続されている。
カバー絶縁層15は、ベース絶縁層13の上に、導体パターン14および半導電性層9を被覆するように形成されている。より具体的には、帯電除去部3(先端部を除く)においては、半導電性層9を被覆するように、配線回路本体部2(および帯電除去部3の先端部)においては、導体パターン14を被覆するように、ベース絶縁層13の上に形成されている。
また、カバー絶縁層15には、導電遮断部4において、ベース絶縁層13に形成される切り目18と同一の平面視形状のミシン目形状の切り目18が形成されている。
また、カバー絶縁層15には、図3の左側図に示すように、磁気ヘッド側接続端子部7、外部側接続端子部8および検査側接続端子部10が露出するように、これらに対応する部分が開口されている。
カバー絶縁層15の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
なお、カバー絶縁層15は、後述する回路付サスペンション基板1の製造工程(図5(f)参照)において、第1カバー絶縁層15Aをエッチングレジストとして用いる場合には、第1カバー絶縁層15Aおよび第2カバー絶縁層15Bから形成される。
図4および図5は、図3に示す回路付サスペンション基板の製造工程を示す断面図である。
次に、この回路付サスペンション基板1の製造方法について、図4および図5を参照して、説明する。
まず、この方法では、図4(a)に示すように、金属支持層12を用意する。
金属支持層12としては、例えば、ステンレス、42アロイ、アルミニウム、銅、銅−ベリリウム、りん青銅などの金属箔が用いられる。好ましくは、ステンレス箔が用いられる。金属支持層12の厚みは、例えば、10〜51μm、好ましくは、15〜30μmである。
次いで、この方法では、図4(b)に示すように、ベース絶縁層13を、金属支持層12の上に、導体パターン14が形成される部分に対応し、かつ、ベース開口部17が形成される上記したパターンとして形成する。
ベース絶縁層13は、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの樹脂からなる。耐熱性の観点からは、好ましくは、ポリイミド樹脂からなる。
ベース絶縁層13を上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、金属支持層12の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成されるベース絶縁層13の厚みは、例えば、1〜35μm、好ましくは、8〜15μmである。
次いで、この方法では、図4(c)に示すように、導体パターン14を、ベース絶縁層13の上に、上記したパターン(主配線回路5および補助配線回路11のパターン)として形成すると同時に、各グランド接続部16を、ベース絶縁層13の各ベース開口部17から露出する金属支持層12の上に、その下部22がベース絶縁層13の各ベース開口部17内に充填されるように、かつ、その上部23がベース絶縁層13における各ベース開口部17の周囲を被覆するように形成する。
導体パターン14およびグランド接続部16は、ともに同一の導体材料から形成され、例えば、銅、ニッケル、金、はんだ、またはこれらの合金などの導体材料からなり、好ましくは、銅からなる。また、導体パターン14およびグランド接続部16は、ベース絶縁層13および金属支持層12(ベース絶縁層13の各ベース開口部17から露出する部分を含む。)の上面に、例えば、アディティブ法、サブトラクティブ法などの公知のパターンニング法、好ましくは、アディティブ法によって、上記したパターンとして形成する。
アディティブ法では、まず、ベース絶縁層13および金属支持層12の表面に、導体薄膜(種膜)を形成する。導体薄膜は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを順次積層する。
次いで、この導体薄膜の上面に、導体パターン14およびグランド接続部16のパターンと逆パターンでめっきレジストを形成した後、めっきレジストから露出する導体薄膜の上面に、電解めっきにより、導体パターン14およびグランド接続部16を同時に形成する。その後、めっきレジストおよびそのめっきレジストが積層されていた部分の導体薄膜を除去する。
このようにして形成される導体パターン14では、その厚みが、例えば、3〜20μm、好ましくは、5〜20μmである。また、グランド接続部16の上部23の厚みは、例えば、3〜20μm、好ましくは、5〜20μmである。なお、グランド接続部16の下部22の厚みは、ベース絶縁層13の厚みと同一である。
次いで、この方法では、図4(d)に示すように、半導電性層9を、導体パターン14の表面と、グランド接続部16の上部23の表面と、導体パターン14および各グランド接続部16の上部23から露出するベース絶縁層13の表面と、ベース絶縁層13から露出する金属支持層12の表面とに、連続するように形成する。
半導電性層9を形成する半導電性材料としては、金属または樹脂が用いられる。
金属は、例えば、酸化金属などが用いられ、酸化金属としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの金属酸化物が用いられる。好ましくは、酸化クロムが用いられる。
酸化金属からなる半導電性層9の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法では、例えば、クロムなどの金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入するスパッタリング法によりスパッタリングした後、必要に応じて、加熱炉などを用いて、大気中で、50〜400℃、1分〜12時間、加熱により酸化することにより、酸化金属からなる半導電性層9を形成する。
反応性スパッタリングする方法では、例えば、スパッタリング装置において、クロムなどの金属をターゲットとして、酸素を含む反応性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層9を形成する。
酸化金属をターゲットとしてスパッタリングする方法では、例えば、スパッタリング装置において、酸化クロムなどの酸化金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる半導電性層9を形成する。
また、このような半導電性層9は、例えば、特開2004−335700号公報の記載に準拠して形成することができる。
樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂としては、公知のイミド樹脂を用いることができ、例えば、ポリイミド、ポリエーテルイミド、ポリアミドイミドなどが用いられる。
イミド樹脂前駆体としては、例えば、特開2004−35825号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミック酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
導電性ポリマー粒子としては、例えば、ポリアニリン、ポリピロール、ポリチオフェンなどの粒子、またはこれらの誘導体の粒子が用いられる。好ましくは、ポリアニリン粒子が用いられる。なお、導電性ポリマー粒子は、ドーピング剤によるドーピングによって、導電性が付与される。
ドーピング剤としては、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。
ドーピングは、予め導電性ポリマー粒子を分散(溶解)する溶媒中に配合させておいてもよく、また、半導電性層9を形成した後、半導電性層9が形成された製造途中の回路付サスペンション基板1をドーピング剤の溶液に浸漬してもよい。
カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。
金属粒子としては、例えば、クロム、ニッケル、銅、チタン、ジルコニウム、インジウム、アルミニウム、亜鉛などの粒子が用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの粒子が用いられる。
これら導電性粒子は、単独使用または2種以上併用することができる。好ましくは、ITO粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
溶媒は、イミド樹脂またはイミド樹脂前駆体、および、導電性粒子を分散(溶解)できれば、特に制限されないが、例えば、N−メチル−2−ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどの非プロトン性極性溶媒が用いられる。また、これら溶媒は、単独使用または2種以上併用することができる。
そして、半導電性樹脂組成物は、上記したイミド樹脂またはイミド樹脂前駆体、導電性粒子、および、溶媒を配合することによって、調製することができる。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。
また、溶媒は、これらイミド樹脂またはイミド樹脂前駆体、および、導電性粒子の総量が、半導電性樹脂組成物に対して、例えば、1〜40重量%(固形分濃度)、好ましくは、5〜30重量%(固形分濃度)となるように、配合する。固形分濃度がこれより少なくても多くても、目的の膜厚に制御することが困難となる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン14の表面と、各グランド接続部16の上部23の表面と、導体パターン14および各グランド接続部16の上部23から露出するベース絶縁層13の表面と、ベース絶縁層13から露出する金属支持層12の表面とに、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱して乾燥する。
また、半導電性樹脂組成物が、イミド樹脂前駆体を含有する場合には、乾燥後、そのイミド樹脂前駆体を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
これにより、半導電性層9を、導体パターン14の表面と、各グランド接続部16の上部23の表面と、導体パターン14および各グランド接続部16の上部23から露出するベース絶縁層13の表面と、ベース絶縁層13から露出する金属支持層12の表面とに、連続するように形成することができる。
このようにして形成された半導電性層9の厚みは、例えば、40μm以下、好ましくは、3〜20nmである。
また、この半導電性層9の表面抵抗値は、例えば、10〜1013Ω/□、好ましくは、10〜1011Ω/□、さらに好ましくは、10〜10Ω/□の範囲に設定される。半導電性層9の表面抵抗値がこれより小さいと、実装される磁気ヘッドの誤作動を生じる場合がある。また、半導電性層9の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
次いで、この方法では、図4(e)に示すように、第1カバー絶縁層15Aを、帯電除去部3(先端部を除く)において、半導電性層9の上に、上記した半導電性層9の平面視形状に対応して、それと同一位置に、上記したパターンとして形成する。
第1カバー絶縁層15Aは、ベース絶縁層13と同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
第1カバー絶縁層15Aを上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、半導電性層9の表面に塗布し、塗布されたワニスを乾燥して、第1カバー皮膜を形成する。次いで、第1カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成される第1カバー絶縁層15Aの厚みは、例えば、2〜10μm、好ましくは、3〜5μmである。
次いで、この方法では、図5(f)に示すように、第1カバー絶縁層15Aから露出する半導電性層9をエッチングにより除去する。
エッチングは、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、第1カバー絶縁層15Aをエッチングレジストとして、ウエットエッチングする。
これにより、半導電性層9を、平面視において第1カバー絶縁層15Aと同一位置に、帯電除去部3(先端部を除く)において、上記したパターンとして形成することができる。
次いで、この方法では、図5(g)に示すように、第2カバー絶縁層15Bを、ベース絶縁層13の上に、帯電除去部3においては、第1カバー絶縁層15Aを被覆するように、配線回路本体部2においては、導体パターン14を被覆するように形成することにより、カバー絶縁層15を上記したパターンとして形成する。
第2カバー絶縁層15Bは、第1カバー絶縁層15Aと同様の樹脂、好ましくは、感光性の合成樹脂、さらに好ましくは、感光性ポリイミドからなる。
第2カバー絶縁層15Bを上記したパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、第1カバー絶縁層15Aの表面と、各グランド接続部16の表面と、ベース絶縁層13の表面と、金属支持層12の表面とに塗布し、塗布されたワニスを乾燥して、第2カバー皮膜を形成する。次いで、第2カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターン(磁気ヘッド側接続端子部7、外部側接続端子部8および検査側接続端子部10が開口されるパターン)を形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成される第2カバー絶縁層15Bの厚みは、例えば、1〜40μm、好ましくは、1〜7μmである。
また、帯電除去部3において、第1カバー絶縁層15Aおよび第2カバー絶縁層15Bが積層される部分における、これらの合計厚さは、例えば、例えば、3〜20μm、好ましくは、5〜15μmである。
このようにして第2カバー絶縁層15Bを、ベース絶縁層13の上に、上記したパターンとして形成することにより、第1カバー絶縁層15Aおよび第2カバー絶縁層15Bからなるカバー絶縁層15を形成する。
次いで、この方法では、図5(h)に示すように、金属支持層12に、金属開口部20を形成する。
金属開口部20を形成するには、例えば、エッチング(例えば、ウエットエッチング)、レーザー加工など、好ましくは、ウエットエッチングにより開口する。
ウエットエッチングするには、まず、金属支持層2に、金属開口部20が形成される部分以外の部分の金属支持層2の裏面を、エッチングレジストによって被覆した後、次いで、エッチングレジストから露出する金属支持層2を、塩化第二鉄溶液などの公知のエッチング溶液を用いて、除去する。その後、エッチングレジストを除去する。
次いで、この方法では、図5(i)に示すように、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
切り目18は、例えば、赤外線レーザーや紫外線レーザー、または、金型で打ち抜くなどの公知の方法により、形成する。切り目18は、好ましくは、紫外線レーザーによるアブレーション法により、形成する。
その後、図1に示すように、金属支持層12を、化学エッチングによって切り抜いて、外形加工することにより、回路付サスペンション基板1を得る。
そして、このようにして得られた回路付サスペンション基板1は、製品として出荷されて搬送され、例えば、磁気ヘッドの組立工場において、回路付サスペンション基板1に磁気ヘッドが実装される。
ここで、製造後の回路付サスペンション基板1には、出荷時や搬送時の振動によって、摩擦などによる静電気が発生して、回路付サスペンション基板1が帯電することがある。
しかし、この回路付サスペンション基板1によれば、配線回路本体部2に磁気ヘッドを実装する前、すなわち、上記した出荷時や輸送時には、配線回路本体部2と導電(電気的に導伝)される帯電除去部3の半導電性層9によって、配線回路本体部2に帯電する静電気を、効率的に除去することができる。
より具体的には、半導電性層9は、グランド接続部16を介して金属支持層12と電気的に接続されているので、導体パターン14に帯電する静電気を、半導電性層9から金属支持層12へと効率的に除去することができる。
また、帯電除去部3は配線回路本体部2に隣接配置されているので、磁気ヘッドの実装前、すなわち、上記した出荷時や輸送時には、帯電除去部3と配線回路本体部2との導電を確実に確保することができる。また、この回路付サスペンション基板1では、帯電除去部3が配線回路本体部2に隣接配置されているので、帯電除去部3と配線回路本体部2との間に、導電遮断部4を簡単に配置して、帯電除去部3と、配線回路本体部2とを連続して一体的に形成することができる。
そして、磁気ヘッドの組立工場では、磁気ヘッドを実装する前に、回路付サスペンション基板1の主配線回路5の導通検査が実施される。
導通検査では、検査側接続端子部10が、補助配線回路11に接続され、その補助配線回路11が、主配線回路5に接続されているので、検査側接続端子部10に導通検査プローブを接続することにより、主配線回路5を導通検査することができる。
次いで、帯電除去部3を、導電遮断部4を境界として、配線回路本体部2から分離(除去)して、配線回路本体部2と帯電除去部3との導電を遮断した後、配線回路本体部2に磁気ヘッドを実装する。
そして、この回路付サスペンション基板1によれば、配線回路本体部2に磁気ヘッドを実装した後には、導電遮断部4により、配線回路本体部2と帯電除去部3とが分離されているので、配線回路本体部2の主配線回路5が帯電除去部3の半導電性層10から電気的な影響を受けることを防止することができる。そのため、配線回路本体部2の電気的安定性を確実に確保することができる。
より具体的には、この回路付サスペンション基板1によれば、帯電除去部3が、配線回路本体部2の後端部に隣接配置され、つまり、帯電除去部3が、磁気ヘッド側接続端子部7および外部側接続端子部8の間の主配線回路5に対して、主配線回路5に沿う方向の長手方向外側、すなわち、配線回路本体部2の後側に配置されているので、その後側に配置される帯電除去部3を、導電遮断部4を境界として除去するのみで、磁気ヘッド側接続端子部7に磁気ヘッドを実装した後には、配線回路本体部2と帯電除去部3との導電を、確実に遮断することができ、半導電性層9が、磁気ヘッド側接続端子部7および外部側接続端子部8や、これらの間の主配線回路5に対して、電気的な影響を与えることを確実に防止することができる。
また、帯電除去部3を、導電遮断部4を境界として、配線回路本体部2から分離するのみであるため、導電遮断部4によって、配線回路本体部2と帯電除去部3との導電を、確実に遮断することができる。
また、導電遮断部4を境界とする分離は、切り目18に沿って、配線回路本体部2から帯電除去部3を切り離すのみであるため、導電遮断部4によって、配線回路本体部2と帯電除去部3とを簡単に分離することができ、これらの間の導電を簡単に遮断することができる。
また、上記した回路付サスペンション基板1の製造方法では、第1カバー絶縁層15Aを形成して、これをエッチングレジストとして、半導電性層9を形成したが、第1カバー絶縁層15Aを形成せずに、公知のエッチングレジスト19をレジストとして、半導電性層9を形成することもできる。
図6は、図4および図5に示す回路付サスペンション基板の製造工程の、他の製造工程を示す断面図である。
この方法では、図4(d)に示すように、半導電性層9を、導体パターン14と、グランド接続部16と、ベース絶縁層13と、金属支持層12との各表面に、連続するように形成した後、図6(a)に示すように、エッチングレジスト19を、帯電除去部3(先端部を除く)において、半導電性層9の上に、上記した半導電性層9の平面視形状に対応して、それと同一位置に、上記したパターンとして形成する。
エッチングレジスト19は、例えば、ドライフィルムレジストなどを用いる公知の方法により、上記したパターンとして形成する。
次いで、この方法では、図6(b)で示すように、エッチングレジスト19から露出する半導電性層9をエッチング(ウエットエッチング)により除去する。
次いで、この方法では、図6(c)に示すように、エッチングレジスト19を、例えば、ウエットエッチングなどの公知のエッチング法または剥離によって、除去する。
次いで、この方法では、図6(d)に示すように、カバー絶縁層15を、上記したパターンとして、上記と同様に形成する。
例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、半導電性層9、各グランド接続部16、ベース絶縁層13および金属支持層12の表面に塗布し、塗布されたワニスを乾燥して、カバー皮膜を形成する。次いで、カバー皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像により上記したパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
このようにして形成されるカバー絶縁層15の厚みは、例えば、1〜40μm、好ましくは、1〜7μmである。
その後、この方法では、上記と同様に、図5(h)に示すように、金属支持層12に、金属開口部20を形成して、次いで、図5(i)に示すように、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
このようにして、第1カバー絶縁層15Aを形成せずに、公知のエッチングレジスト19をエッチングレジストとして、半導電性層9を形成することにより、回路付サスペンション基板1を得ることもできる。
この方法によれば、帯電除去部3において、上記した第1カバー絶縁層15Aおよび第2カバー絶縁層15Bの積層部分におけるこれらの厚みと、第2カバー絶縁層15Bの厚みとの相違を生じさせることなく、均一な厚みのカバー絶縁層15を形成することができる。そのため、より薄型化が図られた回路付サスペンション基板1を得ることができる。
また、上記した説明では、回路付サスペンション基板1の半導電性層9を金属支持層12と接触させずに、グランド接続部16を介して金属支持層12と電気的に接続させたが、例えば、図7に示すように、回路付サスペンション基板1の半導電性層9を、金属支持層12と直接接触させることもできる。
図7〜図10は、本発明の配線回路基板の他の実施形態である回路付サスペンション基板の断面図であって、図3に対応する断面図であり、半導電性層が金属支持層と直接接触する形態であって、図7は、半導電性層が補助配線回路とカバー絶縁層との間に介在される形態、図8は、半導電性層が補助配線回路とベース絶縁層との間に介在される形態、図9は、半導電性層がカバー絶縁層の表面に形成される形態、図10は、半導電性層がベース絶縁層の表面および補助配線回路の表面に形成されるとともに、カバー絶縁層の表面に形成される形態を示す。なお、以降の各図において、上記と同様の部材には同一の符号を付し、その説明を省略する。
図7において、ベース絶縁層13は、上記した金属支持層12の上に、導体パターン14が形成される部分に対応して、金属支持層12の周端部が露出するパターンとして形成されている。また、ベース絶縁層13には、図3に示すベース開口部17は形成されていない。
半導電性層9は、第1カバー絶縁層15Aに被覆されるベース絶縁層13の上に、補助配線回路11を被覆するように、形成されている。より具体的には、補助配線回路11の各補助配線21の上面および幅方向両側面、各補助配線21から露出するベース絶縁層13の上面、幅方向両側面(図7の右側図)および長手方向後端側面(図7の左側図)に形成され、ベース絶縁層13の幅方向両側面および長手方向後端側面に形成される半導電性層9の下端面が、ベース絶縁層13の幅方向両側面および長手方向後端側面から露出する金属支持層12の上面に直接接触している。これにより、半導電性層9は、金属支持層12と電気的に接続されている。
カバー絶縁層15は、ベース絶縁層13の上に、導体パターン14および半導電性層9を被覆するように形成されるとともに、ベース絶縁層13から露出する金属支持層12の周端部を被覆するように形成されている。 この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持層12を用意し、次いで、ベース絶縁層13を、金属支持層12の上に、導体パターン14が形成される部分に対応するように、上記したパターンとして形成し、次いで、導体パターン14を、ベース絶縁層13の上に、上記したパターン(主配線回路5および補助配線回路11のパターン)として形成し、次いで、半導電性層9を、導体パターン14と、ベース絶縁層13と、金属支持層12との各表面に、連続するように形成し、次いで、第1カバー絶縁層15Aを、帯電除去部3(先端部を除く)において、上記した半導電性層9の平面視形状に対応して、それと同一位置に、上記したパターンとして形成する。
次いで、第1カバー絶縁層15Aから露出する半導電性層9をエッチングにより除去する。このエッチングでは、ベース絶縁層13の側面(幅方向両側面および長手方向後端側面)に形成される半導電性層9が残存するようにエッチングする。
次いで、第2カバー絶縁層15Bを、ベース絶縁層13の上に、帯電除去部3においては、第1カバー絶縁層15Aおよびベース絶縁層13から露出する金属支持層12の周端部を被覆するように、配線回路本体部2においては、導体パターン14およびベース絶縁層13から露出する金属支持層12の周端部を被覆するように、上記したパターンとして形成し、次いで、金属支持層12に金属開口部20を形成し、その後、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
そして、この方法によれば、導体パターン14の形成においては、グランド接続部16を併せて設ける必要がないので、回路付サスペンション基板1を簡単に製造することができる。
また、上記した説明では、図7において、半導電性層9を、補助配線回路11とカバー絶縁層15との間に介在させたが、半導電性層9は帯電除去部3に設ければ、その配置は、これに限定されず、例えば、図8に示すように、補助配線回路11とベース絶縁層13との間に介在させることもできる。
図8において、半導電性層9は、帯電除去部3(先端部を除く)において、ベース絶縁層13と補助配線回路11との間に介在されるように、形成されている。
この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持層12を用意し、次いで、ベース絶縁層13を、金属支持層12の上に、導体パターン14が形成される部分に対応するように、パターンとして形成し、次いで、半導電性層9を、ベース絶縁層13と、金属支持層12との各表面に、連続するように形成し、次いで、導体パターン14を、半導電性層9の上に、上記したパターン(主配線回路5および補助配線回路11のパターン)として形成し、次いで、第1カバー絶縁層15Aを、帯電除去部3において、上記した半導電性層9の平面視形状に対応して、それと同一位置に、上記したパターンとして形成する。
次いで、第1カバー絶縁層15Aから露出する半導電性層9をエッチングにより除去する。このエッチングでは、ベース絶縁層13の側面(幅方向両側面および長手方向後端側面)に形成される半導電性層9が残存するようにエッチングする。
次いで、第2カバー絶縁層15Bを、ベース絶縁層13の上に、帯電除去部3においては、第1カバー絶縁層15Aおよびベース絶縁層13から露出する金属支持層12の周端部を被覆するように、配線回路本体部2においては、導体パターン14およびベース絶縁層13から露出する金属支持層12の周端部を被覆するように形成することにより、上記したパターンとして形成し、次いで、金属支持層12に金属開口部20を形成し、その後、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
また、上記した方法以外に、この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持層12を用意し、次いで、ベース絶縁層13を、金属支持層12の上に、導体パターン14が形成される部分に対応するように、パターンとして形成し、次いで、ベース絶縁層13と、金属支持層12との各表面に、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とが順次積層されてなる導体薄膜(種膜)を形成し、その後、アディティブ法により導体パターン14を、導体薄膜の上に、上記したパターン(主配線回路5および補助配線回路11のパターン)として形成し、次いで、導体パターン14から露出する銅薄膜を、クロム薄膜が残存するように、エッチングにより除去し、次いで、銅薄膜の除去により露出したクロム薄膜を、加熱に基づく酸化により、半導電性化処理して、酸化クロム層からなる半導電性層9を形成し、次いで、第1カバー絶縁層15Aを、帯電除去部3(先端部を除く)において、上記した半導電性層9と平面視において同一位置に、パターンとして形成する。
次いで、第1カバー絶縁層15Aから露出する半導電性層9をエッチングにより除去する。このエッチングでは、ベース絶縁層13の側面(幅方向両側面および長手方向後端側面)に形成される半導電性層9が残存するようにエッチングする。
次いで、第2カバー絶縁層15Bを、ベース絶縁層13の上に、帯電除去部3においては、第1カバー絶縁層15Aおよびベース絶縁層13から露出する金属支持層2の周端部を被覆するように、配線回路本体部2においては、導体パターン14およびベース絶縁層13から露出する金属支持層2の周端部を被覆するように形成することにより、上記したパターンとして形成する。
このような方法によれば、上記した図8に示す回路付サスペンション基板1を、簡易かつ効率的に製造することができる。
また、上記した説明では、図8において、半導電性層9を、ベース絶縁層13の表面に形成したが、これに限定されず、例えば、図9に示すように、カバー絶縁層15の表面に形成することもできる。
図9において、半導電性層9は、帯電除去部3(先端部を除く)において、カバー絶縁層15の表面に形成されている。より具体的には、半導電性層9は、カバー絶縁層15の上面と、カバー絶縁層15の幅方向両側面と、カバー絶縁層15の長手方向後端側面に形成され、カバー絶縁層15の幅方向両側面および長手方向後端側面に形成される半導電性層9の下端面が、カバー絶縁層15の幅方向両側面および長手方向後端側面から露出する金属支持層2の上面に直接接触している。これにより、半導電性層9は、金属支持層12と電気的に接続されている。 この回路付サスペンション基板1を得るには、図示しないが、例えば、まず、金属支持層12を用意し、次いで、ベース絶縁層13を、金属支持層12の上に、導体パターン14が形成される部分に対応するように、上記したパターンとして形成し、次いで、導体パターン14を、ベース絶縁層13の上に、上記したパターン(主配線回路5および補助配線回路11のパターン)として形成し、次いで、カバー絶縁層15を、上記したパターンとして、上記と同様に形成し、次いで、半導電性層9を、カバー絶縁層15の表面に形成する。
半導電性層9をカバー絶縁層15の表面に形成するには、公知の方法が用いられ、例えば、特開2003−152383号公報の段落番号[0021]〜[0027]の記載や特開2004−335700号公報の段落番号[0034]〜[0052]の記載などに準拠して形成することができる。
次いで、金属支持層12に金属開口部20を形成し、その後、導電遮断部4のベース絶縁層13およびカバー絶縁層15に、切り目18を形成する。
また、上記した説明では、半導電性層9を、補助配線回路11の表面およびベース絶縁層13の表面(図7)、または、カバー絶縁層15の表面(図9)の各面に設けたが、これに限定されず、例えば、半導電性層9を、これら全層の表面に形成することもできる。
図10において、半導電性層9は、ベース絶縁層13の表面と、補助配線回路11の表面とに形成されているとともに、カバー絶縁層15の表面にも、形成されている。
この回路付サスペンション基板1を得るには、図示しないが、例えば、上記したように、金属支持層12、ベース絶縁層13および導体パターン14を順次形成し、次いで、半導電性層9を、図7の回路付サスペンション基板1と同様の方法により、導体パターン14の上に形成し、次いで、カバー絶縁層15を形成した後、半導電性層9を、図9の回路付サスペンション基板1と同様の方法により、カバー絶縁層15の表面に形成する。
このように、半導電性層9を、ベース絶縁層13と補助配線回路11とカバー絶縁層15との表面に形成すれば、配線回路本体部2に磁気ヘッドを実装する前には、2つの半導電性層9によって、配線回路本体部2に帯電する静電気を、より一層効率的に除去することができる。
また、上記した説明では、図2に示すように、回路付サスペンション基板1に、1つの導電遮断部4を形成したが、これに限定されず、例えば、図11に示すように、2つの導電遮断部(導電遮断部4および後述する補助導電遮断部26)を形成することもできる。
図11において、帯電除去部3は、第3端子部形成部としての検査側接続端子部形成部27と、半導電性形成部28と、検査側接続端子部形成部27および半導電性層形成部28との間に形成される補助導電遮断部26とを備えている。
検査側接続端子部形成部27は、上記した検査側接続端子部10が形成される領域として形成され、補助導電遮断部26の後端側に隣接配置されている。
半導電性層形成部28は、半導電性層9が形成される領域として形成され、補助導電遮断部26と導電遮断部4との間に配置されている。
補助導電遮断部26は、検査側接続端子部形成部27および半導電性層形成部28との間において、幅方向に沿って直線的に配置されており、この補助導電遮断部26を境界として、検査側接続端子部形成部27が、半導電性層形成部28から分離可能とされている。より具体的には、補助導電遮断部26は、上記した導電遮断部4と同様に、ベース絶縁層13およびカバー絶縁層15が幅方向にわたって断続的に除去されることにより、ミシン目形状の切り目18として形成されている。
金属支持層12には、導電遮断部4が露出するように、上記した金属開口部20が形成されるとともに、補助導電遮断部26、および、補助導電遮断部26に連続する検査側接続端子部形成部27および半導電性層形成部28の各裏面が露出するように、補助金属開口部25が形成されている。
半導電性層9は、半導電性層形成部28のみに設けられ、半導電性層形成部28の幅方向にわたって、平面視略矩形状に形成されている。
そして、この回路付サスペンション基板1では、磁気ヘッドの組立工場において、検査側接続端子部形成部27を、補助導電遮断部26を境界として、半導電性形成部28から分離(除去)して、半導電性形成部28と検査側接続端子部形成部27との導電を遮断した後、配線回路本体部2に磁気ヘッドを実装する。
より具体的には、この回路付サスペンション基板1によれば、検査側端子部形成部27が、半導電性層形成部28の後端部に隣接配置され、つまり、検査側端子部形成部27が、半導電性層形成部28の後側に配置されているので、その後側に配置される検査側端子部形成部27を、補助導電遮断部26を境界として除去するのみで、磁気ヘッドを実装した後には、半導電性層形成部28と検査側端子部形成部27との導電を、確実に遮断することができる。
また、補助導電遮断部26を境界とする分離は、切り目18に沿って、半導電性層形成部28から検査側端子部形成部27を切り離すのみであるため、補助導電遮断部26によって、半導電性層形成部28と検査側端子部形成部27とを簡単に分離することができ、これらの間の導電を簡単に遮断することができる。
そして、この回路付サスペンション基板1では、半導電性層形成部28から検査側接続端子部形成部27を分離しても、半導電性層形成部28には半導電性層9が形成されている。そのため、例えば、磁気ヘッド実装後の回路付サスペンション基板1を、さらに搬送して、例えば、ハードディスクドライブの組立工場において、ハードディスクドライブに回路付サスペンション基板1を実装するときに、その実装前の回路付サスペンション基板1に帯電する静電気も効率的に除去することができる。
そして、ハードディスクドライブの組立工場において、半導電性層形成部28を、導電遮断部4を境界として、配線回路本体部2から分離(除去)して、配線回路本体部2と半導電性層形成部28との導電を遮断した後に、配線回路本体部2をハードディスクドライブに実装する。(リード・ライト基板を配線回路本体部2の外部側接続端子部8に実装する。)
そして、この回路付サスペンション基板1によれば、配線回路本体部2がハードディスクドライブに実装された後には、導電遮断部4により、配線回路本体部2と半導電性層形成部28との導電が遮断されているので、配線回路本体部2の主配線回路5が半導電性形成部28の半導電性層9から電気的な影響を受けることを防止することができる。そのため、配線回路本体部2の電気的安定性を確実に確保することができる。
また、上記した説明では、図2に示すように、帯電除去部3と配線回路本体部2とが切り目18により物理的に分離可能に形成されているが、帯電除去部3と配線回路本体部2との間の導電を遮断できれば、これに限定されず、例えば、図11の一点鎖線で示すように、帯電除去部3(検査側接続端子部形成部27)と配線回路本体部2との間に架設され、長手方向において導電遮断部4を迂回するように形成される支持部29を、帯電除去部3および配線回路本体部2の金属支持層2と一体的に形成することにより、支持部29を介して帯電除去部3と配線回路本体部2とが物理的に分離されることなく連結されたまま、導電遮断部4を境界として帯電除去部3と配線回路本体部2との間の導電を遮断することもできる。
なお、上記した説明において、グランド接続部16を2つ形成したが、これに限定されず、例えば、図示しないが、グランド接続部16を、補助配線回路11と幅方向外側一方側に間隔を隔てて、1つのみ形成することもできる。
また、上記した説明において、グランド接続部16を、平面視略矩形状に形成したが、その形状はこれに限定されず、例えば、平面視略円形状など、適宜の形状に形成することもできる。
また、上記した説明において、半導電性層9を、平面視略矩形状に形成したが、帯電除去部3(または半導電性形成部28)に形成すれば、これに限定されず、目的、用途および製品のデザインに応じて、適宜の形状に形成することができる。
なお、上記した説明では、半導電性層9を、帯電除去部3のみに設けたが、半導電性層9は、帯電除去部3に設けられれば、これに限定されず、例えば、図11の仮想線に示すように、半導電性層9を、平面視略矩形状部分の幅方向一方側端部の長手方向先端部から、長手方向先端側に向かい、配線回路本体部2の後端部まで延びる略L字状に、形成することもできる。
配線回路本体部2の後端部まで延びる延設部30は、配線回路本体部2の主配線回路5および外部側接続端子部8と幅方向に間隔を隔てて配置されている。また、延設部30は、ベース絶縁層13の上に、カバー絶縁層15に被覆されるように形成されており、延設部30の先端部には、金属支持層2の上に形成されるグランド接続部16が設けられている。これにより、延設部30は、厚み方向下側において、ベース絶縁層13およびグランド接続部16と接触し、厚み方向上側において、カバー絶縁層15と接触している。
このように、半導電性層9を、延設部30を備える略L字状に形成すれば、例えば、帯電除去部3の幅方向の長さが狭く、帯電除去部3においてグランド接続部16を設けるスペースを確保することが困難な場合であっても、延設部30を配線回路本体部2に延設して、その先端部にグランド接続部16を設けて、これに接触させることができる。
そして、このように半導電性層9の延設部30を配線回路本体部2に設けても、半導電性層9は、帯電除去部3に設けられているので、磁気ヘッドの実装前には、配線回路本体部2の帯電を除去することができる。また、磁気ヘッドの実装後には、帯電除去部3を、導電遮断部4を境界として、配線回路本体部2から分離することにより、配線回路本体部2の延設部30と帯電除去部3の半導電性層9との導電を遮断することができるので、配線回路本体部2の主配線回路5が延設部30(半導電性層9)から電気的な影響を受けることを防止することができる。
また、上記の説明では、本発明の配線回路基板を、回路付サスペンション基板1を例示して説明したが、本発明の配線回路基板は、これに限定されず、金属支持層2が補強層として設けられた各種フレキシブル配線回路基板などの他の配線回路基板にも広く適用することができる。
以下に実施例および比較例を示し、本発明をさらに具体的に説明するが、本発明は、何ら実施例および比較例に限定されない。
実施例1
厚み20μmのステンレス箔からなる金属支持層を用意した(図4(a)参照)。
次いで、その金属支持層の表面に、感光性ポリアミック酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した。その後、そのベース皮膜を、フォトマスクを介して、700mJ/cmで露光させ、190℃で10分加熱した後、アルカリ現像液を用いて現像した。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、ポリイミドからなるベース絶縁層を、金属支持層の上に、導体パターンが形成される部分に対応し、かつ、ベース開口部が形成される上記したパターンとして形成した。(図4(b)参照)。このベース絶縁層の厚みは、10μmであった。また、各ベース開口部は、平面視矩形状で、幅が80μm、長さが300μmであった。
次いで、アディティブ法により、銅箔からなる厚み10μmの導体パターンを、ベース絶縁層の上面に、上記したパターン(主配線回路および補助配線回路のパターン)として形成すると同時に、銅からなるグランド接続部を、各ベース開口部から露出する金属支持層の上に、その下部がベース絶縁層のベース開口部内に充填されるように、かつ、その上部がベース絶縁層におけるベース開口部の周囲を被覆するように形成した(図4(c)参照)。
各配線間の間隔および各補助配線間の間隔は、それぞれ100μm、各配線の幅および各補助配線の幅は、それぞれ30μmであった。また、磁気ヘッド側接続端子部間の間隔、外部側接続端子部間の間隔および検査側接続端子部間の間隔は、それぞれ25μm、磁気ヘッド側接続端子部の幅、外部側接続端子部の幅および検査側接続端子部の幅は、それぞれ25μmであった。また、各グランド接続部は、その上部および下部ともに、平面視矩形状であり、下部は、幅が80μm、長さが300μm、上部は、幅が140μm、長さが360μm、厚さが10μmであった。
次いで、導体パターンの表面と、グランド接続部の表面と、ベース絶縁層と、金属支持層との各表面に、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
なお、スパッタリングは、特開2004−335700号公報の記載に準拠する方法で、下記の条件で実施した。
ターゲット:Cr
到達真空度:1.33×10−3Pa
導入ガス流量(アルゴン):2.0×10−3/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC500W
スパッタリング時間:3秒
スパッタリング皮膜の厚み:100nm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロム層からなる半導電性層を形成した(図4(d)参照)。酸化クロム層の厚みは、100nmであった。
なお、酸化クロム層からなる半導電性層が形成されていることはESCAにて確認した。また、この半導電性層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、1×10Ω/□であった。
次いで、上記した感光性ポリアミック酸樹脂のワニスを、半導電性層の表面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み4μmの第1カバー皮膜を形成した。その後、その第1カバー皮膜を、フォトマスクを介して、700mJ/cmで露光させ、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、第1カバー皮膜をパターンニングした。その後、1.33Paに減圧した状態で、385℃で硬化させた。これにより、ポリイミドからなる第1カバー絶縁層を、帯電除去部(先端部を除く)における半導電性層の上に、上記したパターンとして形成した(図4(e)参照)。第1カバー絶縁層は、平面視矩形状であり、幅が660μm、長さが2070μm、厚みが4μmであった。
次いで、第1カバー絶縁層から露出する半導電性層を、第1カバー絶縁層をエッチングレジストとして、水酸化カリウム水溶液を用いたウエットエッチングにより、除去した(図5(f)参照)。これにより、半導電性層を、第1カバー絶縁層の平面視矩形状に対応して、それと同一位置に、上記したパターンとして形成した。
次いで、第2カバー絶縁層を、ベース絶縁層の上に、帯電除去部においては、第1カバー絶縁層を被覆するように、配線回路本体部においては、導体パターンを被覆するように形成することにより、第1カバー絶縁層および第2カバー絶縁層からなるカバー絶縁層を上記したパターンとして形成した(図5(g)参照)。第2カバー絶縁層の厚みは、5μmであった。
次いで、金属支持層を、ウエットエッチングにより、開口して、金属開口部を形成し(図5(h)参照)、その後、導電遮断部のベース絶縁層およびカバー絶縁層に、紫外線レーザーによるアブレーション法により、ミシン目形状の切り目を形成した(図5(i)参照)。
その後、金属支持層を、化学エッチングによって切り抜いて、外形加工することにより、回路付サスペンション基板を得た(図1参照)。
比較例1
実施例1の回路付サスペンション基板の製造において、第1カバー絶縁層を設けずに、半導電性層をエッチングしなかった以外は、実施例1と同様にして、回路付サスペンション基板を製造した(図13参照)。
すなわち、半導電性層を、配線回路本体部と帯電除去部とにわたって、連続して形成した。
(評価)
電気的安定性評価(磁気ヘッド実装後の回路付サスペンション基板の電気的安定性)
実施例1および比較例1により得られた回路付サスペンション基板において、配線回路本体部の磁気ヘッド側接続端子部に磁気ヘッドを実装した後、導電遮断部の切り目に沿って、帯電除去部を切り離すことにより、配線回路本体部と帯電除去部との導電を遮断して、帯電除去部を、配線回路本体部から分離した。その後、85℃、85%RHの雰囲気下で、外部側接続端子部から6Vの電圧を、1000時間、それぞれ印加して、配線間絶縁抵抗値を測定することにより、配線回路本体部の電気的な安定性を評価した。
その結果、実施例1の配線回路本体部では、印加後1000時間以上経過しても、配線回路本体部が安定であることを確認した。一方、比較例1の配線回路本体部では、印加後100時間経過時に、銅マイグレーションによって配線間絶縁抵抗値が不安定になったことが確認された。
本発明の配線回路基板の一実施形態である回路付サスペンション基板を示す概略平面図である。 図1に示す回路付サスペンション基板の帯電除去部の拡大平面図である。 図1および図2に示す回路付サスペンション基板の断面図であって、左側図は、導体パターンの長手方向に沿う方向における断面図、右側図は、回路付サスペンション基板の幅方向に沿う方向における帯電除去部の断面図であり、図2のA−A線断面図ある。 図3に示す回路付サスペンション基板の製造工程を示す断面図であって、(a)は、金属支持層を用意する工程、(b)は、ベース絶縁層を、金属支持層の上に、ベース開口部が形成されるパターンとして形成する工程、(c)は、導体パターンおよびグランド接続部を、同時に形成する工程、(d)は、半導電性層を、導体パターンの表面と、グランド接続部の上部の表面と、ベース絶縁層の表面と、金属支持層の表面との全面に、連続するように形成する工程、(e)は、第1カバー絶縁層を、帯電除去部(先端部を除く)において、半導電性層の上に、パターンとして形成する工程を示す。 図4に続いて、図3に示す回路付サスペンション基板の製造工程を示す断面図であって、(f)は、第1カバー絶縁層から露出する半導電性層を除去する工程、(g)は、第2カバー絶縁層を、ベース絶縁層の上に、第1カバー絶縁層および導体パターンを被覆するように、パターンとして形成する工程、(h)は、金属支持層に、金属開口部を形成する工程、(i)は、導電遮断部に、切り目を形成する工程を示す。 図4および図5に示す回路付サスペンション基板の製造工程の、他の製造工程を示す断面図であって、(a)は、エッチングレジストを、帯電除去部(先端部を除く)において、半導電性層の上に、パターンとして形成する工程、(b)は、エッチングレジストから露出する半導電性層を除去する工程、(c)は、エッチングレジストを除去する工程、(d)は、カバー絶縁層を、ベース絶縁層の上に、半導電性層および導体パターンを被覆するように、パターンとして形成する工程を示す。 本発明の配線回路基板の他の実施形態(半導電性層が金属支持層と直接接触する形態であって、半導電性層が補助配線回路とカバー絶縁層との間に介在される形態)である回路付サスペンション基板の断面図であって、図3に対応する断面図である。 本発明の配線回路基板の他の実施形態(半導電性層が金属支持層と直接接触する形態であって、半導電性層が補助配線回路とベース絶縁層との間に介在される形態)である回路付サスペンション基板の断面図であって、図3に対応する断面図である。 本発明の配線回路基板の他の実施形態(半導電性層が金属支持層と直接接触する形態であって、半導電性層がカバー絶縁層の表面に形成される形態)である回路付サスペンション基板の断面図であって、図3に対応する断面図である。 本発明の配線回路基板の他の実施形態(半導電性層が金属支持層と直接接触する形態であって、半導電性層がベース絶縁層の表面および補助配線回路の表面に形成されるとともに、カバー絶縁層の表面に形成される形態)である回路付サスペンション基板の断面図であって、図3に対応する断面図である。 本発明の配線回路基板の他の実施形態(2つの導電遮断部が形成される形態)の回路付サスペンション基板の帯電除去部の拡大平面図であって、図2に対応する拡大平面図である。 図11に示す回路付サスペンション基板の断面図であって、左側図は、導体パターンに沿う方向における断面図、右側図は、回路付サスペンション基板の幅方向に沿う方向における半導電性層形成部の断面図であり、図3に対応する断面図である。 回路付サスペンション基板の断面図であって、導体パターンに沿う方向における断面図であり、図3の左側図に対応する断面図である。
符号の説明
1 回路付サスペンション基板
2 配線回路本体部
3 帯電除去部
4 導電遮断部
5 主配線回路
7 磁気ヘッド側接続端子部
8 外部側接続端子部
9 半導電性層
10 検査側接続端子部
11 補助配線回路
12 金属支持層
13 ベース絶縁層
15 カバー絶縁層
18 切り目
26 補助導電遮断部
27 検査側接続端子部形成部
28 半導電性層形成部

Claims (11)

  1. 配線回路を備える配線回路本体部と、
    前記配線回路本体部と導電され、半導電性層を備える帯電除去部と、
    前記配線回路本体部と前記帯電除去部との間に配置され、それらの導電を遮断するための導電遮断部と
    を備えていることを特徴とする、配線回路基板。
  2. 前記帯電除去部は、前記配線回路本体部の周端部に隣接配置されていることを特徴とする、請求項1に記載の配線回路基板。
  3. 前記配線回路本体部は、
    前記配線回路に接続され、前記配線回路本体部の一方側に配置される第1端子部と、
    前記配線回路に接続され、前記配線回路本体部の他方側に配置される第2端子部とを備え、
    前記帯電除去部は、前記第1端子部および前記第2端子部の間の前記配線回路に対して、前記配線回路に沿う方向の外側に配置されていることを特徴とする、請求項1または2に記載の配線回路基板。
  4. 前記帯電除去部は、前記導電遮断部を境界として、前記配線回路本体部と分離可能であることを特徴とする、請求項1〜3のいずれかに記載の配線回路基板。
  5. 前記導電遮断部には、切り目が形成されていることを特徴とする、請求項4に記載の配線回路基板。
  6. 前記帯電除去部は、前記配線回路に接続される導体層と、前記導体層に積層される絶縁層とを備え、
    前記導体層および/または前記絶縁層の上には、前記半導電性層が形成されていることを特徴とする、請求項1〜5のいずれかに記載の配線回路基板。
  7. 前記帯電除去部は、さらに、金属支持層を備え、
    前記半導電性層は、前記金属支持層と電気的に接続されていることを特徴とする、請求項6に記載の配線回路基板。
  8. 前記帯電除去部は、前記導体層に接続される第3端子部を備えていることを特徴とする、請求項6または7に記載の配線回路基板。
  9. 前記帯電除去部は、
    前記第3端子部が形成される第3端子部形成部と、
    前記第3端子部形成部と前記導電遮断部との間に配置され、前記半導電性層が形成される半導電性層形成部と、
    前記第3端子部形成部と前記半導電性層形成部との間に配置され、それらの導電を遮断するための補助導電遮断部と
    を備えていることを特徴とする、請求項8に記載の配線回路基板。
  10. 前記第3端子部形成部は、前記補助導電遮断部を境界として、前記半導電性層形成部と分離可能であることを特徴とする、請求項9に記載の配線回路基板。
  11. 前記補助導電遮断部には、切り目が形成されていることを特徴とする、請求項9または10に記載の配線回路基板。
JP2006213776A 2006-08-04 2006-08-04 配線回路基板 Expired - Fee Related JP4919727B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006213776A JP4919727B2 (ja) 2006-08-04 2006-08-04 配線回路基板
EP07111861A EP1885167B1 (en) 2006-08-04 2007-07-05 Circuit wired board
CN2007101408060A CN101119610B (zh) 2006-08-04 2007-08-03 布线电路基板
US11/882,667 US8053674B2 (en) 2006-08-04 2007-08-03 Wired circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006213776A JP4919727B2 (ja) 2006-08-04 2006-08-04 配線回路基板

Publications (2)

Publication Number Publication Date
JP2008041909A true JP2008041909A (ja) 2008-02-21
JP4919727B2 JP4919727B2 (ja) 2012-04-18

Family

ID=38456528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006213776A Expired - Fee Related JP4919727B2 (ja) 2006-08-04 2006-08-04 配線回路基板

Country Status (4)

Country Link
US (1) US8053674B2 (ja)
EP (1) EP1885167B1 (ja)
JP (1) JP4919727B2 (ja)
CN (1) CN101119610B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110125203A1 (en) * 2009-03-20 2011-05-26 ElectroCore, LLC. Magnetic Stimulation Devices and Methods of Therapy
US7694416B2 (en) * 2006-12-08 2010-04-13 Nitto Denko Corporation Producing method of wired circuit board
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
TWI537991B (zh) * 2010-08-26 2016-06-11 A flexible cable with a waterproof structure
DE102010045581B4 (de) 2010-09-16 2018-08-09 Infineon Technologies Ag Verfahren und Vorrichtung zum Programmieren von Daten in nicht-flüchtige Speicher
WO2012057428A1 (ko) * 2010-10-25 2012-05-03 한국단자공업 주식회사 인쇄회로기판 및 이를 사용한 차량용 기판블록
US9717141B1 (en) * 2013-01-03 2017-07-25 St. Jude Medical, Atrial Fibrillation Division, Inc. Flexible printed circuit with removable testing portion
JP6169894B2 (ja) * 2013-05-28 2017-07-26 日東電工株式会社 配線回路基板
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
JP6280828B2 (ja) * 2014-07-07 2018-02-14 日東電工株式会社 回路付サスペンション基板
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板
JP7246615B2 (ja) * 2017-12-20 2023-03-28 住友電気工業株式会社 プリント配線板の製造方法及び積層体
TWI665455B (zh) * 2018-05-30 2019-07-11 緯穎科技服務股份有限公司 用於傳輸並供測試高速訊號的電路板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH058339A (ja) * 1990-02-06 1993-01-19 Sumitomo Bakelite Co Ltd チツプ型電子部品包装用カバーテープ
JPH09223304A (ja) * 1996-02-15 1997-08-26 Tdk Corp 磁気ヘッド装置
JPH11238218A (ja) * 1998-02-19 1999-08-31 Fujitsu Ltd アクチュエータ及び該アクチュエータを具備した磁気ディスク装置
JP2000142786A (ja) * 1998-11-13 2000-05-23 Shin Etsu Polymer Co Ltd トップテープ
JP2000306220A (ja) * 1999-04-21 2000-11-02 Nitto Denko Corp フレキシブル配線板
JP2001044625A (ja) * 1999-08-02 2001-02-16 Alps Electric Co Ltd 回路基板及び回路のショート方法及び磁気ヘッド及び磁気ヘッドの製造方法
JP2001200217A (ja) * 2000-01-19 2001-07-24 Nitto Denko Corp 包装材用積層テープ
JP2002056513A (ja) * 2000-08-07 2002-02-22 Alps Electric Co Ltd 磁気抵抗型ヘッド装置の製造方法
JP2006093228A (ja) * 2004-09-21 2006-04-06 Nitto Denko Corp 配線回路基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991012187A1 (en) 1990-02-06 1991-08-22 Sumitomo Bakelite Company Limited Covering tape for electronic component chip
US5340641A (en) 1993-02-01 1994-08-23 Antai Xu Electrical overstress pulse protection
JPH08153940A (ja) 1994-11-25 1996-06-11 Kanegafuchi Chem Ind Co Ltd フレキシブル回路基板
JP4592875B2 (ja) 2000-06-12 2010-12-08 Nec液晶テクノロジー株式会社 フレキシブル配線基板及びその製造方法並びに表示装置
JP4277455B2 (ja) * 2001-02-27 2009-06-10 Tdk株式会社 ヘッドジンバルアセンブリ
US6459043B1 (en) * 2001-03-29 2002-10-01 3M Innovative Properties Company Flexible circuit with electrostatic damage limiting feature and method of manufacture
JP3631992B2 (ja) 2001-11-13 2005-03-23 日東電工株式会社 配線回路基板
JP3964822B2 (ja) 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法
CN1649110A (zh) 2004-01-19 2005-08-03 财团法人工业技术研究院 具有静电放电防护的薄膜晶体管元件的形成方法
JP4326484B2 (ja) * 2005-02-21 2009-09-09 日本発條株式会社 ヘッドサスペンション
JP4386863B2 (ja) * 2005-02-21 2009-12-16 日本発條株式会社 ヘッド・サスペンション

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH058339A (ja) * 1990-02-06 1993-01-19 Sumitomo Bakelite Co Ltd チツプ型電子部品包装用カバーテープ
JPH09223304A (ja) * 1996-02-15 1997-08-26 Tdk Corp 磁気ヘッド装置
JPH11238218A (ja) * 1998-02-19 1999-08-31 Fujitsu Ltd アクチュエータ及び該アクチュエータを具備した磁気ディスク装置
JP2000142786A (ja) * 1998-11-13 2000-05-23 Shin Etsu Polymer Co Ltd トップテープ
JP2000306220A (ja) * 1999-04-21 2000-11-02 Nitto Denko Corp フレキシブル配線板
JP2001044625A (ja) * 1999-08-02 2001-02-16 Alps Electric Co Ltd 回路基板及び回路のショート方法及び磁気ヘッド及び磁気ヘッドの製造方法
JP2001200217A (ja) * 2000-01-19 2001-07-24 Nitto Denko Corp 包装材用積層テープ
JP2002056513A (ja) * 2000-08-07 2002-02-22 Alps Electric Co Ltd 磁気抵抗型ヘッド装置の製造方法
JP2006093228A (ja) * 2004-09-21 2006-04-06 Nitto Denko Corp 配線回路基板

Also Published As

Publication number Publication date
JP4919727B2 (ja) 2012-04-18
EP1885167A1 (en) 2008-02-06
US20080029293A1 (en) 2008-02-07
CN101119610B (zh) 2012-11-21
CN101119610A (zh) 2008-02-06
EP1885167B1 (en) 2011-06-08
US8053674B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
JP4919727B2 (ja) 配線回路基板
JP4749221B2 (ja) 配線回路基板
JP4187757B2 (ja) 配線回路基板
JP4916235B2 (ja) 配線回路基板
US7465884B2 (en) Wired circuit board
JP4178166B2 (ja) 配線回路基板
JP4668688B2 (ja) 配線回路基板およびその製造方法
JP4749166B2 (ja) 配線回路基板
JP4767284B2 (ja) 配線回路基板
JP4128998B2 (ja) 配線回路基板およびその製造方法
JP4865573B2 (ja) 配線回路基板およびその製造方法
JP4295312B2 (ja) 配線回路基板およびその製造方法
JP2006332547A (ja) 配線回路基板
JP2007188978A (ja) 配線回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees