JP4295312B2 - 配線回路基板およびその製造方法 - Google Patents
配線回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP4295312B2 JP4295312B2 JP2006347868A JP2006347868A JP4295312B2 JP 4295312 B2 JP4295312 B2 JP 4295312B2 JP 2006347868 A JP2006347868 A JP 2006347868A JP 2006347868 A JP2006347868 A JP 2006347868A JP 4295312 B2 JP4295312 B2 JP 4295312B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer
- base insulating
- metal support
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Elimination Of Static Electricity (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
このような配線回路基板において、実装された電子部品の静電破壊を防止するために、半導電性層を、カバー層の上に形成することが知られている。例えば、カバー層の上に、導電ポリマー層を形成して、その導電ポリマー層によってカバー層の静電気の帯電を除去することが提案されている(例えば、特許文献1参照。)。
図6は、回路付サスペンション基板の長手方向に直交する幅方向の断面図であって、例えば、この図6に示すように、金属支持基板22と、金属支持基板22の上に形成されるベース絶縁層23と、ベース絶縁層23の上に形成され、並列配置される複数の配線27を有する導体パターン24と、導体パターン24を被覆するように、ベース絶縁層23の上に形成されるカバー絶縁層25とを備える回路付サスペンション基板21において、半導電性層30を、ベース絶縁層23の幅方向両外側における金属支持基板22の表面、導体パターン24から露出するベース絶縁層23の表面、および、導体パターン24の表面に、幅方向に沿って連続して形成して、その半導電性層30によって導体パターン24の静電気の帯電を除去することが試案される。
また、本発明の配線回路基板では、複数の前記配線は、前記溝部を隔てて設けられる各前記絶縁層に、1対毎に設けられていることが好適である。
また、本発明の配線回路基板の製造方法は、金属支持基板を用意して、前記金属支持基板の上に、前記金属支持基板が露出する溝部が形成されるように絶縁層を形成する工程、
前記溝部を隔てて形成される各前記絶縁層に、1対毎に設けられる複数の配線を有する導体パターンを形成する工程、および、半導電性層を、前記導体パターンから露出する各前記絶縁層の表面に、前記導体パターンおよび前記溝部における前記金属支持基板に接触するように、かつ、前記溝部を隔てて設けられる各前記絶縁層の両側面に、それら下端部が前記金属支持基板に接触されるように、形成する工程を備えることを特徴としている。
図1において、この回路付サスペンション基板1は、ハードディスクドライブの磁気ヘッド(図示せず)を実装して、その磁気ヘッドを、磁気ヘッドと磁気ディスク(図示せず)とが相対的に走行するときの空気流に抗して、磁気ディスクとの間に微小な間隔を保持しながら支持する金属支持基板2に、磁気ヘッドと、リード・ライト基板(図示せず)とを接続するための導体パターン4が一体的に形成されている。
この回路付サスペンション基板1は、長手方向に延びるように形成されており、磁気ヘッド側接続端子形成領域17と、外部側接続端子形成領域18と、磁気ヘッド側接続端子形成領域17と外部側接続端子形成領域18との間に配置される配線形成領域19とを一体的に備えている。
配線形成領域19は、磁気ヘッド側接続端子形成領域17と外部ヘッド側接続端子領域18との間において、これらと連続するように、回路付サスペンション基板1の長手方向にわたって配置され、平面視略矩形平帯形状に形成されている。また、配線形成領域19には、長手方向に沿って延びる複数の配線9が幅方向において互いに間隔を隔てて並列配置されている。
これら複数の配線9は、磁気ディスクのデータを読み込むためのリード配線と、磁気ディスクにデータを書き込むためのライト配線とのいずれかであって、その組合せにおいて、例えば、一方の1対の配線9aおよび9bはともにリード配線、他方の1対の配線9cおよび9dはともにライト配線である組合せ、例えば、一方の1対の配線9aおよび9bはともにライト配線、他方の1対の配線9cおよび9dはともにリード配線である組合せ、例えば、一方の1対の配線9aおよび9bにおいて、一方の配線がリード配線で他方の配線がライト配線であるかまたはその逆であり、他方の1対の配線9cおよび9dにおいて、一方の配線がリード配線で他方の配線がライト配線であるかまたはその逆である組合せのうちの、いずれかの組合せが選択される。
金属支持基板2は、その幅が、通常、0.2〜2.0mmであり、配線形成領域19においては、例えば、0.43〜1.28mm、好ましくは、0.5〜1.0mmである。金属支持基板2の厚みは、例えば、10〜50μm、好ましくは、18〜25μmである。
この導体パターン4では、配線形成領域19においては、一方の1対の配線9aおよび9bと、他方の1対の配線9cおよび9dとが、それぞれ、溝部6を隔てて設けられる第1ベース絶縁層3aの上と、第2ベース絶縁層3bの上とに、1対毎に設けられている。また、各端子部10の表面には、必要に応じて、図示しない金属めっき層が形成されている。
一方の1対の配線9aおよび9b間の間隔と、他方の1対の配線9cおよび9d間の間隔とは、それぞれ、例えば、10〜200μm、好ましくは、20〜40μmである。また、一方の1対の配線9aおよび9bのうちの、幅方向内側の配線9bと、他方の1対の配線9cおよび9dのうちの、幅方向内側の配線9cとの間の間隔は、例えば、50〜540μm、好ましくは、70〜240μmである。
半導電性層7は、配線形成領域19において、導体パターン4から露出するベース絶縁層3を被覆するように形成されている。より具体的には、半導電性層7は、導体パターン4から露出し、かつ、カバー絶縁層5に被覆されるベース絶縁層3の表面に形成されている。すなわち、半導電性層5は、ベース絶縁層3と、カバー絶縁層5との間に介在されるように形成されている。
第1半導電性層7aは、一方の1対の配線9aおよび9bから露出する第1ベース絶縁層3aの表面に形成されている。より具体的には、一方の1対の配線9aおよび9bの各幅方向両側面と接触するように、一方の1対の配線9aおよび9bから露出する第1ベース絶縁層3aの上面および幅方向両側面に、形成されている。また、第1半導電性層7aは、第1ベース絶縁層3aから露出する金属支持基板2の上面に形成され、より具体的には、第1ベース絶縁層3aの幅方向一側面に形成され、金属支持基板2の幅方向一端部11aの上面に積層される部分が第1下端部12とされ、第1ベース絶縁層3aの幅方向他側面に形成され、溝部6における金属支持基板2の幅方向一端部の上面に積層される部分が第2下端部13とされている。
また、第2半導電性層7bは、その厚み方向下側において、第2ベース絶縁層3bと接触し、その厚み方向上側において、カバー絶縁層5と接触している。また、第2半導電性層7bは、幅方向において、他方の1対の配線9cおよび9dと接触し、厚み方向下側において、第3下端部14および第4下端部35が金属支持基板2と接触している。
各半導電性層7の厚みは、例えば、5〜50nm、好ましくは、10〜40nmである。
カバー絶縁層5は、配線形成領域19においては、半導電性層7から露出する金属支持基板2、導体パターン4および半導電性層7の上に、パターンとして形成されている。より具体的には、カバー絶縁層5は、配線形成領域19における幅方向において、第1ベース絶縁層3aの幅方向両側面に形成される第1半導電性層7aを被覆し、第2ベース絶縁層3bの幅方向両側面に形成される第2半導電性層7bを被覆して、かつ、第1半導電性層7aおよび第2半導電性層7bの間における金属支持基板2の上面を被覆するように、連続して形成されている。また、カバー絶縁層5は、配線形成領域19における幅方向において、金属支持基板2の幅方向両端部11(幅方向一端部11aおよび幅方向他端部11b)の両端縁の上面を露出するように形成されている。
カバー絶縁層5の幅は、配線形成領域19において、例えば、0.15〜1.95mm、好ましくは、0.38〜1.23mmである。また、カバー絶縁層5の厚みは、例えば、1〜40μm、好ましくは、1〜7μmである。
次に、この回路付サスペンション基板1の製造方法について、図3および図4を参照して、説明する。
この方法では、まず、図3(a)に示すように、金属支持基板2を用意する。
この方法では、次いで、図3(b)〜(e)に示すように、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応し、溝部6が形成されるパターンとして形成する。
次いで、必要によりネガ画像を形成するために所定温度で加熱後、図3(d)に示すように、ベース皮膜33における遮光部分34aが対向していた未露光部分を、現像により除去する。現像は、例えば、現像液としてアルカリ現像液などを用いて、浸漬法またはスプレー法などが用いられる。これによって、ベース皮膜33が、上記したパターンに形成される。
その後、図3(e)に示すように、ベース皮膜33を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、ベース絶縁層3を形成する。
この方法では、次いで、図4(f)に示すように、導体パターン4を、ベース絶縁層3の上に、形成する。
導体パターン4を形成するための導体としては、例えば、銅、ニッケル、金、はんだまたはこれらの合金などの金属箔が用いられ、導電性、廉価性および加工性の観点から、好ましくは、銅箔が用いられる。
サブトラクティブ法では、まず、ベース絶縁層3の全面に、必要により接着剤層を介して導体を積層し、次いで、この導体の上に、配線回路パターンと同一パターンのエッチングレジストを形成し、このエッチングレジストをレジストとして、導体をエッチングして導体パターン4を形成し、その後に、エッチングレジストを除去する。
半導電性層7を形成する半導電性材料としては、例えば、樹脂または金属が用いられる。
これら半導電性層7を形成する半導電性材料のうち、好ましくは、導電性ポリマーが用いられる。
導電性ポリマーとしては、例えば、ポリアニリン、ポリピロール、ポリチオフェン、またはこれらの誘導体などが用いられる。好ましくは、ポリアニリンが用いられる。これら導電性ポリマーは、単独使用または2種以上併用することができる。
半導電性層7を導電性ポリマーから形成するには、例えば、回路付サスペンション基板1を、導電性ポリマーの重合液に浸漬することにより、ポリマーが析出するように重合させる方法、例えば、回路付サスペンション基板1に、導電性ポリマーの溶液を塗布し、溶媒を乾燥させる方法などが用いられる。
導電性ポリマーの重合液は、例えば、導電性ポリマーを重合するためのモノマーおよび溶媒を配合することにより調製される。
溶媒としては、例えば、水、酸性水溶液などが用いられ、好ましくは、酸性水溶液が用いられる。酸性水溶液を形成する酸性成分としては、例えば、塩酸、硝酸、硫酸、リン酸などの無機酸、例えば、ギ酸、酢酸、シュウ酸などの有機酸などが用いられる。これら溶媒は、単独使用または2種以上併用することができる。
導電性ポリマーの重合液において、モノマーの濃度は、例えば、0.005〜0.5mol/L、好ましくは、0.01〜0.1mol/Lであり、溶媒が酸性水溶液である場合における酸性成分の濃度は、例えば、0.002〜0.1mol/L、好ましくは、0.005〜0.05mol/Lである。また、重合開始剤(または重合開始剤溶液)が配合されたときの、重合液においては、重合開始剤の濃度が、例えば、0.002〜0.2mol/L、好ましくは、0.005〜0.1mol/Lである。
その後、半導電性層7が形成された製造途中の回路付サスペンション基板1を水洗する。
次いで、この方法では、必要により、半導電性層7の導電性ポリマーをドーピングする。
ドーピング剤は、導電性ポリマーに導電性を付与するものであって、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。これらドーピング剤は、単独使用または2種以上併用することができる。
ドーピング剤溶液の調製においては、ドーピング剤の濃度が、例えば、5〜100重量%、好ましくは、10〜50重量%となるように、溶媒を配合する。
半導電性層7が形成された回路付サスペンション基板1のドーピング剤溶液への浸漬時間は、例えば、30秒〜30分、好ましくは、1〜10分に設定される。また、ドーピング剤溶液の浸漬温度は、例えば、10〜70℃、好ましくは、20〜60℃に設定される。
その後、この方法では、導電性ポリマーがドーピングされた半導電性層7が形成された製造途中の回路付サスペンション基板1をさらに水洗する。
なお、上記した導電性ポリマーからなる半導電性層7を、例えば、特開平5−331431号公報、特開平9−207259号公報、特開2003−124581号公報、特開2003−203436号公報、特開2003−204130号公報、特開2004−158480号公報の記載などに準拠して形成することもできる。
導電性ポリマーの溶液を調製するには、例えば、モノマー溶液に、重合開始剤溶液を配合することにより、モノマーを重合させて、導電性ポリマーを得る。次いで、得られた導電性ポリマーを、溶媒に溶解することにより、導電性ポリマーの溶液を調製する。
モノマー溶液において、モノマーの濃度は、例えば、0.001〜1mol/L、好ましくは、0.01〜0.1mol/Lであり、溶媒が酸性水溶液である場合における酸性成分の濃度は、例えば、0.001〜1mol/L、好ましくは、0.01〜0.1mol/Lである。また、重合開始剤が配合されたときの、モノマー溶液においては、重合開始剤の濃度が、例えば、0.001〜1mol/L、好ましくは、0.01〜0.1mol/Lである。
導電性ポリマーの溶液を調製するための溶媒としては、導電性ポリマーを溶解できれば特に限定されず、例えば、N−メチル−2−ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシド、1,3−ジメチル−2−イミダゾリジノン、スルホランなどの有機溶媒が用いられる。
次いで、調製した導電性ポリマーの溶液を、図4(f)で示す製造途中の回路付サスペンション基板1に、例えば、キャスティングなどの公知の塗布方法により塗布し、その後、溶媒を、例えば、50〜200℃、好ましくは、70〜120℃で、例えば、1〜60分間、好ましくは、1〜10分間、加熱することにより、乾燥させる。
その後、半導電性層7が形成された製造途中の回路付サスペンション基板1を水洗する。
次いで、この方法では、必要により、半導電性層7の導電性ポリマーをドーピングする。半導電性層7の導電性ポリマーをドーピングするには、上記と同様の方法が用いられる。上記した半導電性層7の導電性ポリマーのドーピングにより、導電性ポリマーに導電性が付与される。
なお、上記した導電性ポリマーからなる半導電性層7を、例えば、特開2002−275261号公報の記載などに準拠して形成することもできる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂前駆体としては、例えば、特開2004−35825号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミック酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
ドーピング剤としては、上記と同様のものが用いられる。ドーピングは、予め導電性ポリマー粒子を分散(溶解)する溶媒中に配合させておいてもよく、また、半導電性層7を形成した後、半導電性層7が形成された製造途中の回路付サスペンション基板1をドーピング剤の溶液に浸漬してもよい。
金属粒子としては、例えば、クロム、ニッケル、銅、チタン、ジルコニウム、インジウム、アルミニウム、亜鉛などの粒子が用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン4の表面と、導体パターン4から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面との全面に、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱して乾燥する。
その後、金属支持基板2の表面および導体パターン4の表面に形成された半導電性層7をエッチングなどで除去することより、半導電性層7を上記したパターンで形成する。
このようにして形成される半導電性層7の表面抵抗値は、例えば、104〜1012Ω/□、好ましくは、105〜1011Ω/□の範囲に設定される。半導電性層7の表面抵抗値がこれより小さいと、実装される電子部品の誤作動を生じる場合がある。また、半導電性層7の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
カバー絶縁層5を上記したパターンで形成するには、まず、感光性ポリアミック酸樹脂のワニスを、配線形成領域19においては、金属支持基板2、導体パターン4、半導電性層7の上に、かつ、磁気ヘッド側接続端子形成領域17および外部ヘッド側接続端子領域18においては、導体パターン4およびベース絶縁層3の上に、上記と同様の方法により、均一に塗布する。次いで、塗布されたワニスを、上記と同様に、乾燥して、カバー皮膜を形成する。
これにより、カバー絶縁層5を、配線形成領域19においては、半導電性層7から露出する金属支持基板2、導体パターン4および半導電性層7の上に、かつ、磁気ヘッド側接続端子領域17および外部側接続端子領域18においては、配線9を被覆し、かつ、端子部10を開口するように、ベース絶縁層3の上に、形成する。
そして、この回路付サスペンション基板1によれば、半導電性層7、すなわち、第1半導電性層7aおよび第2半導電性層7bは、溝部6において、第2下端部13および第3下端部14が金属支持基板2にそれぞれ接触するとともに、ベース絶縁層3の幅方向外側、すなわち、第1ベース絶縁層3aの幅方向一側面および第2ベース絶縁層3bの幅方向他側面においても、第1下端部12および第4下端部35が金属支持基板2にそれぞれ接触している。
また、この回路付サスペンション基板1では、配線形成領域19においては、一方の1対の配線9aおよび9bと、他方の1対の配線9cおよび9dとが、それぞれ、第1ベース絶縁層3aと第2ベース絶縁層3bとに、1対毎に設けられている。そのため、一方の1対の配線9aおよび9bに帯電する静電気と、他方の1対の配線9cおよび9dに帯電する静電気とを、確実に除去することができる。その結果、回路付サスペンション基板1に実装される電子部品の静電破壊を確実に防止することができ、回路付サスペンション基板1の接続信頼性の向上を確実に図ることができる。
また、この場合には、半導電性層7の形成においてスパッタリング装置などが不要であるため、半導電性層5を簡単に形成することができる。そのため、回路付サスペンション基板1の製造工程を容易にすることができる。
上記した説明において、カバー絶縁層5は、第2下端部13と第3下端部14との間においては、溝部6を被覆するように、連続して形成したが、例えば、図5に示すように、カバー絶縁層5を、第2下端部13と第3下端部14との間においては、溝部6の幅方向途中が露出されるように、幅方向において分離して形成することもができる。
実施例1
厚み20μmのステンレス箔からなる金属支持基板を用意した(図3(a)参照)。
次いで、その金属支持基板の表面に、感光性ポリアミック酸樹脂のワニスを、スピンコーターを用いて均一に塗布し、次いで、塗布されたワニスを、90℃で15分加熱することにより、ベース皮膜を形成した(図3(b)参照)。その後、そのベース皮膜を、フォトマスクを介して、700mJ/cm2で露光させ(図3(c)参照)、190℃で10分加熱した後、アルカリ現像液を用いて現像した(図3(d)参照)。その後、1.33Paに減圧した状態で、385℃で硬化させることにより、ポリイミドからなるベース絶縁層を、配線形成領域に、第1ベース絶縁層と第2ベース絶縁層とを備え、導体パターンが形成される部分に対応し、溝部が形成されるパターンで形成した(図3(e)参照)。第1ベース絶縁層の幅は240μm、第2ベース絶縁層の幅は520μm、溝部の幅は50μmであった。ベース絶縁層の厚みは、10μmであった。
半導電性層の形成では、まず、ポリアニリン粉末を調製した。
ポリアニリン粉末の調製では、攪拌装置、温度計および直管アダプターを備えた10L容量セパラブルフラスコに、蒸留水6000g、36%塩酸360mLおよびアニリン400g(4.295モル)を配合して攪拌することにより、アニリンのモノマー溶液を調製した。このアニリンのモノマー溶液に、28%硫酸水溶液1927g(硫酸:4.295モル)を冷却しながら配合し、次いで、30%重合開始剤溶液3273g(ペルオキソ二硫酸アンモニウム:4.295モル)を、アニリンのモノマー溶液が−3℃以下に保持されるように、冷却しながら、攪拌下で徐々に滴下した。その後、反応溶液が−3℃以下に保持されるように、さらに1時間攪拌した。これにより、ポリアニリン粉末が析出された。
次いで、調製されたポリアニリン粉末のうちの10gを、NMP90gに溶解することにより、ポリアニリンのNMP溶液を調製した。
その後、80℃で、10分間、乾燥して、ポリアニリンからなる半導電性層を形成した。次いで、半導電性層が形成された回路付サスペンション基板を、20重量%p−フェノールスルホン酸ノボラック樹脂水溶液に、80℃で、10分間、浸漬することにより、半導電性層をドーピングした。その後、これを水洗した(図4(g)参照)。なお、このドーピングされたポリアニリンからなる半導電性層の厚みは30nmであった。また、ドーピングされたポリアニリンからなる半導電性層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、1×107Ω/□であった。
比較例1
実施例1において、ベース絶縁層の形成において、溝部を形成しなかった以外は、実施例1と同様にして、回路付サスペンション基板を得た。
帯電減衰性能
実施例1および比較例1により得られた回路付サスペンション基板に、クリーンスティック(HT−1950、石原産業(株)製)によって、その幅方向外側から外力を作用させた後、この回路付サスペンション基板について、ナノクーロンメータ(春日電機(株)製)により、帯電減衰性能を評価した。その結果、0.1nC(ナノクーロン)の電荷が減衰するのに、実施例1の回路付サスペンション基板では、減衰時間が0.10秒で、その標準偏差が0.01であった。一方、比較例1の回路付サスペンション基板では、減衰時間が2.00秒で、その標準偏差が0.50であった。
2 金属支持基板
3 ベース絶縁層
3a 第1ベース絶縁層
3b 第2ベース絶縁層
4 導体パターン
6 溝部
7 半導電性層
7a 第1半導電性層
7b 第2半導電性層
9 配線
Claims (5)
- 金属支持基板と、
前記金属支持基板の上に形成される絶縁層と、
前記絶縁層の上に形成され、複数の配線を有する導体パターンと、
前記導体パターンから露出する前記絶縁層の表面に、前記導体パターンに接触するように形成される半導電性層とを備え、
隣接する少なくとも2つの前記配線間において、前記絶縁層には、前記金属支持基板が露出する溝部が形成されており、
前記半導電性層が、前記溝部において、前記金属支持基板に接触され、
前記半導電性層が、前記溝部を隔てて設けられる各前記絶縁層の両側面に形成されており、それら前記半導電性層の下端部が前記金属支持基板に接触されていることを特徴とする、配線回路基板。 - 前記半導電性層が、導電性ポリマーからなることを特徴とする、請求項1に記載の配線回路基板。
- 複数の前記配線は、前記溝部を隔てて設けられる各前記絶縁層に、1対毎に設けられていることを特徴とする、請求項1または2に記載の配線回路基板。
- 金属支持基板を用意して、前記金属支持基板の上に、前記金属支持基板が露出する溝部が形成されるように絶縁層を形成する工程、
前記溝部を隔てて形成される各前記絶縁層に、1対毎に設けられる複数の配線を有する導体パターンを形成する工程、および、
半導電性層を、前記導体パターンから露出する各前記絶縁層の表面に、前記導体パターンおよび前記溝部における前記金属支持基板に接触するように、かつ、前記溝部を隔てて設けられる各前記絶縁層の両側面に、それら下端部が前記金属支持基板に接触されるように、形成する工程を備えることを特徴とする、配線回路基板の製造方法。 - 前記半導電性層を形成する工程において、前記半導電性層を、導電性ポリマーから形成することを特徴とする、請求項4に記載の配線回路基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347868A JP4295312B2 (ja) | 2006-12-25 | 2006-12-25 | 配線回路基板およびその製造方法 |
US12/004,400 US8071886B2 (en) | 2006-12-25 | 2007-12-21 | Wired circuit board having a semiconductive grounding layer and producing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347868A JP4295312B2 (ja) | 2006-12-25 | 2006-12-25 | 配線回路基板およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008159899A JP2008159899A (ja) | 2008-07-10 |
JP2008159899A5 JP2008159899A5 (ja) | 2008-09-25 |
JP4295312B2 true JP4295312B2 (ja) | 2009-07-15 |
Family
ID=39660477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006347868A Expired - Fee Related JP4295312B2 (ja) | 2006-12-25 | 2006-12-25 | 配線回路基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4295312B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7211930B2 (ja) | 2019-12-17 | 2023-01-24 | 日東電工株式会社 | 配線回路基板の製造方法 |
-
2006
- 2006-12-25 JP JP2006347868A patent/JP4295312B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008159899A (ja) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4187757B2 (ja) | 配線回路基板 | |
JP4749221B2 (ja) | 配線回路基板 | |
JP4916235B2 (ja) | 配線回路基板 | |
JP4919727B2 (ja) | 配線回路基板 | |
US7465884B2 (en) | Wired circuit board | |
JP2006225625A (ja) | 半導電性樹脂組成物および配線回路基板 | |
US7694416B2 (en) | Producing method of wired circuit board | |
JP4295312B2 (ja) | 配線回路基板およびその製造方法 | |
JP4178166B2 (ja) | 配線回路基板 | |
JP4865573B2 (ja) | 配線回路基板およびその製造方法 | |
US7782571B2 (en) | Wired circuit board and production method thereof | |
JP4749166B2 (ja) | 配線回路基板 | |
JP4668688B2 (ja) | 配線回路基板およびその製造方法 | |
US8071886B2 (en) | Wired circuit board having a semiconductive grounding layer and producing method thereof | |
JP4295311B2 (ja) | 配線回路基板およびその製造方法 | |
US8164002B2 (en) | Wired circuit board and producing method thereof | |
JP2008147381A (ja) | 配線回路基板の製造方法 | |
JP4767284B2 (ja) | 配線回路基板 | |
JP4693748B2 (ja) | 配線回路基板の製造方法 | |
US20080102609A1 (en) | Method for producing a wired circuit board | |
US7557049B2 (en) | Producing method of wired circuit board | |
JP2008112850A (ja) | 配線回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080813 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090402 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150417 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |