JP4865573B2 - 配線回路基板およびその製造方法 - Google Patents
配線回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP4865573B2 JP4865573B2 JP2007004559A JP2007004559A JP4865573B2 JP 4865573 B2 JP4865573 B2 JP 4865573B2 JP 2007004559 A JP2007004559 A JP 2007004559A JP 2007004559 A JP2007004559 A JP 2007004559A JP 4865573 B2 JP4865573 B2 JP 4865573B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductive layer
- semiconductive
- support substrate
- metal support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
- H05K1/0259—Electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
- H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
- Laminated Bodies (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明の目的は、静電気の帯電を効率的に除去して、実装される電子部品の静電破壊を確実に防止することのできる、配線回路基板およびその製造方法を提供することにある。
また、本発明の配線回路基板では、前記第2半導電性層の表面抵抗値が、105〜1013Ω/□であることが好適である。
また、本発明の配線回路基板では、前記第1半導電性層および前記第2半導電性層が、ともに酸化金属からなることが好適である。
また、本発明の配線回路基板では、前記第1半導電性層が、酸化金属からなり、前記第2半導電性層が、導電性ポリマーからなることが好適である。
また、本発明の配線回路基板の製造方法は、金属支持基板を用意して、前記金属支持基板の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体パターンとを形成する工程、第1半導電性層を、前記導体パターンの表面および前記導体パターンから露出する前記ベース絶縁層の表面に、前記金属支持基板と電気的に接続されるように、形成する工程、カバー絶縁層を、前記第1半導電性層の上に形成する工程、前記カバー絶縁層から露出する前記第1半導電性層を除去する工程、および、第2半導電性層を、前記カバー絶縁層の表面および前記カバー絶縁層から露出する前記ベース絶縁層の表面に、前記金属支持基板と電気的に接続されるように、形成する工程を備えることを特徴としている。
配線9は、金属支持基板2の長手方向に沿って複数設けられ、幅方向において互いに間隔を隔てて並列配置されている。
外部側接続端子部8Bは、金属支持基板2の後端部に配置され、各配線9の後端部がそれぞれ接続されるように、幅広のランドとして複数並列して設けられている。この外部側接続端子部8Bには、リード・ライト基板の端子部(図示せず)が接続される。
そして、この回路付サスペンション基板1は、図2および図3に示すように、金属支持基板2と、金属支持基板2の上に形成されるベース絶縁層3と、ベース絶縁層3の上に形成される導体パターン4と、導体パターン4の上に形成される第1半導電性層5と、第1半導電性層5の上に形成されるカバー絶縁層6と、カバー絶縁層6の上に形成される第2半導電性層7とを備えている。
金属支持基板2の長さ(長手方向長さ)および幅(幅方向長さ)は、目的および用途により、適宜選択される。
ベース絶縁層3は、金属支持基板2の上に、導体パターン4が形成される部分に対応するパターンとして形成されている。より具体的には、ベース絶縁層3は、図2に示すように、幅方向において、金属支持基板2の幅方向一端部11と、金属支持基板2の幅方向他端部12とが露出するように、金属支持基板2の幅方向途中に形成されている。また、ベース絶縁層3は、図3に示すように、長手方向において、金属支持基板2の長手方向一端部23と、金属支持基板2の長手方向他端部28とが露出するように、金属支持基板2の長手方向途中に形成されている。
導体パターン4は、ベース絶縁層3の上で、上記したように互いに間隔を隔てて並列配置される複数の配線9と、各配線9の先端部および後端部にそれぞれ接続される磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bとを一体的に備える配線回路パターンとして形成されている。なお、以下、磁気ヘッド側接続端子部8Aおよび外部側接続端子部8Bは、特に区別が必要でない場合は、単に端子部8として説明する。
また、各端子部8の幅は、例えば、50〜1000μm、好ましくは、80〜500μm、各端子部8間の間隔は、例えば、50〜1000μm、好ましくは、80〜500μmである。
また、第1半導電性層5は、図2に示すように、幅方向において、ベース絶縁層3の幅方向一端部13および金属支持基板2の幅方向他端部12の端縁が露出するように、形成されている。また、第1半導電性層5は、図3に示すように、長手方向において、ベース絶縁層3の長手方向一端部22および金属支持基板2の長手方向他端部28が露出するように、形成されている。また、第1半導電性層5は、端子部8が露出するように形成されている。
カバー絶縁層6は、第1半導電性層5の上に形成され、より具体的には、平面視において第1半導電性層5と同一位置に設けられている。
カバー絶縁層6の長さおよび幅は、目的および用途により、上記形状となるように、適宜選択される。
これにより、第2半導電性層7は、図2に示すように、幅方向において、金属支持基板2の幅方向一端部11の上面における他端としての第1下端部24と、金属支持基板2の幅方向他端部12の上面における他端としての第2下端部25とが、金属支持基板2と接触して電気的に接続されている。また、第2半導電性層7は、図3に示すように、長手方向において、金属支持基板2の長手方向一端部23の上面における他端としての第3下端部29と、金属支持基板2の長手方向他端部28の上面における他端としての第4下端部30とが、金属支持基板2と接触して電気的に接続されている。また、第2半導電性層7は、端子部8の周端縁の上面における一端としての第5下端部26が、端子部8と接触して電気的に接続されている。
また、この回路付サスペンション基板1において、端子部8の上面(第2半導電性層7の第5下端部26が積層される上面を除く。)には、図示しない金属めっき層が形成されている。
次に、この回路付サスペンション基板の製造方法について、図4および図5を参照して、説明する。
まず、この方法では、図4(a)に示すように、金属支持基板2を用意する。
次いで、この方法では、図4(b)に示すように、ベース絶縁層3を、金属支持基板2の上に、導体パターン4が形成される部分に対応する上記したパターンとして形成する。
ベース絶縁層3をパターンとして形成するには、特に制限されず、公知の方法が用いられる。例えば、感光性樹脂(感光性ポリアミック酸樹脂)のワニスを、金属支持基板2の表面に塗布し、塗布されたワニスを乾燥して、ベース皮膜を形成する。次いで、ベース皮膜を、フォトマスクを介して露光した後、必要により加熱後、現像によりパターンを形成させ、その後、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させる。
次いで、この方法では、図4(c)に示すように、導体パターン4を、ベース絶縁層3の上に、上記した端子部8および配線9を一体的に備える配線回路パターンとして形成する。
また、アディティブ法では、まず、ベース絶縁層3の全面(上面および側面)に、導体薄膜を形成する。導体薄膜は、スパッタリング、好ましくは、クロムスパッタリングおよび銅スパッタリングにより、クロム薄膜と銅薄膜とを積層する。
このようにして形成される導体パターン4では、その厚みが、例えば、3〜20μm、好ましくは、5〜20μmである。
第1半導電性層5を形成する半導電性材料としては、金属または樹脂が用いられる。好ましくは、金属が用いられる。
酸化金属からなる第1半導電性層5の形成は、特に制限されないが、例えば、金属をターゲットとしてスパッタリングした後、必要に応じて、加熱により酸化する方法、反応性スパッタリングする方法、酸化金属をターゲットとしてスパッタリングする方法などが用いられる。
酸化金属をターゲットとしてスパッタリングする方法では、例えば、スパッタリング装置において、酸化クロムなどの酸化金属をターゲットとして、アルゴンなどの不活性ガスを導入ガスとして導入して、スパッタリングすることにより、酸化金属からなる第1半導電性層5を形成する。
樹脂としては、例えば、導電性粒子が分散される半導電性樹脂組成物などが用いられる。
半導電性樹脂組成物は、例えば、イミド樹脂またはイミド樹脂前駆体、導電性粒子および溶媒を含有している。
イミド樹脂前駆体としては、例えば、特開2004−35825号公報に記載されるイミド樹脂前駆体を用いることができ、例えば、ポリアミック酸樹脂が用いられる。
導電性粒子としては、例えば、導電性ポリマー粒子、カーボン粒子、金属粒子、酸化金属粒子などが用いられる。
ドーピング剤としては、例えば、p−トルエンスルホン酸、ドデシルベンゼンスルホン酸、アルキルナフタレンスルホン酸、ポリスチレンスルホン酸、p−トルエンスルホン酸ノボラック樹脂、p−フェノールスルホン酸ノボラック樹脂、β−ナフタレンスルホン酸ホルマリン縮合物などが用いられる。
カーボン粒子としては、例えば、カーボンブラック粒子、例えば、カーボンナノファイバーなどが用いられる。
酸化金属粒子としては、例えば、酸化クロム、酸化ニッケル、酸化銅、酸化チタン、酸化ジルコニウム、酸化インジウム、酸化アルミニウム、酸化亜鉛などの粒子、または、これらの複合酸化物の粒子、より具体的には、酸化インジウムと酸化スズとの複合酸化物の粒子(ITO粒子)、酸化スズと酸化リンとの複合酸化物の粒子(PTO粒子)などの粒子が用いられる。
導電性粒子は、その平均粒子径が、例えば、10nm〜1μm、好ましくは、10nm〜400nm、さらに好ましくは、10nm〜100nmである。なお、導電性粒子がカーボンナノファイバーである場合には、例えば、その直径が100〜200nmであり、その長さが、5〜20μmである。平均粒子径(直径)がこれより小さいと、平均粒子径(直径)の調整が困難となる場合があり、また、これより大きいと、塗布に不向きとなる場合がある。
導電性粒子の配合割合は、イミド樹脂またはイミド樹脂前駆体100重量部に対して、例えば、1〜300重量部、好ましくは、5〜100重量部である。導電性粒子の配合割合が、これより少ないと、導電性が十分でない場合がある。また、これより多いと、イミド樹脂またはイミド樹脂前駆体の良好な膜特性が損なわれる場合がある。
上記調製した半導電性樹脂組成物を、導体パターン4の表面と、導体パターン4から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面との全面に、例えば、ロールコート法、グラビアコート法、スピンコート法、バーコート法など公知の塗布方法により、均一に塗布する。その後、例えば、60〜250℃、好ましくは、80〜200℃で、例えば、1〜30分間、好ましくは、3〜15分間加熱して乾燥する。
これにより、第1半導電性層5を、導体パターン4の表面と、導体パターン4から露出するベース絶縁層3の表面と、ベース絶縁層3から露出する金属支持基板2の表面とに、これらに連続するように形成することができる。
また、この第1半導電性層5の表面抵抗値は、例えば、105〜1013Ω/□、好ましくは、105〜1011Ω/□、さらに好ましくは、106〜109Ω/□の範囲に設定される。第1半導電性層5の表面抵抗値がこれより小さいと、実装される電子部品の誤作動を生じる場合がある。また、第1半導電性層5の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
カバー絶縁層6を形成する絶縁体としては、ベース絶縁層3と同様の絶縁体が用いられ、好ましくは、感光性の合成樹脂が用いられ、さらに好ましくは、感光性ポリイミドが用いられる。
その後、上記と同様の方法により、カバー皮膜を、フォトマスクを介して露光した後、必要により所定温度で加熱後、上記と同様の方法により、カバー絶縁層6を形成しない部分を、現像により除去する。その後、カバー皮膜を、例えば、減圧下、250℃以上で加熱することにより、硬化(イミド化)させて、カバー絶縁層6を形成する。
このようにして形成されるカバー絶縁層6の厚みは、例えば、1〜40μm、好ましくは、3〜5μmである。
次いで、この方法では、図5(f)に示すように、カバー絶縁層6から露出する第1半導電性層5を除去する。
カバー絶縁層6から露出する第1半導電性層5の除去は、例えば、エッチング液として水酸化カリウム水溶液などのアルカリ水溶液を用いて、浸漬法またはスプレー法によって、カバー絶縁層6をエッチングレジストとして、ウエットエッチングする。
次いで、この方法では、図5(g)に示すように、第2半導電性層7を、カバー絶縁層6の表面およびカバー絶縁層6から露出するベース絶縁層3の表面に、上記したパターンで形成する。
導電性ポリマーとしては、例えば、ポリアニリン、ポリピロール、ポリチオフェン、またはこれらの誘導体などが用いられる。好ましくは、ポリアニリンが用いられる。これら導電性ポリマーは、単独使用または2種以上併用することができる。
回路付サスペンション基板1を、導電性ポリマーの重合液に浸漬することにより、ポリマーが析出するように重合させる方法では、例えば、まず、図5(f)に示す製造途中の回路付サスペンション基板1を、導電性ポリマーの重合液に浸漬するとともに、その重合液に重合開始剤を配合する。
モノマーとしては、例えば、アニリン、ピロール、チオフェンなどが用いられ、好ましくは、アニリンが用いられる。これらモノマーは、単独使用または2種以上併用することができる。
重合開始剤としては、例えば、2,2'−アゾビスイソブチロニトリル、2,2'−アゾビス(2−メチルプロピオンアミジン)二硫酸塩、2,2'−アゾビス(2−メチルプロピオンアミジン)二塩酸塩などのアゾ系開始剤、例えば、過硫酸カリウム(ペルオキソ二硫酸カリウム)、過硫酸アンモニウム(ペルオキソ二硫酸アンモニウム)などの過硫酸塩系開始剤、例えば、ベンゾイルパーオキサイド、t−ブチルハイドロパーオキサイド、過酸化水素などの過酸化物系開始剤、例えば、フェニル置換エタンなどの置換エタン系開始剤、例えば、芳香族カルボニル化合物などのカルボニル系開始剤、例えば、過硫酸塩と亜硫酸水素ナトリウムとの組合せ、過酸化物とアスコルビン酸ナトリウムとの組合せなどのレドックス系開始剤などが用いられる。これら重合開始剤は、単独使用または2種以上併用することができる。
導電性ポリマーの重合液において、モノマーの濃度は、例えば、0.005〜0.5mol/L、好ましくは、0.01〜0.1mol/Lであり、溶媒が酸性水溶液である場合における酸性成分の濃度は、例えば、0.002〜0.1mol/L、好ましくは、0.005〜0.05mol/Lである。また、重合開始剤(または重合開始剤溶液)が配合されたときの、重合液においては、重合開始剤の濃度が、例えば、0.002〜0.2mol/L、好ましくは、0.005〜0.1mol/Lである。
その後、第2半導電性層7が形成された製造途中の回路付サスペンション基板1を水洗する。
第2半導電性層7の導電性ポリマーをドーピングするには、上記した第2半導電性層7が形成された回路付サスペンション基板1を、ドーピング剤を溶解した溶液(ドーピング剤溶液)に浸漬する。
ドーピング剤溶液の調製においては、ドーピング剤の濃度が、例えば、5〜100重量%、好ましくは、10〜50重量%となるように、溶媒を配合する。
第2半導電性層7が形成された回路付サスペンション基板1のドーピング剤溶液への浸漬時間は、例えば、30秒〜30分、好ましくは、1〜10分に設定される。また、ドーピング剤溶液の浸漬温度は、例えば、10〜70℃、好ましくは、20〜60℃に設定される。
その後、この方法では、導電性ポリマーがドーピングされた第2半導電性層7が形成された製造途中の回路付サスペンション基板1をさらに水洗する。
なお、上記した導電性ポリマーからなる第2半導電性層7を、例えば、特開平5−331431号公報、特開平9−207259号公報、特開2003−124581号公報、特開2003−203436号公報、特開2003−204130号公報、特開2004−158480号公報の記載などに準拠して形成することもできる。
導電性ポリマーの溶液を調製するには、例えば、モノマー溶液に、重合開始剤溶液を配合することにより、モノマーを重合させて、導電性ポリマーを得る。次いで、得られた導電性ポリマーを、溶媒に溶解することにより、導電性ポリマーの溶液を調製する。
モノマー溶液において、モノマーの濃度は、例えば、0.001〜1mol/L、好ましくは、0.01〜0.1mol/Lであり、溶媒が酸性水溶液である場合における酸性成分の濃度は、例えば、0.001〜1mol/L、好ましくは、0.01〜0.1mol/Lである。また、重合開始剤が配合されたときの、モノマー溶液においては、重合開始剤の濃度が、例えば、0.001〜1mol/L、好ましくは、0.01〜0.1mol/Lである。
導電性ポリマーの溶液を調製するための溶媒としては、導電性ポリマーを溶解できれば特に限定されず、例えば、N−メチル−2−ピロリドン(NMP)、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシド、1,3−ジメチル−2−イミダゾリジノン、スルホランなどの非プロトン性極性溶媒が用いられる。
次いで、調製した導電性ポリマーの溶液を、図5(f)で示す製造途中の回路付サスペンション基板1に、例えば、キャスティングなどの公知の塗布方法により塗布し、その後、溶媒を、例えば、50〜150℃、好ましくは、60〜120℃で、例えば、1分間〜2時間、加熱することにより、乾燥させる。
その後、第2半導電性層7が形成された製造途中の回路付サスペンション基板1を水洗する。
その後、この方法では、導電性ポリマーがドーピングされた第2半導電性層7が形成された製造途中の回路付サスペンション基板1をさらに水洗する。
第2半導電性層7を、金属または樹脂(半導電性樹脂組成物)から形成するには、上記した第1半導電性層5の形成と同様の方法が用いられる。
例えば、第2半導電性層7を金属または半導電性樹脂組成物から形成するには、まず、第2半導電性層7を、上記第1半導電性層5と同様の方法により、カバー絶縁層6と第1半導電性層5とベース絶縁層3と金属支持基板2との表面の全面に、形成する。
これにより、金属または半導電性樹脂組成物からなる第2半導電性層7を、カバー絶縁層6の表面およびカバー絶縁層6から露出するベース絶縁層3の表面に、上記したパターンで形成することができる。この第2半導電性層7は、金属支持基板2と接触して電気的に接続されるように、形成される。
また、この第2半導電性層7の表面抵抗値は、第2半導電性層7が導電性ポリマーから形成される場合には、例えば、104〜1012Ω/□、好ましくは、105〜1011Ω/□、さらに好ましくは、106〜1010Ω/□の範囲に設定される。また、第2半導電性層7の表面抵抗値は、第2半導電性層7が金属または半導電性樹脂組成物から形成される場合には、例えば、105〜1013Ω/□、好ましくは、105〜1011Ω/□、さらに好ましくは、106〜109Ω/□の範囲に設定される。第2半導電性層7の表面抵抗値がこれより小さいと、実装される電子部品の誤作動を生じる場合がある。また、第2半導電性層7の表面抵抗値がこれより大きいと、静電破壊を防止することができない場合がある。
そして、この回路付サスペンション基板1では、導体パターン4の上に形成される第1半導電性層5と、カバー絶縁層6の上に形成される第2半導電性層7とを備えており、これら第1半導電性層5と第2半導電性層7とが、金属支持基板2に接触して電気的に接続されている。しかも、第1半導電性層5は、金属支持基板2、ベース絶縁層3および導体パターン4と、カバー絶縁層6との間に介在されるように形成されており、第2半導電性層7は、カバー絶縁層6から露出するベース絶縁層3の表面にも形成されている。そのため、第1半導電性層5と第2半導電性層7とによって、導体パターン4、ベース絶縁層3およびカバー絶縁層6に帯電する静電気を、金属支持基板2に移動(接地)させ、効率的に除去することができ、実装される電子部品の静電破壊を確実に防止することができる。
より具体的には、ともに酸化金属から、第1半導電性層5および第2半導電性層7を形成する場合には、ドーピングなどの導電処理や水洗などの洗浄処理が不要であるため、第1半導電性層5および第2半導電性層7を簡単に形成することができる。そのため、回路付サスペンション基板1の製造工程を容易にすることができる。
より具体的には、第1半導電性層5を酸化金属から形成し、かつ、第2半導電性層7を導電性ポリマーから形成する場合には、第1半導電性層5は、カバー絶縁層6に被覆されているため、第1半導電性層5をベース絶縁層3の表面に確実に形成することができる。また、第2半導電性層7の導電性ポリマーとカバー絶縁層6(樹脂)との密着力が高いことから、第2半導電性層7をカバー絶縁層6の表面に確実に形成することができる。さらに、導電性ポリマーから第2半導電性層7を形成するときには、エッチングなどの除去処理が不要であるため、第2半導電性層7を簡単に形成することができる。そのため、回路付サスペンション基板1の製造工程を容易にすることができる。
より具体的には、図示しないが、第1半導電性層5を、幅方向において、金属支持基板2の幅方向他端部12の上面およびベース絶縁層3の幅方向他端部14の側面に形成せず、第2半導電性層7(第1連続部分33)を介して、金属支持基板2と電気的に接続させる。また、第1半導電性層5を、長手方向において、金属支持基板2の長手方向他端部28の上面およびベース絶縁層3の長手方向他端部27の側面に形成せず、第2半導電性層7(第2連続部分34)を介して、金属支持基板2と電気的に接続させる。
より具体的には、図示しないが、第2半導電性層7を、幅方向において、ベース絶縁層3の幅方向一端部13の側面と、カバー絶縁層6の幅方向他端部16の側面とに形成せず、第1半導電性層5(第1半導電性層5の幅方向一端部18)を介して、金属支持基板2と電気的に接続させる。また、第2半導電性層7を、長手方向において、ベース絶縁層3の長手方向一端部22の側面と、カバー絶縁層6の長手方向他端部32の側面とに形成せず、第1半導電性層5(第1半導電性層5の長手方向一端部36)を介して、金属支持基板2と電気的に接続させる。
実施例1
(第1半導電性層と第2半導電性層とを、ともに酸化クロムから形成する形態)
厚み20μmのステンレス箔からなる金属支持基板を用意した(図4(a)参照)。
次いで、第1半導電性層を、導体パターンの表面と、導体パターンから露出するベース絶縁層の表面と、ベース絶縁層から露出する金属支持基板の表面との全面に、連続するように、クロムをターゲットとするスパッタリングによって、クロム薄膜からなるスパッタリング皮膜を形成した。
ターゲット:Cr
到達真空度:1.33×10-3Pa
導入ガス流量(アルゴン):2.0×10-3m3/h
動作圧:0.16Pa
アース電極温度:20℃
電力:DC180W
スパッタリング時間:5秒
スパッタリング皮膜の厚み:0.01μm
次いで、125℃、12時間、大気中で加熱することにより、クロム薄膜からなるスパッタリング皮膜の表面を酸化して、酸化クロムからなる第1半導電性層を形成した(図4(d)参照)。第1半導電性層の厚みは、0.005μmであった。
次いで、上記した感光性ポリアミック酸樹脂のワニスを、第1半導電性層の表面の全面に、スピンコーターを用いて均一に塗布し、90℃で10分加熱することにより、厚み7μmのカバー皮膜を形成した。その後、そのカバー皮膜を、フォトマスクを介して、700mJ/cm2で露光させ、180℃で10分加熱した後、アルカリ現像液を用いて現像することにより、カバー皮膜をパターンニングした。その後、1.33Paに減圧した状態で、385℃で硬化させた。これにより、感光性ポリイミドからなるカバー絶縁層を、上記したパターンで、第1半導電性層の上に、形成した(図5(e)参照。)。カバー絶縁層の厚みは、5μmであった。
次いで、第2半導電性層を、カバー絶縁層、第1半導電性層、ベース絶縁層および金属支持基板の表面の全面に、連続するように、第1半導電性層の形成と同様の方法により、形成し、次いで、第2半導電性層の上に、エッチングレジストを形成し、その後、エッチングレジストから露出する第2半導電性層を、エッチングにより除去することにより、上記したパターンの第2半導電性層を、形成した。(図5(g)参照)。第2半導電性層の厚みは、0.005μmであった。
その後、端子部の表面に、金属めっき層を形成した後、化学エッチングによって切り抜いて、ジンバルを形成するとともに、外形加工することにより、回路付サスペンション基板を得た(図1参照)。
(第1半導電性層を酸化クロムから形成し、第2半導電性層をポリピロールから形成する形態)
酸化クロムからなる第2半導電性層の形成に代えて、ピロールをモノマーとして重合することにより得られるポリピロールから、第2半導電性層を形成した以外は、実施例1と同様にして、回路付サスペンション基板を得た(図1参照)。なお、第2半導電性層は、特開2004−158480号公報の実施例1の記載に準拠して形成した。
なお、この第2半導電性層の表面抵抗値を、表面抵抗測定装置(三菱化学(株)製、Hiresta−up MCP−HT450)を用いて、温度25℃、湿度15%で測定したところ、5×106Ω/□であった。
実施例3
(第1半導電性層を酸化クロムから形成し、第2半導電性層をポリアニリンから形成する形態)
酸化クロムからなる第2半導電性層の形成に代えて、ポリアニリンから第2半導電性層を形成した以外は、実施例1と同様にして、回路付サスペンション基板を得た(図1参照)。
第2半導電性層の形成では、まず、ポリアニリン粉末を調製した。
ポリアニリン粉末の調製では、攪拌装置、温度計および直管アダプターを備えた10L容量セパラブルフラスコに、蒸留水6000g、36%塩酸360mLおよびアニリン400g(4.295モル)を配合して攪拌することにより、アニリンのモノマー溶液を調製した。このアニリンのモノマー溶液に、28%硫酸水溶液1927g(硫酸:4.295モル)を冷却しながら配合し、次いで、30%重合開始剤溶液3273g(ペルオキソ二硫酸アンモニウム:4.295モル)を、アニリンのモノマー溶液が−3℃以下に保持されるように、冷却しながら、攪拌下で徐々に滴下した。その後、反応溶液が−3℃以下に保持されるように、さらに1時間攪拌した。これにより、ポリアニリン粉末が析出された。
次いで、調製されたポリアニリン粉末のうちの10gを、NMP90gに溶解することにより、ポリアニリンのNMP溶液を調製した。
その後、80℃で、1時間、乾燥して、ポリアニリンからなる第2半導電性層を形成した。次いで、第2半導電性層が形成された回路付サスペンション基板を、20重量%p−フェノールスルホン酸ノボラック樹脂水溶液に、80℃で、10分間、浸漬することにより、第2半導電性層をドーピングした。その後、これを水洗した(図5(g)参照)。
(評価)
帯電減衰性能
実施例1〜3により得られた回路付サスペンション基板について、ナノクーロンメータ(春日電機(株)製)により、帯電減衰性能を評価した。
また、ベース絶縁層において、0.1nC(ナノクーロン)の電荷が減衰するのに、実施例1〜3のいずれの回路付サスペンション基板も、減衰時間が0.10秒で、その標準偏差が0.01であった。
2 金属支持基板
3 ベース絶縁層
4 導体パターン
5 第1半導電性層
6 カバー絶縁層
7 第2半導電性層
8 端子部
24 第1下端部(他端)
25 第2下端部(他端)
26 第5下端部(一端)
29 第3下端部(他端)
30 第4下端部(他端)
Claims (9)
- 金属支持基板と、
前記金属支持基板の上に形成されるベース絶縁層と、
前記ベース絶縁層の上に形成される導体パターンと、
前記導体パターンの上面および側面と、前記導体パターンから露出する前記ベース絶縁層の上面とに連続して形成される第1半導電性層と、
前記第1半導電性層の上に形成されるカバー絶縁層と、
前記カバー絶縁層の上に形成される第2半導電性層とを備え、
前記第1半導電性層および前記第2半導電性層は、前記金属支持基板と電気的に接続され、
前記第1半導電性層と前記第2半導電性層とが、互いに接触していることを特徴とする、配線回路基板。 - 前記導体パターンは、前記カバー絶縁層が開口されることにより露出する端子部を含み、
前記第2半導電性層は、少なくとも一端が前記端子部と電気的に接続され、少なくとも他端が前記金属支持基板と電気的に接続されていることを特徴とする、請求項1に記載の配線回路基板。 - 前記第1半導電性層の表面抵抗値が、105〜1013Ω/□であることを特徴とする、請求項1または2に記載の配線回路基板。
- 前記第2半導電性層の表面抵抗値が、105〜1013Ω/□であることを特徴とする、請求項1〜3のいずれかに記載の配線回路基板。
- 前記第1半導電性層および前記第2半導電性層が、ともに酸化金属からなることを特徴とする、請求項1〜4のいずれかに記載の配線回路基板。
- 前記第2半導電性層の表面抵抗値が、104〜1012Ω/□であることを特徴とする、請求項1〜3のいずれかに記載の配線回路基板。
- 前記第1半導電性層が、酸化金属からなり、
前記第2半導電性層が、導電性ポリマーからなることを特徴とする、請求項1〜3および6のいずれかに記載の配線回路基板。 - 金属支持基板を用意して、前記金属支持基板の上に形成されるベース絶縁層と、前記ベース絶縁層の上に形成される導体パターンとを形成する工程、
第1半導電性層を、前記導体パターンの表面および前記導体パターンから露出する前記ベース絶縁層の表面に、前記金属支持基板と電気的に接続されるように、形成する工程、
カバー絶縁層を、前記第1半導電性層の上に形成する工程、
前記カバー絶縁層から露出する前記第1半導電性層を除去する工程、および、
第2半導電性層を、前記カバー絶縁層の表面および前記カバー絶縁層から露出する前記ベース絶縁層の表面に、前記金属支持基板と電気的に接続されるように、形成する工程を備えることを特徴とする、配線回路基板の製造方法。 - 前記第1半導電性層を形成する工程において、前記第1半導電性層を、酸化金属から形成し、
前記第2半導電性層を形成する工程において、前記第2半導電性層を、導電性ポリマーから形成することを特徴とする、請求項8に記載の配線回路基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004559A JP4865573B2 (ja) | 2006-04-05 | 2007-01-12 | 配線回路基板およびその製造方法 |
EP20070104107 EP1843648B1 (en) | 2006-04-05 | 2007-03-14 | Wired circuit board and production method thereof |
DE200760006582 DE602007006582D1 (de) | 2006-04-05 | 2007-03-14 | Leiterplatte und Verfahren zu deren Herstellung |
CN2007100968277A CN101052269B (zh) | 2006-04-05 | 2007-04-04 | 布线电路基板及其制造方法 |
US11/783,024 US7782571B2 (en) | 2006-04-05 | 2007-04-05 | Wired circuit board and production method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006104446 | 2006-04-05 | ||
JP2006104446 | 2006-04-05 | ||
JP2007004559A JP4865573B2 (ja) | 2006-04-05 | 2007-01-12 | 配線回路基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007300061A JP2007300061A (ja) | 2007-11-15 |
JP4865573B2 true JP4865573B2 (ja) | 2012-02-01 |
Family
ID=38239344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007004559A Expired - Fee Related JP4865573B2 (ja) | 2006-04-05 | 2007-01-12 | 配線回路基板およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1843648B1 (ja) |
JP (1) | JP4865573B2 (ja) |
CN (1) | CN101052269B (ja) |
DE (1) | DE602007006582D1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2070974B1 (en) * | 2007-12-10 | 2014-02-12 | The Boeing Company | Metal impregnated composites and methods of making |
JP6511371B2 (ja) * | 2015-09-10 | 2019-05-15 | 日本発條株式会社 | ディスク装置用サスペンションのフレキシャと、フレキシャの配線部の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3837702B2 (ja) * | 2002-01-07 | 2006-10-25 | アキレス株式会社 | フレキシブルプリント回路基板 |
US6801402B1 (en) * | 2002-10-31 | 2004-10-05 | Western Digital Technologies, Inc. | ESD-protected head gimbal assembly for use in a disk drive |
JP2004192672A (ja) * | 2002-12-09 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 磁気ヘッドアッセンブリ |
JP3964822B2 (ja) * | 2003-05-07 | 2007-08-22 | 日東電工株式会社 | 回路付サスペンション基板の製造方法 |
US7489493B2 (en) * | 2003-12-01 | 2009-02-10 | Magnecomp Corporation | Method to form electrostatic discharge protection on flexible circuits using a diamond-like carbon material |
-
2007
- 2007-01-12 JP JP2007004559A patent/JP4865573B2/ja not_active Expired - Fee Related
- 2007-03-14 DE DE200760006582 patent/DE602007006582D1/de active Active
- 2007-03-14 EP EP20070104107 patent/EP1843648B1/en not_active Not-in-force
- 2007-04-04 CN CN2007100968277A patent/CN101052269B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE602007006582D1 (de) | 2010-07-01 |
EP1843648A2 (en) | 2007-10-10 |
CN101052269A (zh) | 2007-10-10 |
CN101052269B (zh) | 2010-07-21 |
JP2007300061A (ja) | 2007-11-15 |
EP1843648A3 (en) | 2009-05-06 |
EP1843648B1 (en) | 2010-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4749221B2 (ja) | 配線回路基板 | |
JP4187757B2 (ja) | 配線回路基板 | |
JP4916235B2 (ja) | 配線回路基板 | |
JP4919727B2 (ja) | 配線回路基板 | |
US7465884B2 (en) | Wired circuit board | |
JP4865573B2 (ja) | 配線回路基板およびその製造方法 | |
JP4178166B2 (ja) | 配線回路基板 | |
US7782571B2 (en) | Wired circuit board and production method thereof | |
JP4295312B2 (ja) | 配線回路基板およびその製造方法 | |
JP4295311B2 (ja) | 配線回路基板およびその製造方法 | |
JP4749166B2 (ja) | 配線回路基板 | |
US8164002B2 (en) | Wired circuit board and producing method thereof | |
US8071886B2 (en) | Wired circuit board having a semiconductive grounding layer and producing method thereof | |
JP2008147381A (ja) | 配線回路基板の製造方法 | |
JP4767284B2 (ja) | 配線回路基板 | |
JP4693748B2 (ja) | 配線回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |