KR19980020726A - 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 - Google Patents
칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR19980020726A KR19980020726A KR1019960039319A KR19960039319A KR19980020726A KR 19980020726 A KR19980020726 A KR 19980020726A KR 1019960039319 A KR1019960039319 A KR 1019960039319A KR 19960039319 A KR19960039319 A KR 19960039319A KR 19980020726 A KR19980020726 A KR 19980020726A
- Authority
- KR
- South Korea
- Prior art keywords
- dam
- chip
- opening
- substrate
- encapsulation
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
본 발명은 댐 캐리어 스트립 및 와이어 본딩을 이용하여 대량 생산이 가능한 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법에 관한 것으로서, 회로 기판의 일면에 반도체 칩이 접착되고, 그 반대면에는 회로 배선과 외부 접속 단자가 동일면 상에 형성되며, 중앙부에는 개구부가 형성되어 그 개구부를 통하여 반도체 칩과 회로 기판 간의 전기적 접속을 구현한다. 그리고 기판의 개구부 주위에는 댐 캐리어가 형성되어 봉지 수지가 흘러 넘치는 것을 방지할 뿐만 아니라, 봉지 영역이 외부 접속 단자보다 낮은 높이를 갖도록 형성할 수 있다.
제조 방법은 리드 프레임 스트립과 같은 댐 캐리어 스트립에 복수개의 댐 캐리어들을 형성하고, 그 각각의 댐 캐리어에 회로 기판, 반도체 칩을 차례로 접착하여 와이어 본딩 및 봉지 과정을 거친 후, 외부 접속 단자를 형성함으로써 스트립 형태의 패키지를 완성하는 순서로 진행된다. 그리고 나서 댐 캐리어를 지지하는 타이 바의 노치 부분에 압력을 가함으로써, 별도의 분리 공정을 거치지 않고 쉽게 개별 패키지로 분리해 낸다.
Description
본 발명은 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로는 댐 캐리어 스트립 및 와이어 본딩을 이용하여 대량 생산이 가능한 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법에 관한 것이다.
반도체 집적회로 소자의 집적도가 증가함에 따라 입출력 핀 수가 증가되면서 반도체 소자의 소형화가 요구되고 있다. 이러한 요구에 부응하여 개발된 반도체 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; 이하‘BGA’라 한다) 패키지이다. 이 BGA 패키지는 리드 프레임을 이용한 통상적인 플라스틱 패키지에 비하여, 주 기판(Main Board)에 실장될 때의 실장 면적이 대폭 축소될 수 있으며, 전기적 특성이 우수하다는 장점들을 갖고 있다.
BGA 패키지가 통상적인 플라스틱 패키지와 다른 점은, 반도체 칩과 주 기판 간의 전기적 접속이 리드 프레임 대신에 회로 배선 및 솔더 볼과 같은 외부 접속 단자가 형성된 회로 기판에 의하여 구현된다는 점이다. 반도체 칩이 부착되는 회로 기판의 반대면에 외부 접속 단자들이 자유롭게 형성될 수 있어서, 종래의 플라스틱 패키지에 비하여 실장 면적이 훨씬 줄어드는 것이다.
그런데 이와 같은 종래의 BGA 패키지는 반도체 칩의 크기에 비하여 회로 기판의 크기가 매우 크다. 그 이유는 기본적으로 회로 기판이 반도체 칩의 실장을 위하여 회로 배선이 형성되어 있지 않은 영역을 갖기 때문이다. 따라서 BGA 패키지는 그 크기의 감소에 한계가 있다. 이러한 사정에서 제안된 것이 칩 스케일 패키지(Chip Scale Package; 이하‘CSP’라 한다)이다.
도 17은 종래 기술의 실시예에 따른 CSP로서, 미국 테세라(Tessera) 사에서 개발한 마이크로(μ)-BGA 패키지를 나타내는 단면도이다.
도 17을 참조하면, 기본 구조는 구리 배선(221; Cu Trace)과 폴리이미드(222; Polyimide)로 이루어진 플렉시블(Flexible) 회로 기판(220)이 탄성 중합체(240; Elastomer)를 개재하여 반도체 칩(230)과 접착되어 있고, 금속 리드(210)가 반도체 칩(230)의 칩 패드(231)와 플렉시블 회로 기판(220)의 구리 배선(221)을 전기적으로 접속하며, 폴리이미드(222)에 형성된 비아 홀(Via Hole)을 통하여 구리 배선(221)과 금속 범프(270)가 접속되는 구조로 되어 있다.
제조 과정을 보면, 우선 사진 석판술(Photolithography)을 이용하여 플렉시블 회로 기판(220)을 제조하고, 이 과정에서 구리 배선(221) 및 비아 홀, 금속 범프(270)를 형성한다. 그리고 플렉시블 회로 기판(220)의 구리 배선(221)이 있는 면쪽에 탄성 중합체(240)를 스크린 프린트(Screen Print)로 형성하고, 반도체 칩(230)의 칩 패드(231)가 있는 면쪽을 탄성 중합체(240)와 접착한다. 그 후 플렉시블 회로 기판(220) 주변에 형성된 금속 리드(210)는 탭(TAB; Tape Automated Bonding)의 내부 리드 본딩(ILB; Inner Lead Bonding)과 유사한 열압착으로 칩 패드(231)와 본딩하고 나서, 노출된 본딩면과 금속 리드(210) 부분을 디스펜서(Dispenser)로 봉지(260)하는 과정을 거친다.
그런데 이와 같은 CSP(200)는 제조 공정 및 조립 공정이 복잡하고, 단위 공정별로 제조 단가가 높을 뿐만 아니라, 표준화가 어렵다는 단점을 안고 있다. 또한 CSP의 제조가 개별적으로 진행되기 때문에 대량 생산이 곤란하다는 단점이 있다.
따라서 본 발명의 목적은, 통상적인 플라스틱 패키지의 조립 공정에 사용되는 리드 프레임과 같은 타입의 댐 캐리어를 이용하여 스트립 형태로 패키지를 제조함으로써 제조 단가가 낮고 양산성이 뛰어난 칩 스케일의 BGA 패키지 및 그의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은, 플라스틱 패키지 조립 공정에 사용되는 와이어 본딩 방식을 채택함으로써 제조 단가가 낮고 양산성이 뛰어난 칩 스케일의 BGA 패키지 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 회로 기판 상에 별도의 댐이 형성되어 있어서 봉지 공정시 봉지 영역의 제어가 가능한 칩 스케일 BGA 패키지 및 그의 제조 방법을 제공하는데 있다.
도 1은 본 발명의 실시예에 따른 칩 스케일의 볼 그리드 어레이 패키지의 사시도.
도 2는 도 1에 도시된 칩 스케일의 볼 그리드 어레이 패키지에서 봉지 영역을 제거한 상태의 사시도.
도 3은 도 1의 3-3 선을 따라 절단한 단면도.
도 4 내지 도 10은 도 1에 도시된 칩 스케일의 볼 그리드 어레이 패키지를 제조하는 공정의 일 실시예를 나타내는 사시도.
도 11 내지 도 16은 도 1에 도시된 칩 스케일의 볼 그리드 어레이 패키지를 제조하는 공정의 다른 실시예를 나타내는 사시도.
도 17은 종래 기술의 실시예에 따른 칩 스케일 패키지를 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 칩 스케일의 볼 그리드 어레이 패키지(Chip Scaled BGA Package)
110 : 댐 캐리어 스트립(Dam Carrier Strip)
111 : 가이드 레일(Guide Rail)112 : 가이드 홀(Guide Hole)
113 : 타이 바(Tie Bar)114 : 노치(Notch)
115 : 댐 캐리어(Dam Carrier)116 : 댐 개구부(Dam Window)
120 : 회로 기판(Circuit Substrate)121 : 회로 배선(Circuit Trace)
122 : 기판 패드(Substrate Pad)123 : 기판 개구부(Board Window)
130 : 반도체 칩(Semiconductor Chip)131 : 칩 패드(Chip Pad)
140, 141 : 접착제(Adhesive)150 : 금속 와이어(Metal Wire)
160 : 봉지 수지(Encapsulation Resin)161 : 봉지 뚜껑(Encapsulation Lid)
170 : 외부 접속 단자(Outer Electrode)
상기 목적을 달성하기 위하여, 본 발명은 일 면의 중앙부에 복수개의 칩 패드가 일렬로 배열된 반도체 칩; 상기 칩 패드가 외부로 노출되도록 중앙부가 관통되어 형성된 장방형의 기판 개구부와, 상기 칩 패드가 형성된 반도체 칩 면에 부착되는 하부면과, 상기 기판 개구부의 주위에 형성된 회로 배선 및 상기 회로 배선과 연결된 기판 패드가 형성된 상부면을 포함하는 회로 기판; 상기 기판 개구부를 통하여 상기 칩 패드와 상기 회로 배선을 전기적으로 접속하는 금속 와이어; 상기 금속 와이어가 접속된 회로 배선과 상기 기판 패드 사이에 부착되며, 상기 기판 개구부보다 큰 장방형의 댐 개구부를 갖는 댐 캐리어; 상기 금속 와이어를 보호하기 위한 봉지 영역; 외부 장치와 전기적·기계적으로 접속되기 위하여 상기 기판 패드 상에 형성되는 외부 접속 단자;를 포함하는 칩 스케일의 볼 그리드 어레이 패키지를 제공한다.
또한 본 발명은 상기 목적을 달성하기 위하여, 가이드 홀이 형성된 두개의 가이드 레일과, 각각 장방형의 댐 개구부를 갖는 복수개의 댐 캐리어와, 상기 가이드 레일과 복수개의 댐 캐리어를 각각 연결하며 노치가 형성된 타이 바를 포함하는 댐 캐리어 스트립이 준비되는 단계; 중앙부가 관통되어 형성된 장방형의 기판 개구부와, 상기 기판 개구부의 주위에 형성된 회로 배선 및 상기 회로 배선과 연결된 기판 패드가 형성된 상부면과, 하부면을 포함하는 복수개의 회로 기판이, 상기 회로 배선의 일부가 상기 댐 개구부를 통하여 외부로 노출되도록 상기 댐 캐리어의 하부면에 각각 접착되는 단계; 일면의 중앙부에 복수개의 칩 패드가 일렬로 배열된 복수개의 반도체 칩이, 상기 칩 패드가 상기 기판 개구부를 통하여 외부로 노출되도록 상기 회로 기판의 하부면에 각각 접착되는 단계; 상기 댐 개구부 내부에 노출되는 회로 배선의 일부와 상기 칩 패드가 금속 와이어에 의하여 각각 접속되는 단계; 상기 금속 와이어를 보호하기 위하여 상기 댐 개구부 내부에 봉지 수지가 각각 채워지는 단계; 상기 기판 패드 상에 외부 장치와 전기적·기계적으로 접속되기 위한 솔더 볼이 각각 형성되는 단계; 상기 타이 바의 노치를 절단하여 칩 스케일의 볼 그리드 어레이 패키지가 각각의 개별 패키지로 분리되는 단계;를 포함하는 칩 스케일의 볼 그리드 어레이 패키지의 제조 방법을 제공한다.
또한 본 발명은 상기 목적을 달성하기 위하여, 가이드 홀이 형성된 두개의 가이드 레일과, 각각 장방형의 댐 개구부를 갖는 복수개의 댐 캐리어와, 상기 가이드 레일과 복수개의 댐 캐리어를 각각 연결하며 노치가 형성된 타이 바를 포함하는 댐 캐리어 스트립이 준비되는 단계; 중앙부가 관통되어 형성된 장방형의 기판 개구부와, 상기 기판 개구부의 주위에 형성된 회로 배선 및 상기 회로 배선과 연결된 기판 패드 상에 외부 장치와 전기적·기계적으로 접속되기 위한 금속 범프가 형성된 상부면과, 하부면을 포함하는 복수개의 회로 기판이, 상기 회로 배선의 일부가 상기 댐 개구부를 통하여 외부로 노출되도록 상기 댐 캐리어의 하부면에 각각 접착되는 단계; 일면의 중앙부에 복수개의 칩 패드가 일렬로 배열된 복수개의 반도체 칩이, 상기 칩 패드가 상기 기판 개구부를 통하여 외부로 노출되도록 상기 회로 기판의 하부면에 각각 접착되는 단계; 상기 댐 개구부 내부에 노출되는 회로 배선의 일부와 상기 칩 패드가 금속 와이어에 의하여 각각 접속되는 단계; 상기 금속 와이어를 보호하기 위하여 상기 댐 캐리어의 상부면에 봉지 뚜껑이 각각 접착되는 단계; 상기 타이 바의 노치를 절단하여 칩 스케일의 볼 그리드 어레이 패키지가 각각의 개별 패키지로 분리되는 단계;를 포함하는 칩 스케일의 볼 그리드 어레이 패키지의 제조 방법을 제공한다.
이하 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 칩 스케일의 BGA 패키지의 사시도이다.
도 2는 도 1에 도시된 칩 스케일의 BGA 패키지에서 봉지 영역을 제거한 상태의 사시도이다.
도 3은 도 1의 3-3 선을 따라 절단한 단면도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 칩 스케일의 BGA 패키지(100)는 통상적인 BGA 패키지와 달리, 회로 기판(120)의 일면에 회로 기판(120)과 비슷한 크기의 반도체 칩(130)이 접착되며, 그 반대쪽 면에 칩(130)과의 전기적 접속을 담당하는 금속 와이어(150) 및 외부 장치(도시되지 않음)와의 전기적·기계적 접속 경로인 외부 접속 단자(170)가 같이 형성되는 구조를 갖는다.
즉, 회로 배선(121) 및 그 회로 배선(121)과 연결된 기판 패드(122)가 회로 기판(120)의 동일면 상에 형성되어 있어서, 종래의 회로 기판과 같은 비아 홀(Via Hole)이 필요없다. 반도체 칩(130)과 회로 기판(120) 간의 전기적 접속은 금속 와이어(150)에 의한 통상적인 와이어 본딩(Wire Bonding)으로 이루어지는데, 이를 위하여 회로 기판(120)의 중앙부에 기판 개구부(123)가 장방형으로 형성되고, 반도체 칩(130)은 칩 패드(131)가 중앙부에 일렬로 배열된 센터 패드(Center Pad)형을 사용한다. 따라서 회로 기판(120)과 반도체 칩(130)을 접착하면, 칩 패드(131)들이 기판 개구부(123)를 통하여 외부로 노출되는 형태가 되며, 와이어 본딩을 이룰 수 있게 된다. 칩 패드(131)와 본딩되는 회로 배선(121)은 기판 개구부(123)의 주위까지 형성되어 있으며, 기판 패드(122)는 회로 기판(120)의 외곽까지 격자(Grid) 형태로 배열되어 있다.
칩 패드(131)와 본딩되는 회로 배선(121)과 기판 패드(122) 사이에는 댐 캐리어(115; Dam Carrier)가 접착된다. 댐 캐리어(115)는 기판 개구부(123)와 같은 장방형의 댐 개구부(116)를 가지며, 댐 개구부(116)는 회로 배선(121)의 일부가 와이어 본딩을 위하여 노출되도록 기판 개구부(123)보다는 약간 크게 형성된다. 회로 기판(120)은 통상적으로 사용되는 인쇄 회로 기판(PCB; Printed Circuit Board)이며, 댐 캐리어(115)는 리드 프레임(Lead Frame)과 같은 금속 재질로 형성된다. 반도체 칩(130)과 회로 기판(120), 댐 캐리어(115)와 회로 기판(120) 간의 접착은 비전도성의 접착제(141, 140)를 사용하여 구현한다. 와이어 본딩된 부분은 외부 환경으로부터 보호하기 위하여 봉지(Encapsulation)를 하게 되는데, 통상적으로 사용되는 봉지 수지(160)를 이용한 포팅(Potting) 방식 또는 봉지 뚜껑(Lid)으로 밀봉하는(Sealing) 방식 어느 것이나 가능하다. 또한 포팅 방식에는 스크린 프린트 또는 디스펜서에 의한 방식이 있다.
외부 접속 단자(170)는 기판 패드(122) 상에 형성되는데, 외부 접속 단자(170)로서 솔더 볼(Solder Ball)을 사용하느냐 금속 범프(Metal Bump)를 사용하느냐에 따라서 그 제조 방법은 약간 달라진다. 이는 후술하기로 하고, 외부 접속 단자(170)는 도금 방식, 스크린 프린트 방식 등 통상적인 방식에 의하여 형성되고, 기판 패드(122) 상에 형성된 후의 높이는 외부 장치에 접속될 때를 고려하여 댐 캐리어(115)의 높이보다 2배 이상 높게 형성된다. 그리고 외부 접속 단자(170) 간의 피치(Pitch)는 외부 접속 단자(170)의 직경의 약 2배 가량이다. 예를 들어, 피치가 1.5㎜인 경우, 외부 접속 단자(170)의 직경은 약 0.75㎜, 기판 패드(122) 상에 형성된 후의 외부 접속 단자(170)의 높이는 약 0.6㎜, 외부 장치에 접속된 후의 외부 접속 단자(170)의 높이는 약 0.4㎜이다. 따라서 이 경우 댐 캐리어(115)의 높이는 약 0.2㎜ 정도가 되도록 형성하는 것이 바람직하다. 그리고 본딩되는 금속 와이어(150)의 루프 높이는 회로 기판(120)의 상부면으로부터 1㎜ 미만이 되도록 함으로써, 봉지 수지(160)의 상부면은 댐 캐리어(115)의 상부면보다 낮게 형성되도록 조절할 수 있다.
이상 본 발명에 따른 칩 스케일의 BGA 패키지의 구조에 대하여 설명하였고, 이하에서는 그 제조 방법의 두가지 실시예에 대하여 설명하겠다.
도 4 내지 도 10은는 도 1에 도시된 칩 스케일의 BGA 패키지를 제조하는 공정의 일 실시예를 나타내는 사시도이다.
먼저 도 4를 참조하면, 우선 통상적인 플라스틱 패키지의 조립 공정에 사용되는 리드 프레임 스트립과 같은 타입의 댐 캐리어 스트립(110; Dam Carrier Strip)이 준비된다. 댐 캐리어 스트립(110)은 두 개의 가이드 레일(111; Guide Rail)을 따라 복수개의 댐 캐리어(115)들이 형성된 형태이나, 이하의 도면에서는 편의상 하나의 댐 캐리어(115) 만을 도시하였다. 댐 캐리어 스트립(110)은 리드 프레임 스트립과 마찬가지로 스탬핑(Stamping) 또는 에칭(Etching) 방식으로 제조된다. 가이드 레일(111)에는 가이드 홀(112)들이 형성되어 있어서 연속적인 제조가 가능하며, 가이드 레일(111)과 댐 캐리어(115) 간에는 타이 바(113)가 형성되어 있어서 댐 캐리어(115)를 지지하고 있다. 댐 캐리어(115)에는 장방형의 댐 개구부(116)가 형성되어 있다. 또한 타이 바(113)에는 각각 노치(114; Notch)가 형성되어 있어서, 제조 공정이 완료되면 쉽게 개별 패키지로의 분리가 가능하다. 즉, 홈과 같은 형태의 노치(114)가 타이 바(113)의 양면, 또는 한면에 형성되어 있기 때문에 약간의 압력으로도 쉽게 분리가 된다.
다음 도 5를 참조하면, 준비된 댐 캐리어 스트립(110)의 각각의 댐 캐리어(115) 하부면에 회로 기판(120)들이 접착된다. 댐 캐리어(115)와 접착되는 회로 기판(120)의 면에는 회로 배선(121) 및 기판 패드(122)가 형성되어 있으며, 댐 개구부(116)와 대응되는 회로 기판(120)의 중앙부에는 기판 개구부(123)가 형성되어 있다. 기판 개구부(123)는 댐 개구부(116)보다 약간 작은 크기를 갖기 때문에, 기판 개구부(123) 주위의 회로 배선의 일부(121a)가 댐 개구부(116) 내부에 노출된다. 이는 후속 공정인 회로 배선(121)과 반도체 칩(130) 간의 와이어 본딩(150)이 이루어지기 위해서이다(도 7 참조). 그리고 회로 기판(120)의 긴 변의 크기는 양 사이드 레일(111) 간의 간격보다는 작고, 댐 캐리어(115)를 사이에 두고 마주 보고 있는 양쪽 노치(114) 간의 간격보다는 크다. 즉, 노치(114) 부분은 회로 기판(120)의 면 위에 위치하게 된다. 그 이유는 제조 공정이 완료되고 개별 패키지(100)로 분리된 후 주 기판에 실장될 때, 타이 바의 일부(113a)가 댐 캐리어(115)에 남아 있더라도 다른 소자에 영향을 미치지 않게 하기 위해서이다(도 16 참조). 댐 캐리어(115)와 회로 기판(120) 간의 접착은 통상적으로 사용되는 비전도성의 양면 접착 테이프나 접착제(140)를 사용한다.
이와 같이 회로 기판(120)의 접착이 끝나면, 도 6에 도시된 바와 같이 반도체 칩(130)이 각각 접착된다. 즉, 댐 캐리어(115)와 접착된 회로 기판(120) 면의 반대쪽 면에 반도체 칩(130)의 칩 패드(131)가 형성된 면이 접착된다. 전술하였듯이, 반도체 칩(130)은 센터형 칩 패드(131)들이 형성되어 있으며, 이 칩 패드(131)들이 기판 개구부(123)를 통하여 외부에 노출된다. 반도체 칩(130)과 회로 기판(120) 간의 접착은 댐 캐리어(115)와 회로 기판(120) 간의 접착과 마찬가지로 공지 기술을 이용하여 이룰 수 있다.
다음 단계는 반도체 칩(130)과 회로 기판(120) 간의 전기적 접속이다. 도 4d에 도시된 바와 같이 금속 와이어(150)를 이용하여 반도체 칩(130)의 칩 패드(131)와 회로 기판(120)의 회로 배선(121a)을 각각 와이어 본딩한다. 칩 패드(131)는 기판 개구부(123)를 통하여 노출되어 있고, 회로 배선의 일부(121a)도 댐 개구부(116) 영역 안에까지 형성되어 있기 때문에 와이어 본딩을 이룰 수 있는 것이다. 와이어 본딩은 통상적인 플라스틱 패키지의 조립 공정에서 사용되는 와이어 본딩과 동일하며, 금속 와이어(150) 역시 동일한 금 또는 알루미늄을 사용한다.
와이어 본딩이 완료되면, 금속 와이어 및 본딩 부분을 외부 환경으로부터 보호하기 위하여 도 8에 도시된 바와 같이 봉지한다. 봉지 방법은 본 실시예와 같이 봉지 수지(160)를 포팅하거나, 다음 실시예에서와 같이 봉지 뚜껑으로 밀봉하는 방법 두가지가 있다. 봉지 수지(160)의 포팅은 공지 기술인 스크린 프린트 또는 디스펜스에 의하여 이루어지며, 댐 캐리어(115)의 댐 개구부(116) 내부를 봉지 수지(160)로서 가득 채운다. 이 때, 댐 캐리어(115)는 봉지 수지(160)가 주변의 회로 기판(120)으로 흘러 넘치지 않도록 방지하는 역할을 하며, 봉지 수지(160)의 상부면은 댐 캐리어(115)의 상부면보다 낮게 형성되도록 봉지 수지(160)의 포팅을 조절한다. 봉지 수지(160)는 통상적인 플라스틱 패키지에 사용되는 수지 계열을 사용한다.
도 9는 봉지 후 외부 접속 단자(170a)가 형성된 것을 보여주고 있다. 즉, 회로 기판(120)의 기판 패드(122)에 외부 접속 단자, 예를 들면 본 실시예에서와 같이 솔더 볼(170a; Solder Ball)을 형성한다. 기판 패드(122)에 형성된 후의 솔더 볼(170a)은 전술했듯이 댐 캐리어(115)의 높이보다 2배 이상 높게 형성되는 것이 바람직하다. 외부 접속 단자로는 본 실시예의 솔더 볼(170a) 이외에도, 다음 실시예에서와 같이 금속 범프가 사용될 수도 있다. 솔더 볼(170a)의 재질 및 형성 방법은 통상적인 BGA 패키지의 경우와 같으므로 설명은 생략하겠다. 단, 본 실시예는 스트립 형태로 연속적인 제조가 가능한 방법이므로, 솔더 볼(170a)도 별도의 지그(Jig)가 필요없이 연속적인 형성이 가능하다.
도 10은 모든 제조 과정이 완료되고, 완성된 스트립 형태의 패키지들로부터 개별 패키지(100)로 분리한 후의 모습이다. 전술하였듯이 타이 바의 댐 캐리어 부근에 노치가 형성되어 있으므로, 별도의 분리 공정을 거치지 않고도 노치 부분에 압력을 가함으로써 쉽게 개별 패키지로 분리시킬 수 있다.
도 11 내지 도 16은 도 1에 도시된 칩 스케일의 BGA 패키지를 제조하는 공정의 다른 실시예를 나타내는 사시도이다.
본 실시예의 제조 방법은 기본적으로 전 실시예의 경우와 동일하나, 외부 접속 단자로서 금속 범프를 채택하기 때문에 외부 접속 단자의 형성 순서가 바뀌며, 봉지 방법 또한 다르다.
도 11은 도 4와 동일하게 댐 캐리어 스트립(110)이 준비되는 단계이다.
도 12는 도 5와 마찬가지로 댐 캐리어 스트립(110)에 회로 기판(120)이 접착되는 단계이나, 회로 기판(120)에 미리 외부 접속 단자, 즉 금속 범프(170b; Metal Bump)가 형성되어 있는 점이 전과 다르다. 금속 범프(170b)의 재질 및 형성 방법은 공지된 기술을 이용한다.
도 13은 회로 기판(120)에 반도체 칩(130)이 접착되는 단계이며, 도 14는 와이어 본딩(150)되는 단계로서, 전술한 도 6 및 도 7의 경우와 대응된다.
도 15는 봉지 단계인데, 전 실시예의 도 8과 달리 수지 봉지를 포팅하는 방식이 아니라, 봉지 뚜껑(161)으로 밀봉하는 봉지 방식을 보여주고 있다. 봉지 뚜껑(161)은 접착제에 의해 댐 캐리어(115)의 상부면에 접착된다. 이 경우 봉지 뚜껑(161)은 금속 범프(170b)보다 낮도록 형성한다.
도 16은 도 10과 대응되는 도면으로서, 개별 패키지(100)로 분리된 후의 모습이다. 도 10에서는 도시를 생략하였지만, 도 16에서는 타이 바의 일부(113a)가 남아 있는 경우를 나타내었다. 그러나 전술하였듯이 상기 타이 바의 일부(113a)가 회로 기판(120)의 영역 내에 있기 때문에 신뢰성에는 아무런 영향도 미치지 않는다.
지금까지 외부 접속 단자는 솔더 볼, 봉지 방식은 수지 포팅 방식을 채택하는 경우의 제1 실시예와, 금속 범프 및 뚜껑 밀봉 방식의 제2 실시예를 설명하였지만, 솔더 볼 및 뚜껑 밀봉 방식이나, 금속 범프 및 수지 포팅 방식을 채택하는 경우도 가능하다. 그리고 댐 캐리어의 재질은 리드 프레임과 같은 금속 재질이지만, 가공상의 어려움을 극복한다면 절연물질도 사용이 가능하다. 또한 회로 기판은 통상적인 인쇄 회로 기판으로서, 기판 재질은 수지 계열, 세라믹, 유리, 금속 등이 가능하다.
이상 설명한 바와 같이 본 발명의 구조에 따르면, 회로 기판 상에 별도의 댐 캐리어가 형성되어 있기 때문에, 봉지 수지를 포팅하여 봉지 영역을 형성하는 경우는 봉지 수지가 회로 기판으로 흘러 넘치는 것을 방지해 주며, 봉지 뚜껑으로 밀봉하는 경우는 봉지 뚜껑이 접착되는 부분으로서의 역할을 댐 캐리어가 담당하게 된다. 따라서 봉지 영역이 외부 접속 단자보다 낮은 높이를 갖도록 봉지 영역의 형성 과정을 조절할 수 있다는 이점이 있다.
또한 본 발명의 방법에 따르면, 통상적인 플라스틱 패키지의 조립 공정에 사용되는 리드 프레임과 같은 타입의 댐 캐리어를 이용하여 스트립 형태로 패키지를 제조할 뿐만 아니라, 와이어 본딩 방식을 채택함으로써 제조 단가가 낮고 양산성이 뛰어나다는 이점이 있다.
또한 본 발명의 방법에 따르면, 스트립 형태로 패키지를 대량 제조한 후 타이 바에 미리 형성되어 있는 노치 부분에 압력을 가함으로써, 별도의 분리 공정을 거치지 않고 쉽게 개별 패키지로 분리시킬 수 있다는 이점이 있다.
Claims (14)
- 일 면의 중앙부에 복수개의 칩 패드가 일렬로 배열된 반도체 칩;상기 칩 패드가 외부로 노출되도록 중앙부가 관통되어 형성된 장방형의 기판 개구부와, 상기 칩 패드가 형성된 반도체 칩 면에 부착되는 하부면과, 상기 기판 개구부의 주위에 형성된 회로 배선 및 상기 회로 배선과 연결된 기판 패드가 형성된 상부면을 포함하는 회로 기판;상기 기판 개구부를 통하여 상기 칩 패드와 상기 회로 배선을 전기적으로 접속하는 금속 와이어;상기 금속 와이어가 접속된 회로 배선과 상기 기판 패드 사이에 부착되며, 상기 기판 개구부보다 큰 장방형의 댐 개구부를 갖는 댐 캐리어;상기 금속 와이어를 보호하기 위한 봉지 영역;외부 장치와 전기적·기계적으로 접속되기 위하여 상기 기판 패드 상에 형성되는 외부 접속 단자;를 포함하는 칩 스케일의 볼 그리드 어레이 패키지.
- 제 1 항에 있어서, 상기 댐 캐리어는 금속으로 형성되는 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이.
- 제 1 항에 있어서, 상기 외부 접속 단자는 솔더 볼인 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이.
- 제 1 항에 있어서, 상기 외부 접속 단자는 금속 범프인 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이.
- 제 1 항에 있어서, 상기 외부 접속 단자의 높이는 상기 봉지 영역의 상부면보다 높은 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이.
- 제 5 항에 있어서, 상기 봉지 영역은 상기 댐 개구부의 내부에 채워진 봉지 수지인 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이.
- 제 6 항에 있어서, 상기 댐 캐리어의 상부면은 상기 외부 접속 단자의 높이보다는 낮고 상기 봉지 수지의 상부면보다는 높은 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이.
- 제 5 항에 있어서, 상기 봉지 영역은 상기 댐 캐리어의 상부면에 접착된 봉지 뚜껑인 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이.
- 가이드 홀이 형성된 두개의 가이드 레일과, 각각 장방형의 댐 개구부를 갖는 복수개의 댐 캐리어와, 상기 가이드 레일과 복수개의 댐 캐리어를 각각 연결하며 노치가 형성된 타이 바를 포함하는 댐 캐리어 스트립이 준비되는 단계;중앙부가 관통되어 형성된 장방형의 기판 개구부와, 상기 기판 개구부의 주위에 형성된 회로 배선 및 상기 회로 배선과 연결된 기판 패드가 형성된 상부면과, 하부면을 포함하는 복수개의 회로 기판이, 상기 회로 배선의 일부가 상기 댐 개구부를 통하여 외부로 노출되도록 상기 댐 캐리어의 하부면에 각각 접착되는 단계;일면의 중앙부에 복수개의 칩 패드가 일렬로 배열된 복수개의 반도체 칩이, 상기 칩 패드가 상기 기판 개구부를 통하여 외부로 노출되도록 상기 회로 기판의 하부면에 각각 접착되는 단계;상기 댐 개구부 내부에 노출되는 회로 배선의 일부와 상기 칩 패드가 금속 와이어에 의하여 각각 접속되는 단계;상기 금속 와이어를 보호하기 위하여 상기 댐 개구부 내부에 봉지 수지가 각각 채워지는 단계;상기 기판 패드 상에 외부 장치와 전기적·기계적으로 접속되기 위한 솔더 볼이 각각 형성되는 단계;상기 타이 바의 노치를 절단하여 칩 스케일의 볼 그리드 어레이 패키지가 각각의 개별 패키지로 분리되는 단계;를 포함하는 칩 스케일의 볼 그리드 어레이 패키지의 제조 방법.
- 제 9 항에 있어서, 상기 솔더 볼은 상기 댐 캐리어의 상부면보다 높게 형성되는 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이 패키지의 제조 방법.
- 제 9 항에 있어서, 상기 봉지 수지는 포팅에 의하여 상기 댐 개구부 내부에 채워지는 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이 패키지의 제조 방법.
- 제 11 항에 있어서, 상기 봉지 수지의 상부면은 상기 댐 캐리어의 상부면보다 낮게 형성되는 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이 패키지의 제조 방법.
- 가이드 홀이 형성된 두개의 가이드 레일과, 각각 장방형의 댐 개구부를 갖는 복수개의 댐 캐리어와, 상기 가이드 레일과 복수개의 댐 캐리어를 각각 연결하며 노치가 형성된 타이 바를 포함하는 댐 캐리어 스트립이 준비되는 단계;중앙부가 관통되어 형성된 장방형의 기판 개구부와, 상기 기판 개구부의 주위에 형성된 회로 배선 및 상기 회로 배선과 연결된 기판 패드 상에 외부 장치와 전기적·기계적으로 접속되기 위한 금속 범프가 형성된 상부면과, 하부면을 포함하는 복수개의 회로 기판이, 상기 회로 배선의 일부가 상기 댐 개구부를 통하여 외부로 노출되도록 상기 댐 캐리어의 하부면에 각각 접착되는 단계;일면의 중앙부에 복수개의 칩 패드가 일렬로 배열된 복수개의 반도체 칩이, 상기 칩 패드가 상기 기판 개구부를 통하여 외부로 노출되도록 상기 회로 기판의 하부면에 각각 접착되는 단계;상기 댐 개구부 내부에 노출되는 회로 배선의 일부와 상기 칩 패드가 금속 와이어에 의하여 각각 접속되는 단계;상기 금속 와이어를 보호하기 위하여 상기 댐 캐리어의 상부면에 봉지 뚜껑이 각각 접착되는 단계;상기 타이 바의 노치를 절단하여 칩 스케일의 볼 그리드 어레이 패키지가 각각의 개별 패키지로 분리되는 단계;를 포함하는 칩 스케일의 볼 그리드 어레이 패키지의 제조 방법.
- 제 13 항에 있어서, 상기 금속 범프는 상기 봉지 뚜껑보다 높게 형성되는 것을 특징으로 하는 칩 스케일의 볼 그리드 어레이 패키지의 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960039319A KR19980020726A (ko) | 1996-09-11 | 1996-09-11 | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 |
JP9052908A JPH1098130A (ja) | 1996-09-11 | 1997-03-07 | チップスケールの半導体パッケージ及びその製造方法 |
US08/831,465 US6013946A (en) | 1996-09-11 | 1997-03-31 | Wire bond packages for semiconductor chips and related methods and assemblies |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960039319A KR19980020726A (ko) | 1996-09-11 | 1996-09-11 | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980020726A true KR19980020726A (ko) | 1998-06-25 |
Family
ID=19473365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960039319A KR19980020726A (ko) | 1996-09-11 | 1996-09-11 | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6013946A (ko) |
JP (1) | JPH1098130A (ko) |
KR (1) | KR19980020726A (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100319609B1 (ko) * | 1999-03-09 | 2002-01-05 | 김영환 | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 |
KR20020069288A (ko) * | 2001-02-24 | 2002-08-30 | 삼성전자 주식회사 | 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법 |
KR100619469B1 (ko) * | 2005-08-08 | 2006-09-06 | 삼성전자주식회사 | 스페이서를 갖는 보드 온 칩 패키지 및 그를 이용한 적층패키지 |
KR100729081B1 (ko) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
KR100922714B1 (ko) * | 2007-11-15 | 2009-10-22 | 주식회사 심텍 | 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및그 제조방법 |
KR101011568B1 (ko) * | 2004-08-31 | 2011-01-27 | 길정호 | 확산펌프를 이용한 고양정발생장치 |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5719440A (en) | 1995-12-19 | 1998-02-17 | Micron Technology, Inc. | Flip chip adaptor package for bare die |
US6861290B1 (en) | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
US6667560B2 (en) | 1996-05-29 | 2003-12-23 | Texas Instruments Incorporated | Board on chip ball grid array |
US6215184B1 (en) * | 1998-02-19 | 2001-04-10 | Texas Instruments Incorporated | Optimized circuit design layout for high performance ball grid array packages |
JP3611948B2 (ja) * | 1997-05-16 | 2005-01-19 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
KR100211421B1 (ko) * | 1997-06-18 | 1999-08-02 | 윤종용 | 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 |
US6890796B1 (en) * | 1997-07-16 | 2005-05-10 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected |
JPH1140694A (ja) | 1997-07-16 | 1999-02-12 | Oki Electric Ind Co Ltd | 半導体パッケージおよび半導体装置とその製造方法 |
US5899705A (en) | 1997-11-20 | 1999-05-04 | Akram; Salman | Stacked leads-over chip multi-chip module |
US6574858B1 (en) | 1998-02-13 | 2003-06-10 | Micron Technology, Inc. | Method of manufacturing a chip package |
GB9808587D0 (en) * | 1998-04-22 | 1998-06-24 | Craig Hugh P | Adhesive and encapsulating material with fluxing properties |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
KR100340060B1 (ko) * | 1998-06-02 | 2002-07-18 | 박종섭 | 티에스오피와호환성이있는씨에스피핀배치방법및그에의한핀배치구조 |
JP2000156435A (ja) | 1998-06-22 | 2000-06-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6297548B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
JP3420706B2 (ja) * | 1998-09-22 | 2003-06-30 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 |
SG87769A1 (en) * | 1998-09-29 | 2002-04-16 | Texas Instr Singapore Pte Ltd | Direct attachment of semiconductor chip to organic substrate |
US6091140A (en) * | 1998-10-23 | 2000-07-18 | Texas Instruments Incorporated | Thin chip-size integrated circuit package |
US6455354B1 (en) * | 1998-12-30 | 2002-09-24 | Micron Technology, Inc. | Method of fabricating tape attachment chip-on-board assemblies |
JP2000208690A (ja) * | 1999-01-12 | 2000-07-28 | Sony Corp | リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法 |
US6201299B1 (en) * | 1999-06-23 | 2001-03-13 | Advanced Semiconductor Engineering, Inc. | Substrate structure of BGA semiconductor package |
US6150730A (en) * | 1999-07-08 | 2000-11-21 | Advanced Semiconductor Engineering, Inc. | Chip-scale semiconductor package |
US6975021B1 (en) * | 1999-09-03 | 2005-12-13 | Micron Technology, Inc. | Carrier for substrate film |
US7042070B2 (en) | 1999-09-22 | 2006-05-09 | Texas Instruments Incorporated | Direct attachment of semiconductor chip to organic substrate |
JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
US6555412B1 (en) * | 1999-12-10 | 2003-04-29 | Micron Technology, Inc. | Packaged semiconductor chip and method of making same |
KR100324332B1 (ko) * | 2000-01-04 | 2002-02-16 | 박종섭 | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 |
JP2001196534A (ja) * | 2000-01-12 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置および半導体モジュール |
US6265768B1 (en) | 2000-01-31 | 2001-07-24 | Advanced Semiconductor Engineering, Inc. | Chip scale package |
US6452255B1 (en) | 2000-03-20 | 2002-09-17 | National Semiconductor, Corp. | Low inductance leadless package |
US6686652B1 (en) | 2000-03-20 | 2004-02-03 | National Semiconductor | Locking lead tips and die attach pad for a leadless package apparatus and method |
US6372539B1 (en) | 2000-03-20 | 2002-04-16 | National Semiconductor Corporation | Leadless packaging process using a conductive substrate |
US6399415B1 (en) * | 2000-03-20 | 2002-06-04 | National Semiconductor Corporation | Electrical isolation in panels of leadless IC packages |
US6531335B1 (en) | 2000-04-28 | 2003-03-11 | Micron Technology, Inc. | Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods |
US6548764B1 (en) * | 2000-06-07 | 2003-04-15 | Micron Technology, Inc. | Semiconductor packages and methods for making the same |
US6501170B1 (en) | 2000-06-09 | 2002-12-31 | Micron Technology, Inc. | Substrates and assemblies including pre-applied adhesion promoter |
US6589820B1 (en) | 2000-06-16 | 2003-07-08 | Micron Technology, Inc. | Method and apparatus for packaging a microelectronic die |
KR100608608B1 (ko) * | 2000-06-23 | 2006-08-09 | 삼성전자주식회사 | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 |
DE10034006A1 (de) | 2000-07-07 | 2002-01-24 | Infineon Technologies Ag | Trägermatrix mit Bondkanal für integrierte Halbleiter und Verfahren zu ihrer Herstellung |
KR100343432B1 (ko) * | 2000-07-24 | 2002-07-11 | 한신혁 | 반도체 패키지 및 그 패키지 방법 |
US6483044B1 (en) * | 2000-08-23 | 2002-11-19 | Micron Technology, Inc. | Interconnecting substrates for electrical coupling of microelectronic components |
US6979595B1 (en) * | 2000-08-24 | 2005-12-27 | Micron Technology, Inc. | Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices |
US6838760B1 (en) * | 2000-08-28 | 2005-01-04 | Micron Technology, Inc. | Packaged microelectronic devices with interconnecting units |
US6544812B1 (en) * | 2000-11-06 | 2003-04-08 | St Assembly Test Service Ltd. | Single unit automated assembly of flex enhanced ball grid array packages |
DE10116069C2 (de) * | 2001-04-02 | 2003-02-20 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
TW483134B (en) * | 2001-06-13 | 2002-04-11 | Walsin Advanced Electronics | Micro BGA package |
US6882044B2 (en) | 2002-05-17 | 2005-04-19 | Agilent Technologies, Inc. | High speed electronic interconnection using a detachable substrate |
US6943434B2 (en) * | 2002-10-03 | 2005-09-13 | Fairchild Semiconductor Corporation | Method for maintaining solder thickness in flipchip attach packaging processes |
US6987058B2 (en) * | 2003-03-18 | 2006-01-17 | Micron Technology, Inc. | Methods for underfilling and encapsulating semiconductor device assemblies with a single dielectric material |
US6917090B2 (en) | 2003-04-07 | 2005-07-12 | Micron Technology, Inc. | Chip scale image sensor package |
RU2006137368A (ru) * | 2004-03-24 | 2008-04-27 | Шелл Интернэшнл Рисерч Маатсхаппий Б.В. (NL) | Комплексы переходного металла |
AR049714A1 (es) * | 2004-07-13 | 2006-08-30 | Shell Int Research | Proceso de preparacion de alfa olefinas lineales |
DE102005003390B4 (de) * | 2005-01-24 | 2007-09-13 | Qimonda Ag | Substrat für ein FBGA-Halbleiterbauelement |
US20060261498A1 (en) * | 2005-05-17 | 2006-11-23 | Micron Technology, Inc. | Methods and apparatuses for encapsulating microelectronic devices |
KR100697624B1 (ko) * | 2005-07-18 | 2007-03-22 | 삼성전자주식회사 | 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지 |
TW200729429A (en) * | 2006-01-16 | 2007-08-01 | Siliconware Precision Industries Co Ltd | Semiconductor package structure and fabrication method thereof |
TWI338353B (en) * | 2006-11-06 | 2011-03-01 | Advanced Semiconductor Eng | Package structure and subtrate board thereof |
US7833456B2 (en) * | 2007-02-23 | 2010-11-16 | Micron Technology, Inc. | Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece |
US8049324B1 (en) * | 2007-05-03 | 2011-11-01 | Maxim Integrated Products, Inc. | Preventing access to stub traces on an integrated circuit package |
JP5184115B2 (ja) * | 2008-01-31 | 2013-04-17 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
SG142321A1 (en) | 2008-04-24 | 2009-11-26 | Micron Technology Inc | Pre-encapsulated cavity interposer |
JP2010272680A (ja) * | 2009-05-21 | 2010-12-02 | Elpida Memory Inc | 半導体装置 |
KR20120036446A (ko) * | 2010-10-08 | 2012-04-18 | 삼성전자주식회사 | 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법 |
EP2797111A1 (en) | 2013-04-24 | 2014-10-29 | Nxp B.V. | Electrical component packaging |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4218701A (en) * | 1978-07-24 | 1980-08-19 | Citizen Watch Co., Ltd. | Package for an integrated circuit having a container with support bars |
US5148265A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
JPH04305962A (ja) * | 1991-04-02 | 1992-10-28 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
JPH07245356A (ja) * | 1994-03-07 | 1995-09-19 | Toshiba Corp | 半導体パッケージおよびその製造方法 |
JP3146849B2 (ja) * | 1994-05-27 | 2001-03-19 | 松下電器産業株式会社 | 電子部品および電子部品の製造方法 |
US5661086A (en) * | 1995-03-28 | 1997-08-26 | Mitsui High-Tec, Inc. | Process for manufacturing a plurality of strip lead frame semiconductor devices |
US5677566A (en) * | 1995-05-08 | 1997-10-14 | Micron Technology, Inc. | Semiconductor chip package |
-
1996
- 1996-09-11 KR KR1019960039319A patent/KR19980020726A/ko not_active Application Discontinuation
-
1997
- 1997-03-07 JP JP9052908A patent/JPH1098130A/ja active Pending
- 1997-03-31 US US08/831,465 patent/US6013946A/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100319609B1 (ko) * | 1999-03-09 | 2002-01-05 | 김영환 | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 |
KR100729081B1 (ko) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조방법 |
KR20020069288A (ko) * | 2001-02-24 | 2002-08-30 | 삼성전자 주식회사 | 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법 |
KR101011568B1 (ko) * | 2004-08-31 | 2011-01-27 | 길정호 | 확산펌프를 이용한 고양정발생장치 |
KR100619469B1 (ko) * | 2005-08-08 | 2006-09-06 | 삼성전자주식회사 | 스페이서를 갖는 보드 온 칩 패키지 및 그를 이용한 적층패키지 |
KR100922714B1 (ko) * | 2007-11-15 | 2009-10-22 | 주식회사 심텍 | 솔더 레지스트 댐이 형성된 비오씨 반도체 패키지 기판 및그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH1098130A (ja) | 1998-04-14 |
US6013946A (en) | 2000-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19980020726A (ko) | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 | |
KR100344927B1 (ko) | 적층 패키지 및 그의 제조 방법 | |
KR100211421B1 (ko) | 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지 | |
US5615089A (en) | BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate | |
US6731010B2 (en) | Resin sealed stacked semiconductor packages with flat surfaces | |
US5790378A (en) | High density integrated circuit package including interposer | |
KR20110135956A (ko) | 다양한 ic 패키징 구성들을 가진 리드리스 어레이 플라스틱 패키지 | |
KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
KR19990013363A (ko) | 칩 규모 패키지 및 그 제조 방법 | |
KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
JPH0837253A (ja) | 半導体装置およびその製造方法並びに実装方法 | |
US6650005B2 (en) | Micro BGA package | |
US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
KR100470144B1 (ko) | 테이프회로기판및이를사용한칩크기의반도체칩패키지 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
KR100536886B1 (ko) | 칩 스케일 패키지 및 그 제조방법 | |
JPH11260850A (ja) | 半導体装置およびその製造方法 | |
KR100456482B1 (ko) | 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
KR100475338B1 (ko) | 와이어본더를이용한칩스케일패키지및제조방법 | |
KR100708050B1 (ko) | 반도체패키지 | |
KR100411810B1 (ko) | 플립기술을이용한크기형반도체패키지 | |
KR100308116B1 (ko) | 칩스케일반도체패키지및그제조방법_ | |
KR100237329B1 (ko) | 칩 스케일 반도체 패키지의 구조 및 제조 방법 | |
KR100199287B1 (ko) | 클립 리드(Clip Lead)를 이용한 칩 스케일 패키지(CSP) | |
KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |