TWI792045B - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TWI792045B
TWI792045B TW109128646A TW109128646A TWI792045B TW I792045 B TWI792045 B TW I792045B TW 109128646 A TW109128646 A TW 109128646A TW 109128646 A TW109128646 A TW 109128646A TW I792045 B TWI792045 B TW I792045B
Authority
TW
Taiwan
Prior art keywords
pattern
protective layer
mentioned
inner lead
area
Prior art date
Application number
TW109128646A
Other languages
English (en)
Other versions
TW202109802A (zh
Inventor
李振漢
李誠鎭
金珍浩
Original Assignee
南韓商斯天克有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商斯天克有限公司 filed Critical 南韓商斯天克有限公司
Publication of TW202109802A publication Critical patent/TW202109802A/zh
Application granted granted Critical
Publication of TWI792045B publication Critical patent/TWI792045B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0591—Organic non-polymeric coating, e.g. for inhibiting corrosion thereby preserving solderability

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

本發明揭示電路板及其製作方法。本發明一實施例的電路板包括：基板，形成有保護層形成區域；配線圖案，形成於上述基板上，至少一部分形成於上述保護層形成區域；保護層，由安裝於上述保護層形成區域上的保護材料形成；以及防侵染圖案，形成於上述基板上，以在形成上述保護層時防止上述保護材料超越上述保護層形成區域流動。

Description

電路板及其製作方法
本發明涉及電路板及其製作方法，更詳細地，涉及在基板上包括配線圖案的電路板及其製作方法。
最近，隨著電子設備的小型化趨勢，普遍使用利用電路板的覆晶薄膜(Chip On Film，COF)封裝技術。例如，柔性電路板及利用其的覆晶薄膜封裝技術用於液晶顯示裝置(LCD，Liquid Crystal Display)、有機發光二極體(OLED，Organic Light Emitting Diode)、顯示裝置等的平板顯示裝置(FPD，Flat Panel Display)。在上述柔性電路板可以安裝驅動平板顯示裝置的顯示驅動積體電路(DDIC，Display Driving IC)等的晶片。
通常，柔性電路板包括用於防止形成於自身上方的配線圖案的受損的保護層。保護層可以由多種材質的保護材料形成，其中，在保護膜由油墨類型保護材料形成的情況下，很容易發生塗敷在配線圖案上的保護材料在固化前向周邊區域侵染(bleed)。在保護材料侵染至安裝半導體晶片的內引線區域的情況下，防止晶片的板部與配線圖案之間的接觸而導致品質降低。
(專利文獻1)公開專利第10-2004-0048695號
本發明用於解決上述現有技術的問題，本發明的目的在於，提供如下的電路板及其製作方法，即，防止用於形成防止配線圖案受損的保護層的保護材料向基板的其他區域侵染。
並且，本發明的另一目的在於，提供如下的電路板及其製作方法，即，有效地防止用於形成防止配線圖案受損的保護層的保護材料向安裝晶片的基板的內引線區域侵染。
本發明的目的並不局限於以上提及的技術問題，本發明所屬技術領域的普通技術人員可以從以下的記載明確理解未提及的其他目的。
根據本發明的一實施方式，本發明提供電路板，上述電路板包括：基板，形成有保護層形成區域；配線圖案，形成於上述基板上，至少一部分形成於上述保護層形成區域；保護層，由安裝於上述保護層形成區域上的保護材料形成；以及防侵染圖案，形成於上述基板上，以在形成上述保護層時防止上述保護材料超越上述保護層形成區域流動。
在此情況下，在上述基板可追加形成安裝晶片的內引線區域，上述防侵染圖案形成於上述保護層形成區域中的與上述內引線區域的角落部相鄰的部分。
並且，上述防侵染圖案可包括包圍上述角落部的第一部分。
並且，上述防侵染圖案還可包括從上述第一部分的端部向與上述內引線區域遠離的方向延伸的第二部分。
並且，上述防侵染圖案還可包括與上述第二部分形成固定的角度的第三部分，以與上述第一部分及上述第二部分一同包圍規定區域。
並且，上述防侵染圖案可由突出圖案形成。
並且，上述防侵染圖案的高度可以與上述配線圖案的高度相同。
並且，上述防侵染圖案可包括能夠在上述突出圖案內收容上述保護材料的收容部。
並且，上述收容部在上述突出圖案內陰刻而成。
根據本發明的另一實施例，本發明提供電路板製作方法，上述電路板製作方法包括：基板準備步驟，準備形成保護層形成區域的基板；圖案形成步驟，在上述基板上形成配線圖案和防侵染圖案，上述防侵染圖案塗敷在上述保護層形成區域，以防止形成保護層的保護材料超越上述保護層形成區域流動；以及保護層形成步驟，在上述保護層形成區域上塗敷保護材料來形成上述保護層。
在此情況下，在上述圖案形成步驟中，上述防侵染圖案可由突出圖案形成。
並且，在上述圖案形成步驟中，上述防侵染圖案的高度可以與上述配線圖案的高度相同。
並且，在上述圖案形成步驟中，上述防侵染圖案可包括收容部，在上述突出圖案內陰刻而成，以能夠收容上述保護材料。
根據本發明的實施例，本發明具有如下的效果，即，當在電路板上形成用於保護配線圖案的保護層時，可通過防侵染圖案防止保護材料超越保護層形成區域向基本的其他區域流動。
並且，本發明具有如下的效果，即，可通過防侵染圖案，有效地防止保護材料超越保護層形成區域向安裝晶片的內引線區域滲透。
本發明的效果並不局限於以上提及的效果，本發明所屬技術領域的普通技術人員可從發明要求保護範圍的記載明確理解其他效果。
1:電路板
10:基板
11:保護層形成區域
12:內引線區域
20:配線圖案
21:引線部
22:配線部
30:保護層
40:防侵染圖案
41:第一部分
42:第二部分
43:第三部分
44:突出圖案部
45:收容部
S10:基板準備步驟
S20:圖案形成步驟
S30:保護層形成步驟
L1,L2:邊界線
A:部分
a-a’:剖面線
圖1為本發明一實施例的電路板的俯視圖。
圖2為圖1的A部分的放大圖。
圖3為圖1的a-a'剖視圖。
圖4至圖6為示出本發明一實施例的電路板的防侵染圖案的變形例的圖。
圖7為本發明一實施例的電路板製作方法的流程圖。
以下，參照附圖，詳細說明本發明的實施例，以使本發明所屬技術領域的普通技術人員可以輕鬆實施本發明。本發明可體現為多種不同的形態，並不局限於在此說明的實施例。為了明確說明本發明而省略了與說明無關的部分，在整個說明書中，對相同或類似的結構要素賦予了相同的附圖標記。
在本說明書中，「包括」或「具有」等的術語用於指定本說明書上記載的特徵、數位、步驟、動作、結構要素、部件或它們的組合的存在，而並非意預先排除一種或一種以上的其他特徵、數位、步驟、動作、結構要素、部件或它們的組合的存在或附加可能性。
並且，為了說明與圖中示出的結構要素的相關關係，可以使用空間性相對術語「下方」、「下部」；「上方」、「上部」等。作為以這些圖中示出的術語為基準來確定的相對術語，可根據定向相反地解釋上下關係。
並且，只要沒有特別反對的記載，一個結構要素位於其他結構要素的上方或下方包括位於其他結構要素的正上方或正下方和在中間隔著其他鍵結構要素配置的情況。
圖1為本發明一實施例的電路板的俯視圖。並且，圖2為圖1的A部分的放大圖，圖3為圖1的a-a'剖視圖。
參照圖1至圖3，本發明一實施例的電路板1包括基板10、配線圖案20、保護層30及防侵染圖案40。
基板10作為電路板1的基材包括。基板10由具有柔韌性的材質形成，從而電路板1可以折疊。基板10可以由絕緣性物質形成。具體地，在本發明的一實施例中，基板10可以為聚亞醯胺(PI，polyimide)膜形成。
此外，基板10可以由選自由包含聚酯(PE，polyester)、聚對苯二甲酸乙二醇酯(PET，Polyethylene Terephthalate)、聚乙烯萘(PEN，poly ethylene napthalene)及聚碳酸酯(PC，poly carbonate)等的高分子組中的物質中的一種以上。在本發明的一實施例中，在基板10形成保護層形成區域11及內引線區域12。
保護層形成區域11是為了防止配線圖案20受損而形成保護層30的區域。在保護層形成區域11形成安裝保護材料的保護層30。
內引線區域12為安裝晶片的區域。安裝於內引線區域12的晶片可以為半導體晶片。更詳細地，安裝於內引線區域12的晶片可以為顯示器積體電路，換句話說，顯示驅動積體電路。
在本發明的實施例中，在基板10的中心形成一個內引線區域12，包圍內引線區域12並形成一個保護層形成區域11。參照圖1及圖2，內引線區域12在基板10的中心沿著內引線區域邊界線L2內側形成，保護層形成區域11呈包圍內引線區域12的形態，沿著保護層形成區域邊界線L1外側形成。
但是，通過本發明的一實施例，保護層形成區域11及內引線區域12的數量、位置及形態等並不局限於此。根據電路板的電路結構，形成於基板10上的保護層形成區域11及內引線區域12的數量、位置及形態等可以改變。
配線圖案20為了連接安裝於內引線區域12的晶片與外部電路(未圖示)而形成於基板10上。配線圖案20使安裝於內引線區域12的晶片與外部電路之間電連接。
配線圖案20的至少一部分形成於保護層形成區域11。並且，配線圖案20為了與安裝於內引線區域12的晶片的電連接而包括配置於內引線區域12內的引線部21及配置於內引線區域12外部的配線部22。
優選地，配線圖案20由導電性大的物質形成。例如，配線圖案20可以由如金、鋁、銅等的導電性金屬形成。
配線圖案20並不局限於形成在基板10的一面，可根據電路板1的使用目的、形態等，形成於基板10的另一面。
保護層30為了從外部衝擊、腐蝕引發物質等保護配線圖案20而形成。具體地，保護層30可以由安裝於保護層形成區域11上的保護材料形成，上述保護層形成區域11形成於基板10上。在本發明的一實施例中，形成保護層30的保護材料可以為阻焊油墨(SR Ink)。即，保護層30可通過在保護層形成區域11上塗敷阻焊油墨來形成。
防侵染圖案40形成於基板10上，以當形成保護層30時，防止保護材料超越保護層形成區域11向電路板1的其他區域流動。防侵染圖案40可以防止 當形成保護層30時，保護材料超越保護層形成區域11向內引線區域12流動。例如，防侵染圖案40可形成於保護層形成區域11中與內引線區域12相鄰的部分、保護層形成區域11與內引線區域12的邊界等。
更詳細地，防侵染圖案40可形成於從基板10的內引線區域12約遠離150~250μm左右的位置。優選地，防侵染圖案40可位於從基板10的內引線區域12遠離200μm的位置。
形成保護層30的保護材料執行從外部衝擊、腐蝕引發物質等保護配線圖案20的作用，在保護材料侵染至安裝半導體晶片的內引線區域12的情況下，妨礙安裝於內引線區域12的板部與配線圖案20的引線部21之間的接觸而導致電路板1的品質降低。為了防止上述問題，當形成保護層30時，所塗敷的保護材料僅安裝於基板10的保護層形成區域11內，而不能向基板10的其他區域，尤其，向內引線區域12流動。
防侵染圖案40通過防止保護材料的物理流動來防止當形成保護層30時所塗敷的保護材料超越保護層形成區域11向電路板1的其他區域流動的侵染(bleed)現象。即，防侵染圖案40對保護材料執行隔閡或阻隔的作用。
當向保護層形成區域11塗敷保護材料來形成保護層30時，與形成配線圖案20的部分相比，在保護層形成區域11之間不形成配線圖案20的部分沒有妨礙保護材料的流動的要素，從而，在保護材料固化之前可以迅速地流動。但是，通常，在內引線區域12的角落部未形成配線圖案20。這意味著在保護層形成區域11中，與內引線區域12的角落部相鄰的部分可變為未固化的保護材料向內引線區域12內滲透的路徑。
參照圖1及圖2，為了解決上述問題，在本發明的一實施例中，防侵染圖案40在保護層形成區域11中與內引線區域12的角落部相鄰的部分以包圍 角落部的形態形成。即，防侵染圖案40在保護層形成區域11中與內引線區域12的角落部相鄰的部分以「L」字形狀形成。由此，可以有效地防止侵染現象。
並且，參照圖3，在本發明的一實施例中，防侵染圖案40由突出圖案形成。如上所述，防侵染圖案40可以由在基板10上突出的陽刻形態的圖案形成。由突出的圖案形成的防侵染圖案40對當形成保護層30時塗敷的保護材料起到隔閡作用。通過防侵染圖案40隔斷流動的保護材料在保護層形成區域11內固化來形成保護層30。
在本發明的一實施例中，防侵染圖案40的材質與配線圖案20的材質可以相同。由此，可以確保本發明一實施例的電路板1的製作效率。只是，防侵染圖案40並非起到將安裝於內引線區域12的晶片與外部電路相連接的作用，因此，在電路觀點上是一種虛假(dummy)圖案。
並且，在本發明的一實施例中，防侵染圖案40的高度可以與配線圖案20的高度相同。如上所述，防侵染圖案40在保護層形成區域11中不存在配線圖案20的位置由虛假圖案形成，在為了形成保護層30而塗敷的保護材料固化之前，防止向電路板1的其他區域流動，因此，優選地，形成與配線圖案20相同的高度。
圖4至圖6為示出本發明一實施例的電路板的防侵染圖案的變形例的圖。如圖1至圖3所示的防侵染圖案40，圖4至圖6所示的防侵染圖案的變形例均由突出圖案形態形成。
首先，參照圖4，可以確認防侵染圖案40的第一變形例。防侵染圖案40的第一變形例包括：第一部分41，在保護層形成區域11中與內引線區域12的 角落部相鄰的部分包圍角落部；以及第二部分42，在第一部分41的端部沿著與內引線區域12遠離的方向延伸。在本變形例中，第二部分42與第一部分41正交。
在防侵染圖案40的第一變形例中，第二部分42有效地防止通過第一部分41分散的保護材料從第一部分41的端部向內引線區域12側流動。
接著，參照圖5，示出防侵染圖案40的第二變形例。防侵染圖案40的第二變形例還包括：第一部分41，在保護層形成區域11中與內引線區域12的角落部相鄰的部分包圍角落部；第二部分42，在第一部分41的端部沿著與內引線區域12遠離的方向延伸；以及第三部分43，以與第一部分41及第二部分42一同包圍規定區域的方式與第二部分42形成規定角度。其中，第三部分43與第二部分42正交，即，形成90度。
在防侵染圖案40的第二變形例中，第三部分43使通過第一部分41分散的保護材料停滯在規定區域內。換句話說，第三部分43與第二部分42及第一部分41一同形成使保護材料的流動停滯的規定的區域，由此，有效地防止保護材料在第一部分41的端部向內引線區域12側流動。
最後，參照圖6，示出防侵染圖案40的第三變形例。防侵染圖案40的第三變形例包括：突出圖案部44，在保護層形成區域11中與內引線區域12的角落部相鄰的部分以包圍角落部的形態突出；以及收容部45，以可收容保護材料的方式形成於突出圖案部44內。收容部45在突出圖案內陰刻而成。
在防侵染圖案40的第三變形例中，與第一變形例及第二變形例相比，突出圖案部44的面積相對較大。因此，可降低超越突出圖案部44向突出圖案部44的上部流動的保護材料的流動性。
在防侵染圖案40的第三變形例中，收容部45起到收容向突出圖案部44的上部超越流動的保護材料的底流槽的作用。在防侵染圖案40的第三變形例中，對保護材料起到隔閡功能的突出圖案部44內追加設置被突出圖案包圍的收容部45，由此，超越突出圖案部44向內引線區域12流動的保護材料停滯在收容部45內並被固化。因此，可以更加有效地防止保護材料向內引線區域12內滲透。
在防侵染圖案40的第三變形例中，防侵染圖案40的突出圖案部44和收容部45的平面上面積比可以不同地設置。例如，收容部45的面積與突出圖案部44的面積比例可以處於1：0.5~30範圍。
以下，說明本發明一實施例的電路板製作方法。
圖7為本發明一實施例的電路板製作方法的流程圖。可通過本發明一實施例的電路板製作方法製作上述本發明一實施例的電路板1。
參照圖7，本發明一實施例的電路板製作方法包括基板準備步驟S10、圖案形成步驟S20及保護層形成步驟S30。
基板準備步驟S10為準備形成保護層形成區域11的基板10的步驟。保護層形成區域11是為了防止配線圖案20受損而形成保護層30的區域。在保護層形成區域11形成安裝保護材料的保護層30。
在基板準備步驟S10中，所準備的基板10形成於保護層形成區域11和內引線區域12。內引線區域12為安裝晶片的區域。安裝於內引線區域12的晶片可以為半導體晶片。更詳細地，安裝於內引線區域12的晶片可以為顯示器驅動積體電路，換句話說，可以為顯示驅動積體電路。保護層形成區域11及內引線區域12的形態等與對於本發明一實施例的電路板1的說明相同。
圖案形成步驟S20為在基板10上形成配線圖案20和防侵染圖案40的步驟，防侵染圖案40向保護層形成區域11塗敷來防止形成保護層30的保護材料超越保護層形成區域11流動。
在圖案形成步驟S20中，配線圖案20為使安裝於內引線區域12的晶片與外部電路(未圖示)電連接而形成於基板10上。其中，配線圖案20的至少一部分形成於保護層形成區域11。
在圖案形成步驟S20中，防侵染圖案40形成於基板10上，以當形成保護層30時防止保護材料超越保護層形成區域11流動。例如，防侵染圖案40可形成於保護層形成區域11中與內引線區域12相鄰的部分、保護層形成區域11與內引線區域12的邊界等。
在此情況下，防侵染圖案40可以由突出圖案形成。並且，防侵染圖案40的材質可以與配線圖案20的材質相同。另一方面，防侵染圖案40的高度可以與配線圖案20的高度相同。並且，防侵染圖案40可包括以能夠收容保護材料的方式在突出圖案內陰刻而成的收容部45。
此外，與圖案形成步驟S20有關地，與配線圖案20及防侵染圖案40的具體位置及形態等有關的內容與本發明一實施例的電路板1相同，因此，將省略對其的詳細說明。
保護層形成步驟S30為向保護層形成區域11上塗敷保護材料來形成保護層的步驟。保護層30為了從外部衝擊、腐蝕引發物質等保護配線圖案20而形成。具體地，保護層30可以由安裝於保護層形成區域11的保護材料形成，上述保護層形成區域11形成於基板10上。
在保護層形成步驟S30中，形成保護層30的保護材料可以為阻焊油墨。即，保護層30可向保護層形成區域11塗敷阻焊油墨來形成。
如上所述，形成保護層30的保護材料執行從外部衝擊、腐蝕引發物質等保護配線圖案20的作用，在保護材料侵染至安裝半導體晶片的內引線區域12的情況下，妨礙安裝於內引線區域12的晶片的板部與配線圖案20的引線部21之間的接觸而導致電路板1的品質降低。但是，在本發明一實施例的電路板製作方法中，在圖案形成步驟S20中形成的防侵染圖案40隔斷當形成保護層30時塗敷的保護材料的流動，由此，可防止保護材料超越保護層形成區域11向電路板1的其他區域，尤其，向內引線區域12流動的侵染現象。
以上，對本發明的一實施例進行了說明，本發明的思想並不局限於本說明書中揭示的實施例，理解本發明的思想的本發明所屬技術領域的普通技術人員可在相同的思想的範圍，通過結構要素的附加、變更、刪除、追加等輕鬆提出其他實施例，這也屬於本發明的思想範圍內。
1:電路板
10:基板
11:保護層形成區域
12:內引線區域
20:配線圖案
21:引線部
22:配線部
30:保護層
40:防侵染圖案
A:部分
a-a’:剖面線

Claims (8)

  1. 一種電路板，其中，包括：基板，形成有保護層形成區域與安裝晶片的內引線區域；配線圖案，形成於上述基板上，至少一部分形成於上述保護層形成區域，上述配線圖案包括配置於上述內引線區域內的引線部及配置於上述內引線區域外部的配線部，上述引線部與安裝於上述內引線區域的晶片電連接；保護層，由安裝於上述保護層形成區域上的保護材料形成；以及防侵染圖案，形成於上述基板上，以在形成上述保護層時防止上述保護材料超越上述保護層形成區域流動；其中，上述防侵染圖案形成於上述保護層形成區域中的與上述內引線區域的角落部相鄰的部分；其中，上述防侵染圖案由突出圖案形成，且上述防侵染圖案的高度與上述配線圖案的高度相同；其中，是在距離上述內引線區域約150~250微米的位置形成上述防侵染圖案，防止在形成上述保護層時，上述保護材料滲入上述內引線區域。
  2. 如請求項1之電路板，其中，上述防侵染圖案包括包圍上述角落部的第一部分。
  3. 如請求項2之電路板，其中，上述防侵染圖案還包括從上述第一部分的端部向與上述內引線區域遠離的方向延伸的第二部分。
  4. 如請求項3之電路板，其中，上述防侵染圖案還包括與上述第二部分形成固定的角度的第三部分，以與上述第一部分及上述第二部分一同包圍規定區域。
  5. 如請求項1之電路板，其中，上述防侵染圖案包括能夠在上述突出圖案內收容上述保護材料的收容部。
  6. 如請求項5之電路板，其中，上述收容部在上述突出圖案內陰刻而成。
  7. 一種電路板製作方法，其中，包括：基板準備步驟，準備形成保護層形成區域與安裝晶片的內引線區域的基板；圖案形成步驟，在上述基板上形成配線圖案和防侵染圖案，上述配線圖案包括配置於上述內引線區域內的引線部及配置於上述內引線區域外部的配線部，上述引線部與安裝於上述內引線區域的晶片電連接，上述防侵染圖案塗敷在上述保護層形成區域，以防止形成保護層的保護材料超越上述保護層形成區域流動；其中，在上述圖案形成步驟中，上述防侵染圖案由突出圖案形成，且上述防侵染圖案的高度與上述配線圖案的高度相同；以及保護層形成步驟，在上述保護層形成區域上塗敷保護材料來形成上述保護層；其中，上述防侵染圖案形成於上述保護層形成區域中的與上述內引線區域的角落部相鄰的部分；其中，是在距離上述內引線區域約150~250微米的位置形成上述防侵染圖案，防止在形成上述保護層時，上述保護材料滲入上述內引線區域。
  8. 如請求項7之電路板製作方法，其中，在上述圖案形成步驟中，上述防侵染圖案包括收容部，在上述突出圖案內陰刻而成，以能夠收容上述保護材料。
TW109128646A 2019-08-22 2020-08-21 電路板及其製作方法 TWI792045B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0102852 2019-08-22
KR1020190102852A KR102430750B1 (ko) 2019-08-22 2019-08-22 회로 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW202109802A TW202109802A (zh) 2021-03-01
TWI792045B true TWI792045B (zh) 2023-02-11

Family

ID=74660266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128646A TWI792045B (zh) 2019-08-22 2020-08-21 電路板及其製作方法

Country Status (6)

Country Link
US (1) US20220287185A1 (zh)
JP (1) JP2022546357A (zh)
KR (1) KR102430750B1 (zh)
CN (1) CN114503253A (zh)
TW (1) TWI792045B (zh)
WO (1) WO2021033951A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565926B (en) * 2000-10-13 2003-12-11 Sharp Kk Tape for chip on film and semiconductor therewith
KR20080026671A (ko) * 2006-09-20 2008-03-26 삼성전자주식회사 회로기판 제조방법 및 이를 구비하는 반도체 패키지제조방법
TW200818430A (en) * 2006-05-12 2008-04-16 Sharp Kk Tape carrier, semiconductor apparatus, and semiconductor module apparatus
TW200824080A (en) * 2006-11-21 2008-06-01 Samsung Electronics Co Ltd Semiconductor chip having bumps of different heights and semiconductor package including the same
TW200947635A (en) * 2008-01-31 2009-11-16 Nitto Denko Corp Printed circuit board and method of manufacturing the same
US20100123157A1 (en) * 2008-11-17 2010-05-20 Chin-Ching Chen Circuit board for led
KR20110065029A (ko) * 2009-12-09 2011-06-15 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
TWI433612B (zh) * 2008-01-31 2014-04-01 Nitto Denko Corp 配線電路基板及其製造方法
TWI584419B (zh) * 2013-03-14 2017-05-21 台灣積體電路製造股份有限公司 封裝裝置
TWI601255B (zh) * 2016-12-14 2017-10-01 Chipmos Technologies Inc 薄膜覆晶封裝結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226505A (ja) * 1992-02-18 1993-09-03 Ibiden Co Ltd プリント配線板
US5650595A (en) * 1995-05-25 1997-07-22 International Business Machines Corporation Electronic module with multiple solder dams in soldermask window
KR19980073214A (ko) * 1997-03-12 1998-11-05 김연혁 인쇄회로기판의 레지스트잉크 번짐방지방법
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
KR20040048695A (ko) 2002-12-04 2004-06-10 삼성전자주식회사 연성인쇄회로기판 및 이를 갖는 액정표시장치
JP4376160B2 (ja) * 2004-09-30 2009-12-02 株式会社リコー プリント基板及びそのプリント基板を用いた回路ユニット
JP5162226B2 (ja) * 2007-12-12 2013-03-13 新光電気工業株式会社 配線基板及び半導体装置
KR101074077B1 (ko) * 2009-08-14 2011-10-17 한국기계연구원 표시 장치용 차광층 및 이의 형성 방법
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
KR20130090644A (ko) * 2012-02-06 2013-08-14 주식회사 두성에이텍 개별 반사 구조를 갖는 ｐｃｂ 및 이를 이용한 발광 다이오드 패키지 제조 방법
KR101317952B1 (ko) * 2013-02-15 2013-10-16 주식회사 썬엘이디 트랜스퍼 몰드 방식을 이용한 ｌｅｄ모듈의 칩온보드 댐 제조방법 및 그 제조방법에 의한 ｌｅｄ 모듈

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565926B (en) * 2000-10-13 2003-12-11 Sharp Kk Tape for chip on film and semiconductor therewith
TW200818430A (en) * 2006-05-12 2008-04-16 Sharp Kk Tape carrier, semiconductor apparatus, and semiconductor module apparatus
KR20080026671A (ko) * 2006-09-20 2008-03-26 삼성전자주식회사 회로기판 제조방법 및 이를 구비하는 반도체 패키지제조방법
TW200824080A (en) * 2006-11-21 2008-06-01 Samsung Electronics Co Ltd Semiconductor chip having bumps of different heights and semiconductor package including the same
TW200947635A (en) * 2008-01-31 2009-11-16 Nitto Denko Corp Printed circuit board and method of manufacturing the same
TWI433612B (zh) * 2008-01-31 2014-04-01 Nitto Denko Corp 配線電路基板及其製造方法
TWI453870B (zh) * 2008-01-31 2014-09-21 Nitto Denko Corp 配線電路基板及其製造方法
US20100123157A1 (en) * 2008-11-17 2010-05-20 Chin-Ching Chen Circuit board for led
KR20110065029A (ko) * 2009-12-09 2011-06-15 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
TWI584419B (zh) * 2013-03-14 2017-05-21 台灣積體電路製造股份有限公司 封裝裝置
TWI601255B (zh) * 2016-12-14 2017-10-01 Chipmos Technologies Inc 薄膜覆晶封裝結構

Also Published As

Publication number Publication date
JP2022546357A (ja) 2022-11-04
CN114503253A (zh) 2022-05-13
KR20210023118A (ko) 2021-03-04
TW202109802A (zh) 2021-03-01
WO2021033951A1 (ko) 2021-02-25
US20220287185A1 (en) 2022-09-08
KR102430750B1 (ko) 2022-08-08

Similar Documents

Publication Publication Date Title
CN109037289B (zh) 显示基板及其制备方法、显示面板
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
KR20090019690A (ko) 유기 ｅｌ 장치 및 그 제조 방법, 전자 기기
KR20090071386A (ko) 전자 장치
KR20100036073A (ko) 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP5207477B2 (ja) 放熱部材を具備したｃｏｆ型半導体パッケージ
US11497116B2 (en) Flexible circuit board and electronic device comprising same
CN111668172A (zh) 薄膜覆晶封装结构
US11101243B2 (en) Semiconductor package
KR101396433B1 (ko) 연성 회로 기판, 이를 포함한 반도체 패키지 및 디스플레이 장치
KR20180121058A (ko) 플렉서블 반도체 패키지
TWI792045B (zh) 電路板及其製作方法
TWI670997B (zh) 軟性電路板及其製造方法
TWI601251B (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
US20190287931A1 (en) Chip on film package
KR20210022911A (ko) 반도체 패키지
TWI530240B (zh) 電路板及其製作方法
KR20150136246A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101585756B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
TW201545284A (zh) 薄膜覆晶封裝結構及其可撓性線路載板
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
KR101040737B1 (ko) 연성 회로 기판, 패키지, 및 평판 표시 장치
JP2005085807A (ja) 配線基板およびその製造方法、電気光学装置、電子機器
US20230197626A1 (en) Package substrates and semiconductor packages having the same
KR102096763B1 (ko) 연성 회로 기판의 제조 방법