JP4376160B2 - プリント基板及びそのプリント基板を用いた回路ユニット - Google Patents

プリント基板及びそのプリント基板を用いた回路ユニット Download PDF

Info

Publication number
JP4376160B2
JP4376160B2 JP2004286631A JP2004286631A JP4376160B2 JP 4376160 B2 JP4376160 B2 JP 4376160B2 JP 2004286631 A JP2004286631 A JP 2004286631A JP 2004286631 A JP2004286631 A JP 2004286631A JP 4376160 B2 JP4376160 B2 JP 4376160B2
Authority
JP
Japan
Prior art keywords
resin
circuit board
printed circuit
region
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004286631A
Other languages
English (en)
Other versions
JP2006100675A (ja
Inventor
昌浩 東口
国広 丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004286631A priority Critical patent/JP4376160B2/ja
Priority to CN200510108715XA priority patent/CN1763933B/zh
Priority to US11/239,353 priority patent/US7473852B2/en
Publication of JP2006100675A publication Critical patent/JP2006100675A/ja
Application granted granted Critical
Publication of JP4376160B2 publication Critical patent/JP4376160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Description

本発明は、電子部品と電気的に接続するための端子が基板上に設けられ、基板に形成されている回路を用いて実装される電子部品を外部の電子機器と接続するためのプリント基板と、そのプリント基板に電子部品と実装し、さらに表面を封止樹脂により封止した回路ユニットに関する。
近年、電子回路の小型化が急速に進んでいる。特に携帯機器に関してこの傾向は顕著である。携帯機器に使われる二次電池も小型化が進んでおり、その影響で、二次電池の充電制御用回路は二次電池パック内に収容されるようになってきた。充電制御用回路は電池パック内に納めるため、数ミリ角という極めて小型のプリント基板に半導体素子を含むチップ型電子部品が実装されている。さらに、このプリント基板は樹脂により実装部品を封止し、信頼性と物理的な強度を高めている。
従来のプリント基板の一例を説明する。図４は従来のプリント基板の一例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＶ−Ｖ位置位置での断面図である。
図に示した従来のプリント基板は、例えば裏面に外部接続端子を備えた半導体装置など１つの電子部品を実装することが可能である。基板３２上に、銅箔による配線パターン３６と、実装する電子部品の外部接続端子と電気的な接続を行なうための電極部である半田付けランド３４とが形成され、さらに基板３２の表面全体に、半田付けランド３４が形成されている領域に開口部をもつソルダーレジスト（絶縁性材料層）３８が形成されている。
ソルダーレジスト３８は、電子部品の半田付け用の半田が拡がって近隣の半田付けランド３４や配線パターン３６とショートすることを防止し、また、形成されている配線パターン３６を保護して劣化を防止する目的で形成されている。
上記のような構成のプリント基板に電子部品を実装し、封止樹脂で封止する場合、封止樹脂とソルダーレジスト３８の接着強度は封止樹脂と基板３２の接着強度に比べ低く、さらに、ソルダーレジスト３８自体の強度も弱いため、封止樹脂とソルダーレジスト３８の剥離や、ソルダーレジスト３８自体の割れなどが生じる。封止樹脂がプリント基板から剥がれてしまうと、水分が内部回路に浸入してしまうなどの不具合が生じ、回路ユニットの信頼性が低下するという問題があった。
上記問題の対策として、図５に示すように、ソルダーレジスト３８に直径０.２ｍｍ以上で、中心距離を０.５ｍｍ以上離した円形又は六角形の開口部４０を多数形成し、封止樹脂がこの開口部を介してプリント基板に直接接触するようにして、封止樹脂とプリント基板との接着強度を向上させることが提案されている（例えば、特許文献１参照。）。
さらに、別の対策方法として、ソルダーレジストパターンを介さず、直接プリント基板上に封止樹脂パターンを形成する方法が提案されている（例えば、特許文献２参照。）。この方法では、ソルダーレジストパターンは最初から形成しないか、形成しても樹脂封止する前にソルダーレジストを除去する工程を追加してソルダーレジストを除去し、封止樹脂とプリント基板の間にソルダーレジストを介在させないようにしている。
特開平９−２０５１６４号公報 特開平８−１１１４７７号公報
例えば、特許文献１に示されている、ソルダーレジスト３８に複数の開口部４０を設ける方法では、大きさが数ミリ角程度の小さなプリント基板に複数のチップ型電子部品を実装する場合、開口部４０を複数設けることが困難であり、無理に作ったとしても、封止樹脂とプリント基板を実用的な強度で接着させるだけの数の開口部４０を設けることは困難である。
また、特許文献２に示されているように、ソルダーレジストを廃止した場合には、高密度実装のため、クリーム半田を印刷し、電子部品を半田付けする工程で半田ブリッジによるショートが多発する。また、半田付けを行った後にソルダーレジストを除去する工程を追加するとコストアップにつながるという問題があった。
そこで本発明は、封止樹脂とプリント基板の接触面積を確保して、封止樹脂とプリント基板の接着強度を高めたプリント基板及び回路ユニットを提供することを目的とする。
本発明のプリント基板は、基板と、上記基板上に形成された金属配線パターンと、電子部品と電気的に接続するために上記基板上に設けられた複数個の実装用電極部と、上記基板表面上に形成され、少なくとも上記実装用電極部上に開口部をもつ絶縁性材料層と、を備え、上記基板表面において樹脂封止される領域の内側では、上記絶縁性材料層が上記複数個の各実装用電極部の周囲を取り囲んで、かつ樹脂封止される領域の外縁とは間隔をもって形成されていることを特徴とするものである。
さらに、本発明のプリント基板では、樹脂封止される領域の内側において、上記絶縁性材料層と上記実装用電極部は、電子部品を実装する際に上記絶縁性材料層の熱膨張により上記実装用電極部上に配置される半田が上記絶縁性材料層によって上記実装用電極部の中央側へ押さえつけられる程度の間隔をもって配置されていることを特徴とする。
基板表面において樹脂封止される領域の内側では、絶縁性材料層が実装用電極部の周囲を取り囲んで、かつ樹脂封止される領域の外縁とは間隔をもって形成されているので、基板と封止樹脂との接触面積を大きく確保して、封止樹脂の接着強度を高めることができる。
ここで、実装用電極部の周囲部とは、絶縁性材料層が近隣の電極との電気的接触を防止できる程度の範囲を意味する。また、実装用電極部の周囲部に形成される絶縁性材料層は、基板と封止樹脂との接触面積を大きくとるために、基板表面上において可能な限り小さい占有面積で形成されているのが好ましい。
さらに、本発明のプリント基板において、上記基板表面における樹脂封止される領域の外縁は上記絶縁性材料層によって縁取りされているのが好ましい。
基板表面における樹脂封止される領域の外縁が絶縁性材料層によって縁取りされているようにすれば、樹脂封止を行なうための封止樹脂が絶縁性材料層で縁取りされている領域から外側に流出しにくくなるので、所定の範囲に樹脂封止を施すことができるようになる。
上記基板表面の樹脂封止されない領域は、必要な露出部分を除いて上記絶縁性材料層で被われているようにしてもよい。
ここで、必要な露出部分とは、外部と電気的に接続するための外部接続端子やコンデンサや抵抗体などの素子を基板に電気的に接続するための実装用電極部などを意味する。
基板表面の樹脂封止されない領域が、必要な露出部分を除いて絶縁性材料層で被われているようにすれば、樹脂封止されない領域の配線及び電極部を保護することができる。
本発明の回路ユニットは、電子部品が本発明のプリント基板の実装用電極部と電気的に接続されて実装され、電子部品を実装した領域を含む領域が樹脂封止されているものである。
電子部品が本発明のプリント基板の実装用電極部と電気的に接続されて実装され、電子部品を実装した領域を含む領域が樹脂封止されているので、封止樹脂とプリント基板の基板との接触面積が大きく、封止樹脂の接着強度が向上した回路ユニットとすることができ、製品の歩留まりを向上させることができる。
本発明のプリント基板は、基板と、上記基板上に形成された金属配線パターンと、電子部品と電気的に接続するために上記基板上に設けられた複数個の実装用電極部と、上記基板表面上に形成され、少なくとも上記実装用電極部上に開口部をもつ絶縁性材料層と、を備え、上記基板表面において樹脂封止される領域の内側では、上記絶縁性材料層が上記複数個の各実装用電極部の周囲を取り囲んで、かつ樹脂封止される領域の外縁とは間隔をもって形成されているので、基板と封止樹脂との接触面積を大きく確保して、封止樹脂の接着強度を高めることができ、封止樹脂とプリント基板との剥がれがなくなるので、このプリント基板を用いて回路ユニットを作成すれば、信頼性の高い回路ユニットを構成することができる。
さらに、樹脂封止される領域の内側において、上記絶縁性材料層と上記実装用電極部は、電子部品を実装する際に上記絶縁性材料層の熱膨張により上記実装用電極部上に配置される半田が上記絶縁性材料層によって上記実装用電極部の中央側へ押さえつけられる程度の間隔をもって配置されているようにしたので、電子部品の端子と実装用電極部との確実な電気的接続を得ることができる。
基板表面における樹脂封止される領域の外縁が絶縁性材料層によって縁取りされているようにすれば、封止樹脂が絶縁性材料層で縁取りされている領域から外側に流出しにくくなるので、所望の範囲内に樹脂封止を施すことができるようになり、このプリント基板を用いて回路ユニットを作成すれば、回路ユニットを従来の回路ユニットに比較して小型化することができる。
基板表面の樹脂封止されない領域が絶縁性材料層で被われているようにすれば、外部機器と接続するために形成されている配線及び電極部を保護することができるので、樹脂封止されない領域の配線及び電極部の劣化を防止し、プリント基板及びこのプリント基板を用いて作成した回路ユニットの信頼性を向上させることができる。
本発明の回路ユニットは、電子部品が本発明のプリント基板に実装され、その上面に樹脂封止が施されたものであるので、封止樹脂とプリント基板の基板との接触面積が大きく、封止樹脂の接着強度が従来の回路ユニットよりも向上した、封止樹脂とプリント基板との剥がれがない、信頼性の高い回路ユニットである。
以下に、本発明の好適な形態を図面を用いて説明する。尚、以下に示す実施例は、本発明の好適な形態の一例であって、本発明を限定するものではない。
本発明を適用したプリント基板の一実施例を説明する。図１は、本発明のプリント基板の一実施例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＸ−Ｘ位置での断面図、（Ｃ）は半田付けランド周辺領域の拡大平面図である。
絶縁性材料、例えばガラスエポキシからなる基板２上に、１つの電子部品を実装するための実装領域１０が設けられている。実装領域１０には、実装される電子部品の接続端子と電気的に接続するための半田付けランド（実装用電極部）４が４箇所に設けられている。また、基板２の端部の４箇所に、外部機器と接続するための外部接続端子８が形成されており、外部接続端子８は、それぞれ配線パターン６を介して半田付けランド４と電気的に接続されている。半田付けランド４、配線パターン６及び外部接続端子８は、導電性材料、例えば銅箔をパターニングすることにより形成されている。
半田付けランド４の周囲部には、電子部品実装時の半田付け用半田が近隣の半田付けランド４又は配線パターン６へ拡がってショートするのを防止するために、絶縁性材料層としてのソルダーレジスト１４が半田付けランド４と所定の間隔をもって形成されている。また、電子部品実装後に樹脂封止される領域（以下、封止領域という。）１２の外縁を縁取るようにソルダーレジスト１６が枠状に形成されている。
図１（Ｃ）において、半田付けランド４とソルダーレジスト１４との間隔ａは、電子部品を実装する際のソルダーレジスト１４の熱膨張を考慮し、ソルダーレジスト１４の熱膨張により半田付けランド４上の半田がソルダーレジスト１４に適度に押さえつけられるような間隔、ここでは６０μｍ程度である。
同図において、隣り合う半田付けランド４の間に形成されているソルダーレジスト１４の幅寸法ｂは、少なくとも、電子部品を実装する際に、半田付け用の半田によって隣接する半田付けランド４などの電極部や配線パターン６との電気的接触を防止することができる程度の幅が必要であり、ここでは７０〜８０μｍ程度である。
半田付けランド４を囲んで配置されているソルダーレジスト１４の幅寸法ｃ，ｄは共に１００〜２００μｍ程度である。
また、封止領域１２の外縁を縁取るように形成されているソルダーレジスト１６の幅は、ここでは３０〜５０μｍ程度である。
尚、上記したソルダーレジスト１４，１６の寸法は、この実施例のプリント基板に適した数値の一例であり、基板２の寸法や実装される電子部品の大きさ及び個数などにより、この寸法は変化する。
同図（Ａ），（Ｂ）に示されているように、ソルダーレジスト１４が形成されていない領域では、配線パターン６が基板２の表面に露出している状態である。しかし、電子部品を実装した後、封止領域１２の内側は樹脂封止されるので、電子部品を実装する前の状態において、配線パターン６が露出していても問題はない。
この実施例では、封止領域１２の内側において、ソルダーレジスト１４が半田付けランド４の周囲部のみに形成されているので、樹脂封止を行なった場合の封止樹脂と基板２との接触面積をより大きくとることができ、封止樹脂と基板２との接着強度を高めることができる。
また、封止領域１２を縁取るようにソルダーレジスト１６を形成しているので、樹脂封止を行なう際に、封止樹脂が封止領域１２より外側に拡がるのを防止することができる。
この実施例においては、封止領域１２を縁取るようにソルダーレジスト１６が形成されているが、本発明のプリント基板はこれに限定されるものではなく、ソルダーレジスト１６が形成されていないものであってもよい。
本発明は、上記の実施例で示した電子部品を１つ実装可能なものの他、電子部品を複数実装できるものや、基板２にスルーホールが形成されて、外部機器と接続するための電極部が基板２の裏面に形成されているもの、また、半田付けランド４、配線パターン６及び外部接続端子８が銅以外の金属、例えば金などで形成されているものに対しても、同様に適用することができる。
次に、本発明を適用したプリント基板の他の実施例を図２を参照して説明する。図２は、本発明を適用したプリント基板の他の実施例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＹ−Ｙ位置での断面図である。同図において、図１と同じ機能を果たす部分には同じ符号を付し、それら部分の詳細な説明は省略する。
基板２上に、半田付けランド４，配線パターン６及び外部接続端子８が形成されている。基板２上の半田付けランド４の周囲部にソルダーレジスト１４が形成されている。
基板２上の封止領域１２より外側において、絶縁性材料層としてのソルダーレジスト１８が外部接続端子８の位置に開口部をもって形成されている。樹脂封止されない領域に形成されている配線パターン６は、ソルダーレジスト１８によって被覆されて保護されるので、劣化を防止することができる。
この実施例においても、封止領域１２の内側においては、ソルダーレジスト１４を半田付けランド４の周囲部に備え、それ以外の領域にソルダーレジスト１４がされていないようにしたので、樹脂封止を行なった場合の封止樹脂と基板２との接触面積をより大きくとることができ、封止樹脂と基板２との接着強度を高めることができる。
さらに、封止領域１２の外側にソルダーレジスト１８を形成して、封止領域１２の内側と外側とで段差を設けているので、樹脂封止の際に封止樹脂が封止領域１２より外側に拡がるのを防ぐことができる。
次に、本発明の回路ユニットを図面を参照しながら説明する。図３は本発明を適用した回路ユニットの一実施例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＺ−Ｚ位置での断面図、（Ｃ）は（Ｂ）における破線で囲まれた部分Ａの拡大断面図である。尚、この実施例の回路ユニットで用いるプリント基板は、図１を参照して説明したプリント基板である。
（Ａ），（Ｂ）に示すように、この実施例の回路ユニットでは、プリント基板の実装領域１０（図１（Ａ）を参照。）に、電子部品としてフリップチップ型の半導体装置２０が実装され、さらに封止領域１２（図１（Ａ）を参照。）に、封止樹脂２４による樹脂封止が施されている。
図３（Ｃ）に示すように、半導体装置２０の裏面に外部接続用の端子２２が設けられており、プリント基板の実装用電極部である半田付けランド４と半田２６を介して電気的に接続されている。
プリント基板の半田付けランド４の周囲部には、ソルダーレジスト１４が形成されており、端子２２を半田付けランド４に半田付けする際に、熱により半田が周辺に飛び散ったり広がったりするのを防止している。また、半田付けを行なう際に、ソルダーレジスト１４が熱膨張して半田２６を半田付けランド４の中央部へ押さえ込むので、半導体装置の端子２２と半田付けランド４との確実な電気的接続を得ることができる。
樹脂封止は、液状の封止樹脂２４をポッティングし、そこにＵＶ（紫外線）照射又は高温保管して封止樹脂２４を硬化させて行なわれる。
回路ユニットの小型化を実現するためには、樹脂封止後の封止樹脂２４の高さを低くする必要があるため、封止樹脂２４としては粘度の低いものを用いるのが好ましい。しかし、封止樹脂２４の粘度が低いと、樹脂を流し込む際に、所定の範囲よりも広範囲に広がってしまう。そこで、樹脂封止を施す領域１２の外縁をソルダーレジスト１６で縁取ることにより、封止樹脂２４を所望の領域で形成することができる。これにより、樹脂封止を最小限の領域にとどめることができるので、回路ユニットの小型化を実現することができる。
ここで、封止樹脂２４としては、例えばシリコン系やアクリル系の液状樹脂を用いることができる。
また、基板２の樹脂封止されている領域において、ソルダーレジスト１４は半田付けランド４の周囲部にのみ形成されており、配線パターン６とそれ以外の領域は基板２の表面が露出して封止樹脂２４と直接接触している。ソルダーレジストと封止樹脂２４との接着強度は、基板２と封止樹脂２４との接着強度よりも低いので、この実施例のように、封止樹脂２４と基板２とが直接接触する面積を大きくとることにより、封止樹脂２４とプリント基板との接着強度を増すことができる。
この実施例の回路ユニットにおいては、プリント基板上に裏面に外部接続端子を備えたフリップチップ型の半導体装置２０が実装されているが、本発明の構成はこれに限定されるものではなく、例えばボンディングワイヤを用いて、実装される電子部品の電極部とプリント基板の電極部とを電気的に接続されていてもよい。また、プリント基板に電子部品が２以上実装されているものであってもよい。
プリント基板の一実施例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＸ−Ｘ位置での断面図、（Ｃ）は半田付けランド周辺領域の拡大平面図である。 プリント基板の他の実施例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＹ−Ｙ位置での断面図である。 回路ユニットの一実施例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＺ−Ｚ位置での断面図、（Ｃ）は（Ｂ）における破線領域Ａの拡大断面図である。 従来のプリント基板の一例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＶ−Ｖ位置での断面図である。 従来のプリント基板の他の例を説明するための図であり、（Ａ）は平面図、（Ｂ）は（Ａ）におけるＷ−Ｗ位置での断面図である。
符号の説明
２ 基板
４ 半田付けランド
６ 配線パターン
８ 外部接続端子
１０ 実装領域
１２ 封止領域
１４，１６，１８ ソルダーレジスト
２０ 半導体装置
２２ 外部接続端子
２４ 封止樹脂
２６ 半田

Claims (4)

  1. 基板と、
    前記基板上に形成された金属配線パターンと、
    電子部品と電気的に接続するために前記基板上に設けられた複数個の実装用電極部と、
    前記基板表面上に形成され、少なくとも前記実装用電極部上に開口部をもつ絶縁性材料層と、を備え、
    前記基板表面において樹脂封止される領域の内側では、前記絶縁性材料層が前記複数個の各実装用電極部の周囲を取り囲んで、かつ樹脂封止される領域の外縁とは間隔をもって形成されており、
    樹脂封止される領域の内側において、前記絶縁性材料層と前記実装用電極部は、電子部品を実装する際に前記絶縁性材料層の熱膨張により前記実装用電極部上に配置される半田が前記絶縁性材料層によって前記実装用電極部の中央側へ押さえつけられる程度の間隔をもって配置されていることを特徴とするプリント基板。
  2. 前記基板表面における樹脂封止される領域の外縁は前記絶縁性材料層によって縁取りされている請求項１に記載のプリント基板。
  3. 前記基板表面の樹脂封止されない領域は、必要な露出部分を除いて前記絶縁性材料層で被われている請求項１に記載のプリント基板。
  4. 電子部品が請求項１から３のいずれかに記載のプリント基板の前記実装用電極部と電子電気的に接続されて実装され、前記電子部品を実装した領域を含む領域が樹脂封止されている回路ユニット。
JP2004286631A 2004-09-30 2004-09-30 プリント基板及びそのプリント基板を用いた回路ユニット Expired - Fee Related JP4376160B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004286631A JP4376160B2 (ja) 2004-09-30 2004-09-30 プリント基板及びそのプリント基板を用いた回路ユニット
CN200510108715XA CN1763933B (zh) 2004-09-30 2005-09-28 印刷电路板与结合其的电路单元
US11/239,353 US7473852B2 (en) 2004-09-30 2005-09-30 Printed-circuit board and circuit unit incorporating the circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004286631A JP4376160B2 (ja) 2004-09-30 2004-09-30 プリント基板及びそのプリント基板を用いた回路ユニット

Publications (2)

Publication Number Publication Date
JP2006100675A JP2006100675A (ja) 2006-04-13
JP4376160B2 true JP4376160B2 (ja) 2009-12-02

Family

ID=36240168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004286631A Expired - Fee Related JP4376160B2 (ja) 2004-09-30 2004-09-30 プリント基板及びそのプリント基板を用いた回路ユニット

Country Status (3)

Country Link
US (1) US7473852B2 (ja)
JP (1) JP4376160B2 (ja)
CN (1) CN1763933B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7484981B2 (en) * 2007-02-01 2009-02-03 Motorola, Inc. Assembly for sealing an audio connector within an electronic device
CN101682983B (zh) * 2007-05-18 2012-06-20 凸版印刷株式会社 布线基板、半导体封装体以及电子设备
US9501305B2 (en) * 2008-04-23 2016-11-22 Inernational Business Machines Corporation System for virtualisation monitoring
TWI365517B (en) * 2008-05-23 2012-06-01 Unimicron Technology Corp Circuit structure and manufactring method thereof
IT1394201B1 (it) 2009-05-15 2012-06-01 Mould Service Di Lucaboni Maurizio Struttura di supporto per dispositivi elettrici o elettronici del tipo di quelli normalmente impiegati negli impianti elettrici.
WO2011034137A1 (ja) * 2009-09-16 2011-03-24 株式会社村田製作所 電子部品内蔵モジュール
JP2013539908A (ja) * 2010-09-13 2013-10-28 ピーエスティ・センサーズ・（プロプライエタリー）・リミテッド ディスクリート電子部品の組立およびパッケージング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH08111477A (ja) 1994-10-07 1996-04-30 Nitto Denko Corp 半導体装置
KR100191853B1 (ko) 1995-12-20 1999-06-15 윤종용 솔더 레지스트에 개방부가 형성되어 있는 반도체 칩패키지
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6291264B1 (en) * 2000-07-31 2001-09-18 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same
JP4357722B2 (ja) 2000-08-25 2009-11-04 大日本印刷株式会社 Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール
TW473962B (en) * 2001-01-20 2002-01-21 Siliconware Precision Industries Co Ltd Cavity down ball grid array package and its manufacturing process
US6984545B2 (en) * 2002-07-22 2006-01-10 Micron Technology, Inc. Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス

Also Published As

Publication number Publication date
US20060154533A1 (en) 2006-07-13
US7473852B2 (en) 2009-01-06
JP2006100675A (ja) 2006-04-13
CN1763933A (zh) 2006-04-26
CN1763933B (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
KR100452819B1 (ko) 칩 패키지 및 그 제조방법
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US6734557B2 (en) Semiconductor device
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP2005109187A (ja) フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
US7473852B2 (en) Printed-circuit board and circuit unit incorporating the circuit board
JP2004023108A (ja) 過電圧保護機能を有するｉｃ基板およびこの基板を製作する方法
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US20110174526A1 (en) Circuit module
KR100452818B1 (ko) 칩 패키지 및 그 제조방법
US10356911B2 (en) Electronic device module and method of manufacturing the same
JP3695458B2 (ja) 半導体装置、回路基板並びに電子機器
JP2011061175A (ja) 半田ボール及び半導体パッケージ
WO2021115377A1 (zh) 封装方法、封装结构及封装模块
TWI663663B (zh) 電子封裝構件及其製作方法
JP2002368027A (ja) 半導体装置の製造方法
US20150289392A1 (en) Electronic device module and manufacturing method thereof
JPH0992780A (ja) 多層配線基板及び表面実装型電子部品の実装方法
KR101699213B1 (ko) 저 프로파일 전자 패키지 및 그 제조 방법
TWI814424B (zh) 薄型化半導體封裝件及其封裝方法
KR20190140210A (ko) 반도체 패키지
KR100246367B1 (ko) 반도체 패키지 및 그 제조방법
JP2840293B2 (ja) Ｔａｂ用テープ及びこれを用いた半導体装置
KR101922873B1 (ko) 전자 소자 모듈 제조 방법
JP2006005112A (ja) 半導体装置およびこれに用いる回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090908

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees