CN1763933B - 印刷电路板与结合其的电路单元 - Google Patents

印刷电路板与结合其的电路单元 Download PDF

Info

Publication number
CN1763933B
CN1763933B CN200510108715XA CN200510108715A CN1763933B CN 1763933 B CN1763933 B CN 1763933B CN 200510108715X A CN200510108715X A CN 200510108715XA CN 200510108715 A CN200510108715 A CN 200510108715A CN 1763933 B CN1763933 B CN 1763933B
Authority
CN
China
Prior art keywords
substrate
zone
circuit board
resist layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510108715XA
Other languages
English (en)
Other versions
CN1763933A (zh
Inventor
东口昌浩
丹国广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of CN1763933A publication Critical patent/CN1763933A/zh
Application granted granted Critical
Publication of CN1763933B publication Critical patent/CN1763933B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种印刷电路板和结合该印刷电路板的电路单元。该印刷电路板能够获得适当的密封树脂的接触面积，并且包括至少形成在基板上的金属电路图案、多个形成在基板上用于电连接至少一个电子元件的安装电极、设置在基板的表面上并在对应于多个安装电极的区域中具有开口的电绝缘材料的抗蚀剂层，并且多个外连接端子设置在基板的边缘部分用于连接外部装置。该抗蚀剂层优选地仅形成在基板的表面上方于树脂密封中所使用的密封区域内围绕多个安装电极的区域上。还公开了一种电路单元，包括电子元件和上述电路板，其中，电子器件安装通过电连接到多个安装电极安装在印刷电路板上，并且包括至少一个安装电子器件的区域被树脂密封。

Description

印刷电路板与结合其的电路单元
技术领域
本发明一般地涉及印刷电路板，更具体而言，本发明涉及用于在基板上至少安装电子器件和连接端子的印刷电路板，以及结合提供有树脂密封的电路板的电路单元。
背景技术
最近电子电路的小型化得到了快速普及，该趋势在电子设备，特别是便携装置中很明显。
小型化对电子器件制造的各个方面有着影响，例如对在便携装置中所使用的可充电电池的尺寸、装入电池组中的电池的充电控制电路有着影响。
所以，充电控制电路优选地设计来能够在印刷电路板上安装包括半导体器件的芯片型电子元件，其通常小至几个平方毫米。然后对该印刷电路板提供预定的树脂密封来获得所需的机械强度和可靠性。
图4A和4B是图形化示出已知电路板的图，其中图4A是电路板的平面图，而图4B是沿图4A的线VV截取的横截面视图。
参考图4A和4B，已知的电路板能够安装至少一个包括半导体器件的电子元件，其在底面设置有外连接电极。
在电路板基板32上形成了电路图案36、焊接连接盘(land)34、焊料抗蚀剂膜(或绝缘材料层)38，电路图案36由铜膜形成，焊接连接盘34作为电极部分，其电连接至已安装的电子元件的外连接电极，焊料抗蚀剂膜38形成在上述结构的整个表面上从而在对应于焊接连接盘34的特定区域中具有开口。
这里，焊料抗蚀剂膜38形成来防止焊接电子元件中所使用的焊料不适当地扩展到相邻的焊接连接盘或电路图案上从而可能造成短路。焊料抗蚀剂膜38还用来保护此前形成的电路图案36并避免其劣化。
在上述具有安装了电子元件并使用密封树脂密封的电路板的结构中，在焊料抗蚀剂膜38和密封树脂之间的粘结强度小于在基板32和该树脂之间的强度，焊料抗蚀剂膜38自身的机械强度并不令人满意。这可能造成密封树脂从焊料抗蚀剂膜38分离，或者在焊料抗蚀剂膜38中出现裂纹。
在发生密封树脂从电路板的基板上剥离时，可能出现一些不利的影响，比如在内部渗入了水气和器件的可靠性变劣。
为了减轻这样的困难，之前已经公开了如图5A和5B所示的方法，其中，焊料抗蚀剂膜38设置了许多彼此分开至少0.5mm的圆形或多边形的开口40，使得密封树脂在更大程度上与基板直接接触，在密封树脂和基板之间的粘结强度增加了(例如，日本延迟公开专利申请No.9-205164)。
还公开了另外一种方法，其中，密封树脂图案直接形成在电路板基板上，而不用插入焊料抗蚀剂图案(日本延迟公开专利申请No.8-111477)。
在本方法中，要么在一开始就没有形成焊料抗蚀剂图案，或形成了焊料抗蚀剂图案然后在树脂密封之前由额外的去除工艺步骤将其去除，因此在密封树脂和基板之间没有焊料抗蚀剂图案。
但是，在上述申请No.9-205164的方法中，小约几个平方毫米的电路基板难于容纳许多的开口40来安装多个芯片型电子元件。
即使强行地设计如上所述的多个开口，也难于提供数量足够多的开口40从而在密封树脂和基板之间获得可行的令人满意的粘结强度。
在申请No.8-111477的情形中，出现了比如通过在印刷膏状焊料以焊接电子元件的步骤期间，由于形成了焊料桥而导致短路频繁发生，并且所增加的在焊接之后去除焊料抗蚀剂的步骤导致生产成本增加。
因此，希望克服上述困难，并且在密封树脂和基板之间获得令人满意的粘结强度，即使在其间插入焊料抗蚀剂层的情形下。
发明内容
因此，本发明的一个目的是提供一种电路板，如果不是所有的话，该电路板也具有相似应用的装置的优点和特征中的大部分，同时消除了许多的上述缺点。
本发明的另一个目的是提供一种电路板，该电路板能够在密封树脂和该电路板的基板之间获得适当的接触面积，使得其间的粘结强度得以增加。
以下的简要概述仅仅是所选择的本发明的特征和属性。对其更完整的说明请参见下面小标题为“具体实施方式”的部分。
根据一个示范性实施例的印刷电路板至少包括：
基板；
形成在所述基板上的金属电路图案；
形成在所述基板上的多个安装电极，用于电连接至少一个电子元件；
形成在所述基板上方的绝缘材料的抗蚀剂层，在对应于所述多个安装电极的区域内具有开口；
设置在所述基板的边缘部分上的多个外连接端子，用于连接外部器件，其中，所述抗蚀剂层仅形成在所述基板的表面上方于树脂密封中所使用的密封区域内围绕所述多个安装电极的区域上。
此外，所述抗蚀剂层可以形成来框住所述基板的表面上方的所述密封区域的外边缘，并且除了待显露的预定区域之外覆盖不同于所述密封区域的区域，所述预定区域包括至少用于放置所述多个外连接端子的区域。
还公开了电路单元，其包括电子元件和上述电路板，其中，所述电子器件安装通过电连接到所述多个安装电极安装在所述印刷电路板上，并且其中，包括至少一个安装所述电子器件的区域被树脂密封。
由于通过本发明的电路板在密封区域和印刷电路板之间获得了适当的接触面积，并且获得了其间增加的粘结强度，所以该电路单元可以实现优异的器件可靠性和高的产率。
结合附图，从随后的详细的说明和权利要求书，对于本发明的公开及其特征和有点将变得更加清楚。
附图说明
图1A是该印刷电路板的平面图；
图1B是沿图1A的结构的线XX截取的横截面图；
图1C是焊接连接盘及其附近区域的放大视图；
图2A是该印刷电路板的平面图；
图2B是沿图2A的结构的线YY截取的横截面图；
图3A是该电路单元的平面图；
图3B是沿图3A的结构的线ZZ截取的横截面图；
图3C是图3B中由点划线圈所封闭的部分“A”的放大视图；
图4A是已知电路板的平面图；
图4B是沿图4A的线VV截取的横截面视图；
图5A是图形化图示另一个已知印刷电路板的平面图；
图5B是沿图5A的结构的线WW截取的横截面视图。
具体实施方式
在随后的说明中，说明了印刷电路板和电路单元的具体实施例，对于增加密封树脂和印刷电路板的基板之间的粘结强度和改善器件的可靠性特别有用。
但是，应该理解，本发明并不限于这些实施例。例如，这里所公开的电路板和电路单元的基本结构也可以适用于任何形式的电路单元。其它实施例对于本领域普通技术人员在阅读下面的说明时是清楚的。
根据本公开的通常的实例，能够获得适当密封树脂接触面积的印刷电路板至少包括基板、金属电路图案、多个安装电极、抗蚀剂层、多个外连接端子。
金属电路图案形成在基板上，多个安装电极形成在基板上用于电连接至少一个电子元件，电绝缘材料的抗蚀剂层形成于基板表面上方并在对应于多个安装电极的区域中具有开口，多个外连接端子设置在基板用于连接外部器件的边缘部分上。
在本发明的一个实施例中，抗蚀剂层优选地仅形成在基板表面上方用于树脂密封中的密封区域内围绕多个安装电极的区域上。
术语“围绕多个安装电极的区域”指抗蚀剂层可以防止相邻按照电极之间电接触的这样的区域范围。为了增加密封树脂和印刷电路板基板之间的接触面积，优选地使形成来围绕多个安装电极的抗蚀剂层所占用的空间尽可能地小。
在另一个实施例中，抗蚀剂层仅形成在基板表面上方用于树脂密封中的密封区内围绕多个安装电极的区域上，从而框住密封区的外部边缘。
通过设置框住密封区的外部边缘的抗蚀剂层，可以防止密封用的密封区域不恰当地扩展到由抗蚀剂层框住的区域之外，并且树脂密封可以设置在根据当前或具体树脂密封设计的预定区域内。
在又一个实施例中，抗蚀剂层仅形成在基板表面上方用于树脂密封中的密封区内围绕多个安装电极的区域上，从而框住密封区的外部边缘，并且除除待显露的预定部分之外覆盖不同于密封区的区域，其中该预定部分包括至少一个用于设置多个外连接端子的区域。
术语“待显露的预定部分”本文指包括任何用于电连接外部电子元件的端子，比如上述多个安装电极和用于连接例如电容器和电阻的电路部件的电路部分。
由于在基板上密封区域以外的区域，除上述待显露的预定部分之外由抗蚀剂层包封，所以可以防止没有树脂密封的电路和电极部分劣化。
作为设置上述抗蚀剂层的结果，将印刷电路板设置得能够在密封树脂和印刷电路板基板之间获得适当接触面积，并且在其间的粘结强度也得到了增强。
在另一个实施例中，还公开了电路单元，这包括电子器件和任何一个上述的印刷电路板，其中，通过电连接到多个安装电极来将电子器件安装在印刷电路板上，并且包括至少一个安装电子器件的区域被树脂密封。
由于密封树脂和印刷电路板之间的接触面积增加，所以对于电路单元密封树脂的粘附强度也增加了。所以，通过结合早先提及的印刷电路板，可以形成具有优秀器件可靠性和高产率的电路单元。
已经从总体上描述了本发明，随后的实例提供来进一步图示本发明的优选实施例。应当理解，这些实施例旨在说明性质的，而非限制本发明。
下面，本文将说明根据所公开的一个实施例的印刷电路板。
图1A到图1C是图形化示出印刷电路板的图形，其中，图1A是该印刷电路板的平面图，而图1B是沿图1A的结构的线XX截取的横截面图，并且图1C是焊接连接盘及其附近区域的放大视图。
参考图1A和1B，印刷电路板包括由比如玻璃环氧树脂的绝缘材料制成的基板2，以及形成在其上用于安装至少一个电路元件的安装区域10。
在安装区域10的四个位置上，四个焊接连接盘(安装电极部分)4每个都提供来电连接待安装的电子元件。此外，四个外连接端子8每个都设置在基板2的边缘部分用于连接外部器件。
外连接端子8分别通过电路图案6电连接到焊接连接盘4。
焊接连接盘4、电路图案6和外连接端子8通过对比如薄铜膜的导电材料形成。
作为绝缘材料层的第一焊料抗蚀剂膜14形成在围绕焊接连接盘4的区域，在它们之间保留预定空间以防止焊接电子元件中所使用的焊料不适当地扩展到相邻的焊接连接盘4或电路图案上而造成短路。
第二焊料抗蚀剂膜16还形成为围绕区域12的框形，在安装了电子元件之后在该区域12上方进行树脂密封(以下简称密封区域12)。
在图1C中所示的焊接连接盘4和焊料抗蚀剂膜14之间的间距“a”是鉴于安装电子元件时所使用的抗蚀剂膜14的热膨胀而决定的，从而设置在焊接连接盘4上的焊料通过该热膨胀来适当挤压焊料抗蚀剂膜14，在本实施例中，将间距“a”形成为大约60μm。
如图1C所示，在相邻的焊接连接盘4之间的抗蚀剂膜14的距离“b”必须确定来使得避免设置在焊接连接盘4上焊料与相邻的电极或电路图案6附加部分之间不恰当的电接触。这里将距离“b”形成为大约100至200μm。
此外，形成为围绕密封区域12的框形的第二焊料抗蚀剂膜16的宽度大致在30到50μm的范围内。
随带说一句，出于图示的目的示出了焊料抗蚀剂膜14、16的上述尺寸，其可以根据基板2的尺寸和待安装的电子元件的尺寸和数量而变化。
此外，如图1A和图1B所示，电路图案6的部分显露在基板2上没有形成焊料抗蚀剂膜14的部分上。
但是，可以注意到，由于密封区域12的内部在安装之后进行了树脂密封，所以在安装之前的此显露并非至关重要。
如本实施例上面所述，焊料抗蚀剂膜14仅形成在焊接区域12内围绕焊接连接盘4的区域上方。于是，在密封树脂和基板2之间通过密封所形成的接触面积能够得以增加，这导致其间粘结强度的增加。
此外，由于焊料抗蚀剂膜16形成为围绕区域12的框形，于是可以在树脂密封期间防止密封树脂不适当地扩展到密封区域之外。
尽管如上所述在本实施例中，焊料抗蚀剂膜16形成为围绕区域12的框形，但是并不意于本发明限于该实施例。相反，例如，也可以替代使用另外类型的印刷电路板而不形成焊料抗蚀剂膜16。
除了上述能够安装一个电子元件的印刷电路板的情形之外，本发明的各种装置还可以应用于其它电路板。
例如，这样的电路板包括能够安装多个电子元件的电路板；通过在基板2中额外提供的通孔，在基板2的反面上提供用来连接外部器件的电极部分，和/或设置有焊接连接盘4、电路图案6和外连接端子8，每个都由比如铜之外的金属形成，例如金。
这里还将说明根据本发明另一个实施例的印刷电路板。
图2A和图2B是图形化示出另一印刷电路板的图形，其中，图2A是该印刷电路板的平面图，而图2B是沿图2A的结构的线YY截取的横截面图。
图2A和图2B中与图1A和1B中相同的元件用相同标号示出，这里省略了对于其详细的说明。
参考图2A和图2B，印刷电路板包括焊接连接盘4、电路图案6和外连接端子8，每个都形成在基板2上。
焊料抗蚀剂膜14仅形成在基板2上围绕焊接连接盘4的区域上方。焊料抗蚀剂膜18作为绝缘材料层形成在密封区域12之外，具有四个分别位于对应于四个外连接端子8的位置的开口。
由于将形成在密封区域之外的电路图案部分包封，然后将其由焊料抗蚀剂膜18保护，如图2A和2B所示，因此可以避免器件特性的劣化。
同样如图2A和2B所示，第一焊接抗蚀剂膜14仅形成在密封区域12内围绕焊接连接盘4的区域上方。
于是，增加了在密封树脂和基板2之间通过密封形成的接触面积，并且这增加了在其间的粘结强度。
而且，由于在密封区域12的边界部分上方提供了第二焊料抗蚀剂膜18以在区域12内部之间形成阶梯，所以可以防止密封树脂不适当地扩散到区域12之外。
在下面，将详细描述根据本发明的电路单元。
图3A到图3C是图形化示出电路单元的图形，其中，图3A是该电路单元的平面图，而图3B是沿图3A的结构的线ZZ截取的横截面图，并且图3C是图3B中由点划线圈所封闭的部分“A”的放大视图。
可以注意到，早先在第一实施例中所提及的印刷电路板结合在本发明的电路单元中。
在参考图3A和图3B的电路单元中，倒装芯片型半导体器件20安装在安装区域10中(图1A)，并且树脂密封设置在密封区域12中具有密封树脂24的结构上(图1A)。
参考图3C，半导体器件20通过焊接连接盘4和焊料26电连接，并且在其底面设置有外连接端子22。
在电路板上围绕焊接连接盘4的区域上，形成焊接抗蚀剂膜14来使得在将端子22焊接到焊接连接盘4上期间，焊料不会由于加热不恰当地扩散或延伸到周围区域。
此外，由于焊接抗蚀剂膜14形成来通过热膨胀将焊料26推送到焊接连接盘4的中部，因此可以在端子22和焊接连接盘4之间获得可靠的电连接。
通过首先灌入然后通过紫外线(UV)光照射或保持在相对高的温度下来硬化，对液态密封树脂24进行树脂密封。
为了实现电路单元的小型化，优选的是，在树脂密封之后密封树脂的高度要小。因此，用于液态密封树脂24的材料优选地具有低的粘度。
但是，液态密封树脂材料24的粘度太小可能在顷入该材料期间导致不恰当地扩展到预定密封区域之上。通过在形成围绕密封区域12的框形焊料抗蚀剂膜16可以避免该困难，从而使密封树脂24形成在预定区域内。
所以，密封树脂24可以形成在尽可能小的区域的范围内，并且实现了电路单元的小型化。
另外，用于密封树脂24适当的材料的示例包括硅或丙烯酸系液态树脂材料。
此外，由于焊料树脂膜14仅形成在围绕焊接连接盘4的区域上方，将除上述焊料树脂膜14和电路图案6之外的部分显露且与密封树脂24直接接触。
如早先所述，在焊料树脂膜和密封树脂24之间的粘结强度小于在基板2和树脂之间的粘结强度。所以，通过增加基板2和密封树脂24之间的直接接触面积，在其间的粘结强度得以增加。
尽管倒装芯片型半导体器件20安装在本实施例的电路单元中的电路板上，并且在其底面上设置有外连接端子22，但是本发明不限于该实施例。
相反，或者可以采用另外类型的电连接例如通过用于将待安装在电子元件的电极部分连接到印刷电路板的电极的引线键合。此外，电路板也可以能够安装两个或多个电子元件，而不是一个。
从上面包括实例的说明中清楚的是，本发明的印刷电路板和电路单元相对于此前已知的类似装置具有一些优点。
例如，在印刷电路板中的抗蚀剂层优选地仅形成在基板表面上方树脂密封中使用的密封区域内的围绕多个安装电极的区域上。
因此，该印刷电路板能够实现在密封树脂和电路板基板之间适当的接触面积，而且其间的粘结强度也得到了增加。
此外，抗蚀剂层可以形成在该印刷电路板中，从而框住密封区域的外边缘。
由于该结构，可以防止用于密封的密封树脂不恰当地扩展到由抗蚀剂层所框住的区域之外，而且在根据用于树脂密封的具体设计的预定区域内，可以提供树脂密封。
此外，由于基板上在密封区域之外的区域，除了上述待显露的区域之外，由抗蚀剂层包封，所以没有树脂密封的电路和电极部分得以防止劣化。
在另一方面，还公开了一种结合电路板的电路单元。该电路单元包括电子器件和上述的印刷电路板，其中，电子器件通过电连接到多个安装电极从而安装在印刷电路板上，并且包括至少一个安装的电子器件区域由树脂密封。
通过结合在印刷电路板和密封树脂之间具有增加的接触面积和粘结强度的印刷电路板，可以形成器件可靠性优异和产率高的电路单元。
此外，由于将印刷电路板中的抗蚀剂层设置来框住密封区域的外边缘，所以可以防止密封树脂不恰当地从这样构成的区域向外扩展，并且可以防止在预定区域内的树脂密封。这对于减少电路单元的大小有用。
此外，基板上在密封区域之外的区域，除了早先提及的待显露的区域之外，由抗蚀剂层包封，并防止没有树脂密封的电路和电极部分劣化。因此，在结合有印刷电路板的电路单元中器件的可靠性增加了。
根据上述教导可以对本发明进行其它的修改和变化。因此，应该理解，在由权利要求书所限定范围内，可以以这里所具体说明之外的方法来实践本发明。
本申请要求与2004年9月30日向日本专利局递交的日本专利申请No.2004-286631的优先权，将其全文引入以做参考。

Claims (8)

1.一种印刷电路板，包括：
基板；
形成在所述基板上的金属电路图案；
形成在所述基板上的多个安装电极，用于电连接至少一个电子元件，包括安装的所述至少一个电子元件的区域被树脂密封；
形成在所述基板上方的绝缘材料的焊料抗蚀剂层，在对应于所述多个安装电极的区域内具有开口；
设置在所述基板的边缘部分上的多个外连接端子，用于连接外部器件，其中，所述焊料抗蚀剂层仅形成在所述基板表面上方于树脂密封中使用的密封区域内围绕所述多个安装电极的区域上，而不覆盖所述基板的整个表面，所述焊料抗蚀剂层在多个安装电极之间保留预定空间，以防止焊料不适当地扩展到相邻的安装电极或电路图案上而造成短路，并为了增加密封树脂和基板之间的接触面积，使所述焊料抗蚀剂层所占用的空间尽可能地小。
2.根据权利要求1的印刷电路板，其中，另一焊料抗蚀剂层形成为围绕所述基板的表面上方的所述密封区域的框形形状。
3.根据权利要求1的印刷电路板，其中，另一焊料抗蚀剂层形成来覆盖在所述基板的表面上方的除了待显露的预定区域之外的不同于所述密封区域的区域，所述预定区域包括至少用于放置所述多个外连接端子的区域。
4.根据权利要求1的印刷电路板，其中，另一焊料抗蚀剂层形成为围绕所述基板的表面上方的所述密封区域的框形形状，并且覆盖除了待显露的预定区域之外的不同于所述密封区域的区域，所述预定区域包括至少用于放置所述多个外连接端子的区域。
5.一种电路单元，包括：
至少一个电子器件；以及
印刷电路板；
所述印刷电路板包括：
基板；
形成在所述基板上的金属电路图案；
形成在所述基板上的多个安装电极，用于电连接至少一个电子器件，包括安装的所述至少一个电子器件的区域被树脂密封；
形成在所述基板上方的绝缘材料的焊料抗蚀剂层，在对应于所述多个安装电极的区域内具有开口，所述焊料抗蚀剂层仅形成在所述基板表面上方于树脂密封中使用的密封区域之内的围绕所述多个安装电极的区域上，而不覆盖所述基板的整个表面，并为了增加密封树脂和基板之间的接触面积，使所述焊料抗蚀剂层所占用的空间尽可能地小；以及
设置在所述基板的边缘部分上的多个外连接端子，用于连接外部器件，
其中，所述焊料抗蚀剂层在多个安装电极之间保留预定空间，以防止焊料不适当地扩展到相邻的安装电极或电路图案上而造成短路。
6.根据权利要求5的电路单元，其中，另一焊料抗蚀剂层形成为围绕所述基板的表面上方的所述密封区域的框形形状。
7.根据权利要求5的电路单元，其中，另一焊料抗蚀剂层形成来覆盖在所述基板的表面上方的除了待显露的预定区域之外的不同于所述密封区域的区域，所述预定区域包括至少用于放置所述多个外连接端子的区域。
8.根据权利要求5的电路单元，其中，另一焊料抗蚀剂层形成为围绕所述基板的表面上方的所述密封区域的框形形状，并且覆盖除了待显露的预定区域之外的不同于所述密封区域的区域，所述预定区域包括至少用于放置所述多个外连接端子的区域。
CN200510108715XA 2004-09-30 2005-09-28 印刷电路板与结合其的电路单元 Expired - Fee Related CN1763933B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP286631/04 2004-09-30
JP2004286631A JP4376160B2 (ja) 2004-09-30 2004-09-30 プリント基板及びそのプリント基板を用いた回路ユニット

Publications (2)

Publication Number Publication Date
CN1763933A CN1763933A (zh) 2006-04-26
CN1763933B true CN1763933B (zh) 2011-08-17

Family

ID=36240168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510108715XA Expired - Fee Related CN1763933B (zh) 2004-09-30 2005-09-28 印刷电路板与结合其的电路单元

Country Status (3)

Country Link
US (1) US7473852B2 (zh)
JP (1) JP4376160B2 (zh)
CN (1) CN1763933B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7484981B2 (en) * 2007-02-01 2009-02-03 Motorola, Inc. Assembly for sealing an audio connector within an electronic device
JP4306795B2 (ja) * 2007-05-18 2009-08-05 凸版印刷株式会社 配線基板、半導体パッケージ、電子機器及び配線基板の製造方法
US9501305B2 (en) * 2008-04-23 2016-11-22 Inernational Business Machines Corporation System for virtualisation monitoring
TWI365517B (en) * 2008-05-23 2012-06-01 Unimicron Technology Corp Circuit structure and manufactring method thereof
IT1394201B1 (it) 2009-05-15 2012-06-01 Mould Service Di Lucaboni Maurizio Struttura di supporto per dispositivi elettrici o elettronici del tipo di quelli normalmente impiegati negli impianti elettrici.
CN102577643B (zh) * 2009-09-16 2015-11-25 株式会社村田制作所 电子部件内置模块
EP2617270A4 (en) * 2010-09-13 2017-10-04 PST Sensors (Pty) Limited Assembling and packaging a discrete electronic component
US12119460B2 (en) 2019-03-13 2024-10-15 Autonetworks Technologies, Ltd. Vehicular battery wiring module
KR102430750B1 (ko) * 2019-08-22 2022-08-08 스템코 주식회사 회로 기판 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US6297553B1 (en) * 1998-10-30 2001-10-02 Shinko Electric Industries Co., Ltd Semiconductor device and process for producing the same
US6400036B1 (en) * 2000-06-03 2002-06-04 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111477A (ja) 1994-10-07 1996-04-30 Nitto Denko Corp 半導体装置
KR100191853B1 (ko) 1995-12-20 1999-06-15 윤종용 솔더 레지스트에 개방부가 형성되어 있는 반도체 칩패키지
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
JP4357722B2 (ja) 2000-08-25 2009-11-04 大日本印刷株式会社 Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール
TW473962B (en) * 2001-01-20 2002-01-21 Siliconware Precision Industries Co Ltd Cavity down ball grid array package and its manufacturing process
US6984545B2 (en) * 2002-07-22 2006-01-10 Micron Technology, Inc. Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US6297553B1 (en) * 1998-10-30 2001-10-02 Shinko Electric Industries Co., Ltd Semiconductor device and process for producing the same
US6400036B1 (en) * 2000-06-03 2002-06-04 Siliconware Precision Industries Co., Ltd. Flip-chip package structure and method of fabricating the same

Also Published As

Publication number Publication date
US20060154533A1 (en) 2006-07-13
US7473852B2 (en) 2009-01-06
CN1763933A (zh) 2006-04-26
JP4376160B2 (ja) 2009-12-02
JP2006100675A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
CN1763933B (zh) 印刷电路板与结合其的电路单元
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
JP3353508B2 (ja) プリント配線板とこれを用いた電子装置
US6421244B1 (en) Power module
US6541851B2 (en) Lead frame for a semiconductor device
US4710795A (en) Semiconductor power module
CN104051408A (zh) 模块及其制造方法
CN101599551A (zh) 电池组
US4839713A (en) Package structure for semiconductor device
CN101765891A (zh) 电阻器
JPH06275773A (ja) 集積化バッテリマウントを有する表面装着可能集積回路パッケージ
US4697204A (en) Leadless chip carrier and process for fabrication of same
US3105868A (en) Circuit packaging module
CN1316606C (zh) 半导体器件
KR102409692B1 (ko) 통신 모듈
CN100524718C (zh) 整合内埋元件的基板结构及其制作方法
CN209929256U (zh) 具有高导热基板的大电流熔断器
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JP5683777B2 (ja) 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体
EP4123696A2 (en) Power module
CN110211852B (zh) 具有高导热基板的大电流熔断器及其制作方法
JPH06120271A (ja) 半導体装置
JP2715957B2 (ja) 混成集積回路装置
JPH0247109B2 (ja) Jushifushigatamojuuru
JP3158773B2 (ja) 回路ユニットの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20200928

CF01 Termination of patent right due to non-payment of annual fee