JPH06275773A - 集積化バッテリマウントを有する表面装着可能集積回路パッケージ - Google Patents
集積化バッテリマウントを有する表面装着可能集積回路パッケージInfo
- Publication number
- JPH06275773A JPH06275773A JP5317688A JP31768893A JPH06275773A JP H06275773 A JPH06275773 A JP H06275773A JP 5317688 A JP5317688 A JP 5317688A JP 31768893 A JP31768893 A JP 31768893A JP H06275773 A JPH06275773 A JP H06275773A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- integrated circuit
- package body
- header
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49593—Battery in combination with a leadframe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/20—Mountings; Secondary casings or frames; Racks, modules or packs; Suspension devices; Shock absorbers; Transport or carrying devices; Holders
- H01M50/204—Racks, modules or packs for multiple batteries or multiple cells
- H01M50/207—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape
- H01M50/216—Racks, modules or packs for multiple batteries or multiple cells characterised by their shape adapted for button or coin cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
- H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
- H01M50/50—Current conducting connections for cells or batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
- Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
Abstract
(57)【要約】
【目的】 バッテリを集積化することが可能であり且つ
半田リフロープロセスの温度変化に耐えることの可能な
表面装着型集積回路パッケージを提供する。 【構成】 マウントされた場合に回路基板に隣接する側
と反対側のパッケージ本体の側からバッテリリードが延
在し、且つそれらの間に従来のバッテリを配置すること
が可能である。パッケージ本体の上方にバッテリを支持
するためにパッケージ本体上にスタンドオフが設けられ
ており、従ってバッテリとパッケージ本体との間にギャ
ップが存在している。バッテリの上方においてハウジン
グがパッケージへ取付けられており、且つその内側表面
にスタンドオフが取付けられており、従ってハウジング
とバッテリとの間にもギャップが存在している。これら
のギャップはパッケージ本体及びハウジングからバッテ
リを熱的に絶縁している。
半田リフロープロセスの温度変化に耐えることの可能な
表面装着型集積回路パッケージを提供する。 【構成】 マウントされた場合に回路基板に隣接する側
と反対側のパッケージ本体の側からバッテリリードが延
在し、且つそれらの間に従来のバッテリを配置すること
が可能である。パッケージ本体の上方にバッテリを支持
するためにパッケージ本体上にスタンドオフが設けられ
ており、従ってバッテリとパッケージ本体との間にギャ
ップが存在している。バッテリの上方においてハウジン
グがパッケージへ取付けられており、且つその内側表面
にスタンドオフが取付けられており、従ってハウジング
とバッテリとの間にもギャップが存在している。これら
のギャップはパッケージ本体及びハウジングからバッテ
リを熱的に絶縁している。
Description
【０００１】
【産業上の利用分野】本発明は集積回路の技術分野に関
するものであって、更に詳細には、集積回路のパッケー
ジング技術に関するものである。
するものであって、更に詳細には、集積回路のパッケー
ジング技術に関するものである。
【０００２】
【従来の技術】電子システムの分野において小型化が一
般的となっている。例えば、ラップトップ又はノートブ
ックの大きさのコンピュータは現在一般的に使用されて
おり、且つ例えば携帯電話及び携帯ファクシミリ等の小
型の通信シスムテも一般的に使用されている。当該技術
分野において明らかな如く、電子システムの小型化は、
回路基板が可及的に小さく且つ可及的に高い密度で回路
が設けられる場合に最大とされる。小型化は、更に、通
常、主要な又はバックアップ用の電源として使用するた
めに回路基板上へのバッテリ即ち電池の据付けを必要と
する。
般的となっている。例えば、ラップトップ又はノートブ
ックの大きさのコンピュータは現在一般的に使用されて
おり、且つ例えば携帯電話及び携帯ファクシミリ等の小
型の通信シスムテも一般的に使用されている。当該技術
分野において明らかな如く、電子システムの小型化は、
回路基板が可及的に小さく且つ可及的に高い密度で回路
が設けられる場合に最大とされる。小型化は、更に、通
常、主要な又はバックアップ用の電源として使用するた
めに回路基板上へのバッテリ即ち電池の据付けを必要と
する。
【０００３】バッテリバックアップ電源を使用すること
も小型でない電子システムにおいて一般的となってい
る。例えば、多くのパソコン及びワークステーション
は、一体的なクロック又はカレンダ機能を維持するため
にバッテリで駆動されるメモリを有している。このよう
な小型でない電子システムも、小さな形状係数及び高い
密度で取付けた回路基板から利点が得られる。
も小型でない電子システムにおいて一般的となってい
る。例えば、多くのパソコン及びワークステーション
は、一体的なクロック又はカレンダ機能を維持するため
にバッテリで駆動されるメモリを有している。このよう
な小型でない電子システムも、小さな形状係数及び高い
密度で取付けた回路基板から利点が得られる。
【０００４】最近の電子組立技術は、高い密度での回路
基板の取付けのために表面装着可能型の集積回路パッケ
ージを使用している。表面装着可能パッケージのリード
は、反対側で半田接続するために回路基板内の孔を貫通
して延在するデュアルインラインパッケージ（ＤＩＰ）
のリードと対照的に、半田リフロープロセスによって回
路基板の表面へリードを半田付することが可能であるよ
うな形状及び寸法のものである。表面装着は、回路基板
の取付密度を増加させる。何故ならば、集積回路へ接続
するために基板の表面上のトレースを必要とするに過ぎ
ないからである（即ち、基板を貫通するものではな
い）。更に、パッケージの寸法は、同一の回路に対しＤ
ＩＰパッケージに対して必要とされるものよりも著しく
減少させることが可能であり、特に、回路から延在する
リード数が大きい場合にはそのことが言える。従って、
表面装着技術は、回路基板の形状係数を、ＤＩＰ回路パ
ッケージを使用する同一の電子的機能に対して得られる
ものから著しく減少することを可能とする。
基板の取付けのために表面装着可能型の集積回路パッケ
ージを使用している。表面装着可能パッケージのリード
は、反対側で半田接続するために回路基板内の孔を貫通
して延在するデュアルインラインパッケージ（ＤＩＰ）
のリードと対照的に、半田リフロープロセスによって回
路基板の表面へリードを半田付することが可能であるよ
うな形状及び寸法のものである。表面装着は、回路基板
の取付密度を増加させる。何故ならば、集積回路へ接続
するために基板の表面上のトレースを必要とするに過ぎ
ないからである（即ち、基板を貫通するものではな
い）。更に、パッケージの寸法は、同一の回路に対しＤ
ＩＰパッケージに対して必要とされるものよりも著しく
減少させることが可能であり、特に、回路から延在する
リード数が大きい場合にはそのことが言える。従って、
表面装着技術は、回路基板の形状係数を、ＤＩＰ回路パ
ッケージを使用する同一の電子的機能に対して得られる
ものから著しく減少することを可能とする。
【０００５】従来の表面装着可能集積回路パッケージは
種々の形態のものが存在している。セラミックのハーメ
チックシール型の表面装着可能パッケージは、通常、リ
ードレス即ちリードのないチップキャリア型のものか、
又は半田バンプ又は半田ボールリードを有するものであ
る。プラスチック封止型又はモールド成形した表面装着
可能パッケージは、Ｊリードを有するか又はパッケージ
本体から延在するフラットリードを有するリード付チッ
プキャリア型のものである。
種々の形態のものが存在している。セラミックのハーメ
チックシール型の表面装着可能パッケージは、通常、リ
ードレス即ちリードのないチップキャリア型のものか、
又は半田バンプ又は半田ボールリードを有するものであ
る。プラスチック封止型又はモールド成形した表面装着
可能パッケージは、Ｊリードを有するか又はパッケージ
本体から延在するフラットリードを有するリード付チッ
プキャリア型のものである。
【０００６】従来の表面装着技術は、半田リフロープロ
セスによって集積回路パッケージを回路基板へ取付け、
その場合に半田が回路パッケージから回路基板の反対側
ではなく、回路パッケージ自身に隣接して半田が流れる
ものである。従って、表面装着可能回路パッケージが半
田リフローにおいて露呈される温度は、回路基板へＤＩ
Ｐパッケージをマウントする場合に露呈される温度より
も著しく大きなものである。このような高温（１８０℃
から高々２３０℃）へ短期間露呈されることは回路の信
頼性を著しく劣化するものではないと思われるが、この
ような高温への露呈は例えば従来のリチウム電池又は銀
−亜鉛型の電池等のバッテリを著しく劣化させることが
観察されている。
セスによって集積回路パッケージを回路基板へ取付け、
その場合に半田が回路パッケージから回路基板の反対側
ではなく、回路パッケージ自身に隣接して半田が流れる
ものである。従って、表面装着可能回路パッケージが半
田リフローにおいて露呈される温度は、回路基板へＤＩ
Ｐパッケージをマウントする場合に露呈される温度より
も著しく大きなものである。このような高温（１８０℃
から高々２３０℃）へ短期間露呈されることは回路の信
頼性を著しく劣化するものではないと思われるが、この
ような高温への露呈は例えば従来のリチウム電池又は銀
−亜鉛型の電池等のバッテリを著しく劣化させることが
観察されている。
【０００７】この従来のバッテリの温度による劣化のた
めに、従来、不可能ではないにしても、表面装着可能集
積回路パッケージ内にバッテリを信頼性をもって組込む
ことは実際的なものではなかった。そうであるから、従
来のパッケージング技術によれば、集積回路パッケージ
を回路基板へ半田リフローマウントした後に表面マウン
ト適用例においてバッテリをバッテリ駆動型回路内に挿
入せねばならず、電子システムの製造を複雑化させ且つ
コストを増加させる原因となっている。
めに、従来、不可能ではないにしても、表面装着可能集
積回路パッケージ内にバッテリを信頼性をもって組込む
ことは実際的なものではなかった。そうであるから、従
来のパッケージング技術によれば、集積回路パッケージ
を回路基板へ半田リフローマウントした後に表面マウン
ト適用例においてバッテリをバッテリ駆動型回路内に挿
入せねばならず、電子システムの製造を複雑化させ且つ
コストを増加させる原因となっている。
【０００８】更に別の従来技術として、内部にバッテリ
を集積化したＤＩＰパッケージが生産されており、半田
付期間中にＤＩＰ回路パッケージが露呈される温度は減
少される（中間の回路基板が熱絶縁体である）。
を集積化したＤＩＰパッケージが生産されており、半田
付期間中にＤＩＰ回路パッケージが露呈される温度は減
少される（中間の回路基板が熱絶縁体である）。
【０００９】
【発明が解決しようとする課題】本発明の目的とすると
ころは、内部にバッテリを集積化することが可能であり
且つ半田リフロープロセスの温度の絶えることの可能な
表面装着可能集積回路パッケージを提供することであ
る。
ころは、内部にバッテリを集積化することが可能であり
且つ半田リフロープロセスの温度の絶えることの可能な
表面装着可能集積回路パッケージを提供することであ
る。
【００１０】本発明の別の目的とするところは、モール
ド成形した封止型のそのようなパッケージを提供するこ
とである。
ド成形した封止型のそのようなパッケージを提供するこ
とである。
【００１１】本発明の更に別の目的とするところは、ハ
ーメチックシール型のそのようなパッケージを提供する
ことである。
ーメチックシール型のそのようなパッケージを提供する
ことである。
【００１２】本発明の更に別の目的とするところは、そ
のようなパッケージを製造する方法を提供することであ
る。
のようなパッケージを製造する方法を提供することであ
る。
【００１３】
【課題を解決するための手段】本発明は、プラスチック
封止型又はセラミック型のいずれかの表面装着可能集積
回路パッケージに組込むことが可能である。バッテリ接
続リードがそのリードからパッケージ本体の反対側へ配
設されており、且つそれらの間に配設されている従来の
バッテリ乃至はセルへの電気的接続及びパッケージ内に
マウントされているチップへの電気的接続を与えてい
る。パッケージ本体から離隔した態様でセルをサポート
するために熱伝導性が劣った物質から形成したスタンド
オフを設けることが可能である。これらのリード及びス
タンドオフを設けた結果、セルの殆どと回路パッケージ
との間に空隙が与えられ、又は熱絶縁性（又は抵抗性）
物質でセルを取囲むことが可能である。包囲体がセルを
被覆しており、該セルはそれを包囲体から離隔させるた
めに熱抵抗性のスタンドオフを有することが可能であ
る。セルと回路パッケージとの間のギャップは、回路パ
ッケージが半田リフローマウント処理期間中に露呈され
る過剰な温度からセルを保護する。
封止型又はセラミック型のいずれかの表面装着可能集積
回路パッケージに組込むことが可能である。バッテリ接
続リードがそのリードからパッケージ本体の反対側へ配
設されており、且つそれらの間に配設されている従来の
バッテリ乃至はセルへの電気的接続及びパッケージ内に
マウントされているチップへの電気的接続を与えてい
る。パッケージ本体から離隔した態様でセルをサポート
するために熱伝導性が劣った物質から形成したスタンド
オフを設けることが可能である。これらのリード及びス
タンドオフを設けた結果、セルの殆どと回路パッケージ
との間に空隙が与えられ、又は熱絶縁性（又は抵抗性）
物質でセルを取囲むことが可能である。包囲体がセルを
被覆しており、該セルはそれを包囲体から離隔させるた
めに熱抵抗性のスタンドオフを有することが可能であ
る。セルと回路パッケージとの間のギャップは、回路パ
ッケージが半田リフローマウント処理期間中に露呈され
る過剰な温度からセルを保護する。
【００１４】
【実施例】図１及び２を参照すると、本発明の第一実施
例に基づいて構成された集積回路パッケージ１０が示さ
れている。パッケージ１０はセラミックのハーメチック
シール型のものであり、従って、セラミック物質から構
成されるヘッダー１２を有しており、その上に従来の導
電性のエポキシ又は共晶マウントによってチップ１４が
取付けられている。ボンドワイヤ１６が従来の態様でヘ
ッダー１２のリード（不図示）をチップ１４へ接続して
いる。蓋１７がチップ１４がマウントされているヘッダ
ー１２のキャビティ即ち凹所を被覆しており、尚図１の
実施例においては、蓋１７は金属性のものであり且つヘ
ッダー１２へ半田付されている。一方、蓋１７はセラミ
ック型のものとすることが可能であり、その場合にはパ
ッケージのシール即ち密封は従来のガラスリフロー技術
によって行なわれる。半田バンプ１８が集積回路のリー
ドへ接続されると共にそれらのリードに対応しており、
且つパッケージ１０を回路基板へ表面装着することを可
能とするタイプのものである。一方、パッケージ１０は
リードレスチップキャリアタイプのものとすることが可
能であり、その場合にはこのような半田バンプ１８が設
けられることはない。
例に基づいて構成された集積回路パッケージ１０が示さ
れている。パッケージ１０はセラミックのハーメチック
シール型のものであり、従って、セラミック物質から構
成されるヘッダー１２を有しており、その上に従来の導
電性のエポキシ又は共晶マウントによってチップ１４が
取付けられている。ボンドワイヤ１６が従来の態様でヘ
ッダー１２のリード（不図示）をチップ１４へ接続して
いる。蓋１７がチップ１４がマウントされているヘッダ
ー１２のキャビティ即ち凹所を被覆しており、尚図１の
実施例においては、蓋１７は金属性のものであり且つヘ
ッダー１２へ半田付されている。一方、蓋１７はセラミ
ック型のものとすることが可能であり、その場合にはパ
ッケージのシール即ち密封は従来のガラスリフロー技術
によって行なわれる。半田バンプ１８が集積回路のリー
ドへ接続されると共にそれらのリードに対応しており、
且つパッケージ１０を回路基板へ表面装着することを可
能とするタイプのものである。一方、パッケージ１０は
リードレスチップキャリアタイプのものとすることが可
能であり、その場合にはこのような半田バンプ１８が設
けられることはない。
【００１５】チップ１４によって与えられる機能は、バ
ッテリパワー又はバックアップが有用な任意のタイプの
ものとすることが可能である。例えば、チップ１４は例
えばＣＭＯＳスタチックＲＡＭ等のメモリ回路とするこ
とが可能であり、その場合には、バッテリバックアップ
パワーは格納されたデータを保持するのに有用である。
一方、チップ１４は例えばタイマー又はデータ処理回路
等の機能的回路とすることが可能であり、その場合に
は、バッテリバックアップパワーはある種の動作をイネ
ーブル即ち動作可能状態とさせる上で有用である。
ッテリパワー又はバックアップが有用な任意のタイプの
ものとすることが可能である。例えば、チップ１４は例
えばＣＭＯＳスタチックＲＡＭ等のメモリ回路とするこ
とが可能であり、その場合には、バッテリバックアップ
パワーは格納されたデータを保持するのに有用である。
一方、チップ１４は例えばタイマー又はデータ処理回路
等の機能的回路とすることが可能であり、その場合に
は、バッテリバックアップパワーはある種の動作をイネ
ーブル即ち動作可能状態とさせる上で有用である。
【００１６】本発明のこの実施例によれば、セル２０は
ヘッダー１２の半田バンプ１８とは反対側においてパッ
ケージ１０内に一体的にマウント即ち装着されている。
セル１０は例えばリチウム又は銀亜鉛型等の従来のタイ
プのものとすることが可能である。本発明のこの実施例
においては、下側バッテリリード２２がヘッダー１２か
ら延在しており、且つセル２０の負側と接触している。
図２を参照すると、下側バッテリリード２２はヘッダー
１２の表面において接続タブ２１と接触しており、タブ
２１はリードレスチップキャリアの外部ランドに類似し
た金メッキしたランドである。下側バッテリリード２２
は溶接又はその他の従来の方法によってタブ２１へ取付
けることが可能である。タブ２１はボンドワイヤ１６を
介してチップ１４と電気的に接続しており、セル２０の
負側がチップ１４をバイアスすることを可能としてい
る。
ヘッダー１２の半田バンプ１８とは反対側においてパッ
ケージ１０内に一体的にマウント即ち装着されている。
セル１０は例えばリチウム又は銀亜鉛型等の従来のタイ
プのものとすることが可能である。本発明のこの実施例
においては、下側バッテリリード２２がヘッダー１２か
ら延在しており、且つセル２０の負側と接触している。
図２を参照すると、下側バッテリリード２２はヘッダー
１２の表面において接続タブ２１と接触しており、タブ
２１はリードレスチップキャリアの外部ランドに類似し
た金メッキしたランドである。下側バッテリリード２２
は溶接又はその他の従来の方法によってタブ２１へ取付
けることが可能である。タブ２１はボンドワイヤ１６を
介してチップ１４と電気的に接続しており、セル２０の
負側がチップ１４をバイアスすることを可能としてい
る。
【００１７】下側及び上側バッテリリード２２，２４
は、通常、パッケージ１０内に装着する前に、セル２０
へ溶接される。そうであるから、リード２２，２４をタ
ブ２１，２３へ夫々取付けることによって、セル２０は
パッケージ１０内に据付け乃至は装着される。
は、通常、パッケージ１０内に装着する前に、セル２０
へ溶接される。そうであるから、リード２２，２４をタ
ブ２１，２３へ夫々取付けることによって、セル２０は
パッケージ１０内に据付け乃至は装着される。
【００１８】ヘッダー１２からセル２０へのバッテリリ
ード２２を介しての熱伝導を最小とするために（このよ
うな熱伝導はある程度必要である。何故ならば、下側バ
ッテリリード２２は電気的に導電性のものでなければな
らないからである）、下側バッテリリード２２の幅（図
２の平面図において）及びその厚さ（図１の断面図にお
いて）を最小とすることが望ましい。更に、下側バッテ
リリード２２の物質は最小の熱伝導状態で必要な電気的
導通を与えるべく選択されるべきである。例えば、下側
バッテリリード２２は５ミルの厚さ及び１０ミルの幅を
有するステンレススチールから形成することが可能であ
る。
ード２２を介しての熱伝導を最小とするために（このよ
うな熱伝導はある程度必要である。何故ならば、下側バ
ッテリリード２２は電気的に導電性のものでなければな
らないからである）、下側バッテリリード２２の幅（図
２の平面図において）及びその厚さ（図１の断面図にお
いて）を最小とすることが望ましい。更に、下側バッテ
リリード２２の物質は最小の熱伝導状態で必要な電気的
導通を与えるべく選択されるべきである。例えば、下側
バッテリリード２２は５ミルの厚さ及び１０ミルの幅を
有するステンレススチールから形成することが可能であ
る。
【００１９】下側スタンドオフ２６は、セル２０に対し
て構造的支持を与えるためにヘッダー１２の上表面から
延在している。ヘッダー１２からセル２０をサポートす
るために少なくとも３箇所の接触点を設けることが望ま
しい。従って、図２において陰線で示した如く、２つの
下側スタンドオフ２６を設け、従って下側バッテリリー
ド２２と下側スタンドオフ２６との結合が、ヘッダー１
２の表面からセル２０に対して安定な支持を与えてい
る。下側スタンドオフ２６は、好適には、例えばガラス
又はその他のセラミック物質等の低い熱伝導性物質から
構成し、非導電性エポキシによってヘッダー１２の表面
へ取付けることが望ましい。
て構造的支持を与えるためにヘッダー１２の上表面から
延在している。ヘッダー１２からセル２０をサポートす
るために少なくとも３箇所の接触点を設けることが望ま
しい。従って、図２において陰線で示した如く、２つの
下側スタンドオフ２６を設け、従って下側バッテリリー
ド２２と下側スタンドオフ２６との結合が、ヘッダー１
２の表面からセル２０に対して安定な支持を与えてい
る。下側スタンドオフ２６は、好適には、例えばガラス
又はその他のセラミック物質等の低い熱伝導性物質から
構成し、非導電性エポキシによってヘッダー１２の表面
へ取付けることが望ましい。
【００２０】同様に、上側バッテリリード２４はヘッダ
ー１２とセル２０の正側との間に電気的接続を与えてい
る。上側バッテリリード２４は、同様に、溶接又はその
他の手段によってタブ２３へ接続されてセル２０をパッ
ケージ１０内に据付ける。上側バッテリリード２４は下
側バッテリリード２２と同一の物質及び実質的に同一の
寸法であって、セル２０とチップ１４との間に電気的接
続を維持しながらそれを介しての熱伝導を最小としてい
る。
ー１２とセル２０の正側との間に電気的接続を与えてい
る。上側バッテリリード２４は、同様に、溶接又はその
他の手段によってタブ２３へ接続されてセル２０をパッ
ケージ１０内に据付ける。上側バッテリリード２４は下
側バッテリリード２２と同一の物質及び実質的に同一の
寸法であって、セル２０とチップ１４との間に電気的接
続を維持しながらそれを介しての熱伝導を最小としてい
る。
【００２１】ハウンジング３０は本発明のこの実施例に
基づいてパッケージ１０に設けられており、セル２０及
びバッテリリード２２，２４に対して機械的及び環境的
な保護を与えている。ハウジング３０は、例えばプラス
チック樹脂又はポリエステルガラス等の熱絶縁性物質か
ら形成することが可能であり、且つ例えばインジェクシ
ョン成形等の従来のプロセスによって適宜の寸法形状に
形成されている。ハウジング３０は従来のエポキシによ
ってヘッダー１２の端部へ取付けられている。上側スタ
ンドオフ２８はハウジング３０の内側表面から延在して
おり、且つハウンジング３０の内側表面からセル２０に
対して安定した支持を与えている。ハウジング３０はモ
ールド成形により成形するが、上側スタンドオフ２８は
同一の熱抵抗性乃至は絶縁性物質からハウジング３０の
一部として一体的にモールド成形することが可能であ
る。
基づいてパッケージ１０に設けられており、セル２０及
びバッテリリード２２，２４に対して機械的及び環境的
な保護を与えている。ハウジング３０は、例えばプラス
チック樹脂又はポリエステルガラス等の熱絶縁性物質か
ら形成することが可能であり、且つ例えばインジェクシ
ョン成形等の従来のプロセスによって適宜の寸法形状に
形成されている。ハウジング３０は従来のエポキシによ
ってヘッダー１２の端部へ取付けられている。上側スタ
ンドオフ２８はハウジング３０の内側表面から延在して
おり、且つハウンジング３０の内側表面からセル２０に
対して安定した支持を与えている。ハウジング３０はモ
ールド成形により成形するが、上側スタンドオフ２８は
同一の熱抵抗性乃至は絶縁性物質からハウジング３０の
一部として一体的にモールド成形することが可能であ
る。
【００２２】下側バッテリリード２２と下側スタンドオ
フ２６との組合わせの結果として、セル２０は図１に示
した如く距離ｄ1 だけヘッダー１２の表面から離隔され
ている。同様に、上側バッテリリード２４と上側スタン
ドオフ２６との組合わせの結果として、セル２０は距離
ｄu だけハウジング３０から離隔されている。距離ｄ
1 ，ｄu は例えば５乃至１５ミルの程度のものとするこ
とが可能であるが、勿論、パッケージの高さと熱絶縁性
との間の利益衡量にしたがって適宜異なった値を取り得
るものである。このような離隔を与える結果、ヘッダー
１２とセル２０との間及びハウジング３０とセル２０と
の間には空隙が設けられ、セル２０を取囲んで高い熱絶
縁性を与えている。この熱絶縁性は、半田リフロー処理
期間中にセル２０が比較的低温にとどまることを可能と
し、その特性が劣化することを最小とし又は取除いてい
る。
フ２６との組合わせの結果として、セル２０は図１に示
した如く距離ｄ1 だけヘッダー１２の表面から離隔され
ている。同様に、上側バッテリリード２４と上側スタン
ドオフ２６との組合わせの結果として、セル２０は距離
ｄu だけハウジング３０から離隔されている。距離ｄ
1 ，ｄu は例えば５乃至１５ミルの程度のものとするこ
とが可能であるが、勿論、パッケージの高さと熱絶縁性
との間の利益衡量にしたがって適宜異なった値を取り得
るものである。このような離隔を与える結果、ヘッダー
１２とセル２０との間及びハウジング３０とセル２０と
の間には空隙が設けられ、セル２０を取囲んで高い熱絶
縁性を与えている。この熱絶縁性は、半田リフロー処理
期間中にセル２０が比較的低温にとどまることを可能と
し、その特性が劣化することを最小とし又は取除いてい
る。
【００２３】セル２０を取囲むキャビティ即ち凹所内に
例えばエポキシ等の熱抵抗性乃至は絶縁性物質を挿入す
ることが可能である。この場合には、セル２０は空隙と
いうよりも挿入された物質によって熱絶縁状態とされ、
半田リフロー処理期間中に比較的低い温度に維持され
る。
例えばエポキシ等の熱抵抗性乃至は絶縁性物質を挿入す
ることが可能である。この場合には、セル２０は空隙と
いうよりも挿入された物質によって熱絶縁状態とされ、
半田リフロー処理期間中に比較的低い温度に維持され
る。
【００２４】バッテリリード２２，２４は下側のスタン
ドオフ２６及び上側のスタンドオフ２８を必要とするこ
となしにヘッダー１２の上方にセル２０を支持するため
に、タブ２１，２３に取付けられた場合に、充分な強度
を有するものとすることが可能である。この場合には、
例えば２５ミルの程度の幅広のバッテリリード２２，２
４を設けることが望ましい。
ドオフ２６及び上側のスタンドオフ２８を必要とするこ
となしにヘッダー１２の上方にセル２０を支持するため
に、タブ２１，２３に取付けられた場合に、充分な強度
を有するものとすることが可能である。この場合には、
例えば２５ミルの程度の幅広のバッテリリード２２，２
４を設けることが望ましい。
【００２５】従って、本発明によれば、パッケージ１０
は回路基板へ表面マウント即ち表面装着する前に、部品
の形態でセル２０をパッケージ１０へ一体化することを
可能としており、後になってセル２０を据付けることの
必要性及びそのコストを取除いている。従って、本発明
によれば、品質及び信頼性が高く且つ低コストの電子シ
ステムが提供される。
は回路基板へ表面マウント即ち表面装着する前に、部品
の形態でセル２０をパッケージ１０へ一体化することを
可能としており、後になってセル２０を据付けることの
必要性及びそのコストを取除いている。従って、本発明
によれば、品質及び信頼性が高く且つ低コストの電子シ
ステムが提供される。
【００２６】製造する場合に、パッケージ１０は、最初
に従来の態様でチップ１４をヘッダー１２へマウント
し、次いでヘッダー１２とチップ１４とを接続するため
にボンドワイヤ１６を配設するボンディング操作を行な
って形成する。次いで、チップ１４の上方において蓋１
７を設けてシールする。チップ１４をマウントする前又
はその後のいずれかにおいて、下側スタンドオフ２６を
ヘッダー１２へ取付ける。
に従来の態様でチップ１４をヘッダー１２へマウント
し、次いでヘッダー１２とチップ１４とを接続するため
にボンドワイヤ１６を配設するボンディング操作を行な
って形成する。次いで、チップ１４の上方において蓋１
７を設けてシールする。チップ１４をマウントする前又
はその後のいずれかにおいて、下側スタンドオフ２６を
ヘッダー１２へ取付ける。
【００２７】上述した如く、バッテリリード２２，２４
を溶接又はその他の方法によって、セル２０をパッケー
ジ１０へ据付ける前にセル２０へ接続させる。次いで、
必要に応じてセル２０を下側スタンドオフ２６によって
支持した状態で、下側バッテリリード２２及び上側バッ
テリリード２４をタブ２１及び２３へ取付けることによ
ってセル２０の据付を行なう。半田バンプ１８を設ける
場合には、次いで、従来の態様でバンプ１８を形成す
る。次いで、ハウジング３０をエポキシによってヘッダ
ー１２へ接着させ、セル２０に対して環境保護を与える
と共に、スタンドオフ２８を介してそれに対しての構造
的支持を与える。
を溶接又はその他の方法によって、セル２０をパッケー
ジ１０へ据付ける前にセル２０へ接続させる。次いで、
必要に応じてセル２０を下側スタンドオフ２６によって
支持した状態で、下側バッテリリード２２及び上側バッ
テリリード２４をタブ２１及び２３へ取付けることによ
ってセル２０の据付を行なう。半田バンプ１８を設ける
場合には、次いで、従来の態様でバンプ１８を形成す
る。次いで、ハウジング３０をエポキシによってヘッダ
ー１２へ接着させ、セル２０に対して環境保護を与える
と共に、スタンドオフ２８を介してそれに対しての構造
的支持を与える。
【００２８】次に図３を参照して、Ｊリードプラスチッ
ク封止型チップキャリアと呼称されるタイプの表面装着
可能集積回路パッケージ４０に関して本発明の第二実施
例を説明する。尚、説明の便宜上、図１及び２における
構成要素と同一の構成要素には図３において同一の参照
番号を使用する。
ク封止型チップキャリアと呼称されるタイプの表面装着
可能集積回路パッケージ４０に関して本発明の第二実施
例を説明する。尚、説明の便宜上、図１及び２における
構成要素と同一の構成要素には図３において同一の参照
番号を使用する。
【００２９】図３に示した実施例においては、チップ１
４がリードフレーム４４の一部であるダイ取付部４６へ
マウントされている。リードフレーム４４はプラスチッ
クＪリードチップキャリア用の従来のタイプのものであ
り、従って通常、その内部リードの面からダイ取付部４
６をオフセットさせており、ボンドワイヤ１６の角度の
厳しさを減少させている。パッケージ本体４２は、本発
明のこの実施例においては、チップ１４をマウントし且
つリードフレーム４４へワイヤボンディングした後に、
チップ１４の周りにインジェクション成形したプラスチ
ックモールド化合物によって与えらえている。このよう
なインジェクションモールディングはプラスチック封止
型集積回路にとって従来のタイプのものである。モール
ディングの後に、この実施例においては、リードフレー
ム４４のリードを従来の態様で、図４に示した如く、Ｊ
形状へ屈曲させる。図３に示した実施例においては、下
側スタンドオフ４６がパッケージ本体４２から延在して
おり、且つパッケージ本体４２を形成するために使用さ
れるインジェクションモールディングプロセスにおいて
形成される。上述したセラミックの場合における如く、
下側スタンドオフ４６は、好適には、セル２０に対して
少なくとも３つの支持点（下側バッテリリード２２を１
つの支持点と考える）を与えるべく設けることが望まし
い。
４がリードフレーム４４の一部であるダイ取付部４６へ
マウントされている。リードフレーム４４はプラスチッ
クＪリードチップキャリア用の従来のタイプのものであ
り、従って通常、その内部リードの面からダイ取付部４
６をオフセットさせており、ボンドワイヤ１６の角度の
厳しさを減少させている。パッケージ本体４２は、本発
明のこの実施例においては、チップ１４をマウントし且
つリードフレーム４４へワイヤボンディングした後に、
チップ１４の周りにインジェクション成形したプラスチ
ックモールド化合物によって与えらえている。このよう
なインジェクションモールディングはプラスチック封止
型集積回路にとって従来のタイプのものである。モール
ディングの後に、この実施例においては、リードフレー
ム４４のリードを従来の態様で、図４に示した如く、Ｊ
形状へ屈曲させる。図３に示した実施例においては、下
側スタンドオフ４６がパッケージ本体４２から延在して
おり、且つパッケージ本体４２を形成するために使用さ
れるインジェクションモールディングプロセスにおいて
形成される。上述したセラミックの場合における如く、
下側スタンドオフ４６は、好適には、セル２０に対して
少なくとも３つの支持点（下側バッテリリード２２を１
つの支持点と考える）を与えるべく設けることが望まし
い。
【００３０】セル２０は図１に関して前述したのと同様
の態様で下側及び上側バッテリリード２２，２４の間に
配設されている。上述した場合における如く、下側及び
上側バッテリリード２２，２４は、例えば溶接等によっ
て、セル２０をパッケージ４０に据付ける前に、セル２
０へ取付けられる。下側及び上側バッテリリード２２，
２４用の寸法及び物質は、好適には、上述した図１及び
２の実施例におけるものと同一であり、最小の熱伝導性
でもって所望の電気的接続を与える。製造する場合に、
セル２０が下側スタンドオフ２６によって支持されるよ
うな態様で、パッケージ本体をモールド成形した後にパ
ッケージ本体４２から延在するタブ乃至はランドへバッ
テリリード２２，２４を取付けることによってセル２０
が取付けられる。ハウジング３０も、上側スタンドオフ
２８を包含すべくインジェクションモールディングによ
って形成することが望ましく、次いで、そのハウジング
をセル２０上方に配置させ、且つ従来のエポキシ接着に
よってパッケージ本体４２へ取付ける。従って、上側バ
ッテリリード２４と結合して、上側スタンドオフ２８
は、パッケージ４０におけるセル２０に対して安定な構
造的支持を与えている。
の態様で下側及び上側バッテリリード２２，２４の間に
配設されている。上述した場合における如く、下側及び
上側バッテリリード２２，２４は、例えば溶接等によっ
て、セル２０をパッケージ４０に据付ける前に、セル２
０へ取付けられる。下側及び上側バッテリリード２２，
２４用の寸法及び物質は、好適には、上述した図１及び
２の実施例におけるものと同一であり、最小の熱伝導性
でもって所望の電気的接続を与える。製造する場合に、
セル２０が下側スタンドオフ２６によって支持されるよ
うな態様で、パッケージ本体をモールド成形した後にパ
ッケージ本体４２から延在するタブ乃至はランドへバッ
テリリード２２，２４を取付けることによってセル２０
が取付けられる。ハウジング３０も、上側スタンドオフ
２８を包含すべくインジェクションモールディングによ
って形成することが望ましく、次いで、そのハウジング
をセル２０上方に配置させ、且つ従来のエポキシ接着に
よってパッケージ本体４２へ取付ける。従って、上側バ
ッテリリード２４と結合して、上側スタンドオフ２８
は、パッケージ４０におけるセル２０に対して安定な構
造的支持を与えている。
【００３１】図１及び２の実施例における如く、図３の
実施例に基づくパッケージ４０の構成は、セル２０とパ
ッケージ本体４２との間及びセル２０とハウジング３０
との間に空隙を与えている。この空隙は、同様に、充分
な熱絶縁性を与えており、従ってセル２０は表面装着可
能なパッケージ４０を回路基板へ半田リフローマウント
処理によってマウントする場合の温度に露呈されること
はない。一方、従来の場合における如く、このギャップ
を熱伝導性の低い物質で充填することが可能である。そ
うであるから、回路基板組立の前にセル２０をパッケー
ジ４０へ集積化させ、パッケージを回路基板へマウント
した後に、バッテリをパッケージへ挿入する付加的な製
造操作に対する必要性を取除いている。
実施例に基づくパッケージ４０の構成は、セル２０とパ
ッケージ本体４２との間及びセル２０とハウジング３０
との間に空隙を与えている。この空隙は、同様に、充分
な熱絶縁性を与えており、従ってセル２０は表面装着可
能なパッケージ４０を回路基板へ半田リフローマウント
処理によってマウントする場合の温度に露呈されること
はない。一方、従来の場合における如く、このギャップ
を熱伝導性の低い物質で充填することが可能である。そ
うであるから、回路基板組立の前にセル２０をパッケー
ジ４０へ集積化させ、パッケージを回路基板へマウント
した後に、バッテリをパッケージへ挿入する付加的な製
造操作に対する必要性を取除いている。
【００３２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の第一実施例に基づいて構成された集
積回路パッケージを示した概略断面図。
積回路パッケージを示した概略断面図。
【図２】 図１の集積回路パッケージの概略断面平面
図。
図。
【図３】 本発明の第二実施例に基づいて構成された集
積回路パッケージの概略断面図。
積回路パッケージの概略断面図。
１０ 集積回路パッケージ １２ ヘッダー １４ チップ １６ ボンドワイヤ １７ 蓋 １８ 半田バンプ ２０ セル ２１，２３ タブ ２２，２４ リード ２６ スタンドオフ ３０ ハウジング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ジェイ． ハント アメリカ合衆国， テキサス 75067， ダブル オーク， サウス ウッドランド トレイル 170
Claims (19)
- 【請求項１】 パッケージした集積回路において、 パッケージ本体にマウントした集積回路、 前記パッケージ本体の第一側部における複数個の電気的
接続部、 前記パッケージ本体の前記第二側部から延在しており且
つ前記集積回路へ電気的に接続されている下側バッテリ
リード、 前記パッケージ本体の第二側部から延在しており且つ前
記集積回路へ電気的に接続されている上側バッテリリー
ド、 前記バッテリの一部と前記パッケージ本体との間にギャ
ップが存在するように前記下側バッテリリードと上側バ
ッテリリードとの間に配設されたバッテリ、 前記バッテリを被覆しており且つ前記パッケージ本体に
取付けられたハウジング、 を有することを特徴とする集積回路。 - 【請求項２】 請求項１において、更に、前記バッテリ
の一部と前記ハウジングの内側表面との間にギャップが
存在するように前記パッケージ本体の前記第二側部から
延在しており且つ前記バッテリと接触している下側スタ
ンドオフを有することを特徴とする集積回路。 - 【請求項３】 請求項２において、更に、前記バッテリ
の一部と前記ハウジングの内側表面との間にギャップが
存在するように前記ハウジングの内側表面から延在して
おり且つ前記バッテリと接触する上側スタンドオフを有
することを特徴とする集積回路。 - 【請求項４】 請求項３において、前記上側スタンドオ
フが前記ハウジングと一体的にモールド成形されている
ことを特徴とする集積回路。 - 【請求項５】 請求項１において、前記パッケージ本体
が、前記集積回路がマウントされているヘッダーと、前
記ヘッダーにマウントされた場合に前記集積回路を被覆
するような態様で前記ヘッダーへ取付けられている蓋と
を有することを特徴とする集積回路。 - 【請求項６】 請求項５において、更に、前記ヘッダー
へ取付けられており、熱抵抗性物質から構成されてお
り、且つ前記バッテリの一部と前記ヘッダーとの間にギ
ャップが存在するように前記バッテリと接触している下
側スタンドオフを有することを特徴とする集積回路。 - 【請求項７】 請求項１において、前記パッケージ本体
が、リードを具備すると共に前記集積回路がマウントさ
れているダイ取付部を具備するリードフレームと、前記
リードフレームとそれにマウントされている集積回路と
を取囲むプラスチック封止体とを有することを特徴とす
る集積回路。 - 【請求項８】 請求項７において、更に、前記プラスチ
ック封止体と一体的にモールド成形されており且つその
第二側部から延在しており且つ前記バッテリの一部と前
記プラスチック封止体との間にギャップが存在するよう
に前記バッテリと接触している下側スタンドオフを有す
ることを特徴とする集積回路。 - 【請求項９】 請求項１において、前記複数個の電気的
接続部が表面装着可能型のものであることを特徴とする
集積回路。 - 【請求項１０】 請求項１において、更に、前記ギャッ
プ内に配設されている熱抵抗性物質を有することを特徴
とする集積回路。 - 【請求項１１】 パッケージされた集積回路と一体的に
バッテリをパッケージングする方法において、 パッケージ本体内に集積回路チップをパッケージング
し、前記パッケージ本体は一側部上に表面装着可能型の
電気的接続部を有すると共に、前記電気的接続部から反
対側へ延在する第一及び第二バッテリリードを有してお
り、 前記パッケージ本体と前記バッテリとの間にギャップが
存在するように前記第一及び第二バッテリリード間にバ
ッテリを配置し、 前記バッテリと前記ハウジングとの間にギャップが存在
した状態で前記ハウジングが前記バッテリを被覆するよ
うな態様で前記パッケージ本体へハウジングを取付け
る、 ことを特徴とする方法。 - 【請求項１２】 請求項１１において、前記パッケージ
本体が前記反対側の側部に取付けたスタンドオフを有し
ており、且つ前記配置するステップが前記バッテリを前
記スンタンドオフと接触した状態に配置させることを特
徴とする方法。 - 【請求項１３】 請求項１１において、前記ハウジング
が前記配置ステップの後に前記バッテリと接触するよう
にその内側表面に沿ってマウントされたスタンドオフを
有することを特徴とする方法。 - 【請求項１４】 請求項１１において、更に、前記取付
けステップの後に、前記電気的接続部を回路基板へ接続
することを特徴とする方法。 - 【請求項１５】 請求項１４において、前記接続ステッ
プが半田リフロープロセスを有することを特徴とする方
法。 - 【請求項１６】 請求項１１において、前記パッケージ
ングステップが、リードフレームへ集積回路チップをマ
ウントし、且つ前記集積回路チップ及びリードフレーム
をプラスチック封止体で封止する、ことを特徴とする方
法。 - 【請求項１７】 請求項１６において、前記封止ステッ
ップが、前記パッケージ本体の前記反対側側部上に前記
スタンドオフを形成することを特徴とする方法。 - 【請求項１８】 請求項１１において、前記パッケージ
ングステップが、集積回路チップをヘッダーへマウント
し、且つ前記集積回路チップの上方の前記ヘッダーへ蓋
を取付けることを特徴とする方法。 - 【請求項１９】 請求項１８において、更に、前記パッ
ケージ本体の前記反対側側部へスタンドオフを取付ける
ことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/995,665 US5403782A (en) | 1992-12-21 | 1992-12-21 | Surface mountable integrated circuit package with integrated battery mount |
| US995665 | 1992-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275773A true JPH06275773A (ja) | 1994-09-30 |
| JP3554350B2 JP3554350B2 (ja) | 2004-08-18 |
Family
ID=25542083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31768893A Expired - Lifetime JP3554350B2 (ja) | 1992-12-21 | 1993-12-17 | 集積化バッテリマウントを有する表面装着可能集積回路パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5403782A (ja) |
| EP (1) | EP0605987B1 (ja) |
| JP (1) | JP3554350B2 (ja) |
| DE (1) | DE69314760T2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2677167B2 (ja) * | 1993-07-08 | 1997-11-17 | 日本電気株式会社 | 駆動回路内蔵型液晶表示装置の製造方法 |
| US5642265A (en) * | 1994-11-29 | 1997-06-24 | Sgs-Thomson Microelectronics, Inc. | Ball grid array package with detachable module |
| US5666272A (en) * | 1994-11-29 | 1997-09-09 | Sgs-Thomson Microelectronics, Inc. | Detachable module/ball grid array package |
| US5586907A (en) * | 1995-08-25 | 1996-12-24 | The Whitaker Corporation | Battery connector |
| US6395991B1 (en) | 1996-07-29 | 2002-05-28 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
| US5796169A (en) * | 1996-11-19 | 1998-08-18 | International Business Machines Corporation | Structurally reinforced ball grid array semiconductor package and systems |
| US5972734A (en) * | 1997-09-17 | 1999-10-26 | Lsi Logic Corporation | Interposer for ball grid array (BGA) package |
| US6053394A (en) * | 1998-01-13 | 2000-04-25 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
| TW382079B (en) * | 1998-08-28 | 2000-02-11 | Via Tech Inc | Integrated real time clock integrated circuit device and manufacturing method thereof |
| US6052045A (en) * | 1999-03-12 | 2000-04-18 | Kearney-National, Inc. | Electromechanical switching device package with controlled impedance environment |
| JP2002026173A (ja) * | 2000-07-10 | 2002-01-25 | Fuji Photo Film Co Ltd | Ｉｃ装置、基板、およびｉｃ組付基板 |
| USRE38381E1 (en) | 2000-07-21 | 2004-01-13 | Kearney-National Inc. | Inverted board mounted electromechanical device |
| JP3609741B2 (ja) * | 2001-03-30 | 2005-01-12 | 三洋電機株式会社 | パック電池 |
| US7088074B2 (en) * | 2002-01-02 | 2006-08-08 | International Business Machines Corporation | System level device for battery and integrated circuit integration |
| ATE373869T1 (de) * | 2002-03-08 | 2007-10-15 | Kearney National Inc | Relaisformgehäuse zur oberflächenanbringung und verfahren zu seiner herstellung |
| US20040081860A1 (en) * | 2002-10-29 | 2004-04-29 | Stmicroelectronics, Inc. | Thin-film battery equipment |
| JP2005117887A (ja) * | 2003-09-19 | 2005-04-28 | Auto Network Gijutsu Kenkyusho:Kk | 車載用回路ユニットの取付構造及び車載用回路ユニット |
| US7230321B2 (en) * | 2003-10-13 | 2007-06-12 | Mccain Joseph | Integrated circuit package with laminated power cell having coplanar electrode |
| US7557433B2 (en) | 2004-10-25 | 2009-07-07 | Mccain Joseph H | Microelectronic device with integrated energy source |
| EP1544917A1 (en) * | 2003-12-15 | 2005-06-22 | Dialog Semiconductor GmbH | Integrated battery pack with lead frame connection |
| JP2009170575A (ja) * | 2008-01-15 | 2009-07-30 | Panasonic Corp | 面実装用方形蓄電セル |
| US8666505B2 (en) | 2010-10-26 | 2014-03-04 | Medtronic, Inc. | Wafer-scale package including power source |
| JP5281121B2 (ja) * | 2011-06-14 | 2013-09-04 | 三菱電機株式会社 | 車載電子装置の基板収納筐体 |
| KR101321277B1 (ko) * | 2011-07-04 | 2013-10-28 | 삼성전기주식회사 | 전력 모듈 패키지 및 그 제조방법 |
| US11852957B2 (en) | 2020-09-22 | 2023-12-26 | Google Llc | Thermal-control system for a security camera and associated security camera |
| US11457545B2 (en) | 2020-09-28 | 2022-09-27 | Google Llc | Thermal-control system of a media-streaming device and associated media-streaming devices |
| US11277941B1 (en) | 2020-10-02 | 2022-03-15 | Google Llc | Thermal-control system of a video-recording doorbell and associated video-recording doorbells |
| CA3194435A1 (en) | 2020-10-02 | 2022-04-07 | Jacobi Colton Grillo | Image-capturing doorbell device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053688A (en) * | 1975-12-08 | 1977-10-11 | Perkins Carroll R | Battery holder |
| CH638653B (fr) * | 1979-08-21 | Ebauchesfabrik Eta Ag | Dispositif de maintien d'une pile dans une montre-bracelet electronique. | |
| US4998888A (en) * | 1984-07-23 | 1991-03-12 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit package with battery housing |
| US4487820A (en) * | 1983-07-25 | 1984-12-11 | Memory Protection Devices, Inc. | Battery holder for coin cells |
| US4645943A (en) * | 1984-10-15 | 1987-02-24 | Dallas Semiconductor Corporation | Space-saving back-up power supply |
| JPS61164249A (ja) * | 1985-01-16 | 1986-07-24 | Fujitsu Ltd | 半導体装置 |
| US4985870A (en) * | 1986-07-02 | 1991-01-15 | Dallas Semiconductor Corporation | Apparatus for connecting electronic modules containing integrated circuits and backup batteries |
| US5196374A (en) * | 1990-01-26 | 1993-03-23 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit package with molded cell |
| US5294829A (en) * | 1990-01-26 | 1994-03-15 | Sgs-Thomson Microelectronics, Inc. | IC package having direct attach backup battery |
| US5289034A (en) * | 1990-01-26 | 1994-02-22 | Sgs-Thomson Microelectronics, Inc. | IC package having replaceable backup battery |
| US5008776A (en) * | 1990-06-06 | 1991-04-16 | Sgs-Thomson Microelectronics, Inc. | Zero power IC module |
| US5153710A (en) * | 1991-07-26 | 1992-10-06 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit package with laminated backup cell |
| JPH0644769A (ja) * | 1992-05-26 | 1994-02-18 | Konica Corp | 不揮発メモリ基板 |
-
1992
- 1992-12-21 US US07/995,665 patent/US5403782A/en not_active Expired - Lifetime
-
1993
- 1993-12-17 JP JP31768893A patent/JP3554350B2/ja not_active Expired - Lifetime
- 1993-12-20 DE DE69314760T patent/DE69314760T2/de not_active Expired - Fee Related
- 1993-12-20 EP EP93310310A patent/EP0605987B1/en not_active Expired - Lifetime
-
1994
- 1994-11-30 US US08/346,760 patent/US5498903A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69314760D1 (de) | 1997-11-27 |
| JP3554350B2 (ja) | 2004-08-18 |
| EP0605987B1 (en) | 1997-10-22 |
| US5498903A (en) | 1996-03-12 |
| US5403782A (en) | 1995-04-04 |
| EP0605987A2 (en) | 1994-07-13 |
| DE69314760T2 (de) | 1998-03-12 |
| EP0605987A3 (en) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06275773A (ja) | 集積化バッテリマウントを有する表面装着可能集積回路パッケージ | |
| US4897508A (en) | Metal electronic package | |
| KR100206534B1 (ko) | 제로 전력 아이씨 모듈 | |
| US5594282A (en) | Resin sealing type semiconductor device and method of making the same | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| KR100206533B1 (ko) | 제로 전력 아이씨 모듈 | |
| US4807018A (en) | Method and package for dissipating heat generated by an integrated circuit chip | |
| JPS5999753A (ja) | 電力用トランジスタモジユ−ル | |
| JP2001168368A (ja) | 端子ボックス | |
| EP1065916B1 (en) | Resin sealed electronic device | |
| JPS6220700B2 (ja) | ||
| CN1763933B (zh) | 印刷电路板与结合其的电路单元 | |
| US5942796A (en) | Package structure for high-power surface-mounted electronic devices | |
| US20050161778A1 (en) | Power module and power module assembly | |
| JP2001035968A (ja) | ボールグリッドアレイを具えるパワー半導体実装パッケージ | |
| US4426774A (en) | Process for producing a circuit module | |
| US4467401A (en) | Arrangement for the connection of an electrode to a support | |
| US7672140B2 (en) | Circuit board configuration | |
| US6278190B1 (en) | Semiconductor device | |
| JPH04206554A (ja) | 半導体装置 | |
| JP2004158700A (ja) | 電子制御装置およびその製造方法 | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH11346418A (ja) | 車両用電子機器 | |
| JPS60120541A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031209 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20031212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |