JP4357722B2 - Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール - Google Patents
Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール Download PDFInfo
- Publication number
- JP4357722B2 JP4357722B2 JP2000254835A JP2000254835A JP4357722B2 JP 4357722 B2 JP4357722 B2 JP 4357722B2 JP 2000254835 A JP2000254835 A JP 2000254835A JP 2000254835 A JP2000254835 A JP 2000254835A JP 4357722 B2 JP4357722 B2 JP 4357722B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- chip
- terminal
- substrate
- module substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、熱硬化型樹脂によって封止される薄型のＩＣモジュールに使用されるプリント配線板の構造等に関する。詳しくはＩＣモジュール用基板に対するＩＣチップのフリップチップ実装においてＩＣチップにバンプを形成しないで実装できるＩＣモジュール用基板とその製造方法等に関する。
【０００２】
【従来技術】
従来、ＩＣモジュール用基板は、シート状の絶縁材料の表面に銅箔などを貼合わせた後、エッチングで回路やＩＣチップとの接続用端子を形成している。
このＩＣモジュール用基板へのＩＣチップの搭載は、搭載したＩＣチップとの接続をワイヤーボンダーなどの高度な設備を使用して接続するが、この方法では接続用ワイヤーがＩＣチップの回路面上に大きく突出して配置されるため封止樹脂の層を厚くする必要があり、ＩＣカード等に必要な薄型のＩＣモジュールを製造できないという問題があった。
【０００３】
ワイヤーボンディングによるＩＣチップ実装法の概要を図４、図５に基づいて説明する。
図４は、ワイヤーボンディングによる従来のＩＣモジュール製造工程を示す断面図、図５は、同製造工程のフローチャートを示す図である。
まず、ガラスエポキシ等の基材３０に端子３２や回路３３を形成したＩＣモジュール用基板３１に、チップ用接着剤３５を塗布し（図４（Ａ），図５Ｓ１１）て、ＩＣチップ４１の搭載準備をする。
図４（Ａ）においてＩＣチップ４１の上面には凹部４２があり、当該凹部内にＩＣチップの端子（パッド）４３が形成されている。
ＩＣモジュール用基板３１には、ＩＣチップに面する側の端子３２の他、基板の反対面側にも回路３３が形成されているのが通常である。ＩＣモジュール用基板３１がＩＣカードに使用されるものである場合は、回路３３は外部装置との接続端子となる部分であり、端子３２と回路３３とは、スルーホール３４により導通がとられている。
【０００４】
ＩＣチップ４１をチップ用接着剤３５上に搭載した後（図５Ｓ１２）、加熱して接着剤を熱硬化させる（Ｓ１３）。次いで、ＩＣチップ４１の端子（パッド）４３とＩＣモジュール用基板３１の端子３２間を接続ワイヤー３７でワイヤーボンディングする（図５Ｓ１４）。
接続ワイヤーは、直径１５〜２５μｍ程度の細い金線やアルミ線が使用され、接続には専用のワイヤーボンダーが使用される。ボンディング後、封止樹脂３６を滴下してワイヤーボンディング部を含めたＩＣチップ全体を樹脂内に埋設する（Ｓ１５）。これはモジュールの型枠内で行われるのが通常である。
さらに、全体を加熱して封止樹脂３６を硬化させ（Ｓ１６）、ＩＣモジュール５１が完成する（図４（Ｂ），Ｓ１７）。
【０００５】
また、ワイヤーボンディングを行わず、ＩＣチップ上の端子と基板側の端子とを対向させて取り付けるフリップチップ実装法もある。この実装法はワイヤボンディング法よりもＩＣモジュールを薄くできる利点があるが、一般にＩＣチップ側も基板側も端子部分がその周辺部分よりも凹んだ位置にあるため、ＩＣチップ側の端子上に、バンプとよぶ導電性材料の突起をあらかじめ多数設けておいて実装する必要がある。
【０００６】
フリップチップ実装法の概要を図６、図７に基づいて説明する。
図６は、フリップチップ実装による従来のＩＣモジュール製造工程を示す断面図、図７は、同製造工程のフローチャートを示す図である。
まず、ＩＣチップ４１の端子（パッド）４３上にバンプ４４をＩＣチップが有する端子の数だけ形成する（図６（Ａ），図７Ｓ２１）。ＩＣモジュール用基板３１をワイヤーボンディングの場合と同様に準備する。
次に、ＩＣモジュール用基板３１上にＩＣチップ４１が裏向けとなるようにし位置合わせして搭載し（Ｓ２２）、ＩＣチップ４１とＩＣモジュール用基板３１の間の隙間に封止樹脂３６を充填する（Ｓ２３）。
充填後、全体を加熱し封止樹脂３６を硬化させる（Ｓ２４）。これにより、ＩＣモジュール５１が完成する（図６（Ｂ），Ｓ２５）。
【０００７】
【発明が解決しようとする課題】
上述のように、従来法は製造工程に手数がかかるほか、薄型のＩＣモジュールが得られないという問題があった。
そこで、本発明はＩＣチップのフリップチップ実装において、バンプ形成という手数のかかる工程を経ずに、容易確実にＩＣチップの実装をすべく研究してなされたものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するための本発明の要旨の第１は、フリップチップ実装のためのＩＣモジュール用プリント配線基板であって、基板上にＩＣモジュールを樹脂封止する際の封止樹脂の硬化温度と同等か、それよりも高い温度で発泡し、当該温度よりは低い温度では安定な発泡インキ層を塗工し、当該塗工した発泡インキ層の上にＩＣチップとの接続用端子を形成したことを特徴とするＩＣモジュール用基板、にある。かかるＩＣモジュール用基板であるため、バンプを形成しないでＩＣチップをＩＣモジュール用基板に確実に実装できる。
【０００９】
上記課題を解決するための本発明の要旨の第２は、基板上にＩＣモジュールを樹脂封止する際の封止樹脂の硬化温度と同等か、それよりも高い温度で発泡する発泡インキ層を塗工し、当該塗工した発泡インキ層上にＩＣチップとの接続用端子を形成したＩＣモジュール用基板を準備する工程と、当該ＩＣモジュール用基板上にＩＣチップの端子とＩＣモジュール用基板の接続用端子を位置合わせして載置してからＩＣチップとＩＣモジュール用基板間に封止用樹脂を充填してＩＣチップをＩＣモジュール用基板に固定する工程と、封止用樹脂を加熱して熱硬化させる工程と、封止用樹脂の熱硬化後に発泡インキの発泡温度まで加熱して発泡インキ層を発泡させる工程と、を含むことを特徴とするＩＣモジュールの製造方法、にある。かかるＩＣモジュールの製造方法であるため、バンプを形成しないでＩＣチップをＩＣモジュール用基板に確実に実装できる。
【００１０】
上記課題を解決するための本発明の要旨の第３は、ＩＣモジュール用基板に装着されたＩＣチップの全体が熱硬化性樹脂で封止されたＩＣモジュールであって、ＩＣチップの端子とＩＣモジュール用基板の端子間が発泡インキ層上に形成した接続用端子により導通していることを特徴とするＩＣモジュール、にある。
かかるＩＣモジュールであるため、ＩＣモジュールを薄厚にし、かつ製造工程も簡易にできる。
【００１１】
【発明の実施の形態】
以下、本発明のＩＣモジュール用基板について、図面を参照して説明する。
図１は、本発明のＩＣモジュール用基板と装着するＩＣチップとの関係を示す図である。図１（Ａ）は平面図、図１（Ｂ）は、図１（Ａ）のＡ−Ａ線に沿う断面を示している。
図２は、完成したＩＣモジュールを示す断面図である。
図３は、本発明のＩＣモジュール用基板を使用したＩＣモジュールの製造工程を示すフローチャートである。
【００１２】
まず、ＩＣモジュール用基板１１の準備を行う。これには、ガラスエポキシ等の基材１０に従来例のＩＣモジュール用基板と同様に表裏の端子１２や回路１３をフォトエッチング等の手法で形成する。
本発明のＩＣモジュール用基板の特徴は、ＩＣモジュール用基板１１のＩＣチップ装着面側に発泡インキを塗布して発泡インキ層１５を設けることにある。
発泡インキ層１５は、ＩＣモジュール用基板１１側の端子１２とＩＣチップ２１の端子（パッド）２３が接続する部分だけに回路ごとに区切って線状に塗工することもできるが塗工精度の問題もあので、ＩＣチップ２１の装着される部分の全体（図１（Ａ）において矩形状の鎖線枠内）に全面に塗布しても良い。
発泡インキ層１５の塗布厚みは、ＩＣチップ２１の凹部２２の深さや端子１２の厚み、発泡倍率にも関係するが通常は、２μｍ〜５０μｍ程度の厚みに塗布すればよい（図１（Ｂ），図３Ｓ１）。
【００１３】
次に、ＩＣモジュール用基板側端子１２とＩＣチップの端子（パッド）２３が接続する部分に接続用端子１６を形成する（Ｓ２）。接続用端子１６以外の配線部分を同時に形成してもよい。
接続用端子１６は蒸着法、メッキ法、導電性インキの印刷法によって、あるいはそれらの方法によって離型紙上に一旦形成した端子をＩＣモジュール用基板１１に転写する方法によっても形成できる。蒸着法による場合は、端子形成面に必要な端子形状を有するマスクを被覆して蒸着することにより行う。
【００１４】
蒸着法やメッキ法による場合は、アルミや銅、あるいは銀やクロムの材料を使用して導電性パターンを設けるようにする。従って、一定のマスクパターンを介してメッキや蒸着を行うようにすることが必要となる。
印刷法による場合は、シルクスクリーン印刷やゴム凸版印刷法が採用され、これらの印刷法によりアルミペーストや導電性カーボン、銀ペーストによる導電性インキを印刷することによりパターン形成する。
ＩＣカードの場合、端子基板表面には８個の端子１２部分があるが、接地用と予備端子部分はＩＣチップ２１との接続をしないので、通常、図１（Ａ）のように６端子の接続用端子１６を設ける。
本発明のＩＣモジュール用基板１１は、以上の工程により完成する。
【００１５】
次に、本発明のＩＣモジュール用基板を使用するＩＣモジュールの製造方法について説明する。
接続用端子１６を形成した後、ＩＣチップ２１を裏向けにしてＩＣモジュール用基板１１に搭載する（Ｓ３）。この状態で封止樹脂１７を滴下し（Ｓ４）、滴下後、全体を加熱して封止樹脂１７を硬化させる（Ｓ５）。封止樹脂の滴下はＩＣモジュールの型枠内で行う。これによりＩＣチップ２１は、ＩＣモジュール用基板１１に固定される。
【００１６】
封止樹脂を硬化させた後、封止樹脂の硬化温度と同等かそれよりさらに高い温度に加熱すると発泡インキ層１５が発泡するので、発泡インキ層１５がＩＣチップの凹部２２内で膨張して、接続用端子１６をＩＣチップの端子（パッド）２３面に押圧した状態となる。
そのため、ＩＣチップの端子２３は、蒸着端子１６→端子１２→スルーホール１４→回路１３と導通状態になることになる。
【００１７】
インキの発泡温度を封止樹脂の硬化温度と同等かそれよりは高い温度にしてあることと、一般に加熱はオーブンなどの雰囲気中が行われ、封止樹脂の表面層や基板との接着部の温度が先に上昇硬化するため、ＩＣチップの固定前にインキが発泡してＩＣチップ全体が持ち上げられる心配はない。
これにより、図２図示のように、ＩＣモジュール１が完成する（Ｓ６）。
【００１８】
完成したＩＣモジュール１は、ＩＣチップ２１が封止樹脂１７で固定されており、ＩＣモジュールの厚みもワイヤボンディングによる従来の場合より薄厚にすることができる。
上記、ＩＣモジュールにおいてＩＣチップ２１とＩＣモジュール基板１１の端子同志は融着せずに接触するだけであるが、従来のフリップチップ実装法でも、端子周辺に充填した樹脂の収縮によってバンプが基板側端子に接触しているだけであり、その状態の方がむしろ外力によって曲げられた場合に避けられないＩＣモジュールの変形によって接続点が破壊されることがないというメリットがある。
【００１９】
＜使用材料に関する実施形態＞
次に、本発明に使用する材料について説明する。
（１）ＩＣモジュール用基板の基材材料
ＩＣモジュール用基板の基材には、通常のプリント基板に使用する各種の材料を使用することができる。一般には、ガラスエポキシ材料や耐熱性エポキシ樹脂、イミド変性エポキシ樹脂、イミド樹脂などが使用される。
（２）発泡インキ
電気的特性に影響を与えない発泡インキであって、封止樹脂の熱硬化温度と同等またはそれよりは高温の条件で発泡するインキが好ましい。
一般に、プロパン、ブタンなどの低沸点炭化水素などの蒸発型発泡剤や熱分解型発泡剤をマイクロカプセル化したり樹脂ビーズに含浸したりしてバインダーに混練したものが使用される。
本発明に使用する場合は、ある程度の高発泡型（１０〜７０倍）のものが好ましい。
（３）封止樹脂
通常のＩＣモジュール封止樹脂として使用される材料を使用でき、ノボラック型エポキシ樹脂、酸無水物エポキシ樹脂、シリコーン変性エポキシ樹脂などが通常用いられる。
【００２０】
【実施例】
（実施例）
図１，図２を参照して実施例を説明する。
２層両面銅貼りのガラスエポキシ基板（ガラスエポキシ基板７５μｍ、片面銅箔２０μｍ）をフォトエッチングして端子１２および回路１３を形成し、さらに必要なスルーホール１４を設けた。
このＩＣモジュール用基板の搭載するＩＣチップ２１の端子２３群に対向する部位（図１（Ａ）の鎖線による矩形状枠内）に下記内容の発泡インキをシルクスクリーン印刷法で印刷して、厚み１５μｍの発泡インキ層１５を形成した。
【００２１】
＜発泡インキ内容＞
発泡剤：イソブタン等の液体状炭化水素を塩化ビニリデン樹脂で被覆して、直径約１０μｍにマイクロカプセル化した材料。
インキ：上記マイクロカプセルをアクリル系樹脂に混練して分散し、約１０％濃度にエマルジョン化したものを使用。
発泡温度は約１３０°Ｃから１８０°Ｃの範囲で選択可能であり、約６０倍の体積に膨張する。
【００２２】
発泡インキ層１５の上に、接続用端子１６を形成するために、端子形状の開口を有するマスクを使用して、導電膜としてアルミニュウムを蒸着して接続用端子１６を形成した。
ＩＣモジュール用基板上にＩＣカード用ＩＣチップを搭載してから、全体をエポキシ系の封止樹脂を滴下し、１３０°Ｃに加熱して封止樹脂を硬化させた。
その後、１５０°Ｃまで加熱して発泡インキ層１５を発泡させた。
これによりＩＣチップの端子２３とＩＣモジュール用基板の端子１２とが導通して、ＩＣモジュール１が得られた。
【００２３】
完成したＩＣモジュールは、通常のワイヤボンディングしたＩＣカード用ＩＣモジュールよりも薄厚にすることができた。
また、完成したＩＣモジュールをＩＣカード基材に装着して、通常の特性試験を行い、正常に機能し耐久性も高いことが確認された。
【００２４】
【発明の効果】
上述のように、本発明のＩＣモジュール用基板は、従来のようにワイヤーボンンダーなどの高度の設備によってボンディングして製造する必要もなく、また、多数のバンプを設けてフリップチップ実装する必要もなく薄型のＩＣモジュールを製造できるという効果がある。
また、従来は、ワイヤーボンディングの前に基板に固定する目的でＩＣチップを熱硬化型樹脂によって接着する必要があったため、ＩＣモジュールの完成までに２回の加熱工程があったが、本発明によれば加熱工程は１回となり、工程の短縮とともにＩＣモジュールの信頼性が向上するという効果も生じる。
【図面の簡単な説明】
【図１】 本発明のＩＣモジュール用基板と装着するＩＣチップとの関係を示す図である。
【図２】 完成したＩＣモジュールを示す断面図である。
【図３】 本発明のＩＣモジュール用基板を使用したＩＣモジュールの製造工程を示すフローチャートである。
【図４】 ワイヤーボンディングによる従来のＩＣモジュール製造工程を示す断面図である。
【図５】 同製造工程のフローチャートを示す図である。
【図６】 フリップチップ実装による従来のＩＣモジュール製造工程を示す図である。
【図７】 同製造工程のフローチャートを示す図である。
【符号の説明】
１，５１ ＩＣモジュール
１０，３０ 基材
１１，３１ ＩＣモジュール用基板
１２，３２ 端子
１３，３３ 回路
１５ 発泡インキ層
１６ 接続用端子
１７ 封止樹脂
２１，４１ ＩＣチップ
２２，４２ 凹部
２３，４３ ＩＣチップの端子（パッド）
１４，３４ スルーホール
３５ チップ用接着剤
３６ 封止樹脂
３７ 接続ワイヤー
４４ バンプ
【発明の属する技術分野】
本発明は、熱硬化型樹脂によって封止される薄型のＩＣモジュールに使用されるプリント配線板の構造等に関する。詳しくはＩＣモジュール用基板に対するＩＣチップのフリップチップ実装においてＩＣチップにバンプを形成しないで実装できるＩＣモジュール用基板とその製造方法等に関する。
【０００２】
【従来技術】
従来、ＩＣモジュール用基板は、シート状の絶縁材料の表面に銅箔などを貼合わせた後、エッチングで回路やＩＣチップとの接続用端子を形成している。
このＩＣモジュール用基板へのＩＣチップの搭載は、搭載したＩＣチップとの接続をワイヤーボンダーなどの高度な設備を使用して接続するが、この方法では接続用ワイヤーがＩＣチップの回路面上に大きく突出して配置されるため封止樹脂の層を厚くする必要があり、ＩＣカード等に必要な薄型のＩＣモジュールを製造できないという問題があった。
【０００３】
ワイヤーボンディングによるＩＣチップ実装法の概要を図４、図５に基づいて説明する。
図４は、ワイヤーボンディングによる従来のＩＣモジュール製造工程を示す断面図、図５は、同製造工程のフローチャートを示す図である。
まず、ガラスエポキシ等の基材３０に端子３２や回路３３を形成したＩＣモジュール用基板３１に、チップ用接着剤３５を塗布し（図４（Ａ），図５Ｓ１１）て、ＩＣチップ４１の搭載準備をする。
図４（Ａ）においてＩＣチップ４１の上面には凹部４２があり、当該凹部内にＩＣチップの端子（パッド）４３が形成されている。
ＩＣモジュール用基板３１には、ＩＣチップに面する側の端子３２の他、基板の反対面側にも回路３３が形成されているのが通常である。ＩＣモジュール用基板３１がＩＣカードに使用されるものである場合は、回路３３は外部装置との接続端子となる部分であり、端子３２と回路３３とは、スルーホール３４により導通がとられている。
【０００４】
ＩＣチップ４１をチップ用接着剤３５上に搭載した後（図５Ｓ１２）、加熱して接着剤を熱硬化させる（Ｓ１３）。次いで、ＩＣチップ４１の端子（パッド）４３とＩＣモジュール用基板３１の端子３２間を接続ワイヤー３７でワイヤーボンディングする（図５Ｓ１４）。
接続ワイヤーは、直径１５〜２５μｍ程度の細い金線やアルミ線が使用され、接続には専用のワイヤーボンダーが使用される。ボンディング後、封止樹脂３６を滴下してワイヤーボンディング部を含めたＩＣチップ全体を樹脂内に埋設する（Ｓ１５）。これはモジュールの型枠内で行われるのが通常である。
さらに、全体を加熱して封止樹脂３６を硬化させ（Ｓ１６）、ＩＣモジュール５１が完成する（図４（Ｂ），Ｓ１７）。
【０００５】
また、ワイヤーボンディングを行わず、ＩＣチップ上の端子と基板側の端子とを対向させて取り付けるフリップチップ実装法もある。この実装法はワイヤボンディング法よりもＩＣモジュールを薄くできる利点があるが、一般にＩＣチップ側も基板側も端子部分がその周辺部分よりも凹んだ位置にあるため、ＩＣチップ側の端子上に、バンプとよぶ導電性材料の突起をあらかじめ多数設けておいて実装する必要がある。
【０００６】
フリップチップ実装法の概要を図６、図７に基づいて説明する。
図６は、フリップチップ実装による従来のＩＣモジュール製造工程を示す断面図、図７は、同製造工程のフローチャートを示す図である。
まず、ＩＣチップ４１の端子（パッド）４３上にバンプ４４をＩＣチップが有する端子の数だけ形成する（図６（Ａ），図７Ｓ２１）。ＩＣモジュール用基板３１をワイヤーボンディングの場合と同様に準備する。
次に、ＩＣモジュール用基板３１上にＩＣチップ４１が裏向けとなるようにし位置合わせして搭載し（Ｓ２２）、ＩＣチップ４１とＩＣモジュール用基板３１の間の隙間に封止樹脂３６を充填する（Ｓ２３）。
充填後、全体を加熱し封止樹脂３６を硬化させる（Ｓ２４）。これにより、ＩＣモジュール５１が完成する（図６（Ｂ），Ｓ２５）。
【０００７】
【発明が解決しようとする課題】
上述のように、従来法は製造工程に手数がかかるほか、薄型のＩＣモジュールが得られないという問題があった。
そこで、本発明はＩＣチップのフリップチップ実装において、バンプ形成という手数のかかる工程を経ずに、容易確実にＩＣチップの実装をすべく研究してなされたものである。
【０００８】
【課題を解決するための手段】
上記課題を解決するための本発明の要旨の第１は、フリップチップ実装のためのＩＣモジュール用プリント配線基板であって、基板上にＩＣモジュールを樹脂封止する際の封止樹脂の硬化温度と同等か、それよりも高い温度で発泡し、当該温度よりは低い温度では安定な発泡インキ層を塗工し、当該塗工した発泡インキ層の上にＩＣチップとの接続用端子を形成したことを特徴とするＩＣモジュール用基板、にある。かかるＩＣモジュール用基板であるため、バンプを形成しないでＩＣチップをＩＣモジュール用基板に確実に実装できる。
【０００９】
上記課題を解決するための本発明の要旨の第２は、基板上にＩＣモジュールを樹脂封止する際の封止樹脂の硬化温度と同等か、それよりも高い温度で発泡する発泡インキ層を塗工し、当該塗工した発泡インキ層上にＩＣチップとの接続用端子を形成したＩＣモジュール用基板を準備する工程と、当該ＩＣモジュール用基板上にＩＣチップの端子とＩＣモジュール用基板の接続用端子を位置合わせして載置してからＩＣチップとＩＣモジュール用基板間に封止用樹脂を充填してＩＣチップをＩＣモジュール用基板に固定する工程と、封止用樹脂を加熱して熱硬化させる工程と、封止用樹脂の熱硬化後に発泡インキの発泡温度まで加熱して発泡インキ層を発泡させる工程と、を含むことを特徴とするＩＣモジュールの製造方法、にある。かかるＩＣモジュールの製造方法であるため、バンプを形成しないでＩＣチップをＩＣモジュール用基板に確実に実装できる。
【００１０】
上記課題を解決するための本発明の要旨の第３は、ＩＣモジュール用基板に装着されたＩＣチップの全体が熱硬化性樹脂で封止されたＩＣモジュールであって、ＩＣチップの端子とＩＣモジュール用基板の端子間が発泡インキ層上に形成した接続用端子により導通していることを特徴とするＩＣモジュール、にある。
かかるＩＣモジュールであるため、ＩＣモジュールを薄厚にし、かつ製造工程も簡易にできる。
【００１１】
【発明の実施の形態】
以下、本発明のＩＣモジュール用基板について、図面を参照して説明する。
図１は、本発明のＩＣモジュール用基板と装着するＩＣチップとの関係を示す図である。図１（Ａ）は平面図、図１（Ｂ）は、図１（Ａ）のＡ−Ａ線に沿う断面を示している。
図２は、完成したＩＣモジュールを示す断面図である。
図３は、本発明のＩＣモジュール用基板を使用したＩＣモジュールの製造工程を示すフローチャートである。
【００１２】
まず、ＩＣモジュール用基板１１の準備を行う。これには、ガラスエポキシ等の基材１０に従来例のＩＣモジュール用基板と同様に表裏の端子１２や回路１３をフォトエッチング等の手法で形成する。
本発明のＩＣモジュール用基板の特徴は、ＩＣモジュール用基板１１のＩＣチップ装着面側に発泡インキを塗布して発泡インキ層１５を設けることにある。
発泡インキ層１５は、ＩＣモジュール用基板１１側の端子１２とＩＣチップ２１の端子（パッド）２３が接続する部分だけに回路ごとに区切って線状に塗工することもできるが塗工精度の問題もあので、ＩＣチップ２１の装着される部分の全体（図１（Ａ）において矩形状の鎖線枠内）に全面に塗布しても良い。
発泡インキ層１５の塗布厚みは、ＩＣチップ２１の凹部２２の深さや端子１２の厚み、発泡倍率にも関係するが通常は、２μｍ〜５０μｍ程度の厚みに塗布すればよい（図１（Ｂ），図３Ｓ１）。
【００１３】
次に、ＩＣモジュール用基板側端子１２とＩＣチップの端子（パッド）２３が接続する部分に接続用端子１６を形成する（Ｓ２）。接続用端子１６以外の配線部分を同時に形成してもよい。
接続用端子１６は蒸着法、メッキ法、導電性インキの印刷法によって、あるいはそれらの方法によって離型紙上に一旦形成した端子をＩＣモジュール用基板１１に転写する方法によっても形成できる。蒸着法による場合は、端子形成面に必要な端子形状を有するマスクを被覆して蒸着することにより行う。
【００１４】
蒸着法やメッキ法による場合は、アルミや銅、あるいは銀やクロムの材料を使用して導電性パターンを設けるようにする。従って、一定のマスクパターンを介してメッキや蒸着を行うようにすることが必要となる。
印刷法による場合は、シルクスクリーン印刷やゴム凸版印刷法が採用され、これらの印刷法によりアルミペーストや導電性カーボン、銀ペーストによる導電性インキを印刷することによりパターン形成する。
ＩＣカードの場合、端子基板表面には８個の端子１２部分があるが、接地用と予備端子部分はＩＣチップ２１との接続をしないので、通常、図１（Ａ）のように６端子の接続用端子１６を設ける。
本発明のＩＣモジュール用基板１１は、以上の工程により完成する。
【００１５】
次に、本発明のＩＣモジュール用基板を使用するＩＣモジュールの製造方法について説明する。
接続用端子１６を形成した後、ＩＣチップ２１を裏向けにしてＩＣモジュール用基板１１に搭載する（Ｓ３）。この状態で封止樹脂１７を滴下し（Ｓ４）、滴下後、全体を加熱して封止樹脂１７を硬化させる（Ｓ５）。封止樹脂の滴下はＩＣモジュールの型枠内で行う。これによりＩＣチップ２１は、ＩＣモジュール用基板１１に固定される。
【００１６】
封止樹脂を硬化させた後、封止樹脂の硬化温度と同等かそれよりさらに高い温度に加熱すると発泡インキ層１５が発泡するので、発泡インキ層１５がＩＣチップの凹部２２内で膨張して、接続用端子１６をＩＣチップの端子（パッド）２３面に押圧した状態となる。
そのため、ＩＣチップの端子２３は、蒸着端子１６→端子１２→スルーホール１４→回路１３と導通状態になることになる。
【００１７】
インキの発泡温度を封止樹脂の硬化温度と同等かそれよりは高い温度にしてあることと、一般に加熱はオーブンなどの雰囲気中が行われ、封止樹脂の表面層や基板との接着部の温度が先に上昇硬化するため、ＩＣチップの固定前にインキが発泡してＩＣチップ全体が持ち上げられる心配はない。
これにより、図２図示のように、ＩＣモジュール１が完成する（Ｓ６）。
【００１８】
完成したＩＣモジュール１は、ＩＣチップ２１が封止樹脂１７で固定されており、ＩＣモジュールの厚みもワイヤボンディングによる従来の場合より薄厚にすることができる。
上記、ＩＣモジュールにおいてＩＣチップ２１とＩＣモジュール基板１１の端子同志は融着せずに接触するだけであるが、従来のフリップチップ実装法でも、端子周辺に充填した樹脂の収縮によってバンプが基板側端子に接触しているだけであり、その状態の方がむしろ外力によって曲げられた場合に避けられないＩＣモジュールの変形によって接続点が破壊されることがないというメリットがある。
【００１９】
＜使用材料に関する実施形態＞
次に、本発明に使用する材料について説明する。
（１）ＩＣモジュール用基板の基材材料
ＩＣモジュール用基板の基材には、通常のプリント基板に使用する各種の材料を使用することができる。一般には、ガラスエポキシ材料や耐熱性エポキシ樹脂、イミド変性エポキシ樹脂、イミド樹脂などが使用される。
（２）発泡インキ
電気的特性に影響を与えない発泡インキであって、封止樹脂の熱硬化温度と同等またはそれよりは高温の条件で発泡するインキが好ましい。
一般に、プロパン、ブタンなどの低沸点炭化水素などの蒸発型発泡剤や熱分解型発泡剤をマイクロカプセル化したり樹脂ビーズに含浸したりしてバインダーに混練したものが使用される。
本発明に使用する場合は、ある程度の高発泡型（１０〜７０倍）のものが好ましい。
（３）封止樹脂
通常のＩＣモジュール封止樹脂として使用される材料を使用でき、ノボラック型エポキシ樹脂、酸無水物エポキシ樹脂、シリコーン変性エポキシ樹脂などが通常用いられる。
【００２０】
【実施例】
（実施例）
図１，図２を参照して実施例を説明する。
２層両面銅貼りのガラスエポキシ基板（ガラスエポキシ基板７５μｍ、片面銅箔２０μｍ）をフォトエッチングして端子１２および回路１３を形成し、さらに必要なスルーホール１４を設けた。
このＩＣモジュール用基板の搭載するＩＣチップ２１の端子２３群に対向する部位（図１（Ａ）の鎖線による矩形状枠内）に下記内容の発泡インキをシルクスクリーン印刷法で印刷して、厚み１５μｍの発泡インキ層１５を形成した。
【００２１】
＜発泡インキ内容＞
発泡剤：イソブタン等の液体状炭化水素を塩化ビニリデン樹脂で被覆して、直径約１０μｍにマイクロカプセル化した材料。
インキ：上記マイクロカプセルをアクリル系樹脂に混練して分散し、約１０％濃度にエマルジョン化したものを使用。
発泡温度は約１３０°Ｃから１８０°Ｃの範囲で選択可能であり、約６０倍の体積に膨張する。
【００２２】
発泡インキ層１５の上に、接続用端子１６を形成するために、端子形状の開口を有するマスクを使用して、導電膜としてアルミニュウムを蒸着して接続用端子１６を形成した。
ＩＣモジュール用基板上にＩＣカード用ＩＣチップを搭載してから、全体をエポキシ系の封止樹脂を滴下し、１３０°Ｃに加熱して封止樹脂を硬化させた。
その後、１５０°Ｃまで加熱して発泡インキ層１５を発泡させた。
これによりＩＣチップの端子２３とＩＣモジュール用基板の端子１２とが導通して、ＩＣモジュール１が得られた。
【００２３】
完成したＩＣモジュールは、通常のワイヤボンディングしたＩＣカード用ＩＣモジュールよりも薄厚にすることができた。
また、完成したＩＣモジュールをＩＣカード基材に装着して、通常の特性試験を行い、正常に機能し耐久性も高いことが確認された。
【００２４】
【発明の効果】
上述のように、本発明のＩＣモジュール用基板は、従来のようにワイヤーボンンダーなどの高度の設備によってボンディングして製造する必要もなく、また、多数のバンプを設けてフリップチップ実装する必要もなく薄型のＩＣモジュールを製造できるという効果がある。
また、従来は、ワイヤーボンディングの前に基板に固定する目的でＩＣチップを熱硬化型樹脂によって接着する必要があったため、ＩＣモジュールの完成までに２回の加熱工程があったが、本発明によれば加熱工程は１回となり、工程の短縮とともにＩＣモジュールの信頼性が向上するという効果も生じる。
【図面の簡単な説明】
【図１】 本発明のＩＣモジュール用基板と装着するＩＣチップとの関係を示す図である。
【図２】 完成したＩＣモジュールを示す断面図である。
【図３】 本発明のＩＣモジュール用基板を使用したＩＣモジュールの製造工程を示すフローチャートである。
【図４】 ワイヤーボンディングによる従来のＩＣモジュール製造工程を示す断面図である。
【図５】 同製造工程のフローチャートを示す図である。
【図６】 フリップチップ実装による従来のＩＣモジュール製造工程を示す図である。
【図７】 同製造工程のフローチャートを示す図である。
【符号の説明】
１，５１ ＩＣモジュール
１０，３０ 基材
１１，３１ ＩＣモジュール用基板
１２，３２ 端子
１３，３３ 回路
１５ 発泡インキ層
１６ 接続用端子
１７ 封止樹脂
２１，４１ ＩＣチップ
２２，４２ 凹部
２３，４３ ＩＣチップの端子（パッド）
１４，３４ スルーホール
３５ チップ用接着剤
３６ 封止樹脂
３７ 接続ワイヤー
４４ バンプ
Claims (7)
- フリップチップ実装のためのＩＣモジュール用プリント配線基板であって、基板上にＩＣモジュールを樹脂封止する際の封止樹脂の硬化温度と同等か、それよりも高い温度で発泡し、当該温度よりは低い温度では安定な発泡インキ層を塗工し、当該塗工した発泡インキ層の上にＩＣチップとの接続用端子を形成したことを特徴とするＩＣモジュール用基板。
- 発泡インキ層の塗工に、炭化水素ガスを封入したポリマー製マイクロカプセルを配合した発泡インキを使用したことを特徴とする請求項１記載のＩＣモジュール用基板。
- 発泡インキ層の上にメッキ膜または蒸着膜または導電性インキまたはそれらによって形成された端子の転写によって接続用端子を形成したことを特徴とする請求項１または請求項２記載のＩＣモジュール用基板。
- 基板上にＩＣモジュールを樹脂封止する際の封止樹脂の硬化温度と同等か、それよりも高い温度で発泡する発泡インキ層を塗工し、当該塗工した発泡インキ層上にＩＣチップとの接続用端子を形成したＩＣモジュール用基板を準備する工程と、当該ＩＣモジュール用基板上にＩＣチップの端子とＩＣモジュール用基板の接続用端子を位置合わせして載置してからＩＣチップとＩＣモジュール用基板間に封止用樹脂を充填してＩＣチップをＩＣモジュール用基板に固定する工程と、封止用樹脂を加熱して熱硬化させる工程と、封止用樹脂の熱硬化後に発泡インキの発泡温度まで加熱して発泡インキ層を発泡させる工程と、を含むことを特徴とするＩＣモジュールの製造方法。
- 接続用端子をメッキ法、蒸着法、導電性インキの印刷法またはそれらの方法によって離型紙上に形成された接続用端子の転写法によって形成することを特徴とする請求項４記載のＩＣモジュールの製造方法。
- ＩＣモジュール用基板に装着されたＩＣチップの全体が熱硬化性樹脂で封止されたＩＣモジュールであって、ＩＣチップの端子とＩＣモジュール用基板の端子間が発泡インキ層上に形成した接続用端子により導通していることを特徴とするＩＣモジュール。
- 発泡インキ層に炭化水素ガスを封入したポリマー製マイクロカプセルを配合した発泡インキを使用したことを特徴とする請求項６記載のＩＣモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000254835A JP4357722B2 (ja) | 2000-08-25 | 2000-08-25 | Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000254835A JP4357722B2 (ja) | 2000-08-25 | 2000-08-25 | Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076191A JP2002076191A (ja) | 2002-03-15 |
| JP4357722B2 true JP4357722B2 (ja) | 2009-11-04 |
Family
ID=18743713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000254835A Expired - Fee Related JP4357722B2 (ja) | 2000-08-25 | 2000-08-25 | Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4357722B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4376160B2 (ja) | 2004-09-30 | 2009-12-02 | 株式会社リコー | プリント基板及びそのプリント基板を用いた回路ユニット |
| JP5298413B2 (ja) * | 2006-08-30 | 2013-09-25 | 富士通株式会社 | 電子装置 |
-
2000
- 2000-08-25 JP JP2000254835A patent/JP4357722B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002076191A (ja) | 2002-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3962449B2 (ja) | 基板を結合する方法および構造 | |
| JP3876953B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US8035202B2 (en) | Electronic device having a wiring substrate | |
| US4420364A (en) | High-insulation multi-layer device formed on a metal substrate | |
| JP4176961B2 (ja) | 半導体装置 | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP2014195107A (ja) | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ | |
| JP4939916B2 (ja) | 多層プリント配線板およびその製造方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP2000082722A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US20060097400A1 (en) | Substrate via pad structure providing reliable connectivity in array package devices | |
| JP4357722B2 (ja) | Ｉｃモジュール用基板とｉｃモジュールの製造方法およびｉｃモジュール | |
| KR100510518B1 (ko) | 반도체 장치 및 반도체 장치의 패키지 방법 | |
| JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JP2967080B1 (ja) | 半導体装置の実装体の製造方法 | |
| JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
| JP2000100865A (ja) | 半導体装置およびその製造方法 | |
| JP2000058592A (ja) | 半導体装置とその製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007096087A (ja) | 半導体装置の製造方法 | |
| JPH1154555A (ja) | 半導体装置の実装構造体およびその製造方法並びに異方導電性フィルム | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ | |
| JP2002009110A (ja) | 半導体装置 | |
| JP2000058581A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |