JP2000100865A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000100865A
JP2000100865A JP26373998A JP26373998A JP2000100865A JP 2000100865 A JP2000100865 A JP 2000100865A JP 26373998 A JP26373998 A JP 26373998A JP 26373998 A JP26373998 A JP 26373998A JP 2000100865 A JP2000100865 A JP 2000100865A
Authority
JP
Japan
Prior art keywords
conductive particles
semiconductor device
wiring board
connection terminal
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26373998A
Other languages
English (en)
Other versions
JP3183272B2 (ja
Inventor
Yoshitsugu Funada
佳嗣 船田
Takatoshi Suzuki
崇敏 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26373998A priority Critical patent/JP3183272B2/ja
Publication of JP2000100865A publication Critical patent/JP2000100865A/ja
Application granted granted Critical
Publication of JP3183272B2 publication Critical patent/JP3183272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体素子と配線基板とを電気接続する際
に、隣接端子間においてショート不良が発生しない半導
体装置およびその製造方法を提供する。 【解決手段】 配線基板の接続端子上に選択的に導電性
粒子を載置することにより、バンプと接続端子との間の
電気接続部における導電性粒子の存在密度を、電気接続
部の周辺部における導電性粒子の存在密度よりも高くし
てある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】発明は、半導体装置およびそ
の製造方法に関し、特に、隣接端子間におけるショート
不良の発生が極めて少ない半導体装置およびこの半導体
装置が効率的に得られる半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】近年、電子機器の小型化、薄型化に伴
い、半導体素子（チップ）等の微小部品と配線基板等に
おける微細回路（接続端子あるいは基板と称する場合が
ある。）とを電気接続する必要性が高まっており、その
配線ピッチはますます小さくなってきている。そこで、
これらの半導体素子（チップ）等を電気接続する場合に
は、従来は、ワイヤボンディングする方法が主流であっ
たが、近年は、以下のような電気接続方法が提案されて
いる。
【０００３】（１）フリップチップ法（その１） フリップチップ法は、接続端子同士、例えば、半導体素
子に設けられたバンプと、配線基板の接続端子とを対向
させて電気接続する方法であり、バンプと接続端子との
電気接続には、例えば、はんだ、金−金圧着（共晶）、
および導電性ペースト等が用いられている。
【０００４】そして、このフリップチップ法を用いた場
合、外部環境からの電気接続部の保護と、接続信頼性の
向上とを目的として、電気接続部を樹脂封止することが
一般になされている。具体的には、対向する端子間を電
気的に接続後、隣接端子間の隙間から、液状樹脂、例え
ば、低粘度のエポキシ樹脂等の熱硬化性樹脂を流入する
方法（いわゆるアンダーフィル）がとられていた。
【０００５】しかしながら、電子機器の小型化、薄型化
が進行するにつれて、半導体素子と配線基板の接続端子
と間のスペースや、隣接端子間のスペースが狭くなり、
フリップチップ法を用いて電気接続をした後に、封止用
の液状樹脂を流入することが困難となっている。
【０００６】（２）フリップチップ法（その２） そこで、特開平２−７１８０号公報に開示されたよう
に、接続する半導体素子と配線基板の接続端子とを電気
接続する際に、予め半導体素子を搭載する基板領域に熱
硬化性樹脂（液状樹脂）を塗布しておき、相互の接続端
子同士を位置合わせした後、熱圧着して電気的接続とと
もに機械的接続するフリップチップ法が提案されてい
る。この方法では、アンダーフィルが不要となり、半導
体素子と基板の接続端子は、予め塗布された熱硬化性樹
脂の硬化収縮力によって直接接触し、電気的接続および
機械的接続が同時に達成される。
【０００７】しかしながら、電子機器を高温下で使用す
る際、またはパワーモジュール等の高温発熱の半導体素
子を使用する際には、半導体素子の周辺の封止樹脂は膨
張する一方、使用終了後には冷却されて、封止樹脂は収
縮するため、これが繰り返えされると、一般に封止樹脂
の劣化が促進される傾向がある。特に、特開平２−７１
８０号公報に開示された方法においては、接続端子周辺
の封止樹脂のみで電気的接続が保持されているため、こ
の樹脂の膨張収縮の繰り返しにより、樹脂の収縮力が緩
和され、電気的接続不良が発生しやすい傾向が見られ
た。
【０００８】（３）フリップチップ法（その３） そこで、封止樹脂の熱膨張係数を低下させて、熱膨張を
抑制することが必要となり、このような封止樹脂とし
て、熱膨張係数の小さいシリカ粒子等の無機粒子を配合
した熱硬化性樹脂が提案されている。しかしながら、無
機粒子を配合した熱硬化性樹脂を使用した場合であって
も、接続端子の形状が平滑であると、対向接続端子間に
液状樹脂や無機粒子が端子間に挟まれやすく、半導体装
置をエージングする前から、電気的接続不良が生じやす
い傾向が見られた。すなわち、無機粒子を配合した熱硬
化性樹脂を使用した場合、電気的接続の安定性が接続端
子の形状に依存しているという問題が見られた。
【０００９】（４）フリップチップ法（その４） そこで、特開平９−９７８１６号公報に開示されたよう
に、導通安定性を良好とするために、半導体素子の接続
端子として、特殊形状のバンプ（金属突起）を設けるこ
とが提案されている。図１０に、この特殊形状のバンプ
の構成例を示す。このバンプ１１６は先端が尖っている
が、一般に、ワイヤボンディング方法を用いて、ボンデ
ィング後に、ワイヤをひきちぎることでこのようなバン
プ１１６形成している。しかしながら、ワイヤボンディ
ング方法を用いた場合、ワイヤ径を細くすることに限界
があり、微細なバンプを、安定して形成することが困難
であった。
【００１０】（５）異方性導電接続樹脂による接続方法 そこで、特開昭６２−１４１０８３号公報や特開平７−
１５７７２０号公報等に開示されたように、異方性導電
接続樹脂を利用した電気接続方法が提案されている。図
１１に示したように、異方性導電接続樹脂１３２は、絶
縁性樹脂１３０中に、導電性粒子１２８、例えばニッケ
ル、はんだ等の金属粒子を均一分散させて構成したフィ
ルム状接着剤である。したがって、この異方性導電接続
樹脂１３２を対向する接続端子１１６、１２２間に挟ん
で熱圧着することにより、隣接端子間の電気絶縁性を確
保したまま、導電性粒子１２８により電気的接続が得ら
れ、また、絶縁性樹脂１３０により機械的接続を同時に
得ることができる。
【００１１】また、異方性導電樹脂１３２を用いて得ら
れた電気接続は、絶縁性樹脂のみによる接続に比べて、
導電性粒子１２８が対向電極間に介在するため、接続信
頼性が高い傾向ある。例えば、導電性粒子１２８が、絶
縁樹脂表面に金属メッキ処理した導電性粒子である場
合、熱圧着時に対向電極間において容易に変形した状態
で介在し、絶縁性樹脂が膨張収縮しても導電性粒子がそ
れに追随して変形することができる。したがって、半導
体装置１００をエージング処理した場合でも、比較的良
好な接続信頼性が得られることが知られている。
【００１２】
【発明が解決しようとする課題】しかしながら、異方性
導電樹脂は、熱圧着後、バンプと接続端子との間に、介
在する導電性粒子の割合（個数）がばらつきやすいとい
う問題が見られた。一方、異方性導電樹脂を用いた場
合、熱圧着時に導電性粒子が隣接端子間に移動して凝集
すると、図１１に示したように、ブリッジを形成してシ
ョート不良が発生しやすいという問題点が見られた。特
に、隣接端子の面積が小さくなったり、あるいは隣接端
子の間のスペースが狭くなってくると、ショート不良の
発生率が高まり、深刻な問題となっていた。
【００１３】そこで、この問題を解決するために、導電
性粒子の表面を、絶縁性樹脂によりコーティング（被
覆）する方法も提案されている。しかしながら、この方
法は、ショート不良発生の防止性が必ずしも十分ではな
く、対向電極間での接続信頼性が低下したり、さらに
は、コストアップにつながり、経済的に不利となりやす
かった。
【００１４】
【発明の目的】本発明は、従来の問題点に鑑みてなされ
たものであり、その目的は半導体素子と配線基板のフリ
ップチップ接続において、微細ピッチにおいても隣接端
子間のショート不良発生がなく、電気絶縁性が良好であ
り、しかも、接続信頼性が高い半導体装置およびその接
続方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明の半導体装置によ
れば、導電性粒子及び絶縁性樹脂を用いて、バンプ付き
の半導体素子を配線基板の接続端子に対して電気接続し
た半導体装置において、配線基板の接続端子上に選択的
に導電性粒子を載置させることにより、バンプと接続端
子との間の電気接続部における導電性粒子の存在密度
を、電気接続部の周辺部における導電性粒子の存在密度
よりも高くしてあることを特徴とする。
【００１６】このように配線基板の接続端子上に選択的
に導電性粒子を載置（配置）した状態で電気接続して半
導体装置を構成するので、微細ピッチにおいても隣接端
子間の絶縁性を良好に保持することができる。また、こ
のように構成することにより、熱圧着後であっても、バ
ンプと接続端子との間に、確実に、導電性粒子を介在す
ることができる。したがって、接続信頼性が高い半導体
装置を提供することができる。
【００１７】なお、配線基板の接続端子上に選択的に導
電性粒子を載置させる手段は特に制限されるものではな
く、導電性粒子をスクリーン印刷法やグラビア印刷法で
印刷するか、あるいは後述するように配線基板に凹状部
を形成し、そこに導電性粒子を物理的に充填したり、さ
らには、磁界を印加しても良い。
【００１８】また、本発明の半導体装置を構成するにあ
たり、半導体素子のバンプの表面に、平坦部を形成して
あることが好ましい。このように構成するとバンプが導
電性粒子をグリップしやすい。
【００１９】また、本発明の半導体装置を構成するにあ
たり、配線基板に凹状部を形成し、凹状部に空間部を残
して接続端子を埋設してあることが好ましい。このよう
に構成することにより、凹状部における空間部に、導電
性粒子を物理的に充填することができる。したがって、
配線基板の接続端子上に選択的に導電性粒子を載置する
ことができるので、微細ピッチにおいても隣接端子間の
絶縁性が良好に保持される。また、熱圧着時に、導電性
粒子が隣接端子間に移動することが有効に防止できるの
で、その点からもショート不良の発生を防止することが
できる。
【００２０】また、本発明の半導体装置を構成するにあ
たり、配線基板の接続端子の表面に、平坦部を形成して
あることが好ましい。このように構成すると、配線基板
の接続端子が導電性粒子をグリップして、接続端子間に
確実に介在させることができる。
【００２１】また、本発明の半導体装置を構成するにあ
たり、バンプの面積をＳ１、接続端子の面積をＳ２、凹
状部における空間部の深さをＨおよび導電性粒子の平均
粒子径をＤとしたときに、Ｓ１＞Ｓ２かつＨ＜Ｄの関係
を満足することが好ましい。このように構成すると、導
電性粒子により、十分に接続端子と接触して、安定した
電気的接続を形成することができる。また、このように
構成すると、バンプは凹状部における空間部に入り込む
ことができないため、導電性粒子を誤って過度に加圧す
ることもない。
【００２２】また、本発明の半導体装置を構成するにあ
たり、バンプの面積をＳ１、接続端子の面積をＳ２、凹
状部における空間部の深さをＨおよび導電性粒子の平均
粒子径をＤとしたときに、Ｓ２＞Ｓ１ かつ Ｈ＞Ｄ
の関係を満足することが好ましい。このように構成する
と、バンプは凹状部における空間部に入り込んで、導電
性粒子により、十分に接続端子と接触して、安定した電
気的接続を形成することができる。
【００２３】また、本発明の半導体装置を構成するにあ
たり、Ｄ／２≦Ｈの関係を満足することが好ましい。こ
のように構成すると、導電性粒子の、空間部への充填が
容易となり、ショート不良の発生を有効に防止すること
ができる。
【００２４】また、本発明の半導体装置を構成するにあ
たり、絶縁性樹脂に、導電性粒子より平均粒子径が小さ
い無機粒子を配合することが好ましい。このように無機
粒子を配合した絶縁性樹脂（フィルム状樹脂）を使用す
ることにより、導電性粒子によるショート不良発生をさ
らに有効に防止することができる。
【００２５】すなわち、一般に、図１１に示すように、
複数の導電性粒子が凝集することにより、隣接端子間に
ブリッジが形成されて、ショート不良が発生すること知
られている。しかしながら、無機粒子を絶縁性樹脂中に
配合することにより、無機粒子が複数の導電性粒子間に
入り込み、このブリッジの形成を阻害することができ
る。また、無機粒子の平均粒子径が、導電性粒子の平均
粒子径よりも小さいことから、接続端子間での電気接続
を阻害するおそれも少ない。
【００２６】また、このように無機粒子を配合した絶縁
性樹脂を使用することにより、絶縁性樹脂の熱膨張係数
を低下することができる。したがって、半導体装置にお
ける耐衝撃性、機械的強度、耐熱性、耐湿性等の特性が
向上する。さらに、このように無機粒子を配合した絶縁
性樹脂を使用することにより、絶縁性樹脂における伝熱
性が均一となり、熱圧着時に、均一に、しかも素速く熱
を伝えることができるため、半導体装置を短時間で製造
することができる。
【００２７】また、本発明の半導体装置を構成するにあ
たり、無機粒子が、球状シリカ粒子であることが好まし
い。無機粒子として、球状シリカ粒子を使用することに
より、絶縁性樹脂中に、より均一に分散することができ
る。したがって、より優れたショート不良の発生防止効
果、熱膨張係数の低下効果および伝熱の均一性効果を得
ることができる。
【００２８】また、本発明の別の態様は、半導体装置の
製造方法であり、導電性粒子及び絶縁性樹脂フィルムを
用いて、バンプ付きの半導体素子を配線基板の接続端子
に対して電気接続して構成する半導体装置の製造方法に
おいて、以下の（Ａ）〜（Ｄ）工程を含むことを特徴と
する。 （Ａ）配線基板の接続端子上に、選択的に導電性粒子を
載置する工程、（Ｂ）配線基板上に、半導体素子におけ
るバンプの高さ以上の厚さを有する絶縁性樹脂フィルム
を仮圧着する工程、（Ｃ）配線基板の接続端子と半導体
素子の接続端子とを対向させて位置合わせする工程、
（Ｄ）配線基板と半導体素子を熱圧着して、電気的接続
と機械的接続を同時に行う工程。
【００２９】このように配線基板の接続端子上に選択的
に導電性粒子を載置（配置）する工程を含んで半導体装
置の製造方法を実施することにより、バンプと接続端子
との間の電気接続部における導電性粒子の存在密度を、
電気接続部の周辺部における導電性粒子の存在密度より
も効率的に高くすることができる。したがって、微細ピ
ッチにおいても隣接端子間の絶縁性が良好に保持され
る。
【００３０】また、このように半導体装置の製造方法を
実施することにより、（Ａ）工程と（Ｂ）工程との間に
検査工程を設けることができる。したがって、（Ｂ）工
程において、熱圧着する前に、導電性粒子の載置の仕方
を予め検査、修正することができる。例えば、配線基板
の接続端子上に導電性粒子が載置されていない箇所が発
見された場合や、配線基板の隣接する接続端子間に、多
量の導電性粒子が載置されている場合には、再度、
（Ａ）工程をやり直せば良い。したがって、微細ピッチ
においても隣接端子間の電気絶縁性を、確実に保持する
ことができる。
【００３１】なお、前述したように、配線基板の接続端
子上に選択的に導電性粒子を載置させる方法は特に制限
されるものではなく、導電性粒子をスクリーン印刷法や
グラビア印刷法で印刷するか、あるいは後述するように
配線基板に凹状部を形成し、そこに導電性粒子を物理的
に充填したり、さらには、磁界を印加しても良い。
【００３２】また、本発明の半導体装置の製造方法を実
施するにあたり、（Ａ）工程において、配線基板上に、
凹状部を形成するとともに、凹状部に空間部を残して接
続端子を埋設し、この空間部に導電性粒子を充填するこ
とにより、選択的に導電性粒子を載置することが好まし
い。このように実施すると、容易に導電性粒子を物理的
に載置することができるとともに、導電性粒子の移動を
制御して、ショート不良の発生を効率的に防止すること
ができる。
【００３３】また、本発明の半導体装置の製造方法を実
施するにあたり、空間部に、導電性粒子を充填する前
に、カップリング剤を付着させておくことが好ましい。
このようにカップリング剤、例えば、シランカップリン
グ剤、アルミニウムカップリング剤、チタンカップリン
グ剤を使用することにより、導電性粒子を載置する際の
選択性が向上するとともに、導電性粒子を空間部に充填
した後で、仮固定することができる。したがって、導電
性粒子を空間部に充填した後に、距離的に移動したり、
一定の振動が加わった場合でも、空間部から外部に漏れ
るおそれが少なくなり都合が良い。
【００３４】また、カップリング剤を使用することによ
り、導電性粒子と配線端子の接続端子との密着力、ある
いは絶縁性樹脂を介して、半導体素子のバンプと配線端
子の接続端子との間の密着力を著しく向上させることが
できる。したがって、半導体装置における耐湿性等を著
しく向上させることができる。
【００３５】さらに、カップリング剤は親水性であり、
カップリング剤を使用することにより、静電気の影響を
取り除くことができる。すなわち、静電気の影響で、導
電性粒子を空間部に充填することが困難となる場合があ
るが、静電気の影響を取り除くことにより、充填が容易
となる。
【００３６】また、本発明の半導体装置の製造方法を実
施するにあたり、（Ａ）工程において、導電性粒子とし
て、強磁性材料を使用することが好ましい。このように
強磁性を示す導電性粒子を使用することにより、磁界を
一定方向に印加するだけで、配線基板の接続端子上によ
り選択的に導電性粒子を載置させることができる。
【００３７】また、本発明の半導体装置の製造方法を実
施するにあたり、（Ａ）工程において、磁界を印加しな
がら、磁場中で導電性粒子を充填することが好ましい。
このように強磁性を示す導電性粒子を使用するととも
に、磁界を一定方向に印加しながら、磁場中で充填する
ことにより、導電性粒子を配線基板の接続端子上により
選択的に載置させることができる。
【００３８】また、本発明の半導体装置の製造方法を実
施するにあたり、（Ａ）工程において、バンプの面積を
Ｓ１、接続端子の面積をＳ２としたときに、Ｓ１＞Ｓ２
の関係を満足するとともに、空間部の深さ（Ｈ）よりも
大きい平均粒子径（Ｄ）を有する導電性粒子を使用する
ことが好ましい。このように実施すると、バンプは凹状
部における空間部に入り込むことができないが、導電性
粒子により、十分に接続端子と接触して、安定した電気
的接続を形成することができるとともに、導電性粒子を
過度に加圧することがない。
【００３９】また、本発明の半導体装置の製造方法を実
施するにあたり、（Ａ）工程において、バンプの面積を
Ｓ１、接続端子の面積をＳ２としたときに、Ｓ１＜Ｓ２
の関係を満足するとともに、空間部の深さ（Ｈ）よりも
小さい平均粒子径（Ｄ）を有する導電性粒子を使用する
ことが好ましい。このように実施すると、バンプは凹状
部における空間部に入り込んで、導電性粒子により、十
分に接続端子と接触して、安定した電気的接続を形成す
ることができる。
【００４０】また、本発明の半導体装置の製造方法を実
施するにあたり、Ｄ／２≦Ｈの関係を満足する導電性粒
子を使用することが好ましい。このように実施すると、
導電性粒子の、空間部への充填が容易となり、ショート
不良の発生を有効に防止することができ、
【００４１】また、本発明の半導体装置の製造方法を実
施するにあたり、使用する絶縁性樹脂フィルムが、中心
層および両側層からなる３層構造を有しており、中心層
は、導電性粒子より平均粒子径が小さい無機粒子を含有
しており、かつ、両側層には無機粒子を含有していない
ことが好ましい。このように構成した積層フィルムを使
用することにより、無機粒子を配合した場合にも、半導
体素子および配線基板の界面における応力が低減され、
これらの間の密着性も向上させることができる。
【００４２】また、本発明の半導体装置の製造方法を実
施するにあたり、半導体装置の構成において既に説明し
たように、 １）使用する半導体素子のバンプの表面に、平坦部を形
成してあること、 ２）使用する配線基板の接続端子の表面に、平坦部を形
成してあること、 ３）使用する絶縁性樹脂フィルムに、導電性粒子より平
均粒子径が小さい無機粒子、例えば球状シリカを配合す
ることが、それぞれ好ましい。
【００４３】
【発明の実施の形態】次に、本発明の実施形態１〜３に
ついて図面を参照しながら、具体的に説明する。
【００４４】［第１の実施形態］第１の実施形態は、図
４に示す半導体装置１０であり、図３に示す半導体素子
１２と、配線基板１４と、導電性粒子２８と、絶縁性樹
脂３０とから基本的に構成されている。また、この半導
体素子１２は、基材２０と、電極１８と、バンプ（金属
突起）１６とから構成されており、配線基板１４には、
基板２２と、接続端子２４と、この接続端子２４を埋設
するために、基板２２の表面上に凹状部２５が形成され
ている。なお、凹状部２５の形状は特に限定されるもの
でなく、断面矩形状でも、円柱状でも、あるいは半円形
であっても良い。
【００４５】なお、この実施形態では、一例として、埋
設される接続端子２４の厚さを、凹状部２５の深さの約
１／２としてある。したがって、凹状部２５において、
凹状部２５の約１／２の深さＨを有する空間部２６が形
成されている。そして、導電性粒子２８は、この空間部
２６に埋設された接続端子２４上に、選択的に載置され
ている。
【００４６】そして、第１の実施形態では、バンプ１６
の面積をＳ１、接続端子２４の面積をＳ２、凹状部２５
における空間部２６の深さをＨおよび導電性粒子２８の
平均粒子径をＤとしたときに、Ｓ１＞Ｓ２ かつ Ｈ＜
Ｄ の関係を満足している。したがって、バンプ１６
と、配線基板１４の接続端子２４とを位置合わせした状
態で熱圧着した場合に、バンプ１６は、接続端子２４よ
りも大きいために、凹状部２５における空間部２６に入
り込むことができず、配線基板１４の基板２２における
表面の一部と当接して止まることになる。よって、導電
性粒子２８が過度に加圧されることがない。
【００４７】そして、熱圧着した場合に、導電性粒子２
８は、まず、バンプ１６にグリップされて、接続端子２
４に対して押圧されるが、凹状部２５における空間部２
６の外部に、凹状部２５を形成する壁が邪魔をして、移
動することができない。したがって、導電性粒子２８
は、効率的に変形し、十分な接触面積で接続端子２４と
接触して、半導体素子１２と配線基板１４との間に安定
した電気的接続を形成することができる。
【００４８】なお、凹状部２５における空間部２６の深
さＨが、Ｄ／２より小さくなると、導電性粒子２８の、
空間部２６への充填が困難となる傾向にある。また、導
電性粒子２８を加圧した場合にも、空間部２６の深さＨ
がＤ／２より小さいと、空間部２６の外部に、移動しや
すくなり、結果として、ショート不良が発生しやすくな
る傾向がある。さらに、導電性粒子２８として金属メッ
キ粒子等を用いた場合に、過度に加圧すると、表面の金
属メッキが剥離したり、あるいは、弾性変形域を越え
て、塑性変形してしまい追随性が低下する傾向がある。
したがって、導電性粒子２８を加圧して、空間部２６の
深さＨまで変形させた場合でも、導電性粒子２８の平均
粒子径Ｄの半分、すなわち、Ｄ／２以内になるように構
成するとよい。よって、空間部２６の深さＨについて、
導電性粒子２８の平均粒子径Ｄを考慮して、Ｄ／２≦Ｈ
の関係を満足することがより好ましい。
【００４９】一方、電気接続部の周辺である半導体素子
１２と配線基板１４との間、および電気接続部における
導電性粒子２８以外の部分には、絶縁性樹脂３０が存在
しており、半導体素子１２と配線基板１４とを機械的に
接続している。また、絶縁性樹脂３０には、導電性粒子
２８が実質的に存在しない状態であり、電気接続部より
導電性粒子の存在密度が小さくなっている。したがっ
て、第１の実施形態の半導体装置１０は、初期的にはも
ちろんのこと、絶縁性樹脂３０が吸湿した状態となり、
電気絶縁抵抗が低下した場合にも、ショート不良が発生
することがない。以下、第１の実施形態の半導体装置１
０における構成について、さらに詳細に説明する。
【００５０】（１）半導体素子 第１の実施形態で使用する半導体素子は、この接続端子
上にバンプ（金属突起）が設けられているものであれ
ば、特に制限されるものではないが、バンプ（金属突
起）の表面が平滑である、すなわちバンプ（金属突起）
の少なくとも一部に平坦部を設けてある半導体素子を使
用することが好ましい。バンプの表面が平滑でないと、
バンプによる導電性粒子のグリップ力が減少し、電気接
続部に存在する（挟み込まれる）導電性粒子数が不足
し、接続信頼性が低くなる傾向がある。また、バンプに
グリップされなかった導電性粒子は、隣接バンプ間に集
まって凝集し、ショート不良が発生しやすくなる傾向が
ある。
【００５１】（２）配線基板 また、配線基板の形態についても、特に制限されるもの
ではないが、配線基板の接続端子の表面が平滑である、
すなわち接続端子の少なくとも一部に平坦部を設けてあ
る配線基板を使用することが好ましい。バンプの表面と
同様に、配線基板の接続端子の表面が平滑でないと、グ
リップされる導電性粒子数が減少したり、ショート不良
が発生しやすくなる傾向がある。
【００５２】また、配線基板の接続端子は、図１および
図２に示すように、配線基板１４の基部２２に形成され
た凹状部２５に、空間部２６を上方に残した状態で埋設
されていることが好ましい。すなわち、接続端子の表面
に導電性粒子を選択的に供給する際、接続端子が電子部
品表面と同一あるいは表面より突出していると、導電性
粒子を所定箇所に保持することが容易でない。ところ
が、接続端子が配線基板（基部）表面より下位の位置に
形成されていれば、導電性粒子を所定箇所に保持するこ
とが容易となる。なお、接続端子が埋設されていると言
った場合、接続端子の一部が基部内に入り込んでいても
良く、あるいは、基部表面に、メッキ等により薄膜とし
て形成された状態であっても良い。
【００５３】ここで、図１は、配線基板１４の基部２２
に形成された凹状部２５の底面にのみ、接続端子２４が
埋設されている例である。このように接続端子を形成す
ると、空間部２６を広くすることができ、導電性粒子の
充填率を高めることができる。
【００５４】また、図２は、配線基板１４の基部２２に
形成された凹状部２５の底面および側面の双方に、空間
部２６を上方に残した状態で接続端子２４が埋設されて
いる例である。このように接続端子２４を形成すると、
接続端子２４と導電性粒子との接触面積を高めることが
できる。
【００５５】また、図１および図２に示す凹状部２５の
場合、接続端子２４の上方が空間部２６となるが、この
空間部２６の深さ（Ｈ）が、導電性粒子の平均粒子径
（Ｄ）の半分より小さくなると、導電性粒子の充填が困
難となったり、あるいは充填後に、空間部２６から容易
に外部に飛び出す傾向がある。よって、空間部２６の深
さ（Ｈ）が適切となるように、接続端子２４の厚さ
（ｔ）や凹状部２５の深さ（Ｈ＋ｔ）を決めることが好
ましい。
【００５６】具体的には、凹状部２５の深さを１．０〜
２５０μｍの範囲内の値、より好ましくは、２．０〜１
５０μｍの範囲内の値、さらに好ましくは、４．０〜５
０μｍの範囲内の値とすることであり、同様に、空間部
２６の深さを０．２〜２００μｍの範囲内の値、より好
ましくは、１．０〜１００μｍの範囲内の値、さらに好
ましくは、２〜４０μｍの範囲内の値とすることであ
る。
【００５７】（３）導電性粒子 第１の実施形態で使用する導電性粒子は、特に制限され
るものではなく、その種類としては、ニッケル、はん
だ、金、アルミニウム等の金属粒子でもよいし、ポリス
チレンやアクリル粒子等の表面に、ニッケル、金等のメ
ッキ処理を施したいわゆるポリマー粒子であってもよ
い。金属粒子は、比重が比較的重いため、基板に形成し
た凹状部に充填することが容易であることから、また、
ポリマー粒子は、粒度分布が狭く、仮固定が容易である
ことから、それぞれ本発明に好適に使用できる。
【００５８】ただし、導電性粒子を磁場中で選択的に載
置（配置）させる場合には、強磁性特性を示す金属、例
えば、ニッケル、鉄、コバルト等を含んだ金属粒子ある
いは強磁性特性を示す金属を表面メッキ層としたポリマ
ー粒子を用いるのが好ましい。
【００５９】また、導電性粒子の平均粒子径について
も、特に制限されるものではないが、一例として、０．
１〜１００μｍの範囲内の値、より好ましくは、０．５
〜５０μｍの範囲内の値、さらに好ましくは、１〜２０
μｍの範囲内の値である。導電性粒子の平均粒子径が
０．１μｍ未満となると、電気的接続の安定性が低下す
る傾向があり、一方、１００μｍを超えると、配線基板
の接続端子上に選択的に導電性粒子を載置することが困
難となったり、あるいはショート不良が発生しやすくな
る傾向がある。
【００６０】（４）絶縁性樹脂 次に、第１の実施形態で使用する絶縁性樹脂（樹脂フィ
ルム）について説明する。この絶縁性樹脂は、半導体素
子と配線基板との間に挟まれて熱圧着されて、この半導
体素子と配線基板とを機械的に接続するとともに、安定
した電気的接続を形成することができるものであれば特
に限定されるものではなく、熱硬化性樹脂、熱可塑性樹
脂、あるいはこれらの混合物等が好適に使用される。
【００６１】具体的に、熱硬化性樹脂としては、例えば
エポキシ樹脂、フェノール樹脂、シリコーン樹脂等が挙
げられる。また、好ましいエポキシ樹脂としては、エポ
キシ樹脂ベース化合物（例えば、ビスフェノールＡ型、
ジシクロペンタジエン型、クレゾールノボラック型、ビ
フェニル型、ナフタレン型等のエポキシ樹脂）に、潜在
性硬化剤（例えばアミン系化合物）や、高分子材料（例
えば、ポリビニルブチラール）を添加混合したものが挙
げられる。
【００６２】また、好ましいフェノール樹脂としては、
フェノール樹脂ベース化合物（レゾール型フェノール樹
脂、ノボラック型フェノール樹脂）に、硬化剤（例え
ば、ヘキサジアミン系化合物）や、高分子材料（例え
ば、ポリビニルブチラール）を添加混合したものが挙げ
られる。また、好ましいシリコーン樹脂としては、構造
式−（Ｒ2ＳｉＯ）ｎ−［ここでＲはメチル基あるいは
フェニル基を示す］で表される樹脂であれば好適に使用
可能である。
【００６３】また、熱可塑性樹脂としては、アクリル樹
脂、アミド樹脂、アセタール樹脂、ＳＢＳ樹脂、ＳＥＢ
Ｓ樹脂、ポリエステル樹脂、ＡＢＳ樹脂、ポリカーボネ
ート樹脂、フェノキシ樹脂等が挙げられる。
【００６４】［第２の実施形態］第２の実施形態は、図
６に示す半導体装置４０であり、図５に示す半導体素子
４２と、配線基板４４と、導電性粒子５８と、絶縁性樹
脂５０とから基本的に構成されている。そして、この半
導体素子４２は、基材５０と、電極４８と、バンプ（金
属突起）４６とから構成されており、配線基板４４は、
基部５２と、接続端子５４と、この接続端子５４を埋設
するために基部５２の表面上に形成された凹状部５５と
から構成されており、これらの点については、基本的に
第１の実施形態と同様であり、第１の実施形態と同様の
構成を採ることができる。したがって、第２の実施形態
の説明においては、第１の実施形態と異なる点を中心に
説明するものとする。
【００６５】まず、第２の実施形態では、一例として、
埋設される接続端子５４の厚さ（ｔ）を、凹状部５５の
深さの約１／５としてある。したがって、凹状部５５に
おいて、Ｈ（凹状部５５の深さ−ｔ）の深さを有する空
間部５６が形成されている。そして、導電性粒子５８
は、この空間部５６に埋設された接続端子５４上に、選
択的に載置されている。
【００６６】そして、第２の実施形態では、バンプ４６
の面積をＳ１、接続端子５４の面積をＳ２、凹状部５５
における空間部５６の深さをＨおよび導電性粒子５８の
平均粒子径をＤとしたときに、Ｓ１＜Ｓ２かつＨ＞Ｄの
関係を満足している。
【００６７】したがって、バンプ４６と、配線基板４４
の接続端子５４とを位置合わせした状態で熱圧着した場
合に、バンプ４６は、接続端子５４よりも小さいため
に、配線基板４４の基板５２における表面の一部と当接
することなく、凹状部５５における空間部５６に入り込
むことができる。なお、図６に示すように、バンプ４６
が空間部５６に入り込んだ場合でも、空間部５６との間
の一定距離Ｇを有している。したがって、バンプ４６が
凹状部５５の壁と衝突して、変形することは少ない。
【００６８】そして、熱圧着した場合に、導電性粒子５
８は、まず、バンプ４６にグリップされて、接続端子５
４に対して押圧されたとしても、凹状部５５における空
間部５６の外部に、凹状部５５を形成する壁が邪魔をし
て移動することができない。したがって、導電性粒子５
８は、効率的に変形して、十分な接触面積で、接続端子
５４と接触することができる。よって、半導体素子４２
と配線基板４４との間に安定した電気的接続を形成する
ことができる。また、第２の実施形態においては、バン
プ４６の一部または全部が、凹状部５５における空間部
５６に入り込んでいるため、半導体装置４０の上下方向
の厚さを薄くすることができるという効果も得られる。
【００６９】また、第２の実施形態においてバンプ４６
の面積は、第１実施形態におけるバンプ１６の面積と等
しい一方、第２の実施形態における空間部５６の大きさ
を、第１の実施形態における空間部２６より大きくして
あるために、図６から理解されるように、より多くの導
電性粒子５８を、電気接続部、すなわち、バンプ４６と
接続端子５４との間に介在させることができる。よっ
て、第２の実施形態においては、半導体素子４２と配線
基板４４との間の導通抵抗を、第１の実施形態と比較し
て、より低く、かつ安定させることができる。
【００７０】第２の実施形態においても、電気接続部の
周辺である半導体素子４２と配線基板４４との間、およ
び電気接続部における導電性粒子５８以外の部分には、
絶縁性樹脂６０が存在しており、半導体素子４２と配線
基板４４とを機械的に接続している。また、絶縁性樹脂
６０には、導電性粒子５８が実質的に存在しない状態で
あり、電気接続部より導電性粒子の存在密度が小さくな
っている。したがって、第２の実施形態の半導体装置４
０は、初期的にはもちろんのこと、絶縁性樹脂６０が吸
湿した状態となり、電気絶縁抵抗が低下した場合にも、
ショート不良が発生することがない。
【００７１】［第３の実施形態］第３の実施形態は、半
導体装置の製造方法であり、図３および図４を参照しな
がら詳細に説明する。なお、図３は、本発明の半導体装
置を構成するにあたり、熱圧着する前の形態を説明する
ための図であり、図４は、同様に、熱圧着後の形態を説
明するための図である。
【００７２】第３の実施形態である半導体装置の製造方
法は、導電性粒子及び絶縁性樹脂フィルムを用いて、バ
ンプ付きの半導体素子を配線基板の接続端子に対して電
気接続した半導体装置の製造方法において、以下の
（Ａ）〜（Ｄ）工程を含むことを特徴とする。
【００７３】（Ａ）配線基板の接続端子上に、選択的に
導電性粒子を載置する工程 （Ｂ）配線基板上に、半導体素子におけるバンプの高さ
以上の厚さを有する絶縁性樹脂フィルムを仮圧着する工
程 （Ｃ）配線基板の接続端子と半導体素子の接続端子とを
対向するように位置合わせする工程 （Ｄ）配線基板と半導体素子を熱圧着して、電気的接続
と機械的接続を同時に行う工程
【００７４】（１）工程（Ａ） 第３の実施形態において、配線基板の接続端子上に、選
択的に導電性粒子を載置する方法は特に制限されるもの
ではないが、例えば、物理的手法として、図３に示すよ
うに、配線基板１４に凹状部２５を形成しておき、この
凹状部２５に上方に空間部２６を残して接続端子２４を
埋設するとともに、導電性粒子２８を配線基板１４上に
ふりかけ、その後、配線基板２４を振動させたり、スキ
ージーを用いて配線基板１４の表面をなぞることによ
り、導電性粒子２８を空間部２６のみに、選択的に載置
することができる。
【００７５】なお、静電気や振動等の影響により、配置
した導電性粒子が空間部から移動しないように仮固定す
るために、空間部に、熱圧着時に支障のない範囲で、液
状樹脂（エポキシ樹脂等）、カップリング剤（シランカ
ップリング剤、アルミニウムカップリング剤、チタンカ
ップリング剤等）、溶剤（トルエン等）等を塗布してお
くことができる。
【００７６】このうち、カップリング剤は、導電性粒子
と配線端子の接続端子との密着力、あるいは絶縁性樹脂
を介して、半導体素子のバンプと配線端子の接続端子と
の間の密着力を著しく向上させることができることか
ら、特に好ましく使用することができる。
【００７７】ここで、好ましいシランカップリング剤の
種類としては、γ−アミノプロピルトリメトキシシラン
やγ−グリシドキシプロピルトリエトキシシラン等が挙
げられる。同様に、好ましいアルミニウムカップリング
剤としては、γ−アミノプロピルトリメトキシアルミニ
ウムやγ−グリシドキシプロピルトリエトキシアルミニ
ウム等が挙げられる。同様に、好ましいチタンカップリ
ング剤としては、γ−アミノプロピルトリメトキシシラ
ンやγ−グリシドキシプロピルトリエトキシシラン等が
挙げられる。
【００７８】また、カップリング剤を使用する場合、予
め加水分解処理を施すことが好ましい。このように加水
分解処理をすると、カップリング剤の反応性が向上し、
短期間で半導体素子のバンプと、配線端子の接続端子と
の間の密着力等を著しく向上させることができる。ま
た、カップリング剤を加水分解処理することにより、適
当な粘度に調節することができ、導電性粒子の仮固定性
もさらに向上する。
【００７９】また、配線基板の接続端子上に、選択的に
導電性粒子を載置する方法としては、印刷法が用いられ
る。例えば、スクリーン印刷法やグラビア印刷法を用い
て、配線基板の接続端子上に印刷するこにより、精度良
く、所定の位置に、導電性粒子を載置することができ
る。
【００８０】なお、印刷法を用いる場合にも、配置した
導電性粒子が所定箇所から移動しないように仮固定する
ために、所定箇所に、熱圧着時に支障のない範囲で、液
状樹脂（エポキシ樹脂等）、カップリング剤（シランカ
ップリング剤、アルミニウムカップリング剤、チタンカ
ップリング剤等）、溶剤（トルエン等）等を塗布してお
くことができる。
【００８１】さらに、配線基板の接続端子上に、選択的
に導電性粒子を載置する方法として、導電性粒子とし
て、強磁性材料を使用した上で、磁場を印加する方法が
ある。例えば、配線基板上に、強磁性材料を含む導電性
粒子をふりかけた後、配線基板の接続端子の所定箇所に
配置した磁極により、一定の磁場を印加することによ
り、導電性粒子を選択的に偏在させることができる。
【００８２】また、磁場を印加する方法は、上述した物
理的手法あるいは印刷法と組み合わせると、さらに、選
択的に導電性粒子を載置することができることから好ま
しい。具体的には、物理的手法として、配線基板の空間
部に、導電性粒子をふりかけて充填する際に、あるい
は、導電性粒子を空間部に選択的に載置した後、配線基
板の接続端子に対応した上下方向の位置に、２つの磁極
を配置しておき、この磁極間に磁界を印加して磁場を形
成することにより、空間部に選択的に導電性粒子を載置
することができる。また、印刷法により、導電性粒子を
空間部に選択的に印刷中あるいは印刷後に、配線基板の
接続端子に対応した上下方向の位置に設けた磁極により
磁界を印加することにより、導電性粒子を選択的に偏在
させることもできる。
【００８３】（２）工程（Ｂ） 次に、選択的に導電性粒子が配置された配線基板表面
に、絶縁性樹脂フィルムが載置され、仮圧着される。こ
の工程で、配置された導電性粒子および基板表面は絶縁
性樹脂フィルムにより覆われる。なお、絶縁性樹脂フィ
ルムには、第１の実施形態で説明したものと同様の絶縁
性樹脂を使用することができる。
【００８４】次に、絶縁性樹脂フィルムの厚さについて
説明する。絶縁性樹脂フィルムの厚さは、半導体素子の
接続端子の高さと、接続端子上に形成されたバンプ（金
属突起）の高さを考慮して定めることが好ましい。例え
ば、半導体素子の接続端子の高さ（厚さ）をｔ１とし、
接続端子上に形成されたバンプ（金属突起）の高さをｔ
としたときに、絶縁性樹脂フィルムの厚みを、ｔ１＋ｔ
μｍ以上、ｔ１＋ｔ＋１０μｍ以下の値とすることが好
ましい。絶縁性樹脂フィルムの厚みが、ｔ１＋ｔμｍ未
満となると、熱圧着時に半導体素子と配線基板との間
に、絶縁性樹脂が介在しない空隙部が発生しやすくな
る。一方、絶縁性樹脂フィルムの厚みが、ｔ１＋ｔ＋１
０μｍを超えると、熱圧着時に、絶縁性樹脂が半導体素
子周辺部に広く流出するので、導電性粒子が一緒に流出
しやすくなり好ましくない。したがって、絶縁性樹脂フ
ィルムの厚みを、ｔ１＋ｔμｍ以上、ｔ１＋ｔ＋５μｍ
以下の値とする場合が最も好適である。
【００８５】また、第３の実施形態において、絶縁性樹
脂フィルムは種々の形態を採ることができるが、図３に
示すように、単層の絶縁性樹脂フィルム３０であっても
良く、あるいは、図７に示すように三層構造の絶縁性樹
脂フィルム６０であっても良い。
【００８６】ここで、図７を参照しながら、三層構造の
絶縁性樹脂フィルム６０について説明する。この絶縁性
樹脂フィルム６０は、中心層６２および第１の表面層６
１と、第２の表面層６３から構成されている。中心層６
２には、絶縁性樹脂中に無機粒子が配合されており、配
合した無機粒子の平均粒子径を、導電性粒子の平均粒子
径よりも小さくしてある。したがって、無機粒子によ
り、絶縁性樹脂の熱膨張係数を低下させたり、半導体装
置の熱安定性を向上させたり、あるいはショート不良が
発生するのを効率的に防止したりするとともに、混合し
た無機粒子により、導電性粒子を介した電気的接続が妨
げられず、抵抗値が上昇することを防止することができ
る。また、第１の表面層６１と第２の表面層６３である
両側層には、無機粒子を含有しておらず、したがって、
これらの両側層６１，６３は、絶縁性樹脂のみから構成
されている。
【００８７】ここで、中心層６２を構成する絶縁性樹脂
は、第１の表面層６１と第２の表面層６３を構成する絶
縁性樹脂と比べて、同等以下の溶融粘度を有することが
好ましい。両側層６１，６３よりも、中心層６２の樹脂
の方が高い溶融粘度であると、熱圧着時に両側層６１，
６３を構成する低溶融粘度の絶縁性樹脂が優先的に流動
し、中心層６２に配合された無機粒子が半導体素子との
界面付近まで移動しやすい。このため、無機粒子によ
り、密着性が低下したり、界面応力が増加する傾向があ
る。
【００８８】また、中心層６２を構成する絶縁性樹脂の
粘度を、第１の表面層６１と第２の表面層６３を構成す
る絶縁性樹脂の粘度よりも低下させるにあたり、粘度の
異なる種類の絶縁性樹脂をそれぞれ使用するか、あるい
は、同一種類の材料を使用する場合には、中心層６２を
構成する絶縁性樹脂の分子量を、第１の表面層６１と第
２の表面層６３を構成する絶縁性樹脂の分子量よりも小
さくすれば良い。
【００８９】また、中心層６２を構成する絶縁性樹脂の
粘度を、第１の表面層６１と第２の表面層６３を構成す
る絶縁性樹脂の粘度よりも低下させる方法として、両側
層に可撓性および密着性を阻害しない有機粒子やチクソ
性付与剤を配合して溶融粘度を高くすることもできる。
このような有機粒子の例としては、アクリル樹脂やポリ
スチレン樹脂等が挙げられる。
【００９０】さらに、中心層６２を構成する絶縁性樹脂
の粘度を、第１の表面層６１と第２の表面層６３を構成
する絶縁性樹脂の粘度よりも低下させる方法として、中
心層６２に熱硬化性樹脂を使用し、これら両側層６１，
６３に熱可塑性樹脂を使用することも好ましい。なお、
両側層６１、６３を構成する絶縁性樹脂は同一でも、異
なった樹脂でもよい。
【００９１】次に、中心層６２中に混合分散させる無機
粒子について説明する。この無機粒子は、絶縁性樹脂の
熱膨張係数を低下させて、半導体装置の熱安定性を向上
させるとともに、導電性粒子が凝集してブッリジを形成
してショート不良が発生するのを効率的に防止するため
に添加される。したがって、この無機粒子の種類は特に
制限されるものではないが、例えば、シリカ、アルミ
ナ、窒化硼素、窒化珪素等の１種単独または２種以上の
組み合わせが挙げられる。その中でも、球状のシリカ粒
子は、絶縁性樹脂中での分散性に優れており、また低コ
スト、低比重、高流動性であることからも、本発明に好
適である。
【００９２】また、無機粒子の配合量（含有量）は、半
導体装置の熱安定性を向上させ、ショート不良の発生防
止性の観点から定められるが、具体的に、絶縁性樹脂全
体を１００重量％としたときに、１〜８０重量％の範囲
内の値とするのが好ましく、２〜７５重量％の範囲内の
値とするのがより好ましく、２０〜７０重量％の範囲内
の値とするのがさらに好ましい。この理由は、無機粒子
の配合量が１重量％皆未満となると、半導体装置の熱安
定性の向上や、ショート不良の発生防止性の顕著な効果
が見られない傾向があり、一方、８０重量％を超える
と、均一に混合分散することが困難となったり、あるい
は、導通抵抗値が上昇する傾向があるためである。
【００９３】また、無機粒子の平均粒子径についても、
導電性粒子の平均粒子径よりも小さければ特に制限され
るものではないが、例えば、０．００１〜１０μｍの範
囲内の値、より好ましくは、０．００５〜５μｍの範囲
内の値、さらに好ましくは、０．０１〜１μｍの範囲内
の値である。この理由は、無機粒子の平均粒子径が０．
００１μｍ未満となると、混合分散が困難となったり、
ショート不良の発生防止性の効果が得られない傾向があ
り、一方、１０μｍを超えると、逆に均一に混合分散す
ることが困難となったり、あるいは、導通抵抗値が上昇
する傾向があるためである。
【００９４】（３）工程（Ｃ） 工程（Ｃ）において、半導体素子のバンプと配線基板の
接続端子とを対向させた状態で、位置合わせする。この
際、予め設けておいた位置決めマーク等を利用して、位
置合わせすることが好ましい。
【００９５】また、第１の実施形態における半導体装置
の場合には、半導体素子のバンプ（表面）が、配線基板
の接続端子表面を覆う様に位置合わせするのが好まし
い。さらに、第２の実施形態における半導体装置の場合
には、半導体素子のバンプの先端が、配線基板の接続端
子の凹状部に対して、挿入可能な位置に位置合わせする
のが好ましい。
【００９６】（４）工程（Ｄ） 最後に、工程（Ｄ）において、半導体素子と配線基板と
を熱圧着して、両部品間の電気的接続と機械的接続とを
同時に行うことにより、半導体装置が完成される。そし
て、第３の実施形態では、工程（Ａ）において、配線基
板の接続端子上には、導電性粒子が確実に配置されてお
り、したがって、工程（Ｄ）における熱圧着後にも、半
導体素子のバンプと配線基板の接続端子との間に、導電
性粒子が確実に介在している。よって、安定した電気的
接続が得られるとともに、隣接端子間には導電性粒子が
ブリッジすることなく、隣接端子間のピッチが狭くなっ
たとしても、ショート不良が発生する確率は極めて低
い。
【００９７】
【実施例】次に本発明の実施例を、図８および図９を参
照しながら詳細に説明する。なお、実施例１は、第１の
実施形態に対応したものであり、実施例２は、第２の実
施形態に対応したものである。ただし、以下の実施例の
説明は、本発明の概略を例示するものであり、本発明は
特に理由なく実施例の説明に制限されるものでない。
【００９８】［実施例１］図８は、本発明の実施例１で
ある半導体装置１０を示している。使用した半導体素子
１２は、７５μｍ角のアルミパッド１８上に、金メッキ
バンプ１６が形成されたものである。ここで、金メッキ
バンプ１６は、７０μｍ角の表面積を有し、金メッキの
厚さ（バンプ高さ）を２０μｍとしてある。
【００９９】一方、使用した配線基板１４は、アディテ
ィブ法で形成されたＦＲ４を中心材とする、厚み２５μ
ｍのビルドアップ基板（基部）２２ある。その基部２２
の表面に設けられた接続端子２４は、まず、厚み２５μ
ｍの感光性メッキレジスト層を形成した後、凹状部２５
に該当する位置を露光および現像して、開口部（５０μ
ｍ角）を設け、この開口部に露出させた接続端子２４に
無電解銅メッキ処理を１８μｍ、続いて無電解ニッケル
メッキ処理および金メッキ処理を施して、最終的に２２
μｍ厚に形成したものである。したがって、３μｍの深
さを有する空間部２６が、凹状部２５における接続端子
２４上に形成された。
【０１００】次いで、空間部２６にのみ、予めシランカ
ップリング剤をスプレーコーティングしておき、導電性
粒子２８として、平均粒子径が５μｍの金メッキプラス
チック粒子を充填し（ばらまき、あるいはふりかけ
た。）、空間部２６に選択的に載置（配置）した。この
際、隣接端子間に導電性粒子２８は全く存在しないのが
理想的であるが、ブリッジしない程度に多少除去されず
に残っていても実用上は問題ない。また、空間部２６に
充填された導電性粒子２８は、シランカップリング剤に
より貼り付いており、それ以外の過剰な導電性粒子２８
は、配線基板１４を傾ける等の手段により、容易に除去
可能であった。
【０１０１】次いで、導電性粒子２８が充填された配線
基板１４の表面に、平均粒子径が０．２μｍであるシリ
カ粒子を含有した、厚み２０μｍの絶縁性樹脂フィルム
３０を載置した。この際、導電性粒子２８が、空間部２
６から外部に飛び出さないように絶縁性樹脂フィルム３
０を載置した。
【０１０２】その後、配線基板１４の表面に、熱硬化性
のエポキシ樹脂からなる絶縁性樹脂フィルム３０を仮圧
着した。なお、温度５０〜１００℃、時間１〜１０秒の
範囲内で仮圧着を行った。このような仮圧着条件であれ
ば、熱硬化性樹脂、例えば、エポキシ系接着剤からなる
絶縁性樹脂フィルムを使用した場合にも、硬化反応を抑
制したまま軟化させて、配線基板表面に仮固定すること
ができる。また、このような仮圧着条件であれば、仮
に、位置ずれ等が生じ、再び仮圧着する場合でも、樹脂
フィルムを容易に剥離することもできる。
【０１０３】次いで、半導体素子１２に設けられた金メ
ッキバンプ１６と、配線基板１４の接続端子２４とは、
半導体素子と配線基板にそれぞれ設けた位置合わせマー
ク（目合わせマーク）を用いて位置合わせした後、熱圧
着して、電気的接続かつ機械的接続が完了した。なお、
圧力５０ｇ／バンプ、温度２００℃、時間１５秒間の条
件で熱圧着した。
【０１０４】得られた半導体装置１０について、隣接端
子間１０００個における絶縁体積抵抗を測定したとこ
ろ、全隣接端子間で１×１０6Ω・ｃｍ以上の値が得ら
れた。したがって、ショート不良の発生は全く観察され
なかった。また、半導体装置１０における接続信頼性も
良好であり、初期はもちろんのこと、温度８５℃、湿度
８５％ＲＨ、１０００時間のエージング後でも、温度１
２５℃、１０００時間のエージング後でも、導通不良の
発生は見られず、低い抵抗値が得られた。
【０１０５】［実施例２］図９は、本発明の実施例２の
半導体装置４０を示している。実施例２においては、ア
ルミパッド４８上に、ワイヤボンディングにより形成し
たスタッドバンプを予め平坦化処理した金バンプ４６を
有する半導体素子４２を用いた。このバンプ４６は、先
端直径が約４０μｍ、根元直径が約６０μｍ、バンプ高
さが３５μｍであった。ただし、図９上では、簡略化の
ため、バンプ４８は矩形状に示してある。
【０１０６】また、配線基板４４としては、ポリイミド
基板を使用した。このポリイミド基板は、次のように作
製した。まず、厚み２５μｍのポリイミドフィルム（第
１の配線基板用フィルム）に、レーザー光により、直径
７５μｍの円形の開口部を、凹状部５５として設けた。
次いで、第１の配線基板用フィルムと、別のポリイミド
フィルム（第２の配線基板用フィルム）とを、接着剤等
を用いてラミネートした後、第１の配線基板用フィルム
の表面側に、スパッタリングにより、接続端子用の銅薄
膜を形成し、凹状部５５を有する配線基板４４とした。
【０１０７】次いで、凹状部５５以外をメッキレジスト
で被覆した後、凹状部５５のみに、ニッケルメッキ（下
地メッキ）および金メッキ処理を施し、さらに、メッキ
レジスト層および凹状部の内壁（底部を除く）の銅薄膜
をエッチングにより除去して、最終的に１５μｍ厚の図
１に示すような接続端子５４を形成した。したがって、
１０μｍの深さを有する空間部５６が、凹状部５５にお
ける接続端子５４上に形成された。
【０１０８】次いで、接続端子５４上に形成した空間部
５６に、平均粒子径が８μｍであるニッケル粒子５８
を、ふりかけて充填した。この際、配線基板４４の上下
方向に、２つの磁極（図示せず。）を配置しており、こ
の磁極間に磁界を印加し、磁場を形成することにより、
空間部５６に充填されたニッケル粒子５８を選択的に偏
在させることができた。また、ニッケル粒子５８を、空
間部５６に充填している際中にも、磁界を印加すること
により、ニッケル粒子５８をより選択的に偏在させるこ
とができた。なお、前述した通り、隣接端子間に導電性
粒子５８は全く存在しないのが望ましいが、ブリッジし
ない程度に多少存在しても実用上は問題ない。
【０１０９】次いで、配線基板４４上に絶縁性樹脂フィ
ルム６０を載置した。実施例２では、空間部５６の深さ
（Ｈ）より、ニッケル粒子５８の平均粒子径（Ｄ）の方
が小さいので、絶縁性樹脂フィルム６０により配線基板
４４は平坦に覆われた。
【０１１０】ここで、使用した絶縁性樹脂フィルム６０
は、厚み４０μｍのエポキシ樹脂フィルムであり、図７
に示すように三層構造である。中心層６２は、平均粒子
径０．２μｍのシリカ粒子を４０重量％含有する、厚み
１０μｍのエポキシ樹脂からなる層であり、第１および
第２の表面層６１，６３は、それぞれシリカ粒子を含ま
ない、厚み１５μｍのエポキシ樹脂からなる単独層であ
る。
【０１１１】この絶縁性樹脂フィルム６０の仮圧着工程
（仮圧着条件）、半導体素子４２と配線基板４４との位
置合わせ、および熱圧着工程（熱圧着条件）は、実施例
１と同様に実施した。なお、半導体素子４２に設けられ
たバンプ４８の先端は、配線基板４４における空間部５
６より小さいため、この空間部５６に完全に挿入された
状態で電気的接続かつ機械的接続された。
【０１１２】得られた半導体装置４０について、隣接端
子間１０００個における絶縁体積抵抗を測定したとこ
ろ、全隣接端子間で１×１０6Ω・ｃｍ以上の値が得ら
れた。したがって、ショート不良の発生は全く観察され
なかった。また、半導体装置４０における接続信頼性も
良好であり、初期はもちろんのこと、温度８５℃、湿度
８５％ＲＨ、１０００時間のエージング後でも、温度１
２５℃、１０００時間のエージング後でも、導通不良の
発生は見られず、低い抵抗値が得られた。
【０１１３】
【発明の効果】本発明の半導体装置によれば、従来使用
されてきた異方性導電樹脂と異なり、配線基板の接続端
子上に選択的に導電性粒子を載置させた状態で、半導体
素子のバンプと電気接続しているため、微細ピッチにお
いても隣接端子間の絶縁性が良好に保持され、また、半
導体素子のバンプと配線基板の接続端子との間に、確実
に導電性粒子が介在しているため、安定した電気接続が
得られるようになった。
【０１１４】また、本発明の半導体装置の製造方法によ
れば、配線基板の接続端子上に選択的に導電性粒子を載
置させた後に、絶縁性樹脂フィルムを用いて半導体素子
のバンプと電気接続することができるため、微細ピッチ
においても隣接端子間の電気絶縁性を良好に保持できる
半導体装置を効率的に提供することができるようになっ
た。また、本発明の半導体装置の製造方法によれば、熱
圧着する前に、導電性粒子の載置の仕方を予め検査する
ことができるため、微細ピッチにおいても隣接端子間の
電気絶縁性を益々良好に保持できるようになった。
【０１１５】また、本発明の半導体装置を構成する際
や、半導体装置の製造方法を実施する際に、無機粒子を
含有した絶縁性樹脂層の両面に、無機粒子を含有しない
絶縁性樹脂層を設けた、多層構造の絶縁性樹脂フィルム
を使用することにより、半導体素子および配線基板との
密着性を低下させることなく、界面における応力を低減
することができるようになった。したがって、半導体装
置における機械的強度、耐熱性、耐湿性を向上させるこ
とができるとともに、短時間での熱圧着が可能となっ
た。
【図面の簡単な説明】
【図１】本発明の配線基板における凹状部の断面図であ
る（その１）。
【図２】本発明の配線基板における凹状部の断面図であ
る（その２）。
【図３】本発明の半導体装置を構成するにあたり、熱圧
着する前の形態を説明するための図である（その１）。
【図４】本発明の半導体装置を構成するにあたり、熱圧
着後の形態を説明するための図である（その１）。
【図５】本発明の半導体装置を構成するにあたり、熱圧
着する前の形態を説明するための図である（その２）。
【図６】本発明の半導体装置を構成するにあたり、熱圧
着後の形態を説明するための図である（その２）。
【図７】絶縁性樹脂フィルムの断面図である。
【図８】本発明の半導体装置の断面図である（その
１）。
【図９】本発明の半導体装置の断面図である（その
２）。
【図１０】従来の半導体装置の断面図である（その
１）。
【図１１】従来の半導体装置の断面図である（その
２）。
【符号の説明】
１０，４０ 半導体装置 １２，４２ 半導体素子 １４，４４ 配線基板 １６，４６ バンプ（金属突起） １８，４８ 電極 ２０，５０ 基材 ２２，５２ 基部 ２４，５４ 接続端子 ２５，５５ 凹状部 ２６，５６ 空間部 ２８，５８ 導電性粒子 ３０，６０ 絶縁性樹脂（絶縁性樹脂フィルム） ６１ 中心層 ６２ 第１の表面層 ６３ 第２の表面層

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 導電性粒子及び絶縁性樹脂を用いて、バ
    ンプ付きの半導体素子を配線基板の接続端子に対して電
    気接続した半導体装置において、 配線基板の接続端子上に選択的に導電性粒子を載置する
    ことにより、バンプと接続端子との間の電気接続部にお
    ける導電性粒子の存在密度を、電気接続部の周辺部にお
    ける導電性粒子の存在密度よりも高くしてあることを特
    徴とする半導体装置。
  2. 【請求項２】 前記半導体素子のバンプの表面に、平坦
    部を形成してあることを特徴とする請求項１に記載の半
    導体装置。
  3. 【請求項３】 前記配線基板に凹状部を形成し、当該凹
    状部に空間部を残して接続端子を埋設してあることを特
    徴とする請求項１または２に記載の半導体装置。
  4. 【請求項４】 前記配線基板の接続端子の表面に、平坦
    部を形成してあることを特徴とする請求項１〜３のいず
    れか一項記載の半導体装置。
  5. 【請求項５】 前記バンプの面積をＳ１、前記接続端子
    の面積をＳ２、前記凹状部における空間部の深さをＨお
    よび前記導電性粒子の平均粒子径をＤとしたときに、Ｓ
    １＞Ｓ２ かつ Ｈ＜Ｄ の関係を満足することを特徴
    とする請求項３または４に記載の半導体装置。
  6. 【請求項６】 前記バンプの面積をＳ１、前記接続端子
    の面積をＳ２、前記凹状部における空間部の深さをＨお
    よび前記導電性粒子の平均粒子径をＤとしたときに、Ｓ
    ２＞Ｓ１ かつ Ｈ＞Ｄ の関係を満足することを特徴
    とする請求項３または４に記載の半導体装置。
  7. 【請求項７】 Ｄ／２≦Ｈの関係を満足することを特徴
    とする請求項５または６に記載の半導体装置。
  8. 【請求項８】 前記絶縁性樹脂が、前記導電性粒子より
    平均粒子径が小さい無機粒子を含有することを特徴とす
    る請求項１〜７記載の半導体装置。
  9. 【請求項９】 前記無機粒子が、球状シリカ粒子である
    ことを特徴とする請求項８に記載の半導体装置。
  10. 【請求項１０】 導電性粒子及び絶縁性樹脂フィルムを
    用いて、バンプ付きの半導体素子を配線基板の接続端子
    に対して電気接続して構成した半導体装置の製造方法に
    おいて、以下の（Ａ）〜（Ｄ）工程を含むことを特徴と
    する半導体装置の製造方法。 （Ａ）配線基板の接続端子上に、選択的に導電性粒子を
    載置する工程、（Ｂ）配線基板上に、半導体素子におけ
    るバンプの高さ以上の厚さを有する絶縁性樹脂フィルム
    を仮圧着する工程、（Ｃ）配線基板の接続端子と半導体
    素子の接続端子とを位置合わせする工程、（Ｄ）配線基
    板と半導体素子を熱圧着して、電気的接続と機械的接続
    を同時に行う工程。
  11. 【請求項１１】 前記（Ａ）工程において、配線基板上
    に、凹状部を形成するとともに、凹状部に空間部を残し
    て接続端子を埋設し、この空間部に導電性粒子を充填す
    ることにより、選択的に導電性粒子を載置することを特
    徴とする請求項１０に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記空間部に、前記導電性粒子を充填
    する前に、カップリング剤を付着させておくことを特徴
    とする請求項１１に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記（Ａ）工程において、前記導電性
    粒子として、強磁性材料を使用することを特徴とする請
    求項１０〜１２のいずれか一項に記載の半導体装置の製
    造方法。
  14. 【請求項１４】 前記（Ａ）工程において、前記導電性
    粒子を磁場中で充填することを特徴とする請求項１３に
    記載の半導体装置の製造方法。
  15. 【請求項１５】 前記（Ａ）工程において、前記バンプ
    の面積をＳ１、前記接続端子の面積をＳ２としたとき
    に、Ｓ１＞Ｓ２の関係を満足するとともに、 前記空間部の深さ（Ｈ）よりも小さい平均粒子径（Ｄ）
    を有する導電性粒子を使用することを特徴とする請求項
    １１〜１４のいずれか一項に記載の半導体装置の製造方
    法。
  16. 【請求項１６】 前記（Ａ）工程において、前記バンプ
    の面積をＳ１、前記接続端子の面積をＳ２としたとき
    に、Ｓ１＜Ｓ２の関係を満足するとともに、 前記空間部の深さ（Ｈ）よりも大きい平均粒子径（Ｄ）
    を有する導電性粒子を使用することを特徴とする請求項
    １１〜１４のいずれか一項に記載の半導体装置の製造方
    法。
  17. 【請求項１７】 Ｄ／２≦Ｈの関係を満足することを特
    徴とする請求項１５または１６に記載の半導体装置の製
    造方法。
  18. 【請求項１８】 前記（Ｂ）工程で使用する絶縁性樹脂
    フィルムが、中心層および両側層からなる三層構造を有
    しており、当該中心層は、前記導電性粒子より平均粒子
    径が小さい無機粒子を含有しており、かつ、両側層には
    無機粒子を含有していないことを特徴とする請求項１０
    〜１７のいずれか一項に記載の半導体装置の製造方法。
JP26373998A 1998-09-17 1998-09-17 半導体装置およびその製造方法 Expired - Fee Related JP3183272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26373998A JP3183272B2 (ja) 1998-09-17 1998-09-17 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26373998A JP3183272B2 (ja) 1998-09-17 1998-09-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000100865A true JP2000100865A (ja) 2000-04-07
JP3183272B2 JP3183272B2 (ja) 2001-07-09

Family

ID=17393626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26373998A Expired - Fee Related JP3183272B2 (ja) 1998-09-17 1998-09-17 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3183272B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001064619A (ja) * 1999-09-01 2001-03-13 Hitachi Chem Co Ltd 回路接続用フィルム状接着剤
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
JP2009105209A (ja) * 2007-10-23 2009-05-14 Nec Corp 電子装置及びその製造方法
JP2011077307A (ja) * 2009-09-30 2011-04-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
WO2011148445A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 半導体装置及びその製造方法
JP2012028273A (ja) * 2010-07-27 2012-02-09 Nhk Spring Co Ltd アース電極の接点及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001064619A (ja) * 1999-09-01 2001-03-13 Hitachi Chem Co Ltd 回路接続用フィルム状接着剤
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
JP2009105209A (ja) * 2007-10-23 2009-05-14 Nec Corp 電子装置及びその製造方法
JP2011077307A (ja) * 2009-09-30 2011-04-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
WO2011148445A1 (ja) * 2010-05-27 2011-12-01 パナソニック株式会社 半導体装置及びその製造方法
JP2012028273A (ja) * 2010-07-27 2012-02-09 Nhk Spring Co Ltd アース電極の接点及びその製造方法

Also Published As

Publication number Publication date
JP3183272B2 (ja) 2001-07-09

Similar Documents

Publication Publication Date Title
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JP4145730B2 (ja) 半導体内蔵モジュール
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6311888B1 (en) Resin film and a method for connecting electronic parts by the use thereof
CN100426492C (zh) 微电子封装件及其制造方法
JPH1027825A (ja) 半導体素子実装用基板、半導体素子実装用基板の製造方法、半導体装置、及び半導体装置の製造方法
US6365840B1 (en) Electrical connecting device and electrical connecting method
KR20000063759A (ko) 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
US7466030B2 (en) Semiconductor device and fabrication process thereof
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
JP3183272B2 (ja) 半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3477486B2 (ja) 電子部品の実装体の製造方法
JP3925752B2 (ja) バンプ付き配線基板及び半導体パッケ−ジの製造法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP3422243B2 (ja) 樹脂フィルム
JP2000290471A (ja) 封止用樹脂組成物
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3070544B2 (ja) ボール・グリッド・アレイ型半導体装置
JP3447569B2 (ja) 異方性導電膜およびそれを用いた電極接続構造
JP2003297977A (ja) 電子部品の製造方法
JP3882967B2 (ja) 回路板の製造法
JP2966354B2 (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees