JP2008311584A - 半導体パッケージの実装構造 - Google Patents

半導体パッケージの実装構造 Download PDF

Info

Publication number
JP2008311584A
JP2008311584A JP2007160341A JP2007160341A JP2008311584A JP 2008311584 A JP2008311584 A JP 2008311584A JP 2007160341 A JP2007160341 A JP 2007160341A JP 2007160341 A JP2007160341 A JP 2007160341A JP 2008311584 A JP2008311584 A JP 2008311584A
Authority
JP
Japan
Prior art keywords
bump
wiring board
printed wiring
mounting structure
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007160341A
Other languages
English (en)
Inventor
Masaru Sasaki
大 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007160341A priority Critical patent/JP2008311584A/ja
Priority to US12/213,280 priority patent/US20080308314A1/en
Priority to TW097122669A priority patent/TWI431746B/zh
Publication of JP2008311584A publication Critical patent/JP2008311584A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップからプリント配線板の実装面と反対面の配線パターンへの配線長を短縮するとともに、半導体チップとプリント配線板との線膨張係数の違いにより生じる応力を緩和して、接続部が破断することのない接続信頼性の高い半導体パッケージの実装構造を提供することを目的とする。
【解決手段】実装面３ａとその反対側の面３ｂとを貫通するビア７を有するプリント配線板３と、ビア７の反対側面３ｂの開口部を閉塞するように反対側の面３ｂに形成されてビア７と導通するビアランド７ａと、バンプ２を有する半導体チップ１と、半導体チップ１とプリント配線板３の実装面３ａとのあいだに充填される熱硬化性接着剤９とを具備してなり、
ビア７に異方性導電材料８が充填されるとともに、ビア７にバンプ２が挿入され、導電性粒子８ａによってバンプ２とビア７とが導通されていることを特徴とする半導体パッケージの実装構造１１を提供する。
【選択図】図１

Description

本発明は、半導体パッケージの実装構造に関するものである。
近年、半導体素子の集積度が年々向上し、それに伴って高密度化，高性能化，高速化、配線の微細化、多層化などが進んでいる。一方、実装の高密度化のためには、パッケージサイズの小型化及び薄型化が必要となっている。
例えば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）などは、ビアを備えたプリント配線板上に半導体素子を実装し、この半導体素子とプリント配線板との間をワイヤーボンディングやバンプによって接続した後に、プリント配線板の実装面側を封止樹脂により封止した構造を有している。この場合、プリント配線板の実装面の反対側の面にビアを介して接続端子を設けることが可能なため、多ピン化に対応可能なパッケージとなっている。
図９は、従来のフリップチップ実装構造を示す断面図である。図９に示すように、従来のフリップチップ実装構造１０は、半導体チップ１にバンプ２と呼ばれる突起電極を形成し、半導体チップ１をフェースダウンし、プリント配線板３の接続ランド４とバンプ２を接続させ、半導体チップ１とプリント配線板３とのあいだを熱硬化性接着剤９にて固着する構造である。
プリント配線板３には、接続ランド４と、このランド４から引き出される配線パターン６ａと、プリント配線板３の半導体チップ１の実装面３ａとは反対側の面３ｂに形成された別の配線パターン６ｂと、６ｂに形成されたボール端子５と、配線パターン６ａと配線パターン６ｂとを接続するビア７とが備えられている。
従来のフリップチップ実装構造１０では、プリント配線板３の実装面３ａの配線パターン６ａが接続ランド４から引き出され、ビア７を介して、反対側の面３ｂでボール端子５まで配線パターン６ｂが引き回されるため、配線パターンの短縮化が図れないという問題がある。
ここで、特許文献１や特許文献２では、バンプとビアの間に導電性材料を介在させる実装構造が開示されており、プリント配線板の配線長を短くする要求に応えている。
しかしながら、従来の半導体パッケージでは、半導体チップの線膨張係数とプリント配線板の線膨張係数の違いにより生じる応力により接続部が破断する問題が解決されておらず、半導体パッケージの接続信頼性を満足する実装構造となっていないのが現状である。
特開２００３−３２４１２６号 特開２００２−２６０４４４号
本発明は、上記の課題を解決するためになされたものであって、半導体チップからプリント配線板の実装面と反対側の面の配線パターンへの配線長を短縮するとともに、半導体チップの線膨張係数とプリント配線板の線膨張係数の違いにより生じる応力を緩和して、接続部が破断することのない接続信頼性の高い半導体パッケージの実装構造を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明の半導体パッケージの実装構造は、実装面とその反対側の面とを貫通するビアを有するプリント配線板と、ビアの実装面と反対側の面の開口部を閉塞するようにプリント配線板の反対側の面に形成されてビアと導通するビアランドと、実装面に実装されるバンプを有する半導体チップと、半導体チップとプリント配線板の実装面とのあいだに充填される熱硬化性接着剤とを具備してなり、
ビアに導電性粒子と絶縁樹脂からなる異方性導電材料が充填されるとともに、ビアにバンプが挿入され、導電性粒子によってバンプとビアとが導通されていることを特徴とする。
本発明の半導体パッケージの実装構造は、導電性粒子によって、バンプの先端部と、ビアランドとが導通されていることが好ましい。また、導電性粒子によって、バンプの側面部と、ビアの導体部とが導通されていることが好ましい。さらに、バンプの側面部と、ビアの導体部とが接触することで導通されていることが好ましい。
本発明の半導体パッケージの実装構造は、バンプ径Ｒ１がビア径Ｒ２よりも小さいことが好ましい。また、バンプ高さＨがビア深さＤよりも大きいことが好ましい。さらに、熱硬化性接着剤の線膨張係数と、異方性導電材料に含まれる絶縁樹脂の線膨張係数とが、半導体チップの線膨張係数と、プリント配線板の線膨張係数との間であることが好ましい。
以上説明したように、本発明の半導体実装構造によれば、半導体チップのバンプとビアとが導通され、ビアはプリント配線板の実装面の反対側にあるビアランドに導通するので、ビアとビアランドを介して半導体チップの配線をプリント配線板の反対側に引き回すことができる。これにより、配線長の短縮が可能となり、高速化の要求に対応可能な半導体パッケージの実装構造の提供が可能となる。
また、半導体チップの線膨張係数とプリント配線板の線膨張係数の違いにより応力が生じるが、バンプとビアとが弾力性のある導電性粒子を介して接続されるため、接続部への応力は、導電性粒子によって緩和される。
さらに、低弾性率であって、半導体チップの線膨張係数とプリント配線板の線膨張係数とのあいだの線膨張係数を有する熱硬化性接着剤により、半導体チップとプリント配線板とが接合されるため、バンプとビアとの接続部への応力は熱硬化性接着剤によっても緩和される。
以上により、バンプとビアとの接続部が破断する問題が発生しない、接続信頼性の高い半導体パッケージの実装構造の提供が可能となる。
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の実施形態である半導体パッケージの断面図である。
図１に示すように、本実施形態の半導体パッケージの実装構造１１は、半導体チップ１とプリント配線板３とが熱硬化性接着剤９によって固着されて、概略構成されている。
さらに、プリント配線板３に設けられたビア７の内部に、半導体チップ１のバンプ２が挿入され、バンプ２とビアランド７ａとによって、ビア７に充填されている異方性導電材料８中の導電性粒子８ａが挟まれて潰されている。そして導電性粒子８ａを介して、バンプ２とビアランド７ａとが導通される構造となっている。
本実施形態のバンプ２は、図１に示すように、半導体チップ１に設けられている。
バンプ２は、金属バンプが好ましく、半田バンプまたは金バンプがより好ましく、金スタッドバンプが特に好ましい。また、本実施形態では図１に示すように、バンプ２を後述するビア７内に挿入することから、バンプの先端を細く、バンプ高さを高く制御する必要があるため、画鋲形状となる金スタッドバンプの適用が好ましい。
バンプ２のバンプ径Ｒ１は、特に限定されないが、１５〜１００μｍの範囲が好ましい。バンプ径Ｒ１が１５μｍ未満になるとバンプの形成が困難となる。一方、バンプ径Ｒ１が１００μｍを超えるとパッケージの小型化、高密度化が困難となる。したがって、バンプ径Ｒ１は、１５〜１００μｍの範囲が好ましく、２０〜８０μｍの範囲がより好ましい。尚、バンプ２のバンプ径Ｒ１は、プリント配線板３に設けられたビア７のビア径Ｒ２よりも小さくなるように形成することが好ましい。
バンプ２の高さＨは、特に限定されないが、５０〜１００μｍの範囲が好ましい。また、バンプ２の高さＨは、プリント配線板３に設けられたビア７のビア深さＤ（プリント配線板３の厚みとほぼ等しい）よりも大きくなるように形成することが好ましく、ビア７の深さＤと、接合時のバンプ２のつぶれ量と、接合後の半導体チップ１とプリント配線板３の距離（スタンドオフ）とを考慮して形成することがより好ましい。
例えば、ビア７の深さＤが２５μｍであり、つぶれ量を５μｍ、スタンドオフ５０μｍとした場合には、バンプ２の高さＨは８０μｍで形成することを例示することができる。
バンプ２の間隔（バンプピッチ）は、特に限定されないが、狭ピッチ（例えば０．４ｍｍ以下）であることが好ましい。０．４ｍｍを超えるバンプピッチでは、従来の実装構造で対応可能となる。したがって、バンプピッチは０．４ｍｍ以下が好ましく、０．２ｍｍ以下がより好ましい。
本実施形態のプリント配線板３は、特に限定はされないが、多層ビルドアップ基板、フレキシブル基板、リジッドフレックス基板等の適用が可能であり、両面配線構造のフレキシブル基板の適用が好ましい。また、フレキシブル基板に対して、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）実装を適用することで、インナーリードの配線ピッチが３５μｍ以下の微細配線対応の半導体パッケージの実装構造１１の提供が可能となる。
本実施形態のビア７は、図１に示すように、プリント配線板３に設けられた貫通孔７ｃと、貫通孔７ｃの少なくとも内面に形成された導体部７ｂとから形成されている。また、実装面の反対側の面３ｂには、ビア７の貫通孔７ｃを塞ぐようにビアランド７ａが形成されている。ビアランド７ａは導体部７ｂと接合されて導通しており、また、ビアランド７ａ部は実装面の反対側の面３ｂの配線パターン６ｂと一体化されている。さらにビア７の導体部７ｂと実装面３ａの配線パターン６ａが接続されている。
これによりビア７の導体部７ｂおよびビアランド７ａによって、プリント配線板３の実装面３ａの配線パターン６ａと、実装面の反対側の面３ｂの配線パターン６ｂとが導通されている。
ビア７の導体部７ｂおよびビアランド７ａの材質として、Ｃｕ、Ａｌ、Ａｕ、Ｃｒ、Ｔｉの金属が好ましく、Ｃｕがより好ましい。
また、ビア径Ｒ２は、前述のバンプ径Ｒ１よりも大きいことが好ましく、３０〜１２０μｍの範囲であることがより好ましい。
本実施形態の異方性導電材料８は、図１に示すように、プリント配線板３に設けられているビア７に充填される。異方性導電材料８は、特に限定されないが、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）、または異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）が好ましく、本実施形態ではビア７内部のみ選択的に充填させることから、異方性導電ペースト（ＡＣＰ）がより好ましい。
異方性導電材料８は、後述する導電性粒子８ａとバインダ樹脂である絶縁樹脂８ｂから構成されており、絶縁樹脂８ｂとしては、合成ゴム、熱可塑性樹脂、熱硬化性樹脂等が適用可能である。また、絶縁樹脂８ｂは、一般には、高Ｔｇ（ガラス転移温度）、低給水率、低線膨張係数等の特性が要求される。
さらに、本実施形態では、絶縁樹脂８ｂの線膨張係数が５〜３０ｐｐｍ／℃の範囲であることが好ましく、後述する熱硬化性接着剤９の線膨張係数と同程度であるとともに、半導体チップ１の線膨張係数とプリント配線板３の線膨張係数との間であることがより好ましい。
導電性粒子８ａは、特に限定されないが、ニッケル（Ｎｉ）単体および金メッキ処理を施したＮｉといった金属核そのもの、または、スチレン、アクリル等の樹脂核に金メッキ処理を施したものが好ましく、高い弾力性が要求されることから、樹脂核に金メッキ処理したものがより好ましい。
導電性粒子８ａは、一般には電気的導通だけでなく、隣接電極間に接しない形状、適度な分散率および粒径サイズが要求される。本実施形態ではビア７の内部のみに充填され、かつ後述する熱硬化性接着剤９によって被覆されるため、導電性粒子８ａのビア７外部への流出により隣接電極が短絡する可能性は低い。
導電性粒子８ａの粒子径は、３〜１０μｍの範囲であることが好ましい。導電性粒子８ａの粒子径が大きいと、潰れ量が大きく、接続部への応力の緩和効果が大きいため好ましい。また、バンプ２の挿入により、ビア７内から導電性粒子８ａがあふれた場合に隣接電極間で短絡が生じないように、導電性粒子８ａの粒子径は、半導体チップ１とプリント配線板３との間の距離よりも小さいことが好ましい。
また、異方性導電材料８中の導電性粒子８ａの含有率は、５〜１５ｖｏｌ％の範囲であることが好ましい。異方性導電材料８中の導電性粒子８ａの含有率が高いと、バンプ２とビア７との間で導電性粒子８ａが潰される確率が高くなり、接続信頼性が高くなるため好ましい。
本実施形態の熱硬化性接着剤９は、図１に示すように、アンダーフィル樹脂として、半導体チップ１とプリント配線板３のあいだに充填され、熱硬化する際に半導体チップ１とプリント配線板３を固着する。熱硬化性接着剤９は特に限定されず、液状であっても、フィルム状であっても良い。
また、熱硬化性接着剤９は、低弾性率であることが好ましく、弾性率５ＧＰａ以下であることがより好ましい。
さらに、熱硬化性接着剤９の線膨張係数は、５〜３０ｐｐｍ／℃の範囲であることが好ましく、半導体チップ１の線膨張係数と、プリント配線板３の線膨張係数との間であることがより好ましい。
なお、熱硬化性接着剤９の線膨張係数と、異方性導電材料８中の絶縁樹脂８ｂとの線膨張係数とが同程度であることがより好ましい。熱硬化性接着剤９と異方性導電材料８とが一体となって、半導体チップ１とプリント配線板３の線膨張係数の違いにより生じる応力を緩和することが可能となり、バンプ２とビア７との接続部の信頼性が高い半導体パッケージの実装構造の提供ができる。
本実施形態における、バンプ２とビア７の接続部について、図面を参照して説明する。図２（Ａ）〜（Ｃ）は、本実施形態のバンプ２とビア７との接続部分の１ピン分の拡大断面図である。図２（Ａ）に示すように、ビア７を構成する貫通孔７ｃの中心付近にバンプ２が挿入された場合では、バンプ２の先端部２ａとビアランド７ａとの間で導電性粒子８ａが潰されることで、良好に導通される。
また、図２（Ｂ）に示すように、ビア７を構成する貫通孔７ｃの中心から少しずれた位置にバンプ２が挿入された場合では、バンプ２の先端部２ａとビアランド７ａとの間で導電性粒子８ａが潰されるとともに、バンプ２の側面部２ｂとビア７の導体部７ｂとの間においても導電性粒子８ａが潰されることで、良好に導通が確保される。
さらに、図２（Ｃ）に示すように、ビア７を構成する貫通孔７ｃの中心から大きくずれた位置にバンプ２が挿入された場合では、バンプ２の先端部２ａとビアランド７ａとの間で導電性粒子８ａが潰されるとともに、バンプ２の肩部２ｃとビア７の導体部７ｂとの間において、導電性粒子８ａを介さずにバンプ２が変形して接触することで、良好に導通が確保される。
以上のように、本実施形態の半導体パッケージの実装構造では、半導体チップ１の実装時のアライメントずれ、および半導体チップ１のバンプ２とプリント配線板３のビア７とのピッチずれが生じた場合においても良好な導通を確保することが可能である。
本実施形態の製造方法を、図面を参照して説明する。図３〜図８は本実施形態の半導体パッケージの実装構造の製造方法を説明するための図であって、図３はバンプ形成工程を示す断面図であり、図４〜図６は樹脂供給工程を示す断面図であり、図７〜図８はバンプ接続工程を示す断面図である。
尚、各図は、本実施形態の製造方法を説明するために、多数ある電極の内、１ピン部分のみを拡大して示したものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体パッケージの実装構造の寸法関係とは異なる。
本実施形態の半導体パッケージの実装構造の製造方法は、バンプ形成工程と、樹脂供給工程と、バンプ接続工程とから概略構成されている。以下、各工程について順次説明する。
最初に、バンプ形成工程では、図３に示すように、半導体チップ１に設けられている電極パッド１ａ上に、バンプ２を形成する。
バンプ２の形成方法は、特に限定されないが、リソグラフィ手法を利用しためっき工法や、超音波及び加熱方式を用いることが可能である。
例えば、超音波及び加熱方式によれば、金スタッドバンプの形成が可能である。具体的には、金線の先端を電極によってスパークさせて金ボールを形成し、この金ボールを半導体チップ１の電極パッド１ａに押し付ける。次に超音波振動を与えると、金ボールと電極パッド１ａとの間に金属間化合物が形成される。この後、金線を引きちぎり、先端をレベリングすることで、高さが均一であり、先端が平滑である金スタッドバンプが得られる。
次に、樹脂供給工程では、まず図４に示すようにプリント配線板３を、ビア７の開口部側である実装面３ａを上側、ビアランド７ａ側である実装面の反対側の面３ｂが下側となるように設置する。次に図５に示すように、異方性導電材料８をプリント配線板３のビア７に充填する。この際、異方性導電材料８はビア７内のみに充填し、異方性導電材料８中の導電性粒子８ａが、ビア７外である実装面３ａ上に残存していないことが好ましい。具体的には、異方性導電材料８としてＡＣＰを用いる場合では、ディスペンサー等を用いてビア７内のみに注入する方法や、ＡＣＰを印刷によりビア７内に充填した後、プリント配線板３の実装面３ａに塗布されているＡＣＰを溶剤等により除去する方法を用いることができる。
次に、図６に示すように、熱硬化性接着剤９を、ビア７の開口部を含むプリント配線板３の実装面３ａに供給する。熱硬化性接着剤９として、ペースト状の樹脂のみならず、フィルム状の樹脂を用いることが可能である。具体的には、ペースト状の樹脂例としてＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）や、フィルム上の樹脂としてＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）を用いることができる。
最後に、バンプ接続工程では、図７に示すように、半導体チップ１をバンプ２が下向きになるようにフェースダウンし、バンプ２とビア７との位置をアライメントする。次に図８に示すように、バンプ２をビア７にはめ込むように搭載し、半導体チップ１を加圧すると、ビア７に充填されている導電性粒子８ａは、バンプ２の底部２ａとビアランド７ａとに挟まれて潰れた状態となる。この後、加熱処理を行い、異方性導電材料８中の絶縁樹脂８ｂおよび熱硬化性接着剤９を硬化させて、半導体チップ１とプリント配線板３を固着する。例えば、１Ｎ／バンプの加重により、半導体チップ１を加圧し、２００℃で加熱するといった実装条件が例示される。
以上のようにして、図１に示すような、半導体パッケージの実装構造１１が製造される。
以上説明したように、本実施形態によれば、半導体チップ１のバンプ２とビア７とが導通され、ビア７はプリント配線板３の実装面の反対側の面３ｂにあるビアランド７ａに導通するので、ビア７とビアランド７ａを介して半導体チップ１の配線をプリント配線板３の反対側の配線６ｂに引き回すことができる。これにより、配線長の短縮が可能となり、高速化の要求に対応可能な半導体パッケージの実装構造１１の提供が可能となる。
また、半導体チップ１の線膨張係数とプリント配線板３の線膨張係数の違いにより応力が生じるが、バンプ２とビア７とが弾力性のある導電性粒子８ａを介して接続されるため、バンプ２とビア７との接続部への応力は、導電性粒子８ａによって緩和される。
また、低弾性率であって、半導体チップの線膨張係数とプリント配線板の線膨張係数とのあいだの線膨張係数を有する熱硬化性接着剤９により、半導体チップ１とプリント配線板３とが接合されるため、バンプ２とビア７との接続部への応力は、熱硬化性接着剤９によっても緩和される。
また、バンプ２とビア７の接続は、ビア７内へのバンプ２の挿入位置によらず、確実に導通を確保できる構造となっている。
以上により、バンプ２とビア７との接続部が破断するといった問題が発生しない、接続信頼性の高い半導体パッケージの実装構造１１の提供が可能となる。
さらに、異方性導電材料８をビア７内のみに供給し、ビア７の開口部を熱硬化性接着剤９で被覆するため、バンプ２の圧着時に導電性粒子８ａはビア７の外への流出することがあっても、被覆した熱硬化性接着剤９によって、導電性粒子８ａが隣接端子間との短絡に至るまでの流出を抑制する。以上により、従来のＡＣＦ接合やＡＣＰ接合で問題となっていた導電性粒子８ａによる隣接端子間の短絡の問題が生じないため、微細配線化にも対応可能な高密度化対応の半導体パッケージの実装構造１１の提供が可能となる。
本発明の活用例として、導電性粒子を用いたフリップチップ実装による半導体パッケージ全般に用いることができる。
図１は、本発明の実施形態である半導体パッケージの断面図である。 図２（Ａ）〜（Ｃ）は、本発明の実施形態のバンプとビアの接続部分の１ピン分の拡大断面図である。 図３は、本発明の実施形態のバンプ形成工程を示す断面図である。 図４は、本発明の実施形態の樹脂供給工程を示す断面図である。 図５は、本発明の実施形態の樹脂供給工程を示す断面図である。 図６は、本発明の実施形態の樹脂供給工程を示す断面図である。 図７は、本発明の実施形態のバンプ接続工程を示す断面図である。 図８は、本発明の実施形態のバンプ接続工程を示す断面図である。 図９は、従来のフリップチップ実装構造を示す断面図である。
符号の説明
１・・・半導体チップ、２・・・バンプ、２ａ・・・バンプの先端部、２ｂ・・・バンプの側面部、２ｃ・・・バンプの肩部、３・・・プリント配線板、３ａ・・・実装面、３ｂ・・・実装面の反対側の面、４・・・接続ランド、５・・・ボール端子、６ａ、６ｂ・・・配線パターン、７・・・ビア、７ａ・・・ビアランド、７ｂ・・・ビアの導体部、７ｃ・・・貫通孔、８・・・異方性導電材料、８ａ・・・導電性粒子、８ｂ・・・絶縁樹脂、９・・・熱硬化性接着剤、１０・・・従来のフリップチップ実装構造、１１・・・半導体パッケージの実装構造、Ｄ・・・ビア深さ、Ｈ・・・バンプ高さ、Ｒ１・・・バンプ径、Ｒ２・・・ビア径

Claims (7)

  1. 実装面とその反対側の面とを貫通するビアを有するプリント配線板と、前記ビアの前記反対側の面の開口部を閉塞するように前記プリント配線板の前記反対側の面に形成されて前記ビアと導通するビアランドと、前記実装面に実装されるバンプを有する半導体チップと、前記半導体チップと前記プリント配線板の前記実装面とのあいだに充填される熱硬化性接着剤とを具備してなり、
    前記ビアに導電性粒子と絶縁樹脂からなる異方性導電材料が充填されるとともに、前記ビアに前記バンプが挿入され、前記導電性粒子によって前記バンプと前記ビアとが導通されていることを特徴とする半導体パッケージの実装構造。
  2. 前記導電性粒子によって、前記バンプの先端部と、前記ビアランドとが導通されていることを特徴とする請求項１に記載の半導体パッケージの実装構造。
  3. 前記導電性粒子によって、前記バンプの側面部と、前記ビアの導体部とが導通されていることを特徴とする請求項１または請求項２に記載の半導体パッケージの実装構造。
  4. 前記バンプの側面部と、前記ビアの導体部とが接触して導通されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体パッケージの実装構造。
  5. 前記バンプ径Ｒ１が、前記ビア径Ｒ２よりも小さいことを特徴とする請求項１〜４のいずれか一項に記載の半導体パッケージの実装構造。
  6. 前記バンプ高さＨが、前記ビア深さＤよりも大きいことを特徴とする請求項１〜５のいずれか一項に記載の半導体パッケージの実装構造。
  7. 前記熱硬化性接着剤の線膨張係数と、前記異方性導電材料に含まれる前記絶縁樹脂の線膨張係数とが、前記半導体チップの線膨張係数と、前記プリント配線板の線膨張係数との間であることを特徴とする請求項１〜６のいずれか一項に記載の半導体パッケージの実装構造。
JP2007160341A 2007-06-18 2007-06-18 半導体パッケージの実装構造 Ceased JP2008311584A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007160341A JP2008311584A (ja) 2007-06-18 2007-06-18 半導体パッケージの実装構造
US12/213,280 US20080308314A1 (en) 2007-06-18 2008-06-17 Implementation structure of semiconductor package
TW097122669A TWI431746B (zh) 2007-06-18 2008-06-18 半導體元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160341A JP2008311584A (ja) 2007-06-18 2007-06-18 半導体パッケージの実装構造

Publications (1)

Publication Number Publication Date
JP2008311584A true JP2008311584A (ja) 2008-12-25

Family

ID=40131266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160341A Ceased JP2008311584A (ja) 2007-06-18 2007-06-18 半導体パッケージの実装構造

Country Status (3)

Country Link
US (1) US20080308314A1 (ja)
JP (1) JP2008311584A (ja)
TW (1) TWI431746B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016726A (ja) * 2007-07-09 2009-01-22 Elpida Memory Inc 半導体装置及びその製造方法
JP2011014680A (ja) * 2009-07-01 2011-01-20 Casio Computer Co Ltd 半導体装置の製造方法
JP2014083705A (ja) * 2012-10-19 2014-05-12 Konica Minolta Inc インクジェットヘッド
JP2015126229A (ja) * 2013-12-26 2015-07-06 インテル コーポレイション 可撓性マイクロ電子アセンブリ及び方法
JP2016115799A (ja) * 2014-12-15 2016-06-23 富士通株式会社 電子装置及び電子装置の製造方法
JP2017228659A (ja) * 2016-06-22 2017-12-28 株式会社ジェイテクト 半導体装置
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
CN110194435A (zh) * 2018-02-26 2019-09-03 Tdk电子股份有限公司 电子设备
JP2020532851A (ja) * 2017-09-01 2020-11-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
KR101557841B1 (ko) * 2012-12-07 2015-10-06 제일모직주식회사 이방 전도성 필름
WO2014182239A1 (en) * 2013-05-07 2014-11-13 Smartflex Technology Pte Ltd Ultra-thin smart card modules with chip bumps disposed in susbtrate via holes and methods of fabricating the same
KR102199991B1 (ko) * 2014-05-28 2021-01-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
KR102268385B1 (ko) * 2014-08-14 2021-06-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9559075B1 (en) * 2016-01-06 2017-01-31 Amkor Technology, Inc. Semiconductor product with interlocking metal-to-metal bonds and method for manufacturing thereof
US10741482B2 (en) 2017-12-29 2020-08-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661419A (ja) * 1992-08-06 1994-03-04 Hitachi Ltd 電子部品及びその接続方法
JP2000100865A (ja) * 1998-09-17 2000-04-07 Nec Corp 半導体装置およびその製造方法
JP2000232130A (ja) * 1999-02-09 2000-08-22 Toshiba Corp 半導体チップの実装方法
WO2000057469A1 (fr) * 1999-03-23 2000-09-28 Citizen Watch Co., Ltd. Structure et procédé de montage de semi-conducteur
JP2000277683A (ja) * 1999-01-18 2000-10-06 Toshiba Corp 半導体装置、及び半導体装置の実装方法
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2005032989A (ja) * 2003-07-14 2005-02-03 Matsushita Electric Ind Co Ltd 半導体装置の接続方法
JP2007035897A (ja) * 2005-07-27 2007-02-08 Asahi Kasei Electronics Co Ltd 回路接着シート及び微細接続構造体
WO2007027417A2 (en) * 2005-08-31 2007-03-08 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
CN1236489C (zh) * 1998-03-27 2006-01-11 精工爱普生株式会社 半导体装置及其制造方法、电路基板和电子装置
US6046909A (en) * 1998-11-16 2000-04-04 Intel Corporation Computer card with a printed circuit board with vias providing strength to the printed circuit board
US6492738B2 (en) * 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US7183650B2 (en) * 2001-07-12 2007-02-27 Renesas Technology Corp. Wiring glass substrate for connecting a semiconductor chip to a printed wiring substrate and a semiconductor module having the wiring glass substrate
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
JP4224056B2 (ja) * 2005-12-22 2009-02-12 株式会社東芝 基板検査方法、プリント配線板および電子回路装置
JP2007305799A (ja) * 2006-05-11 2007-11-22 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661419A (ja) * 1992-08-06 1994-03-04 Hitachi Ltd 電子部品及びその接続方法
JP2000100865A (ja) * 1998-09-17 2000-04-07 Nec Corp 半導体装置およびその製造方法
JP2000277683A (ja) * 1999-01-18 2000-10-06 Toshiba Corp 半導体装置、及び半導体装置の実装方法
JP2000232130A (ja) * 1999-02-09 2000-08-22 Toshiba Corp 半導体チップの実装方法
WO2000057469A1 (fr) * 1999-03-23 2000-09-28 Citizen Watch Co., Ltd. Structure et procédé de montage de semi-conducteur
WO2001026147A1 (fr) * 1999-10-04 2001-04-12 Seiko Epson Corporation Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2005032989A (ja) * 2003-07-14 2005-02-03 Matsushita Electric Ind Co Ltd 半導体装置の接続方法
JP2007035897A (ja) * 2005-07-27 2007-02-08 Asahi Kasei Electronics Co Ltd 回路接着シート及び微細接続構造体
WO2007027417A2 (en) * 2005-08-31 2007-03-08 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016726A (ja) * 2007-07-09 2009-01-22 Elpida Memory Inc 半導体装置及びその製造方法
JP2011014680A (ja) * 2009-07-01 2011-01-20 Casio Computer Co Ltd 半導体装置の製造方法
JP2014083705A (ja) * 2012-10-19 2014-05-12 Konica Minolta Inc インクジェットヘッド
JP2015126229A (ja) * 2013-12-26 2015-07-06 インテル コーポレイション 可撓性マイクロ電子アセンブリ及び方法
JP2016115799A (ja) * 2014-12-15 2016-06-23 富士通株式会社 電子装置及び電子装置の製造方法
JP2017228659A (ja) * 2016-06-22 2017-12-28 株式会社ジェイテクト 半導体装置
JP2019021919A (ja) * 2017-07-11 2019-02-07 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7335574B2 (ja) 2017-07-11 2023-08-30 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
JP2020532851A (ja) * 2017-09-01 2020-11-12 エルジー イノテック カンパニー リミテッド 発光素子パッケージ
JP7252597B2 (ja) 2017-09-01 2023-04-05 スージョウ レキン セミコンダクター カンパニー リミテッド 発光素子パッケージ
CN110194435A (zh) * 2018-02-26 2019-09-03 Tdk电子股份有限公司 电子设备
JP2019165209A (ja) * 2018-02-26 2019-09-26 Tdk株式会社 電子デバイス
US10903156B2 (en) 2018-02-26 2021-01-26 Tdk Corporation Electronic device with stud bumps
US11444015B2 (en) 2018-02-26 2022-09-13 Tdk Corporation Electronic device with stud bumps

Also Published As

Publication number Publication date
TWI431746B (zh) 2014-03-21
US20080308314A1 (en) 2008-12-18
TW200919678A (en) 2009-05-01

Similar Documents

Publication Publication Date Title
JP2008311584A (ja) 半導体パッケージの実装構造
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP5593018B2 (ja) コンプライアンスを有する超小型電子アセンブリ
US9433109B2 (en) Wiring substrate and semiconductor package
JP5186741B2 (ja) 回路基板及び半導体装置
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP5052605B2 (ja) 半導体チップ
JP3847693B2 (ja) 半導体装置の製造方法
JP2008192984A (ja) 半導体装置及びその製造方法
EP3301712A1 (en) Semiconductor package assembley
JP2008244180A (ja) 実装構造体およびその製造方法
JP5245270B2 (ja) 半導体装置及びその製造方法
JP2007103953A (ja) 導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法
JP2006196560A (ja) 半導体装置
JP3851585B2 (ja) プリント配線板へのベアチップ半導体素子の接続方法
JP2005259848A (ja) 半導体装置及びその製造方法
JP5333220B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2007142187A (ja) 半導体装置
JP3768870B2 (ja) 半導体素子の実装方法
JP2004111753A (ja) プリント配線基板、電子部品の実装構造およびプリント配線基板の製造方法
JP2010087418A (ja) 電子装置及びその製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP4591715B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140814

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140826

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141010

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20151027