JP2000277683A - 半導体装置、及び半導体装置の実装方法 - Google Patents

半導体装置、及び半導体装置の実装方法

Info

Publication number
JP2000277683A
JP2000277683A JP2000006305A JP2000006305A JP2000277683A JP 2000277683 A JP2000277683 A JP 2000277683A JP 2000006305 A JP2000006305 A JP 2000006305A JP 2000006305 A JP2000006305 A JP 2000006305A JP 2000277683 A JP2000277683 A JP 2000277683A
Authority
JP
Japan
Prior art keywords
flexible
mounting
flexible substrate
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000006305A
Other languages
English (en)
Other versions
JP3880762B2 (ja
Inventor
Yasuhiro Koshio
康弘 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000006305A priority Critical patent/JP3880762B2/ja
Publication of JP2000277683A publication Critical patent/JP2000277683A/ja
Application granted granted Critical
Publication of JP3880762B2 publication Critical patent/JP3880762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 薄型にして低剛性化を実現し、且つパッケー
ジの反りが小さく製品単体としての平坦性を確保するこ
とができる半導体装置を提供する。 【解決手段】 表面に金属配線が形成された有機基板
と、前記有機基板の金属配線とフリップチップ構造で接
続された薄型のシリコンチップと、前記シリコンチップ
の表面保護用に、前記有機基板と前記シリコンチップと
の間に封入された封止部材とを備えたことにある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ，ＶＬＳ
Ｉ，ＵＬＳＩ，ＧＩ等の半導体集積回路用の半導体装
置、及び半導体装置の実装方法に関する。
【０００２】
【従来の技術】図.１は、現在用いられている半導体パ
ッケージ（BGA : Ball Grid Array）の一構造例を
示す断面斜視図である。この半導体パッケージは、イン
ターポーザである基板１０１上に、厚さ３００μm、乃
至４５０μｍ、若しくはそれ以上の厚さのシリコンチッ
プ１０２が搭載されている。シリコンチップ１０２のボ
ンディグパッド（電極）は、基板１０１表面上の電極と
ボンディングワイヤ１０３で接続されている。更に基板
１０１表面側の電極から、基板１０１中に形成されたス
ルーホールを介して、基板１０１の裏面側に配設された
半田ボール（基板実装用端子）１０４と電気的に接続さ
れている。そして、シリコンチップ１０２がモールド樹
脂１０５で被包されるような形状でパッケージが成型さ
れている。そして、半田ボール（基板実装用端子）１０
４を介して実装基板に接続され実装体を構成する。しか
しながら、図１に示す半導体パッケージの厚さは、薄い
ものでも１．２ｍｍ程度あり、携帯機器などの小型化、
軽量化等に伴う近年のパッケージの薄型化の要求には、
十分満足のいくパッケージ厚になっていなかった。
【０００３】
【発明が解決しようとする課題】そこで、半導体パッケ
ージの厚みを一層薄くするために、パッケージの各構成
材料の厚みをそれぞれ薄くすることが考えられる。しか
し、単純に各構成材料の厚みを薄くしたのでは、パッケ
ージの反りが大きくなり、製品単体としての平坦性が確
保出来ないという問題があった。例えば、０．１２ｍｍ
のパッケージを実現する場合において、使用する各構成
部品材料、例えばモールド樹脂等をそのままの物性値
（ヤング率１２〜２５ＧＰａ程度）で使用すると、２０
ｍｍの長さに対し、１．５ｍｍ程度の大きな反りが発生
する。加えて、各構成材料自体の剛性が高いため、少し
の変位でも樹脂割れが発生し、製品としての信頼性が確
保出来ない。このような点から、従来では、パッケージ
厚を極端に薄くしても、半導体パッケージとしては成立
し得ないのが現状であった。
【０００４】
【課題を解決するための手段】本発明は、上述の如き現
在用いられている問題点を解決するためになされたもの
で、その目的は、薄型にして低剛性化を実現し、且つパ
ッケージの反りが小さく製品単体としての平坦性を確保
することが出来る半導体パッケージを提供することであ
る。また、本発明の他の目的は、全体の厚さが薄く、し
かも実装信頼性の高い実装体を提供することである。本
発明の更に他の目的は、パイプの側壁等の曲面に実装可
能な、低剛性を有した実装信頼性の高い実装体を提供す
ることである。本発明の更に他の目的は、複数の半導体
チップを厚み方向に積層し、しかも全体の厚さが薄く、
実装信頼性の高い実装体を提供することである。本発明
の更に他の目的は、上記実装体を簡便に組み立てること
が可能な実装体の製造方法を提供することである。上記
目的を達成するために、本発明の第１の特徴は、主表面
に複数の金属配線が形成された低剛性の基板（以下にお
いて、「フレキシブル基板」という。）と、このフレキ
シブル基板の上方に配置され、複数の接続用パッドを有
する低剛性の半導体チップ（以下において、「フレキシ
ブル半導体チップ」という。）と、この半導体チップ上
の複数の接続用パッドと、フレキシブル基板上の複数の
金属配線とをそれぞれ電気的に接続する接続金属と、及
びフレキシブル基板とフレキシブル半導体チップとの間
に封入された封止部材とからなるフレキシブル・パッケ
ージであることである。
【０００５】本発明の第１の特徴に係るフレキシブル・
パッケージは、半導体チップを通常用いられている厚さ
よりも薄くし、剛性を低下させたフレキシブル半導体チ
ップを搭載している点に特徴がある。半導体チップとし
ては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）の元素
半導体や、ガリウム砒素（ＧａＡｓ）、ガリウム燐（Ｇ
ａＰ）、インジウム燐（ＩｎＰ）、炭化珪素（ＳｉＣ）
等の化合物半導体チップでもかまわない。更に、フレキ
シブル基板等のパッケージの各構成部品の厚みも薄くす
ることにより、パッケージ全体を低剛性化している。こ
のため、変位によるパッケージ割れの発生を回避するこ
とが出来る。また、フレキシブル基板とフレキシブル半
導体チップとの間に封止部材が封入される構造であるた
め、パッケージの反りを非常に小さくすることが出来
る。このため、フレキシブル・パッケージの製品単体と
しての平坦性を十分確保することが可能になる。特に、
封止部材を線膨脹係数の低い材料で構成すれば、平常時
の平坦性をより一層確保することが出来、且つ低剛性構
造であるため、曲面への実装等も可能になる。また、薄
くて低剛性であるという特徴を利用して、ＩＣカード等
にも適用可能である。
【０００６】本発明の第２の特徴は、主表面に複数の実
装配線が形成された実装基板と、複数の実装配線のそれ
ぞれと、電気的に接続された複数の金属配線を主表面に
有するフレキシブル基板と、フレキシブル基板の主表面
の上方に配置されたフレキシブル半導体チップと、複数
の接続用パッドと、複数の金属配線とをそれぞれ電気的
に接続する接続金属と、及びフレキシブル基板とフレキ
シブル半導体チップとの間に封入された封止部材とから
なる半導体装置即ち実装体（module）であることであ
る。本発明の第２の特徴に係る実装体（module）におい
ては、剛性を低下させるように、通常用いられている厚
さよりも薄く成形したフレキシブル半導体チップを搭載
している。更に、フレキシブル基板等の各構成部品の厚
みも薄くしているので、実装体全体が低剛性化してい
る。従って、組み立て作業時の温度履歴や動作環境とし
ての温度変化に伴い、膨脹係数の差による応力が発生し
た場合でも、この応力を緩和出来る。例えば、実装基板
と半導体チップとの線膨脹係数が互いに大きく異なるた
め、温度変化により、高温側では実装基板が半導体チッ
プに対して相対的に延び、低温側では実装基板が半導体
チップに対して相対的に縮む。しかし、本発明の第２の
特徴に係る実装体においては、半導体チップの厚さが薄
いため、半導体チップの表面に垂直方向の変位の自由度
が大きい。つまり、半導体チップが、その表面に垂直方
向に自在に変位可能であるため、応力が緩和される。従
って、温度変化により内部構造の破壊が発生しにくくな
り、実装信頼性が向上する。この結果、実装体の製品と
しての信頼性を確保することが可能になる。また、フレ
キシブル基板とフレキシブル半導体チップとの間に封止
部材が封入される構造であるため、実装体の反りを非常
に小さくすることが出来、製品単体としての平坦性を十
分確保することが可能になる。
【０００７】本発明の第２の特徴に係る実装体は低剛性
構造であるため、実装基板を曲面で構成するような形態
も実現可能である。従って、一応用例としては、配管等
の曲面への実装等が可能となる。また、薄型でフレキシ
ブルであるという特徴を利用して、ＩＣカード等にも適
用可能である。本発明の第３の特徴は、主表面に複数の
実装配線が形成された実装基板と、複数の実装配線のそ
れぞれと、電気的に接続された複数の第１の金属配線を
主表面に有する第１のフレキシブル基板と、複数の第１
の接続用パッドを表面に有し、第１のフレキシブル基板
の主表面の上方に配置された第１のフレキシブル半導体
チップと、複数の第１の接続用パッドと、複数の第１の
金属配線とをそれぞれ電気的に接続する第１の接続金属
と、第１のフレキシブル基板と第１のフレキシブル半導
体チップとの間に封入された第１の封止部材と、複数の
第１の金属配線のそれぞれと、電気的に接続された複数
の第２の金属配線を主表面に有する第２のフレキシブル
基板と、複数の第２の接続用パッドを表面に有し、第２
のフレキシブル基板の主表面の上方に配置された第２の
フレキシブル半導体チップと、複数の第２の接続用パッ
ドと、複数の第２の金属配線とをそれぞれ電気的に接続
する第２の接続金属と、第２のフレキシブル基板と第２
のフレキシブル半導体チップとの間に封入された第２の
封止部材とからなる半導体装置即ち実装体（multi chi
p module）であることである。
【０００８】本発明の第３の特徴によれば、薄型のフレ
キシブル半導体チップを搭載し且つ、フレキシブル基板
等の各構成材料の厚みも薄くすることにより、半導体チ
ップ１枚当たりに必要とされる厚さを極めて薄く出来
る。従って、複数枚のフレキシブル半導体チップを積層
し、スタック構造を構成した場合、実装体（multi chi
p module）全体の厚さを薄くすることが可能である。
また、それぞれの半導体チップを低剛性化しているの
で、構成部品の膨張係数の差に起因した変位によるパッ
ケージ割れや、内部構造の破損を回避することが出来、
製品としての実装信頼性を高く維持することが可能にな
る。本発明の第４の特徴は、半導体チップを１０μｍ〜
１５０μｍの厚さに薄くする工程と、実装基板の主表面
に複数の実装配線を形成する工程と、フレキシブル基板
の主表面に複数の金属配線を形成する工程と、フレキシ
ブル基板の主表面の上方に半導体チップを搭載する工程
と、及び複数の実装配線と、複数の金属配線とをそれぞ
れ位置合わせし、互いに電気的に接続する工程とからな
る半導体装置の実装方法即ち実装体（module）の製造方
法であることである。
【０００９】本発明の第４の特徴に係る実装体の製造方
法によれば、全体の厚さが薄く、且つ低剛性化し、実装
信頼性の高い実装体を簡単に製造することが出来る。
【００１０】
【発明の実施の形態】（第１の実施例）図２（ａ）に示
すように、本発明の第１実施例に係るフレキシブル・パ
ッケージは、主表面に複数の金属配線１２ａ，・・・・・，
１２ｊ，・・・・・が形成されたフレキシブル基板１１と、
このフレキシブル基板１１の上方に配置され、複数の接
続用パッドを有するフレキシブル半導体チップ１４；複
数の接続用パッドと、複数の金属配線とをそれぞれ電気
的に接続する接続金属１５ａ，・・・・・，１５ｊ，・・・・・；
及びフレキシブル基板１１とフレキシブル半導体チップ
１４との間に封入された封止部材１６とから構成されて
いる。金属配線は、フレキシブル基板１１上に、複数の
放射状に延びるアルミニウム（Ａｌ）配線１２ａ，・・・・
・，１２ｊ，・・・・・として構成されている。Ａｌ配線１２
ａ，・・・・・，１２ｊ，・・・・・の厚さは例えば９μｍであ
る。フレキシブル基板１１は、有機基板が好ましく、本
発明の第１実施例においては、ポリエチレン・テレフタ
レート（ＰＥＴ）材を用いている。フレキシブル基板
（ＰＥＴ基板）１１の厚さは、１０〜５０μｍが好まし
い。図2（a）においては、例えば３８μｍとしている。
フレキシブル基板（ＰＥＴ基板）１１の厚さを薄くする
ことにより、低剛性化図っている。また、フレキシブル
半導体チップ１４としては、シリコンチップ１４を用い
ている。また、シリコンチップ１４の厚さは、１０μｍ
〜１５０μｍ、例えば５０μｍと極力薄く形成されてい
る（製造方法は後述する）。そして、このフレキシブル
基板（ＰＥＴ基板）１１の主表面に形成されたＡｌ配線
１２ａ上には、接続金属として、高導電性材料である金
（Ａｕ）を用いたバンプ１５ａが、・・・・・，Ａｌ配線１
２ｊの上には、金（Ａｕ）バンプ１５ｊが、・・・・・がが
配置されている。図示を省略しているが、シリコンチッ
プ１４の表面の周辺部の、金（Ａｕ）バンプ１５ａ，・・
・・・，１５ｊ，・・・・・に対応した位置には、アルミニウム
（Ａｌ）等の金属の薄膜からなる接続パッドが配置され
ている。そして、Ａｌ配線１２ａとシリコンチップ１４
上の対応する接続パッドが、金（Ａｕ）バンプ１５ａを
介して接続され，・・・・・，Ａｌ配線１２ｊとシリコンチ
ップ１４上の対応する接続パッドが、金（Ａｕ）バンプ
１５ｊを介して接続され、フリップチップ構造を構成し
ている。金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・・・
・・の厚さは、例えば２０μｍである。そして、このバン
プ接続部分を含むシリコンチップ１４の表面を保護する
ために、シリコンチップ１４の表面は線膨脹係数α＝
０．０１〜３０ｐｐｍ／℃の材料からなるアンダーフィ
ル１６によって封止されている。具体的には、封止部材
として、例えば、線膨張係数α＝０．１〜１５ｐｐｍ／
℃程度のＡＣＦ樹脂等からなるアンダーフィル１６を用
いている。
【００１１】図２（ｂ）は、図２（ａ）に示したフレキ
シブル・パッケージを実装基板に実装して構成した本発
明の第１実施例に係る実装体（module）の断面構造図で
ある。フレキシブル基板（ＰＥＴ基板）１１の中央部に
は、シリコンチップ１４が収納されるキャビティ１３が
形成されている。ＰＷＢ（printed wiring board），
ＦＰＣ（flexible printed circuit board）などの
実装基板２１の主表面には、厚さ１８μｍ〜２２μｍの
複数の放射状に延びる実装配線２２ａ，・・・・・，２２
ｊ，・・・・・が配置されている。そして、フレキシブル基
板（ＰＥＴ基板）１１の主表面のＡｌ配線１２ａと実装
基板２１の実装配線２２ａとが、導電性接着剤２３を介
して互いに接続され、Ａｌ配線１２ｊと実装配線２２ｊ
とが導電性接着剤２３を介して互いに接続されて、本発
明の第１実施例に係る実装体が構成されている。このよ
うな構造の本発明の第１実施例に係る実装体では、図２
（ｂ）に示すように、フレキシブル基板（ＰＥＴ基板）
１１の最高端から実装配線２２の上面までが、例えば１
２０μｍ程度となり、現在用いられているパッケージに
無い薄さと実装信頼性を有した実装体が実現される。
【００１２】そして、フレキシブル基板（ＰＥＴ基板）
１１のＡｌ配線１２ａ，・・・・・，１２ｊ，・・・・・と極めて
薄膜化したフレキシブルなシリコンチップ１４をＡｕバ
ンプ１５ａ，・・・・・，１５ｊ，・・・・・を介してフリップチ
ップ構造で接続した構造であるので、パッケージの反り
を非常に小さくすることが可能になる。シリコンチップ
１４とフレキシブル基板（ＰＥＴ基板）１１との間に
は、樹脂１６を封入しておけば良い。また、シリコンチ
ップ１４と実装基板２１の主表面との間には、ソルダー
・レジスト等の樹脂を封入しておけばよい。具体的に
は、図１に示す実装体では、上述したように２０ｍｍの
長さに対し１．５ｍｍ程度の大きな反りが発生するが、
本発明の第１実施例に係る実装体の反りは、１７ｍｍの
長さに対し０．１５ｍｍ前後までに、反りを抑えること
が可能となる。通常の市販のウェハの厚さは、ウェハサ
イズにも依存するが、４５０μｍ乃至１ｍｍ程度であ
る。例えば、６インチウェハでは、６００μｍ乃至６５
０μｍ程度の厚さを有する。ウェハサイズが大きくなる
に従ってい、ウェハの厚さも厚くなる。本発明の第１実
施例に係る実装体に用いるシリコンチップ１４の厚さ
は、このような通常の市販のウェハの厚さよりも、極力
薄くすることが望ましい。極めて薄くすることによりシ
リコンチップ１４が破断するまでの、シリコンチップ１
４撓み量を大きくすることが出来る。つまり、シリコン
チップ１４の厚さを、極めて薄くし、フレキシブルにす
ることにより、シリコンチップ１４が破断に至るまでの
シリコンチップ１４の撓みの曲率半経を小さくすること
が可能になる。この効果を示す実験結果のグラフを図３
（ａ）及び図３（ｂ）に示す。
【００１３】図３（ａ）は、図４（ｂ）及び図４（Ｃ）
に示すような、短冊状のシリコンチップからなる試料３
０を用い破断実験を行った場合の、シリコンチップの厚
みと撓み量の関係を示すグラグである。試料３０は、幅
が５ｍｍで所定の長さを有する。一方、この破断実験に
は、２つの支点となるエッジを有した測定治具を用意す
る。２つの支点間の距離は５ｍｍである。そして、２つ
の支点となるエッジ間に横たわるるように、短冊状のシ
リコンチップ３０の長手方向を選んで配置して、２つの
支点の中央部に破断圧力を加えて、撓みを測定する。さ
て、シリコンウェハ３１を研削により薄膜化する場合、
シリコンウェハ３１の裏面には、図４（ａ）に示すよう
に、研削による円弧放射状の「研削紋」３９が全面に発
生する。研削は図４（ａ）に示すように、シリコンウェ
ハ３１を表面保護テープ３６に貼り付けて固定してから
行う。表面保護テープ３６は、フラットリング３５に貼
り付け、この表面保護テープ３６の皺などを除去した状
態で、シリコンウェハ３１を貼り付け固定している。図
４（ｂ）及び図４（Ｃ）に示すような、幅が５ｍｍの短
冊状のシリコンチップの限定された面積内においては、
研削紋３９、より正確には、それぞれの研削紋３９の接
線は、ほぼ平行な複数の線の模様として近似出来る。そ
こで、本発明においては、試料の長辺近傍における研削
紋３９の接線の方向が、試料の長辺に対してなす角を
「研削紋角θ」と定義する。図３（ａ）中の曲線Ｐ１
は、図４（ｂ）に示すような研削紋角θ≦１０°のシリ
コンチップからなる試料に対する結果を示す。また、図
３（ａ）の曲線Ｐ２は、図４（Ｃ）に示すような研削紋
角θ≧８０°である試料に対する結果を示す。図４
（ｂ）に示す研削紋角θ≦１０°になるような方向に切
り出した試料の方が、図４（Ｃ）に示す研削紋角θ≧８
０°になるような方向に切り出した試料よりも、撓み量
が大きく、破断に対して強いことが分かる。
【００１４】従って、本発明の第１実施例においては、
研削紋角θ≦１０°になるような方向に切り出したシリ
コンチップをフレキシブル半導体チップ１４として用い
ることが好ましい。図３（ａ）中の曲線Ｐ１のシリコン
チップと、曲線Ｐ２のシリコンチップとは、短冊の長辺
がほぼ直交関係にある。そして、図３（ａ）から明らか
なように、ウェーハ厚が薄くなるほど、破断までの撓み
量が大きくなっている。図３（ｂ）は、シリコンチップ
の厚みと曲率半経の関係を示すグラフである。図３
（ａ）と同様に、シリコンチップの幅が５ｍｍの場合の
測定結果を示す。図３（ｂ）中の曲線Ｗ１は、図４
（ｂ）に示す研削紋角θ≦１０°の試料の結果を示し、
曲線Ｗ２は図４（Ｃ）に示す研削紋角θ≧８０°の試料
の結果を示している。図３（ｂ）から明らかなように、
シリコンチップの厚みが薄くなるほど、シリコンチップ
の破断までのシリコンチップの撓み（反り）の曲率半経
が小さくなり、フレキシブルになっていることが分か
る。そして、研削紋角θ≦１０°になるような方向に切
り出した試料Ｗ１の方が、研削紋角θ≧８０°になるよ
うな方向に切り出した試料Ｗ２よりも、シリコンチップ
の撓み曲率半経量が小さく、破断に対して強いことが分
かる。図３（ｂ）の結果からも、本発明の第１実施例に
おいては、研削紋角θ≦１０°になるような方向に切り
出したシリコンチップをフレキシブル半導体チップ１４
として用いることが好ましいことが分かる。
【００１５】本発明の第１実施例においては、例とし
て、５０μｍの厚みのシリコンチップ１４を適用してい
る。しかし、シリコンチップ１４は、１０μｍから１５
０μｍ程度までの厚みであれば、同様の効果を得ること
が出来る。特に３０μｍから１００μｍ程度の厚みが好
ましい。３０μｍ以下になると、シリコンチップ１４の
取り扱いが困難になってくるので、工業的には、あまり
合理的な厚みではなくなってくる。図５（ａ）は、本発
明の第１実施例の変形例に係るフレキシブル・パッケー
ジ及びこれを用いた実装体（module）の、室温における
断面構造図である。図５（ａ）に示すように、本発明の
第１実施例の変形例に係るフレキシブル・パッケージ
は、複数の放射状に延びるアルミニウム（Ａｌ）配線１
２ａ，・・・・・，１２ｊ，・・・・・が主表面に配されたフレキ
シブル基板１１の上にシリコンチップ１４を配置して構
成されている。そして、このフレキシブル基板１１の主
表面に形成されたＡｌ配線１２ａ上には、金（Ａｕ）バ
ンプ１５ａが、・・・・・，Ａｌ配線１２ｊの上には、金
（Ａｕ）バンプ１５ｊが、・・・・・が配置されている。シ
リコンチップ１４の表面の周辺部の、金（Ａｕ）バンプ
１５ａ，・・・・・，１５ｊ，・・・・・に対応した位置には、ア
ルミニウム（Ａｌ）等の金属の薄膜からなる接続パッド
が配置されている。そして、Ａｌ配線１２ａとシリコン
チップ１４上の対応する接続パッドが、金（Ａｕ）バン
プ１５ａを介して接続され、・・・・・，Ａｌ配線１２ｊと
シリコンチップ１４上の対応する接続パッドが、金（Ａ
ｕ）バンプ１５ｊを介して接続され、フリップチップ構
造を構成している。また、シリコンチップ１４の厚さ
は、１５０μｍ以下の厚さに形成されている。そして、
このバンプ接続部を含むシリコンチップ１４の表面を保
護するために、シリコンチップ１４の表面はアンダーフ
ィル１６によって封止されている。フレキシブル基板１
１の周辺部には、フレキシブル基板１１を貫通するスル
ーホールが設けられ、このスルーホールを埋め込んで接
続用埋込金属１９ａ，・・・・・，１９ｊ，・・・・・が設けられ
ている。接続用埋込金属１９ａ，・・・・・，１９ｊ，・・・・・
は、フレキシブル基板（ＰＥＴ基板）１１の主表面のＡ
ｌ配線１２ａ，・・・・・，１２ｊ，・・・・・にそれぞれ接続さ
れている。
【００１６】一方、実装基板２１の主表面には、実装配
線２２ａ，・・・・・，２２ｄ，２２ｅ，２２ｆ，２２ｇ，・
・・・・，２２ｊ，・・・・・が配置されている。そして、フレ
キシブル基板１１に埋め込まれた接続用埋込金属１９
ａ，・・・・・，１９ｊ，・・・・・と、実装配線２２ａ，・・・・
・，２２ｄ，２２ｅ，２２ｆ，２２ｇ，・・・・・，２２ｊ，
・・・・・とが、半田ボール１０４ａ，・・・・・，１０４ｄ，１
０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０４ｊ，・・・・・
を介して互いに接続されている。図５（ｂ）及び図5
（Ｃ）は、図５（ａ）に示す本発明の第１実施例の変形
例に係る実装体の温度変化による撓みを説明するための
断面図で、図５（ｂ）は１２５℃の高温、図５（Ｃ）は
−５５℃における低温の場合のシリコンチップ１４、フ
レキシブル基板１１及び実装基板２１等の撓みを模式的
に示す。実装基板２１は、線膨脹係数αＭＢ＝１５〜１
８ｐｐｍ／℃程度あり、シリコンの線膨脹係数αＳＩ＝
３．５ｐｐｍ／℃とは大きく異なる。しかしながら、本
発明の第１実施例の変形例に係る実装体においては、シ
リコンチップ１４の厚さが薄いため、シリコンチップ１
４の表面に垂直方向の変位の自由度が大きい。つまり、
シリコンチップ１４が、その表面に垂直方向に自在に変
位可能であるため、温度変化により、実装基板２１がシ
リコンチップ１４に対して相対的に延び（１２５℃）若
しくは縮み（−５５℃）が生じても、半田ボール１０４
ａ，・・・・・，１０４ｄ，１０４ｅ，１０４ｆ，１０４
ｇ，・・・・・，１０４ｊ，・・・・・に対する応力が緩和され
る。従って、温度変化により半田ボール１０４ａ，・・・・
・，１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，
１０４ｊ，・・・・・が破壊されにくくなり、実装信頼性が
向上する。
【００１７】一方、図６（ａ）は、図５（ａ）に示した
第１実施例の変形例に係る実装体の比較例の概略構造を
説明するための断面図である。この比較例は、厚さ３０
０μｍの厚いシリコンチップを用いている点が、図５
（ａ）に示した実装体と異なるが、他の構造は共通して
いる。そして、図６（ｂ）及び図6（Ｃ）は、図６
（ａ）に示した比較例に係る実装体の温度変化による撓
みを説明するための断面図である。即ち、図６（ｂ）は
１２５℃の高温、図６（Ｃ）は−５５℃における低温の
場合のシリコンチップ１４、フレキシブル基板１１及び
実装基板２１等の撓みを模式的に示す。この比較例に係
る実装体においては、シリコンチップ１４の厚さが厚い
ため、シリコンチップ１４の表面に垂直方向の変位の自
由度が小さく、リジッドである。このため、図５（ｂ）
及び図５（Ｃ）の場合とは異なり、シリコンチップ１４
は、その表面に垂直方向にほとんど変位出来ないため、
温度変化により、実装基板２１がシリコンチップ１４に
対して相対的に延び（１２５℃）若しくは縮み（−５５
℃）が生じた場合には、半田ボール１０４ａ，・・・・・，
１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１
０４ｊ，・・・・・と、接続用埋込金属１９ａ，・・・・・，１９
ｊ，・・・・・間、或いは、半田ボール１０４ａ，・・・・・，１
０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１０
４ｊ，・・・・・と実装配線２２ａ，・・・・・，２２ｄ，２２
ｅ，２２ｆ，２２ｇ，・・・・・，２２ｊ，・・・・・間に大きな
応力が発生する。また、半田ボール１０４ａ，・・・・・，
１０４ｄ，１０４ｅ，１０４ｆ，１０４ｇ，・・・・・，１
０４ｊ，・・・・・自身にも大きな応力が生じ、半田ボール
が破壊に至ることとなる。
【００１８】図７は、シリコンチップの厚さとＴＣＴ信
頼性との関係を説明するグラフである。シリコンチップ
の厚さが薄くなるに従っていＴＣＴ信頼性が増大するこ
とが分かる。そして、シリコンチップの厚さとＴＣＴ信
頼性との比例関係を示す傾きがシリコンチップの厚さ１
５０μｍにおいて、大きく変化することが分かる。即
ち、シリコンチップの厚さ１５０μｍ以上においては、
シリコンチップの厚さが変化しても、ＴＣＴ信頼性は顕
著には変化しないが、シリコンチップの厚さが１５０μ
ｍ以下においては、シリコンチップの厚さが減少すると
も、ＴＣＴ信頼性は顕著に向上することが分かる。即
ち、図７は、シリコンチップの厚さとＴＣＴ信頼性との
関係において、シリコンチップの厚さ１５０μｍが変曲
点であることが分かる。次に、本発明の第１実施例に係
る実装体（module）の製造方法について説明する。 （ａ）まず、所定のフォトリソグラフィー工程、ＣＶＤ
工程、酸化工程、イオン注入工程、エッチング工程等に
より、シリコンウェハ３１の表面に半導体集積回路の所
定のパターンを形成する。そして、ＰＳＧ膜、ＢＰＳＧ
膜、シリコン窒化膜（Ｓｉ３Ｎ４膜）等のパッシベーシ
ョン膜をシリコンウェハ３１の表面に堆積する。つま
り、シリコンウェハ３１の表面には、ステップ・アンド
・リピート方式で、周期的に半導体集積回路のパターン
が形成されている。パターンとパターンの間がダイシン
グラインになっている。そして、図８（ａ）に示すよう
に、半導体集積回路のパターンが形成されたシリコンウ
ェハ３１を、半導体集積回路のパターン形成面４１側を
上にして、ダイシング装置の作業テーブル３３に所定の
方式で固定する。例えば、真空チャックにより、シリコ
ンウェハ３１を吸着し固定する。そして、ダイシング用
ブレード３４を回転させて、本発明の第１実施例に係る
フレキシブル・パッケージ用のチップ厚さ（例えば５０
μｍ）よりも、更に少なくとも５μｍ程度深い溝３２
を、ダイシングラインに沿って形成する。
【００１９】（ｂ）次に、図８（ｂ）に示すように、フ
ラットリング３５を表面保護テープ３６に貼り付ける。
そして、フラットリング３５で、表面保護テープ３６の
皺などを除去した状態で、図８（ａ）において、溝３２
を形成したシリコンウェハ３１のパターン形式面４１を
表面保護テープ３６の接着剤側に貼り付け固定する。 （ｃ）そして、例えばインフィード研削法を用いて、シ
リコンウェハ３１の裏面を削る。即ち、図８（Ｃ）に示
すように、フラットリング３５と表面保護テープ３６と
で保持されたシリコンウェハ３１を、研削装置の作業テ
ーブル３７に吸着固定する。そして、砥石３８を押し当
てながらシリコンウェハ３１の裏面を研削する。この
際、作業テーブル３７と砥石３８をそれぞれ回転させな
がら、シリコンウェハ３１の裏面（研削面）が溝３２に
達するまで研削する。研削面が、溝３２に達すると、シ
リコンウェハ３１は個々のチップに分割される。この研
削の深さは、完成時のシリコンチップ３１の厚さ（例え
ば５０μｍ）を考慮して設定される。 （ｄ）そして、図８（d）に示すように、分割された個
々のシリコンチップ１４が吸着固定されているフラット
リング３５をダイボンディング装置に設置する。そし
て、ピックアップニードル等のツール４０を用いて、表
面保護テープ３６越しにパターン形成面３２に対して、
下方に圧力をかける。すると、シリコンチップ１４が表
面保護テープ３６から剥離される。このようにして、例
えば５０μｍの厚みの薄いフレキシブルなシリコンチッ
プ１４が完成する。
【００２０】（ｅ）次に、フレキシブル基板として、厚
みが例えば３８μｍ程度の薄い連続テープ状のＰＥＴ基
板１１を用意する。この連続テープ状のＰＥＴ基板１１
の主表面には、厚み９μｍ程度のＡｌ薄膜を全面に堆積
しておく。そして、エッチング法によりパターンニング
して、図８（e）にしめすように、連続テープ状フレキ
シブル基板１１の主表面上に、複数の放射状に延びるＡ
ｌ配線１２ａ，・・・・・，１２ｊ，・・・・・のパターンを形成
する。Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・のパター
ンニングは、スクリーン印刷法を用いて行いて行っても
良い。このＡｌ配線１２ａ，・・・・・，２１ｊ，・・・・・のパ
ターンニングにより、連続テープ状フレキシブル基板１
１の主表面の所定の箇所に、周期的に、ＰＥＴ基板１１
が露出した開口部１０が形成される。この開口部１０
は、チップ搭載用の矩形の窓部である。 （ｆ）次に、図８（ｆ）に示すように、それぞれのチッ
プ搭載用の開口部１０に、連続用樹脂であるＡＣＦ樹脂
（或いはＡＣＰ樹脂でも良い）１６をポッティング法な
どにより塗布する。 （ｇ）続いて、図８（ｇ）に示すように、ＰＥＴ基板１
１側のＡｌ配線１２ａ，・・・・・，１２ｊ，・・・・・とシリコ
ンチップ１４側のＡｕバンプ１５ａ，・・・・・，１５ｊ，・
・・・・との位置合わせを行い、シリコンチップ１４をＰＥ
Ｔ基板１１上に搭載する。その後、１２０℃程度に加熱
し、連続用樹脂を溶かし、更に硬化することにより、シ
リコンチップ１４をＰＥＴ基板１１上に固定する。この
段階では、連続テープ状のＰＥＴ基板１１上に周期的に
配置された開口部１０に、それぞれシリコンチップ１４
が搭載され、複数のパッケージが連続して形成された状
態にある。従って、次に、図８（ｈ）に示すように個々
のフレキシブル・パッケージに切り落とす。図８（ｈ）
においては、放射状に延びる１６本のＡｌ配線１２ａ，
１２ｂ，１２ｃ，・・・・・，１２ｊ，・・・・・，１２ｏ，１２
ｐのパターンが示されている。
【００２１】（ｈ）一方、別途実装基板２１を用意し、
この実装基板２１の主表面に、エッチング法若しくは、
スクリーン印刷法等により、複数の放射状に延びる実装
配線２２ａ，・・・・・，２２ｊ，・・・・・をパターニングす
る。そして、実装配線２２ａ，・・・・・，２２ｊ，・・・・・上
に導電性接着剤２３を塗布する。導電性接着剤２３とし
ては、例えばニッケル（Ｎｉ）粒子等の導電粒子層が含
まれたＡＣＦ樹脂やＡＣＰ樹脂などを用いることが出来
る。次に、Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・と、
実装配線２２ａ，・・・・・，２２ｊ，・・・・・との互いの位置
合わせを行い、実装基板２１上にフレキシブル・パッケ
ージを搭載する。この状態で、導電性接着剤２３を所定
の温度まで加熱し、導電性接着剤２３を溶かし、更に硬
化することによりフレキシブル・パッケージを実装基板
２１上に固定する。これにより、図２（b）に示した本
発明の第１実施例に係る薄型の実装体が完成する。ま
た、本発明の第１実施例に係るフレキシブル・パッケー
ジの実装基板２１への実装は、他の方法でも可能であ
る。例えば、上のような導電性接着剤２３を使用する方
法の代わりに、「リード間接着法」を用いても良い。
【００２２】（ｉ）即ち、図９（a）に示すように、Ｐ
ＥＴ基板１１側のＡｌ配線１２ｄ，１２ｅ，１２ｆ間の
ＰＥＴ基板１１が露出した部分に第１の接着剤５０ａを
塗布する。 （ｉｉ）同様に、図９（b）に示すように、実装基板２
１側の実装配線２２ｄ，２２ｅ，２２ｆの間の実装基板
２１が露出した部分に第２の接着剤５０ｂを塗布する。
第２の接着剤５０ｂは、第１の接着剤５０ａと同種類の
接着剤で良い。 （ｉｉｉ）そして、図９（C）に示すように、ＰＥＴ基
板１１側のＡｌ配線１２ｄ，１２ｅ，１２ｆと実装基板
２１側の実装配線２２ｄ，２２ｅ，２２ｆとの位置合わ
せを行って、Ａｌ配線１２ｄ，１２ｅ，１２ｆと実装配
線２２ｄ，２２ｅ，２２ｆとが接続するように、両者間
に圧力を加える。これによって、ＰＥＴ基板１１側の第
１の接着剤５０ａと実装基板２１側の第２の接着剤５０
ｂ同士が接着して、Ａｌ配線１２ｄ，１２ｅ，１２ｆと
実装配線２２ｄ，２２ｅ，２２ｆとは、それぞれ金属同
士が強く接触した状態となる。一方、Ａｌ配線１２ｄ，
１２ｅ，１２ｆ間のＰＥＴ基板１１と実装配線２２ｄ，
２２ｅ，２２ｆ間の実装基板２１とは、接着剤５０によ
り強く接着される。ここで、接着剤５０は、第１の接着
剤５０ａと第２の接着剤５０ｂ同士が結合し、一体とな
ったものである。
【００２３】リード間接着法では、第１の接着剤５０ａ
と第２の接着剤５０ｂは、導電性接着剤である必要はな
く、接着力の強い種々の接着剤が選択出来る。また、低
温硬化型の接着剤を用いれば、常温での実装基板２１へ
のフレキシブル・パッケージの実装が可能となる。本発
明の第１実施例では、次のような利点を有している。 （１）シリコンチップ１４を極薄にし、シリコンチップ
の剛性を低下させると同時に、インターポーザ１１等の
各構成材料の厚みも薄くし、フレキシブルにしているの
で、パッケージ全体を低剛性化することが出来る。これ
により、変位によるパッケージ割れの発生を回避するこ
とが出来、製品としての信頼性を確保することが可能に
なる。 （２）インターポーザ１１とシリコンチップ１４との間
に、線膨張係数αの低いＡＣＦ樹脂等の封止部材１６が
封入される構造である。従って、実装体（module）組み
立て時の温度履歴に起因した、実装体（module）の反り
を非常に小さくすることが出来、実装体の製品単体とし
ての平坦性を十分確保することが可能になる。 （第２の実施例）本発明の第２実施例は、フレキシブル
・パッケージを２段に積層したスタック構造の実装体
（multi chip module）である。即ち、図１０に示す
ように、種表面に複数の実装配線２２ａ，・・・・・，２２
ｊ，・・・・・が形成された実装基板２１の上に、図２（b）
に示したと同様な、第１及び第２のフレキシブル・パッ
ケージをフェイスアップで縦方向に２枚積層している。
実装基板２１は、例えば、ＰＷＢ，ＦＰＣなどから構成
されている。実装基板２１の主表面には、厚さ１８μｍ
〜２２μｍの複数の放射状に延びる実装配線２２ａ，・・
・・・，２２ｊ，・・・・・が配置されている。
【００２４】第１のフレキシブル・パッケージは、第１
のフレキシブル基板１１２と、第１のフレキシブル基板
１１２の主表面の上方に配置された第１のフレキシブル
半導体チップ１４２と、第１のフレキシブル半導体チッ
プ１４２と複数の第１の金属配線１２２ａ，・・・・・，１
２２ｊ，・・・・・とをそれぞれ電気的に接続する第１の接
続金属１５２ａ，・・・・・，１５２ｊ，・・・・・，及び第１の
フレキシブル基板１１２と第１のフレキシブル半導体チ
ップ１４２との間に封入された第１の封止部材１６２と
から構成されている。ここで、第１のフレキシブル基板
１１２は、ＰＥＴ材からなる。そして、第１の金属配線
として、複数の放射状に延びるアルミニウム（Ａｌ）配
線１２２ａ，・・・・・，１２２ｊ，・・・・・を、第１のフレキ
シブル基板１１２の主表面に有している。第１のフレキ
シブル半導体チップは、シリコンチップ１４２であり、
図示を省略しているが、チップの表面の周辺部に複数の
第１の接続用パッドを有している。第１の接続金属とし
ての金（Ａｕ）バンプ１５２ａ，・・・・・，１５２ｊ，・・・
・・は、複数の第１の金属配線１２２ａ，・・・・・，１２２
ｊ，・・・・・と第１のフレキシブル半導体チップ１４２上
の複数の第１の接続用パッドとをそれぞれ電気的に接続
している。つまり、第１のＡｌ配線１２２ａ上には第１
の金（Ａｕ）バンプ１５２ａが、・・・・・、第１のＡｌ配
線１２２ｊの上には、第１の金（Ａｕ）バンプ１５２ｊ
が、・・・・・が配置されている。第１のＡｌ配線１２２ａ
と第１のシリコンチップ１４２上の対応する接続パッド
が、第１の金（Ａｕ）バンプ１５２ａを介して接続さ
れ、・・・・・、第１のＡｌ配線１２２ｊと第１のシリコン
チップ１４２上の対応する接続パッドが、第１の金（Ａ
ｕ）バンプ１５２ｊを介して接続され、第１のフリップ
チップ構造を構成している。そして、このバンプ接続部
分を含む第１のシリコンチップ１４２の表面を保護する
ために、第１のシリコン１４２の表面は第１の封止部材
（アンダーフィル）１６２によって封止されている。
【００２５】同様に、第２のフレキシブル・パッケージ
は、第２のフレキシブル基板（ＰＥＴ基板）１１１と、
第２のフレキシブル基板１１１の主表面の上方に配置さ
れた第２のフレキシブル半導体チップ１４１と、第２の
フレキシブル半導体チップ１４１と複数の第２の金属配
線１２１ａ，・・・・・，１２１ｊ，・・・・・とをそれぞれ電気
的に接続する第２の接続金属１５１ａ，・・・・・，１５１
ｊ，・・・・・と、第２のフレキシブル基板１１１と第２の
フレキシブル半導体チップ１４１との間に封入された第
２の封止部材１６１とから構成されている。第２のフレ
キシブル基板１１１の主表面には、複数の第２の金属配
線１２１ａ，・・・・・，１２１ｊ，・・・・・が形成されてい
る。この複数の第２の金属配線１２１ａ，・・・・・，１２
１ｊ，・・・・・は、第１のフレキシブル・パッケージの複
数の第１の金属配線１２２ａ，・・・・・，１２２ｊ，・・・・・
のそれぞれと電気的に接続されている。第２のフレキシ
ブル半導体チップは、シリコンチップ１４１であり、複
数の第２の接続用パッドを表面に有している。第２の接
続金属としての金（Ａｕ）バンプ１５１ａ，・・・・・，１
５１ｊ，・・・・・は、第２のフレキシブル半導体チップ１
４１上の複数の第２の接続用パッドと、複数の第２の金
属配線１２１ａ，・・・・・，１２１ｊ，・・・・・とをそれぞれ
電気的に接続し、第２のフリップチップ構造を構成して
いる。
【００２６】そして、第２のフレキシブル・パッケージ
は、第２のＡｌ配線１２１ａ，・・・・・，１２１ｊ，・・・・・
が形成された第２のフレキシブル基板１１１を、第２の
Ａｌ配線が外側に位置するように下側に折り返してい
る。同様に、第１のフレキシブル・パッケージは、第１
のＡｌ配線１２２ａ，・・・・・，１２２ｊ，・・・・・が形成さ
れた第１のフレキシブル基板１１１を、第１のＡｌ配線
が外側に位置するように下側に折り返している。そし
て、第１のＡｌ配線１２２ａと第２のＡｌ配線１２１ａ
とを互いに導電性材料（導電性接着材）６０により接着
し、第１のＡｌ配線１２２ｊと第２のＡｌ配線１２１ｊ
とを互いに導電性材料（導電性接着材）６０により接着
している。これにより、第１及び第２のフレキシブル・
パッケージの、相互間の対応するＡｌ配線間の導通がと
れ、フレキシブル・パッケージの多段の積層が可能にな
る。そして、第１のフレキシブル基板１１２の主表面の
折り曲げられた部分の第１のＡｌ配線１２２ａと実装基
板２１の実装配線２２ａとが、導電性材料（導電性接着
剤）６０を介して互いに接続され、・・・・・、第１のＡｌ
配線１２２ｊと実装配線２２ｊとが導電性材料（導電性
接着材）６０を介して互いに接続され、・・・・・、本発明
の第２実施例に係るスタック構造のスタック構造の実装
体（multi chip module）が構成されている。
【００２７】（第３の実施例）本発明の第３実施例に係
るフレキシブル・パッケージは、図１１（a）の断面構
造図に示すように、ビームリード（実装用リード）を有
するタイプのフレキシブル・パッケージである。具体的
には、図２（b）に示したフレキシブル・パッケージ構
造において、インターポーザとしてのＰＥＴ基板１１に
置き換え、ポリイミド材からなるフレキシブル基板（ポ
リイミド基板）７０が使用されている。ポリイミド基板
７０の主表面にはビームリード（銅箔）７１ａ，・・・・
・，７１ｊ，・・・・・が形成されている。ポリイミド基板７
０の厚さは、例えば４０μｍであり、ビームリード７１
ａ，・・・・・，７１ｊ，・・・・・の厚さは例えば１５μｍであ
る。また、ビームリード７１ａ，・・・・・，７１ｊ，・・・・・
の一端が、例えば５０μｍの極薄シリコンチップ１４の
Ａｕバンプ１５ａ，・・・・・，１５ｊ，・・・・・とフリップチ
ップ構造で接続され、この接続部分を含むシリコンチッ
プ１４表面を保護するために、シリコンチップ１４はＡ
ＣＦ樹脂等のアンダーフィル１６によって封止されてい
る。この接続部分の厚さは例えば２０μｍとなる。そし
て、ビームリード７１ａ，・・・・・，７１ｊ，・・・・・の他端
であるリード端子７７ａ，・・・・・，７７ｊ，・・・・・は、図
１１（a）に示すように、実装基板２１主表面上の実装
用配線２２ａ，・・・・・，２２ｊ，・・・・・に例えば錫―銀―
銅からなる半田７９ａ，・・・・・，７９ｊ，・・・・・で接合さ
れている。
【００２８】このような構造のフレキシブル・パッケー
ジの製造方法は、第１実施例に係る図８（e）乃至８
（ｇ）で説明した各工程において、テープ状のＰＥＴ基
板１１の代わりにテープ状に複数個のポリイミド基板７
０が周期的に接続された基板が用いられている。また、
Ａｌ配線１２ａ，・・・・・，１２ｊ，・・・・・に置き換えて銅
箔のビームリード７１ａ，・・・・・，７１ｊ，・・・・・が使用
されているので、若干工程が異なる。しかし、他の工程
は、同様の処理でインターポーザ上にシリコンチップ１
４の搭載が行われる。ポリイミド基板７０が周期的に接
続された連続テープから、個々のパッケージに切り落と
す工程では、図１１（b）に示すように、ポリイミド基
板７０と銅箔（ビームリード）７１ａ，・・・・・，７１
ｊ，・・・・・の２層構造のポリイミドテープにおいて、ポ
リイミド基板７０が存在しない領域でビームリード７１
ａ，・・・・・，７１ｊ，・・・・・の切断をする。この切断によ
り、個々のポリイミド基板７０が分離され、連続テープ
からのフレキシブル・パッケージの切り落としが行われ
る。それと同時に切断されたビームリード７１ａ，・・・・
・，７１ｊ，・・・・・の端部が実装用に、所定の角度に折り
曲げられて、リード端子７７ａ，・・・・・，７７ｊ，・・・・・
が形成される。これによって、個片に切断されたフレキ
シブル・パッケージの形状は、インターポーザ７０より
ビームリード７１ａ，・・・・・，７１ｊ，・・・・・が突き出た
ような形状となる。
【００２９】このビームリード７１ａ，・・・・・，７１
ｊ，・・・・・の端部であるリード端子７７ａ，・・・・・，７７
ｊ，・・・・・を、それぞれ対応する実装基板２１上の配線
２２ａ，・・・・・，２２ｊ，・・・・・に、半田７９ａ，・・・・
・，７９ｊ，・・・・・を用いて半田実装（ＯＬＢ：アウター
・リード・ボンディング）すれば、図.１１Ａの構造の
薄型実装体（module）が完成する。本発明の第３実施例
に係るフレキシブル・パッケージでは、インターポーザ
７０に比較的耐熱温度の高いポリイミドを使用したの
で、半田リフロー（熱処理）を前提とした高温実装工程
が、第１実施例と同様のパッケージ構造にて可能とな
る。なお、ＯＬＢ実装工程のみであれば、耐熱温度が１
５０℃以下のＰＥＴ基板を使用することも可能である。
また、本発明の第３実施例に係るフレキシブル・パッケ
ージを多段に積層したスタック構造の例を図.１２に示
す。即ち、主表面に複数の実装配線２２ａ，・・・・・，２
２ｊ，・・・・・が形成された実装基板２１の上に、図.１１
Ｂに示したと同様な第１乃至第４のフレキシブル・パッ
ケージをフェイスアップで縦方向に４枚積層している。
実装基板２１は、例えば、ＰＷＢ，ＦＰＣなどから構成
されている。実装配線２２ａ，・・・・・，２２ｊ，・・・・・
は、厚さ１８μｍ〜２２μｍの複数の放射状のパターン
として形成されている。
【００３０】第１のフレキシブル・パッケージは、第１
のフレキシブル基板７０４と、第１のフレキシブル基板
７０４の主表面の上方に配置された第１のフレキシブル
半導体チップ１４４と、第１のフレキシブル半導体チッ
プ１４４と複数の第１の金属配線７１４ａ，・・・・・，７
１４ｊ，・・・・・とをそれぞれ電気的に接続する第１の接
続金属１５４ａ，・・・・・，１５４ｊ，・・・・・、及び第１の
フレキシブル基板７０４と第１のフレキシブル半導体チ
ップ１４４との間に封入された第１の封止部材１６４と
から構成されている。ここで、第１のフレキシブル基板
７０４は、ポリイミド材からなる。そして、第１の金属
配線として、複数の放射状に延びる厚さ１５μｍのビー
ムリード（銅箔）７１４ａ，・・・・・，７１４ｊ，・・・・・
を、第１のフレキシブル基板７０４の主表面に有してい
る。第１のフレキシブル半導体チップは、シリコンチッ
プ１４４であり、図示を省略しているが、チップ１４４
の表面の周辺部に複数の第１の接続用パッドを有してい
る。第１の接続金属としての金（Ａｕ）バンプ１５４
ａ，・・・・・，１５４ｊ，・・・・・は、複数の第１の金属配線
７１４ａ，・・・・・，７１４ｊ，・・・・・と第１のフレキシブ
ル半導体チップ１４４上の複数の第１の接続用パッドと
をそれぞれ電気的に接続している。つまり、第１のビー
ムリード（銅箔）７１４ａ上には第１の金（Ａｕ）バン
プ１５４ａが、・・・・・、第１のビームリード（銅箔）７
１４ｊの上には、第１の金（Ａｕ）バンプ１５４ｊが、
・・・・・が配置されている。ビームリード（銅箔）７１４
ａと第１のシリコンチップ１４４上の対応する接続パッ
ドが、第１の金（Ａｕ）バンプ１５４ａを介して接続さ
れ、・・・・・、第１のビームリード（銅箔）７１４ｊと第
１のシリコンチップ１４４上の対応する接続パッドが、
第１の金（Ａｕ）バンプ１５４ｊを介して接続され、第
１のフリップチップ構造を構成している。そして、この
バンプ接続部分を含む第１のシリコンチップ１４４の表
面を保護するために、第１のシリコンチップ１４４の表
面は第１の封止部材（アンダーフィル）１６４によって
封止されている。
【００３１】同時に、第２のフレキシブル・パッケージ
は、第２のフレキシブル基板（ポリイミド基板）７０３
と、第２のフレキシブル基板７０３の主表面の上方に配
置された第２のフレキシブル半導体チップ１４３と、第
２のフレキシブル半導体チップ１４３と複数の第２の金
属配線であるビームリード（銅箔）７１３ａ，・・・・・，
７１３ｊ，・・・・・とをそれぞれ電気的に接続する第２の
接続金属１５３ａ，・・・・・，１５３ｊ，・・・・・と、第２の
フレキシブル基板７０３と第２のフレキシブル半導体チ
ップ１４３との間に封入された第２の封止部材１６３と
から構成されている。第２のフレキシブル基板７０３の
主表面には、複数の第２の金属配線７１３ａ，・・・・・，
７１３ｊ，・・・・・が形成されている。この複数の第２の
ビームリード（銅箔）７１３ａ，・・・・・，７１３ｊ，・・・
・・は、第１のフレキシブル・パッケージの複数の第１の
ビームリード（銅箔）７１４ａ，・・・・・，７１４ｊ，・・・
・・のそれぞれと電気的に接続されている。第２のフレキ
シブル半導体チップは、シリコンチップ１４３であり、
複数の第２の接続用パッドを表面に有している。第２の
接続金属としての金（Ａｕ）バンプ１５３ａ，・・・・・，
１５３ｊ，・・・・・は、第２のフレキシブル半導体チップ
１４３上の複数の第２の接続用パッドと、複数の第２の
ビームリード（銅箔）７１３ａ，・・・・・，７１３ｊ，・・・
・・とをそれぞれ電気的に接続し、第２のフリップチップ
構造を構成している。
【００３２】同様に、第３のフレキシブル・パッケージ
は、第３のビームリード７１２ａ，・・・・・，７１２ｊ，・
・・・・が主表面に配された第３のフレキシブル基板（ポリ
イミド基板）７０２の上に、第３のシリコンチップ１４
２を配置して構成されている。そして、この第３のフレ
キシブル基板（ポリイミド基板）７０２の主表面に形成
された第３のビームリード７１２ａ上には、第３の金
（Ａｕ）バンプ１５２ａが、・・・・・、第３のビームリー
ド７１２ｊの上には、第３の金（Ａｕ）バンプ１５２ｊ
が、・・・・・が配置されている。第３のビームリード７１
２ａと第３のシリコンチップ１４２上の対応する接続パ
ッドが、第３の金（Ａｕ）バンプ１５２ａを介して接続
され、・・・・・、第３のＡｌ配線１２２ｊと第３のシリコ
ンチップ１４２上の対応する接続パッドが、第３の金
（Ａｕ）バンプ１５２ｊを介して接続され、第３のフリ
ップチップ構造を構成している。そして、このバンプ接
続部分を含む第３のシリコンチップ１４２の表面を保護
するために、第３のシリコンチップ１４２の表面は第３
のアンダーフィル１６２によって封止されている。第４
のフレキシブル・パッケージは、複数の放射状に延びる
ビームリード１２１ａ，・・・・・，１２１ｊ，・・・・・が主表
面に配されたポリイミド材からなる第４のフレキシブル
基板７０１の上に、第４のシリコンチップ１４１を配置
して構成されている。そして、この第４のフレキシブル
基板（ポリイミド基板）７０１の主表面に形成された第
４のビームリード７１１ａ上には、第４の金（Ａｕ）バ
ンプ１５１ａが、・・・・・，第４のビームリード７１１ｊ
の上には、第４の金（Ａｕ）バンプ１５１ｊが、・・・・・
が配置されている。そして、第４のビームリード７１１
ａと第４のシリコンチップ１４１上の対応する接続パッ
ドが、第４の金（Ａｕ）バンプ１５１ａを介して接続さ
れ、第４のビームリード７１１ｊと第４のシリコンチッ
プ１４１上の対応する接続パッドが、第４の金（Ａｕ）
バンプ１５１ｊを介して接続され、第４のフリップチッ
プ構造を構成している。そして、このバンプ接続部分を
含む第４のシリコンチップ１４１の表面を保護するため
に、第４のアンダーフィル１６１によって封止されてい
る。
【００３３】そして、第１，第２，第３及び第４のフレ
キシブル・パッケージのビームリード７１１ａ，７１２
ａ，７１３ａ及び７１４ａが実装配線２２ａに集合する
ように導かれ、半田７９ａにより固定されている。同様
に、第１，第２，第３及び第４のフレキシブル・パッケ
ージのビームリード７１１ｊ，７１２ｊ，７１３ｊ及び
７１４ｊが実装配線２２ｊに集合するように導かれ、半
田７９ｊにより固定され、４層のスタック構造の実装体
（multi chip module）が構成されている。 （第４の実施例）図１３は本発明の第４実施例に係るフ
レキシブル・パッケージ及びこれを用いた実装体（modu
le）の断面構造図である。本発明の第４実施例に係るフ
レキシブル・パッケージは、複数の放射状に延びるアル
ミニウム（Ａｌ）配線１２ａ，・・・・・，１２ｊ，・・・・・が
主表面に配されたＰＥＴ材からなり、所定の曲率を有し
た曲面状のフレキシブル基板１１の上に曲面状のシリコ
ンチップ１４を配置して構成されている。そして、この
曲面状のフレキシブル基板（ＰＥＴ基板）１１の主表面
に形成されたＡｌ配線１２ａ上には、金（Ａｕ）バンプ
１５ａが、・・・・・，Ａｌ配線１２ｊの上には、金（Ａ
ｕ）バンプ１５ｊが、・・・・・が配置されている。そし
て、Ａｌ配線１２ａ，１２ｊとシリコンチップ１４上の
対応する接続パッドが、それぞれ金（Ａｕ）バンプ１５
ａ，１５ｊを介して接続されフリップチップ構造を構成
している。金（Ａｕ）バンプ１５ａ，・・・・・，１５ｊ，・
・・・・の厚さは、例えば２０μｍである。このバンプが接
続部分を含むシリコンチップ１４の表面を保護するため
に、シリコンチップ１４の表面はアンダーフィル１６に
よって封止されている。アンダーフィル１６としては、
線膨脹係数αが低い（α＝０．１〜１５ｐｐｍ／℃）封
止接着剤（ＡＣＦ樹脂）を使用している。
【００３４】曲面状のＰＷＢ，ＦＰＣなどの実装基板２
１の主表面には、複数の放射状に延びる実装配線２２
ａ，・・・・・，２２ｊ，・・・・・が配置されている。そして、
曲面状のフレキシブル基板１１の主表面のＡｌ配線１２
ａ，１２ｊと曲面状の実装基板２１の実装配線２２ａ，
２２ｊとが、導電性接着剤を介して互いに接続され、・・
・・・，Ａｌ配線１２ｊと実装配線２２ｊとがそれぞれ導
電性接着剤を介して互いに接続され、本発明の第４実施
例に係る実装体（module）が構成されている。図１３に
示す本発明の第４実施例に係る実装体（module）では、
例えば第１実施例に係るフレキシブル・パッケージを曲
面状の実装基板２１上に実装した例と解釈することが可
能である。即ち、シリコンチップ１４を始め、パッケー
ジの各構成材料の厚みを極薄化しているので剛性が低
く、パッケージを積極的に湾曲させ、曲面への基板実装
が可能となる。例えば、圧力センサーや温度センサー等
を集積化したシリコンチップ１４を内蔵した実装体を、
配管や電動機の曲面８１に貼り付けることが可能であ
る。或いは、ボールペン等のペン軸部に指紋認識回路を
集積化したシリコンチップ１４を内蔵した実装体を取り
付けることも可能である。更に、本発明の第４実施例に
係る実装体は、全体の厚さが極薄化し、剛性が低いた
め、ＩＣカード等に適用すれば、ＩＣカードを湾曲させ
ても破壊に至らないので、実用上非常に有効である。
【００３５】つまり、図１３に示す曲面状の実装基板２
１は、定常的な形状としてだけでなく、過渡的な一形態
としても存在しうると解釈すべきである。例えば、本発
明の第１乃至第４実施例に係わるフレキシブル・パッケ
ージにおいては、シリコンチップ１４，１４１〜１４４
は、フレキシブル基板１１，１１１，１１２，７０，７
０１〜７０４の主表面にフリップチップ構造で搭載され
ていた。しかし、シリコンチップは、フレキシブル基板
の主表面に必ずしも、フリップチップ構造で搭載される
必要はない。図１４（a）は、本発明の他の実施例に係
るフレキシブル・パッケージの断面構造図である。本発
明の他の実施例に係るフレキシブル・パッケージは、複
数の放射状に延びるアルミニウム（Ａｌ）配線１２ａ，
・・・・・，１２ｊ，・・・・・が主表面に配されたフレキシブル
基板１１の上に、半導体集積回路が形成された表面を上
にして、いわゆるフェイス・アップ状態でシリコンチッ
プ１４を配置して構成されている。シリコンチップ１４
の表面には、金属配線や接続パッド９１ａ，・・・・・，９
１ｊ，・・・・・，９１ｋ，・・・・・，９１ｍ，・・・・・が形成さ
れている。また、シリコンチップ１４を貫通してバイア
ホールが設けられ、このバイアホールの内部に、接続用
埋込金属９２ａ，・・・・・，９２ｊ，・・・・・が埋め込まれて
いる。接続用埋込金属９２ａ，・・・・・，９２ｊ，・・・・・と
しては、タングステン（Ｗ）、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）等の高融点金属、これらのシリサイド（Ｗ
ｓｉ ２，ＴｉＳｉ２，ＭｏＳｉ２）等が使用可能であ
る。バイアホールは、シリコンチップ１４が薄いので簡
単に開口出来る。例えば、図８（a）から８（C）に示し
た研削工程の前に、最終的なシリコンチップ１４の厚さ
より深い凹部（トレンチ）をＲＩＥ法等により形成して
おけば、研削工程終了時に自動的に、バイアホールが開
口する。一方、フレキシブル基板１１の主表面のＡｌ配
線１２ａ，１２ｊ上には、第１実施例と同様に、金（Ａ
ｕ）バンプ１５ａ，１５ｊが配置されている。こうし
て、金（Ａｕ）バンプ１５ａ，１５ｊとシリコンチップ
１４の表面の接続パッド９１ａ，９１ｊとが、それぞれ
接続用埋込金属９２ａ，９２ｊにより、互いに接続され
ている。
【００３６】図１４（a）においては、接続用埋込金属
９２ａ，・・・・・，９２ｊ，・・・・・と金（Ａｕ）バンプ１５
ａ，・・・・・，１５ｊ，・・・・・とが、本発明の接続金属とし
て機能している。そして、このバンプ接続部分を含むシ
リコンチップ１４の表面を保護するために、シリコンチ
ップ１４の表面はアンダーフィル１６によって封止され
ている。シリコンチップ１４が薄いので、バイアホール
の内部を埋め込む接続用埋込金属９２ａ，・・・・・，９２
ｊ，・・・・・として、半田を用いることも可能である。本
発明の他の更に実施例に係るフレキシブル・パッケージ
は図１４（b）に示すように、フレキシブル基板１１の
上に、図１４（a）と同様に、フェイス・アップ状態で
シリコンチップ１４を配置している。シリコンチップ１
４の表面には、金属配線や接続パッド９１ａ，・・・・・，
９１ｊ，・・・・・，９１ｋ，・・・・・，９１ｍ，・・・・・が形成
されている。そして、フレキシブル基板１１の主表面の
Ａｌ配線１２ａ，１２ｊと、接続パッド９１ａ，９１ｊ
とが、シリコンチップ１４の側面において、それぞれ半
田９５ａ，９５ｊにより互いに接続されている。図１４
（b）においては、半田９５ａ，９５ｊが本発明の接続
金属として機能している。シリコンチップ１４が薄いの
で、このような半田９５ａ，９５ｊによる接続が可能と
なる。
【００３７】また、本発明の第１乃至第４実施例に係る
フレキシブル・パッケージにおいては、シリコンチップ
１４，１４１〜１４４について例示したが、ガリウム砒
素（ＧａＡｓ）チップ等の他の半導体基板でもかまわな
いことは勿論である。このように、本発明はここでは記
載していない様々な実施例等を含むことは勿論である。
従って、本発明の技術的範囲は上記の説明から妥当な以
下のクレイムによってのみ定められるものである。
【００３８】
【発明の効果】主表面に複数の金属配線が形成されたフ
レキシブル基板と、このフレキシブル基板の上方に配置
され、複数の接続用パッドを有するフレキシブル半導体
チップと、この半導体チップ上の複数の接続用パッド
と、フレキシブル基板上の複数の金属配線とをそれぞれ
電気的に接続する接続金属とフレキシブル基板とフレキ
シブル半導体チップとの間に封入された封止部材とから
なるフレキシブル・パッケージである。半導体チップを
通常用いられている厚さよりも薄くし、剛性を低下させ
たフレキシブル半導体チップを塔載している。更に、フ
レキシブル基板等のパッケージの各構成部品の厚みも薄
くすることにより、パッケージ全体を低剛性化してい
る。このため、変位によるパッケージ割れの発生を回避
することが出来る。また、フレキシブル基板とフレキシ
ブル半導体チップとの間に封止部材が封入される構造で
あるため、パッケージの反りを非常に小さくすることが
出来る。このため、フレキシブル・パッケージの製品単
体としての平坦性を十分確保することが可能になる。更
に、主表面に複数の実装配線が形成された実装基板を用
意し、この複数の実装配線のそれぞれと複数の金属配線
とを電気的に接続すれば、実装信頼性の高い実装体が構
成出来る。更に、複数のフレキシブル・パッケージを積
層すれば、全体の厚さの薄いマルチ・チップ・モジュー
ルを構成出来る。
【図面の簡単な説明】
【図1】現在用いられている半導体パッケージの一構造
例を示す断面斜視図である。
【図2】本発明の第１実施例に係るフレキシブルパッケ
ージの断面構造図と、本発明の第１実施例に係る実装体
（module）の概略構造を説明するための断面図である。
【図3】シリコンチップの厚みと撓み量の関係を示すグ
ラフと、シリコンチップの厚みと曲率半径の関係を示す
グラフとを示す。
【図4】シリコンチップの裏面に形成された研削紋を示
す図と、研削紋角θ≦１０゜の試料を説明する図と、研
削紋角θ≧８０゜の試料を説明する図である。
【図5】本発明の第１実施例の変形例に係る実装体（mod
ule）の概略構造を説明するための断面図と、本発明の
第１実施例の変形例に係る実装体（module）の温度変化
による撓みを説明するための断面図とを示す。
【図6】比較例として、厚いシリコンチップを用いた実
装体（module）の概略構造を説明するための断面図と、
実装体（module）の温度変化による撓みを説明するため
の断面図とを示す。
【図7】シリコンチップの厚さとＴＣＴ信頼性との関係
を説明するグラフである。
【図8】本発明の第１実施例に係る実装体（module）の
製造方法を示す工程図である。
【図9】本発明の第１実施例に係る実装体の製造方法の
変形例として、フレキシブル・パッケージのリード間接
着法を説明する工程断面図である。
【図10】本発明の第２実施例に係るスタック構造の実装
体（multi chip module）の断面構造図である。
【図11】本発明の第３実施例に係るフレキシブル・パッ
ケージ及びこれを用いた実装体（module）の断面構造図
と、本発明の第３実施例に係るフレキシブル・パッケー
ジの切り落とし工程を示す断面図を示す。
【図12】本発明の第３実施例に係る実装体（multi chi
p module）の断面構造図である。
【図13】本発明の第４実施例に係るフレキシブル・パッ
ケージ及びこれを用いた実装体（module）の断面構造図
である。
【図14】本発明の他の実施例に係るフレキシブル・パッ
ケージの断面構造図と、本発明の更に他の実施例に係る
フレキシブル・パッケージの断面構造図とを示す。
【符号の説明】
１１…ＰＥＴ材 １２…ＡＬ配線 １４…シリコンチップ １５…Ａｕバンプ １６…アンダーフィル ２１…実装基板 ２２…実装配線 ２３，６０…導電性接着剤 ５０…接着剤 ７０…ポリイミド材 ７１…ビームリード

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】 主表面に複数の金属配線が形成されたフ
    レキシブル基板と、 前記フレキシブル基板の上方に配置され、複数の接続用
    パッドを有するフレキシブル半導体チップと、 前記複数の接続用パッドと、前記複数の金属配線とをそ
    れぞれ電気的に接続する接続金属と、 前記フレキシブル基板と前記フレキシブル半導体チップ
    との間に封入された封止部材とからなる半導体装置。
  2. 【請求項2】 前記フレキシブル半導体チップの厚さ
    は、１０μｍ〜１５０μｍであることを特徴とする請求
    項1記載の半導体装置。
  3. 【請求項3】 前記フレキシブル半導体チップの厚さ
    は、３０μｍ〜１００μｍであることを特徴とする請求
    項1記載の半導体装置。
  4. 【請求項4】 前記フレキシブル半導体チップは、シリ
    コンチップであることを特徴とする請求項2記載の半導
    体装置。
  5. 【請求項5】 前記フレキシブル半導体チップは、前記
    フレキシブル基板の上方にフリップチップ配線で配置さ
    れていることを特徴とする請求項1記載の半導体装置。
  6. 【請求項6】前記フレキシブル基板は有機基板であるこ
    とを特徴とする請求項1記載の半導体装置。
  7. 【請求項7】 前記フレキシブル基板の厚さは、１０〜
    ５０μｍであることを特徴とする請求項1記載の半導体
    装置。
  8. 【請求項8】 前記封止部材は、線膨脹係数α＝０．０
    １〜３０ｐｐｍ／℃の材料で構成していることを特徴と
    する請求項1記載の半導体装置。
  9. 【請求項9】 前記封止部材は、線膨脹係数α＝０．１
    〜１５ｐｐｍ／℃の材料で構成していることを特徴とす
    る請求項1記載の半導体装置。
  10. 【請求項10】 前記フレキシブル基板の金属配線は、金
    属薄膜からなるビームリードとして配置されていること
    を特徴とする請求項1記載の半導体装置。
  11. 【請求項11】 前記フレキシブル基板の金属配線とを接
    続する接続金属は、高導電性材料からなるバンプである
    ことを特徴とする請求項1記載の半導体装置。
  12. 【請求項12】 主表面に複数の実装の実装配線が形成さ
    れた実装基板と、 前記複数の実装配線のそれぞれと、電気的に接続された
    複数の金属配線を主表面に有するフレキシブル基板と、 前記フレキシブル基板の前記主表面の上方に配置された
    フレキシブル半導体チップと、 前記複数の接続用パッドと、前記複数の金属配線とをそ
    れぞれ電気的に接続する接続金属と、 前記フレキシブル基板と前記フレキシブル半導体チップ
    との間に封入された封止部材とを備えたことを特徴とす
    る半導体装置。
  13. 【請求項13】 前記フレキシブル半導体チップの厚さ
    は、１０μｍ〜１５０μｍであることを特徴とする請求
    項12記載の半導体装置。
  14. 【請求項14】 前記フレキシブル半導体チップは、シリ
    コンチップであることを特徴とする請求項12記載の半導
    体装置。
  15. 【請求項15】 前記フレキシブル半導体チップは、前記
    フレキシブル基板の上方にフリップチップ配置で配置さ
    れていることを特徴とする請求項12記載の半導体装置。
  16. 【請求項16】前記フレキシブル基板は有機基板であるこ
    とを特徴とする請求項12記載の半導体装置。
  17. 【請求項17】 前記フレキシブル基板の厚さは、１０〜
    ５０μｍであることを特徴とする請求項12記載の半導体
    装置。
  18. 【請求項18】 前記封止部材は、線膨脹係数α＝０．０
    １〜３０ｐｐｍ／℃の材料で構成していることを特徴と
    する請求項12記載の半導体装置。
  19. 【請求項19】 前記フレキシブル基板の金属配線は、金
    属薄膜からなるビームリードとして配置されていること
    を特徴とする請求項12記載の半導体装置。
  20. 【請求項20】 前記実装基板は曲面状の実装基板である
    ことを特徴とする請求項12記載の半導体装置。
  21. 【請求項21】 主表面に複数の実装配線が形成された実
    装基板と、 前記複数の実装配線のそれぞれと、電気的に接続された
    複数の第１の金属配線を主表面に有する第１のフレキシ
    ブル基板と、 複数の第１の接続用パッドを表面に有し、前記第１のフ
    レキシブル基板の前記主表面の上方に配置された第１の
    フレキシブル半導体チップと、 前記複数の第１の接続用パッドと、前記複数の第１の金
    属配線とをそれぞれ電気的に接続する第１の接続金属
    と、 前記第１のフレキシブル基板と前記第１のフレキシブル
    半導体チップとの間に封入された第１の封止部材と、 前記複数の第１の金属配線のそれぞれと、電気的に接続
    された複数の第２の金属配線を主表面に有する第２のフ
    レキシブル基板と、 複数の第２の接続用パッドを表面に有し、前記第２のフ
    レキシブル基板の前記主表面の上方に配置された第２の
    フレキシブル半導体チップと、 前記複数の第２の接続用パッドと、前記複数の第２の金
    属配線とをそれぞれ電気的に接続する第２の接続金属
    と、 前記第２のフレキシブル基板と前記第２のフレキシブル
    半導体チップとの間に封入された第２の封止部材とを備
    えたことを特徴とする半導体装置。
  22. 【請求項22】前記第１のフレキシブル基板は周辺部で、
    前記第１の金属配線が外側に位置するように折り曲げら
    れ、該折り曲げられたフレキシブル基板の部分の前記第
    １の金属配線が、前記実装配線に導電性材料を介して接
    続されることを特徴とする請求項21記載の半導体装置。
  23. 【請求項23】 前記第２のフレキシブル基板は周辺部
    で、前記第２の金属配線が外側に位置するように折り曲
    げられ、該折り曲げられたフレキシブル基板の部分の前
    記第２の金属配線が、前記第１の金属配線に導電性材料
    を介して接続されていることを特徴とする請求項21記載
    の半導体装置。
  24. 【請求項24】 前記複数の第１の金属配線は、金属薄膜
    からなる複数の第１のビームリードから構成され、前記
    複数の第２の金属配線は、金属薄膜からなる複数の第２
    のビームリードから構成されていることを特徴とする請
    求項21記載の半導体装置。
  25. 【請求項25】 前記複数の第１及び第２のビームリード
    は、対応する配線のペア同士で互いに電気的に接続され
    ていることを特徴とする請求項21記載の半導体装置。
  26. 【請求項26】半導体チップを１０μｍ〜１５０μｍの厚
    さに薄くする工程と、 実装基板の主表面に複数の実装配線を形成する工程と、 フレキシブル基板の主表面に複数の金属配線を形成する
    工程と、 前記フレキシブル基板の前記主表面の上方に前記半導体
    チップを搭載する工程と、 前記複数の実装配線と、前記複数の金属配線とをそれぞ
    れ位置合わせし、互いに電気的に接続する工程とを備え
    たことを半導体装置の実装方法。
  27. 【請求項27】 前記半導体チップを搭載する工程は、前
    記フレキシブル基板の主表面上のチップ搭載領域に封止
    部材を選択的に堆積し、この封止部材の位置に前記半導
    体チップを搭載することを特徴とする請求項26記載の半
    導体装置の実装方法。
  28. 【請求項28】 前記実装配線と金属配線とを互いに電気
    的に接続する工程は前記複数の金属配線間の前記フレキ
    シブル基板の露出部に第１の接着剤層を設ける工程と、 前記複数の実装配線間の前記実装基板の露出部に第２の
    接着剤層を設ける工程と、 前記金属配線と前記実装配線との位置合わせを行い、前
    記フレキシブル基板と前記実装基板間に所定の圧力を印
    加し、前記第１と第２の接着剤層を接合する工程とであ
    ることを特徴とする請求項26記載の半導体装置の実装方
    法。
JP2000006305A 1999-01-18 2000-01-12 半導体装置 Expired - Fee Related JP3880762B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000006305A JP3880762B2 (ja) 1999-01-18 2000-01-12 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP968299 1999-01-18
JP11-9682 1999-01-18
JP2000006305A JP3880762B2 (ja) 1999-01-18 2000-01-12 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006279122A Division JP4427535B2 (ja) 1999-01-18 2006-10-12 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JP2000277683A true JP2000277683A (ja) 2000-10-06
JP3880762B2 JP3880762B2 (ja) 2007-02-14

Family

ID=26344454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000006305A Expired - Fee Related JP3880762B2 (ja) 1999-01-18 2000-01-12 半導体装置

Country Status (1)

Country Link
JP (1) JP3880762B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370116B1 (ko) * 2001-01-15 2003-01-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP2006173214A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007088228A (ja) * 2005-09-22 2007-04-05 Elpida Memory Inc 積層型半導体装置及びその製造方法
US7444772B2 (en) 2001-04-04 2008-11-04 Pioneer Design Corporation Flexible image display apparatus
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
JP2009290112A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 導電性無機膜とその製造方法、配線基板、半導体装置
US7847389B2 (en) 2005-11-15 2010-12-07 Nec Corporation Semiconductor package, electronic part and electronic device
JP2016069085A (ja) * 2014-09-25 2016-05-09 インテル・コーポレーション 電子パッケージ、及び、電子パッケージを輸送する方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370116B1 (ko) * 2001-01-15 2003-01-30 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US7444772B2 (en) 2001-04-04 2008-11-04 Pioneer Design Corporation Flexible image display apparatus
JP2006173214A (ja) * 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4619104B2 (ja) * 2004-12-14 2011-01-26 パナソニック株式会社 半導体装置
JP2007088228A (ja) * 2005-09-22 2007-04-05 Elpida Memory Inc 積層型半導体装置及びその製造方法
US7847389B2 (en) 2005-11-15 2010-12-07 Nec Corporation Semiconductor package, electronic part and electronic device
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
JP2009290112A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 導電性無機膜とその製造方法、配線基板、半導体装置
JP2016069085A (ja) * 2014-09-25 2016-05-09 インテル・コーポレーション 電子パッケージ、及び、電子パッケージを輸送する方法
US9795038B2 (en) 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package

Also Published As

Publication number Publication date
JP3880762B2 (ja) 2007-02-14

Similar Documents

Publication Publication Date Title
KR20000071256A (ko) 플렉시블 패키지와, 플렉시블 모듈, 멀티칩 모듈 및 모듈제조방법
US7291543B2 (en) Thin flip-chip method
KR100636770B1 (ko) 반도체 장치 및 그 제조 방법
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US7413925B2 (en) Method for fabricating semiconductor package
US7944049B2 (en) Semiconductor device and manufacturing method thereof
US8546244B2 (en) Method of manufacturing semiconductor device
US20050179127A1 (en) Stack MCP and manufacturing method thereof
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP4379102B2 (ja) 半導体装置の製造方法
JP2001144218A (ja) 半導体装置及び半導体装置の製造方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
WO2011139875A2 (en) Tce compensation for ic package substrates for reduced die warpage assembly
TW200303071A (en) Manufacturing method of semiconductor device
JP2004165191A (ja) 半導体装置、半導体装置の製造方法及びカメラシステム
US8178977B2 (en) Semiconductor device and method of manufacturing the same
JP2007188967A (ja) 基板支持体、基板処理方法及び半導体装置の製造方法
EP2040294B1 (en) Method of manufacturing a semiconductor device
JP2001338932A (ja) 半導体装置及び半導体装置の製造方法
JP3880762B2 (ja) 半導体装置
JP4427535B2 (ja) 半導体装置の実装方法
EP2075833A2 (en) Method of manufacturing semiconductor device
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4515129B2 (ja) 半導体装置の製造方法
WO1999049512A1 (fr) Dispositif a semi-conducteur et procede de fabrication associe

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061108

R151 Written notification of patent or utility model registration

Ref document number: 3880762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees