JP2007088228A - 積層型半導体装置及びその製造方法 - Google Patents
積層型半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007088228A JP2007088228A JP2005275465A JP2005275465A JP2007088228A JP 2007088228 A JP2007088228 A JP 2007088228A JP 2005275465 A JP2005275465 A JP 2005275465A JP 2005275465 A JP2005275465 A JP 2005275465A JP 2007088228 A JP2007088228 A JP 2007088228A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- electrode
- stacked
- flexible wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】薄型で小型でかつ安価な積層型半導体装置を提供する。
【解決手段】下面に複数の外部電極端子4を有する配線基板2と、配線基板の上面側に順次重ねて搭載される複数の半導体装置3とを有する積層型半導体装置1であって、前記各半導体装置は、フレキシブル配線基板5と、フレキシブル配線基板の一面に搭載される半導体チップ6とを有し、フレキシブル配線基板は半導体チップが固定される本体部7から数方向に延在する引出部8を有し、引出部は一段下方に折り曲げられて先端が平坦な接続部となる脚部11を構成し、接続部の上下面にはそれぞれ電極が設けられる構造となり、複数の半導体装置のうちの最下段の半導体装置3aは、最下段の半導体装置の接続部の下面の電極が配線基板に設けたランドに電気的に接続され、最下段の半導体装置以外の半導体装置の接続部の下面の電極は、下段に位置する半導体装置の接続部の上面の電極に電気的に接続されている。
【選択図】図2
【解決手段】下面に複数の外部電極端子4を有する配線基板2と、配線基板の上面側に順次重ねて搭載される複数の半導体装置3とを有する積層型半導体装置1であって、前記各半導体装置は、フレキシブル配線基板5と、フレキシブル配線基板の一面に搭載される半導体チップ6とを有し、フレキシブル配線基板は半導体チップが固定される本体部7から数方向に延在する引出部8を有し、引出部は一段下方に折り曲げられて先端が平坦な接続部となる脚部11を構成し、接続部の上下面にはそれぞれ電極が設けられる構造となり、複数の半導体装置のうちの最下段の半導体装置3aは、最下段の半導体装置の接続部の下面の電極が配線基板に設けたランドに電気的に接続され、最下段の半導体装置以外の半導体装置の接続部の下面の電極は、下段に位置する半導体装置の接続部の上面の電極に電気的に接続されている。
【選択図】図2
Description
本発明は積層型半導体装置及びその製造方法に係わり、特に配線基板上に複数の半導体装置を順次積層する積層型半導体装置の製造技術に適用して有効な技術に関する。
半導体装置の一つとして、複数の半導体装置を一枚の基板(配線基板)上に順次重ねて実装して実装密度を向上させる積層型の半導体装置が知られている(例えば、特許文献1,2)。
特許文献1に開示されている積層構造(積層型半導体装置)は、基板の下面に設けた接続用端子(例えば、ハンダボール)を下段の半導体装置の基板上面の接続用ランドに接続し、4段に半導体装置を積層した構造が開示されている。
特許文献2には、下面に複数の電極部を有し上面に半導体集積回路を実装した主回路基板に対して、前記半導体集積回路を覆って、半導体集積回路が実装されたポリイミドフィルム基板が、端部に設けたフィルム接続によって前記主回路基板の上面に接続装着され、ポリイミドフィルム基板は主回路基板を介して主回路基板に実装された半導体集積回路にも接続されている。
また、これら半導体装置及び半導体チップの基板へのリード及び電極の接続には、異方導電粒子等を含む圧接ペースト(ACP,NCP)及び圧接フィルム(ACF,NCF)が使用されている(例えば、非特許文献1)。非特許文献1には、フィルム状またはペースト状の硬化性樹脂を用いて、ICと回路基板を接着する圧接工法について記載されている。
積層型半導体装置は、上下の半導体装置の電気的接続は半田ボールで行う方式が一般的である。しかし、半田ボールで上下段の半導体装置を接続する構造は半田ボールが厚いことから薄型化を妨げることになる。また、半田ボールを使用する積層型半導体装置の製造においては、半田ボールを製造するために基板に半田を印刷する場合、基板が反っていると適正な印刷ができなくなり、半田ボールの品質が安定しなくなる。また、ディスペンサによって基板に半田を塗布する方法では、半田を供給するダがディスペンサのノズル内で半田が詰まり易く生産性が低くなる嫌いがある。
また、下段の半導体チップの外側に上段の半導体装置の外部端子を位置させる構造では、実装面積が広くなる。
さらに、半田ボールの形成及び半田ボールによるリフロー処理による基板への搭載は製造コストが高くなる。
さらに、半田ボールの形成及び半田ボールによるリフロー処理による基板への搭載は製造コストが高くなる。
本発明の目的は、薄型の積層型半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、積層する半導体装置の数を増大させても実装面積を増大させることがない積層型半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、薄型でかつ小型の積層型半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、安価な積層型半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本発明の他の目的は、積層する半導体装置の数を増大させても実装面積を増大させることがない積層型半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、薄型でかつ小型の積層型半導体装置及びその製造方法を提供することにある。
本発明の他の目的は、安価な積層型半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子(例えば、突起電極)を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有する積層型半導体装置であって、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端が接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極が接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の上面の前記電極に接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して電気的に接続されていることを特徴とする。
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有する積層型半導体装置であって、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端が接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極が接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の上面の前記電極に接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して電気的に接続されていることを特徴とする。
前記フレキシブル配線基板は、
第1の面及び前記第1の面の反対面となる第2の面を有する絶縁性樹脂フィルムと、
前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、
前記絶縁性樹脂フィルムの第1の面に設けられ、前記導体層を選択的に覆う絶縁層と、
前記絶縁性樹脂フィルムの第1の面側に設けられ、前記導体層に電気的に接続され、かつ前記半導体チップの前記電極に接続されるチップ接続用の電極と、
前記絶縁性樹脂フィルムの前記脚部の前記接続部の前記第1の面及び前記第2の面にそれぞれ設けられ、前記導体層に電気的に接続される積層用の電極とを有する構成になっている。
第1の面及び前記第1の面の反対面となる第2の面を有する絶縁性樹脂フィルムと、
前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、
前記絶縁性樹脂フィルムの第1の面に設けられ、前記導体層を選択的に覆う絶縁層と、
前記絶縁性樹脂フィルムの第1の面側に設けられ、前記導体層に電気的に接続され、かつ前記半導体チップの前記電極に接続されるチップ接続用の電極と、
前記絶縁性樹脂フィルムの前記脚部の前記接続部の前記第1の面及び前記第2の面にそれぞれ設けられ、前記導体層に電気的に接続される積層用の電極とを有する構成になっている。
前記絶縁性樹脂フィルムの前記接続部の前記第1の面及び前記第2の面にそれぞれ設けられる積層用の電極は、前記絶縁性樹脂フィルムの外周縁に沿って1列または複数列に配
列されている。
列されている。
このような積層型半導体装置は以下の製造方法によって製造される。
上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子(例えば、突起電極)を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有し、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端が接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記接続部の下面の前記電極が接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記接続部の上面の前記電極に接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して電気的に接続されてなる積層型半導体装置の製造方法であって、
前記ランド及び前記外部電極端子を有する前記配線基板を準備する工程と、
第1の面及び前記第1の面の反対面となる第2の面を有する平板状の絶縁性樹脂フィルムと、前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、前記絶縁性樹脂フィルムの第1の面に設けられ前記導体層を選択的に覆う絶縁層と、前記絶縁性樹脂フィルムの第1の面側に設けられ前記導体層に電気的に接続されかつ前記半導体チップの電極に接続されるチップ接続用の電極と、前記絶縁性樹脂フィルムの前記第1の面及び前記第2の面にそれぞれ設けられ前記導体層に電気的に接続される積層用の電極とからなる前記フレキシブル配線基板を、前記各半導体装置に対応する数だけ準備する工程と、
前記各半導体装置の製造においては、それぞれ所定の前記フレキシブル配線基板に前記半導体チップを搭載する工程と、
前記フレキシブル配線基板を前記半導体チップの外側で階段状に一段折り曲げて前記脚部を形成し、前記最下段の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が前記ランドに対面するように、また他の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が下段の前記半導体装置の前記脚部の前記接続部の上面の前記電極に対面するように前記折り曲げを行う工程と、
前記最下段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記配線基板の前記ランドに前記圧接材料を介在させて重ねかつ所定温度下で前記接続部と前記ランド間に所定の圧力を加えて前記ランドと前記電極を電気的に接続する工程と、
前記配線基板上に固定された前記半導体装置の前記脚部の前記接続部の上面の前記電極に、上段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記圧接材料を介在させて重ねかつ所定温度下で前記両接続部間に所定の圧力を加えて前記両接続部の前記電極を電気的に接続する1乃至複数回行う工程と、を有することを特徴とする。
上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子(例えば、突起電極)を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有し、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端が接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記接続部の下面の前記電極が接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記接続部の上面の前記電極に接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して電気的に接続されてなる積層型半導体装置の製造方法であって、
前記ランド及び前記外部電極端子を有する前記配線基板を準備する工程と、
第1の面及び前記第1の面の反対面となる第2の面を有する平板状の絶縁性樹脂フィルムと、前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、前記絶縁性樹脂フィルムの第1の面に設けられ前記導体層を選択的に覆う絶縁層と、前記絶縁性樹脂フィルムの第1の面側に設けられ前記導体層に電気的に接続されかつ前記半導体チップの電極に接続されるチップ接続用の電極と、前記絶縁性樹脂フィルムの前記第1の面及び前記第2の面にそれぞれ設けられ前記導体層に電気的に接続される積層用の電極とからなる前記フレキシブル配線基板を、前記各半導体装置に対応する数だけ準備する工程と、
前記各半導体装置の製造においては、それぞれ所定の前記フレキシブル配線基板に前記半導体チップを搭載する工程と、
前記フレキシブル配線基板を前記半導体チップの外側で階段状に一段折り曲げて前記脚部を形成し、前記最下段の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が前記ランドに対面するように、また他の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が下段の前記半導体装置の前記脚部の前記接続部の上面の前記電極に対面するように前記折り曲げを行う工程と、
前記最下段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記配線基板の前記ランドに前記圧接材料を介在させて重ねかつ所定温度下で前記接続部と前記ランド間に所定の圧力を加えて前記ランドと前記電極を電気的に接続する工程と、
前記配線基板上に固定された前記半導体装置の前記脚部の前記接続部の上面の前記電極に、上段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記圧接材料を介在させて重ねかつ所定温度下で前記両接続部間に所定の圧力を加えて前記両接続部の前記電極を電気的に接続する1乃至複数回行う工程と、を有することを特徴とする。
また、前記積層用電極を前記絶縁性樹脂フィルムの外周縁に沿って1列または複数列形成する。また、前記配線基板上に複数の半導体装置を積層固定した後、前記配線基板の前記外部電極端子表面に突起電極を形成する。
(2)前記手段(1)の構成の積層型半導体装置において、前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端は折り返されて2層構造の接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなっている。
このような積層型半導体装置は以下の製造方法によって製造される。
上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有し、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端は折り返されて2層構造の接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極が接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の上面の電極に接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して電気的に接続されてなる積層型半導体装置の製造方法であって、
前記ランド及び前記外部電極端子を有する前記配線基板を準備する工程と、
第1の面及び前記第1の面の反対面となる第2の面を有する平板状の絶縁性樹脂フィルムと、前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、前記絶縁性樹脂フィルムの第1の面に設けられ前記導体層を選択的に覆う絶縁層と、前記絶縁性樹脂フィルムの第1の面側に設けられ前記導体層に電気的に接続されかつ前記半導体チップの電極に接続されるチップ接続用の電極と、前記絶縁性樹脂フィルムの前記第1の面及び前記第2の面にそれぞれ設けられ前記導体層に電気的に接続される積層用の電極とからなる前記フレキシブル配線基板を、前記各半導体装置に対応する数だけ準備する工程と、
前記各半導体装置の製造においては、それぞれ所定の前記フレキシブル配線基板に前記半導体チップを搭載する工程と、
前記フレキシブル配線基板を前記半導体チップの外側で階段状に一段折り曲げるとともに先端を内側に向かって所定長さ折り返して二層構造の前記接続部を形成して前記脚部を形成し、前記最下段の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が前記ランドに対面するように、また他の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が下段の前記半導体装置の前記脚部の前記接続部の上面の前記電極に対面するように前記折り曲げを行う工程と、
前記最下段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記配線基板の前記ランドに前記圧接材料を介在させて重ねかつ所定温度下で前記接続部と前記ランド間に所定の圧力を加えて前記ランドと前記電極を電気的に接続する工程と、
前記配線基板上に固定された前記半導体装置の前記脚部の前記接続部の上面の前記電極に上段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記圧接材料を介在させて重ねかつ所定温度下で前記両接続部間に所定の圧力を加えて前記両接続部の前記電極を電気的に接続する1乃至複数回行う工程と、を有することを特徴とする。
上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有し、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端は折り返されて2層構造の接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極が接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の上面の電極に接合体(例えば、厚さが十数μm〜数十μmとなるACPまたはACF等の圧接材料)を介して電気的に接続されてなる積層型半導体装置の製造方法であって、
前記ランド及び前記外部電極端子を有する前記配線基板を準備する工程と、
第1の面及び前記第1の面の反対面となる第2の面を有する平板状の絶縁性樹脂フィルムと、前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、前記絶縁性樹脂フィルムの第1の面に設けられ前記導体層を選択的に覆う絶縁層と、前記絶縁性樹脂フィルムの第1の面側に設けられ前記導体層に電気的に接続されかつ前記半導体チップの電極に接続されるチップ接続用の電極と、前記絶縁性樹脂フィルムの前記第1の面及び前記第2の面にそれぞれ設けられ前記導体層に電気的に接続される積層用の電極とからなる前記フレキシブル配線基板を、前記各半導体装置に対応する数だけ準備する工程と、
前記各半導体装置の製造においては、それぞれ所定の前記フレキシブル配線基板に前記半導体チップを搭載する工程と、
前記フレキシブル配線基板を前記半導体チップの外側で階段状に一段折り曲げるとともに先端を内側に向かって所定長さ折り返して二層構造の前記接続部を形成して前記脚部を形成し、前記最下段の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が前記ランドに対面するように、また他の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が下段の前記半導体装置の前記脚部の前記接続部の上面の前記電極に対面するように前記折り曲げを行う工程と、
前記最下段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記配線基板の前記ランドに前記圧接材料を介在させて重ねかつ所定温度下で前記接続部と前記ランド間に所定の圧力を加えて前記ランドと前記電極を電気的に接続する工程と、
前記配線基板上に固定された前記半導体装置の前記脚部の前記接続部の上面の前記電極に上段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記圧接材料を介在させて重ねかつ所定温度下で前記両接続部間に所定の圧力を加えて前記両接続部の前記電極を電気的に接続する1乃至複数回行う工程と、を有することを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記(1)の手段によれば、(a)最下段の半導体装置以外の半導体装置の脚部の下面の積層用の電極は、下段の半導体装置の脚部の上面の積層用の電極に圧接材料(接合体)で重なるように接続する構成になっていることから、半導体装置上に二段に半導体装置を積層しても積層型半導体装置の平面方向のサイズは大きくならない。この結果、小型の積層型半導体装置を提供することができる。即ち、本発明によれば、積層する半導体装置の数を増大させても、積層型半導体装置の平面方向のサイズは大きくならず、小型の積層型半導体装置を提供することができる。
前記(1)の手段によれば、(a)最下段の半導体装置以外の半導体装置の脚部の下面の積層用の電極は、下段の半導体装置の脚部の上面の積層用の電極に圧接材料(接合体)で重なるように接続する構成になっていることから、半導体装置上に二段に半導体装置を積層しても積層型半導体装置の平面方向のサイズは大きくならない。この結果、小型の積層型半導体装置を提供することができる。即ち、本発明によれば、積層する半導体装置の数を増大させても、積層型半導体装置の平面方向のサイズは大きくならず、小型の積層型半導体装置を提供することができる。
(b)上下段の半導体装置は、厚さ数百μmとなる半田ボールではなく、例えば、厚さ十数μm〜数十μmのACPまたはACF等からなる圧接材料で接続されるため、積層型半導体装置の薄型化を図ることができる。
(c)上下の半導体装置の接続は、ACPまたはACF等からなる圧接材料で接続することから、半田ボールによって接続する構造に比較して製造コストが安価になる。
前記(2)の手段による積層型半導体装置は、前記手段(1)の構成による効果に加えてつぎのような効果がある。即ち、フレキシブル配線基板の脚部の接続部は、フレキシブル配線基板の先端を内側に向かって所定長さ折り返して形成されるため二層構造の接続部となる。また、このフレキシブル配線基板は、一面(片面)にのみ導体層を形成した構造になり、かつ片面にのみ電極を配置しても、前記折り返しによって形成される接続部の上下面にそれぞれ積層用の電極を形成することができる。従って、片面フレキシブル配線基板に比較して価格の高い両面に導体層を有する両面フレキシブル配線基板を使用する必要もなくなり、積層型半導体装置の製造コストの低減が図れる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図5は本発明の実施例1である積層型半導体装置に係わる図であり、図6は積層型半導体装置の製造方法を示す工程断面図である。図1は積層型半導体装置の平面図、図2は図1のA−A線に沿う模式的断面図、図3は積層型半導体装置の底面図、図4は積層型半導体装置の一部を示す模式的拡大断面図、図5は図4の一部を示す拡大断面図である。
積層型半導体装置1は、図2及び図4に示すように、配線基板2の上面に3段に亘って半導体装置3a,3b,3cを積層搭載した構造になっている。また、配線基板2の下面には外部電極端子4が設けられている。外部電極端子4は半田ボールによって形成された突起電極(バンプ電極)である。外部電極端子4は、図3に示すように、四角形の配線基板2の各辺に沿って等しいピッチで一列状態で配置されている。
なお、以降の説明において、図2では符号の指し示す位置が不明瞭となる場合等において符号は省略する。図5は半導体装置3aの電極構成及び配線基板2の電極構成並びに配線基板2への半導体装置3aの搭載構成が分かるように、図4の一部をさらに拡大した図である。半導体装置3b,3cの構造は後述する脚部の屈曲部の傾斜が上の段であるほど急勾配になる以外は半導体装置3aと同じである。
半導体装置3a,3b,3cは、図2及び図4に示すように、フレキシブル配線基板5a,5b,5cと、このフレキシブル配線基板5a,5b,5cに搭載される半導体チップ6a,6b,6cとからなっている。
フレキシブル配線基板5a,5b,5cは、四角形の半導体チップ6a,6b,6cが固定される本体部7a,7b,7cと、この本体部7a,7b,7cから数方向に延在する引出部8a,8b,8cを有している。実施例1では、四角形状の本体部7a,7b,7cの各辺側から引出部8a,8b,8cを延在させている。図1には、四角形の本体部7cと、この本体部7cの各辺から引出部8cをそれぞれ突出させた状態が示されている。
半導体装置3a,3bの本体部7a,7bは半導体装置3cの本体部7cの真下に位置し、半導体装置3a,3bの引出部8a,8bは半導体装置3cの引出部8cの真下に位置している。
本体部7a,7b,7cから突出する引出部8a,8b,8cは、その途中部分が階段状に一段屈曲する屈曲部9a,9b,9cと、この屈曲部9a,9b,9cに連なる先端部分である接続部10a,10b,10cを有している。そして、引出部8a,8b,8cと、屈曲部9a,9b,9cと、接続部10a,10b,10cによって脚部11a,11b,11cを形成している。また、脚部11a,11b,11cの上下面にはそれぞれ電極が設けられる構造となっている。
図4に示すように、配線基板2の上面に3段に半導体装置3a,3b,3cが積層搭載されている。また、図5には、配線基板2に半導体装置3aを搭載する構造を詳細に示すべく拡大図として示してある。図4及び図5に示すように、半導体装置3a,3b,3cの各フレキシブル配線基板5a,5b,5cは、第1の面15a,15b,15cと、この第1の面15a,15b,15cの反対面となる第2の面16a,16b,16cを有する絶縁性樹脂フィルム17a,17b,17cを有している。絶縁性樹脂フィルム17a,17b,17cは、例えば、厚さ0.2mmのポリイミド樹脂フィルムで形成されている。
絶縁性樹脂フィルム17a,17b,17cの第1の面15a,15b,15cには、所望パターンの導体層18a,18b,18cと、この導体層18a,18b,18cを選択的に覆う絶縁層19a,19b,19cが設けられている。導体層18a,18b,18cは、例えば、厚さ10μmのCu層で形成され、絶縁層19a,19b,19cは厚さ10μmのレジスト膜で形成されている。導体層18a,18b,18cはフレキシブル配線基板5a,5b,5cの本体部7a,7b,7cから引出部8a,8b,8cの接続部10a,10b,10cにまで延在している。
導体層18a,18b,18cは本体部7a,7b,7cにおいて、絶縁層19a,19b,19cから露出し、この露出部分には、第1のメッキ膜20a,20b,20cと、この第1のメッキ膜20a,20b,20cに重なる第2のメッキ膜21a,21b,21cが形成されている。例えば、第1のメッキ膜20a,20b,20cは、厚さ1μmのNi膜であり、第2のメッキ膜21a,21b,21cは厚さ0.5μmのAu膜である。この第1のメッキ膜20a,20b,20c及び第2のメッキ膜21a,21b,21cによってチップ接続用の電極22a,22b,22cが形成されている。このチップ接続用の電極22a,22b,22cは、図4に示すように、半導体チップ6a,6b,6cの一面(図では上面)に設けられた電極23a,23b,23cに接合体24a,24b,24cによって電気的に接続されている。電極23a,23b,23cは、例えば、厚さ20μmのAuバンプ電極で形成されている。また、接合体24a,24b,24cは、例えば、十数μm〜数十μmの厚さの圧接材料が使用されている。この圧接材料は、例えば、ACP(Anisotropic Conductive Paste)が使用されている。なお、この圧接材料としては、ACPに替えてACF(Anisotropic Conductive Film)、NCP(Non Conductive Resin Paste)、NCF (Non Conductive Resin Film)等を使用してもよい。ACP及びNCPの場合接続部分の厚さは23μm程度になり、ACF及びNCFの場合接続部分の厚さは18μm程度になる。
導体層18a,18b,18cは接続部10a,10b,10cにおいて、絶縁層19a,19b,19cから露出し、この露出部分には、第1のメッキ膜27a,27b,27cと、この第1のメッキ膜27a,27b,27cに重なる第2のメッキ膜28a,28b,28cが形成されている。例えば、第1のメッキ膜27a,27b,27cは、厚さ1μmのNi膜であり、第2のメッキ膜28a,28b,28cは厚さ0.5μmのAu膜である。この第1のメッキ膜27a,27b,27c及び第2のメッキ膜28a,28b,28cによって積層用の電極29a,29b,29cが形成されている。
また、積層用の電極29a,29b,29cの一部に対応して絶縁性樹脂フィルム17a,17b,17cには貫通孔が設けられ、かつこの孔内には導体30a,30b,30cが充填されている。また、導体30a,30b,30cに接続される導体層31a,31b,31cがフレキシブル配線基板5aの第2の面16a,16b,16cに設けられている。そして、この導体層31a,31b,31c上には第1のメッキ膜32a,32b,32cと、この第1のメッキ膜32a,32b,32cに重なる第2のメッキ膜33a,33b,33cが形成されている。例えば、第1のメッキ膜32a,32b,32cは、厚さ1μmのNi膜であり、第2のメッキ膜33a,33b,33cは厚さ0.5μmのAu膜である。前記第1のメッキ膜32a,32b,32c及び第2のメッキ膜33a,33b,33cによって積層用の電極34a,34b,34cが形成されている。
この結果、接続部10a,10b,10cの下面には積層用の電極29a,29b,29cが設けられ、接続部10a,10b,10cの上面には積層用の電極34a,34b,34cが設けられることになる。
最下段の半導体装置3aの接続部10aの下面の積層用の電極29aは、図4及び図5に示すように、配線基板2の上面に設けられたランド40に接合体41を介して電気的に接続されている。接合体41は、ACPからなる圧接材料で形成されている。圧接材料としては、ACPに替えてACF、NCP、NCF等を使用してもよい。ACP及びNCPの場合接続部分の厚さは5μm程度になり、ACF及びNCFの場合接続部分の厚さは3μm程度になる。
配線基板2は、図4及び図5にその断面を示すように、絶縁層45と、絶縁層45の上下面に設けられる所定パターンの導体層46,47と、前記導体層46,47を選択的に覆う絶縁層48,49とを有している。例えば、絶縁層45は厚さ0.2mmのガラス・エポキシ樹脂基板であり、導体層46,47は厚さ10μmのCu膜であり、絶縁層48,49は厚さ30μmのレジスト膜である。また、配線基板2の上面において絶縁層48から露出する導体層46の表面には、第1のメッキ膜51と、この第1のメッキ膜51に重なる第2のメッキ膜52が形成されている。例えば、第1のメッキ膜51は厚さ1μmのNi膜であり、第2のメッキ膜52は厚さ0.5μmのAu膜である。この第1のメッキ膜51及び第2のメッキ膜52によってランド40が形成される。このランド40上には最下段の半導体装置3aの接続部10aの下面の積層用の電極29aが対面するようになる。
また、配線基板2の下面において絶縁層49から露出する導体層47の表面には、第1のメッキ膜55と、この第1のメッキ膜55に重なる第2のメッキ膜56が形成されている。そして、この第2のメッキ膜56の表面には突起電極57が形成されている。突起電極57は外部電極端子4を形成する。例えば、第1のメッキ膜55は厚さ1μmのNi膜であり、第2のメッキ膜56は厚さ0.5μmのAu膜であり、突起電極57は直径0.3mmの半田ボールの取り付けと一次的加熱処理(リフロー)で形成されている。
また、絶縁層45の上下面の絶縁層48,49は、図4及び図5に示すように、絶縁層45を貫通して設けられる導体58によって電気的に接続されている。導体58は、例えば、Cuで形成されている。
また、配線基板2の上面に搭載された半導体装置3a上に積層される半導体装置は、その接続部の下面の積層用の電極が、下段の半導体装置の接続部の上面の積層用の電極に対面するように製造される。従って、図4に示すように、屈曲部の傾斜角度は半導体装置が上段になる程大きくなり、急傾斜になっている。この結果、下段の半導体装置の接続部に上段の半導体装置の接続部を重ね、上段の半導体装置の外周縁を下段の半導体装置の外周縁に一致させるようにすることによって、積層する半導体装置の数を増大させても積層型半導体装置1の平面方向のサイズを小さく維持することができる。
実施例1では半導体装置3bの下面の積層用の電極29bと、半導体装置3aの上面の積層用の電極34aは、ACPからなる接合体59で電気的に接続されている。また、半導体装置3cの下面の積層用の電極29cと、半導体装置3bの上面の積層用の電極34bは、ACPからなる接合体60で電気的に接続されている。接合体59、60は、ACPに替えてACF、NCP、NCF 等を使用してもよい。ACP及びNCPの場合接続部分の厚さは5μm程度になり、ACF及びNCFの場合接続部分の厚さは3μm程度になる。
つぎに、図6(a)〜(f)の工程断面図を参照しながら積層型半導体装置1の製造方法について説明する。
最初に、脚部を形成しない平坦な状態のフレキシブル配線基板5a,5b,5c及び半導体チップ6a,6b,6c並びに配線基板2を準備する。フレキシブル配線基板5a,5b,5cは積層する半導体装置の数だけ準備される。実施例1では、3個の半導体装置を配線基板2に積層搭載することから、3枚のフレキシブル配線基板5a,5b,5cが準備される。
フレキシブル配線基板5a,5b,5cは、既に説明したように、第1の面15a,15b,15c及び第1の面の反対面となる第2の面16a,16b,16cを有する平板状の絶縁性樹脂フィルム17a,17b,17cを有する構造になっている。絶縁性樹脂フィルム17a,17b,17cの第1の面には、所望のパターンの導体層導体層18a,18b,18cが形成されているとともに、この導体層18a,18b,18cは選択的に設けられる絶縁層19a,19b,19cに覆われている。
フレキシブル配線基板5a,5b,5cは、四角形状の本体部7a,7b,7cと、この本体部7a,7b,7cの4辺側に突出する四角形の引出部8a,8b,8cとからなっている。導体層18a,18b,18cは所定のパターンとなるが、各導体層部分は本体部7a,7b,7cから引出部8a,8b,8cの先端近傍にまで延在している。そして、各導体層部分の本体部7a,7b,7c側にはチップ接続用の電極22a,22b,22cが形成され、引出部8a,8b,8cの先端側には積層用の電極29a,29b,29cが形成される構造になっている。図6には、これらチップ接続用の電極22a,22b,22c及び積層用の電極29a,29b,29cは省略してある。
また、半導体チップ6a,6b,6cは、四角形となり、その一面には各辺に沿って電極23a,23b,23cが一列に配置されている。この電極23a,23b,23cに前記フレキシブル配線基板5a,5b,5cのチップ接続用の電極22a,22b,22cが対応している。また、配線基板2は上面にランド40を有する構造になっている。
つぎに、図6(a)に示すように、図示しないフリップ・チップボンディング装置の図示しないテーブル上に、フレキシブル配線基板5aを図示しないチップ接続用の電極22aが上面となる状態で載置する。その後、フレキシブル配線基板5aの図示しないチップ接続用の電極22a上に接合体24aとして圧接材料であるACPを塗布する。
つぎに、真空吸着コレット65の下面に半導体チップ6aをその電極23aが下面に位置する状態で保持するとともに、位置決めし、かつ真空吸着コレット65を降下させる。この降下によって、フレキシブル配線基板5aのチップ接続用の電極上に半導体チップ6aの電極23aがACPを介して重なることから、所定時間、加熱、加圧を行うことによって、図6(b)に示すように、フレキシブル配線基板5aに半導体チップ6aを搭載することができる(図4及び図5参照)。このような方法で順次フレキシブル配線基板5b,5cに半導体チップ6b,6cを搭載する。
つぎに、フレキシブル配線基板5a,5b,5cの成形を行い、積層状態で搭載が可能となる構造に3個の半導体装置3a,3b,3cを製造する。即ち、フレキシブル配線基板5a,5b,5cを半導体チップ6a,6b,6cの外側で階段状に一段折り曲げて前述のように脚部11a,11b,11cを形成する。即ち、最下段の半導体装置3aにおいては脚部11aの接続部10aの下面の積層用の電極29aがランド40に対面するように、また他の半導体装置3b,3cにおいては脚部11b,11cの接続部10b,10cの下面の積層用の電極29b,29cが下段の半導体装置3a,3bの脚部11a,11bの接続部10a,10bの上面の積層用の電極34a,34bに対面するように前記折り曲げを行う。各半導体装置3a,3b,3cは、図6(e)に示すような断面構造となる。
各半導体装置3a,3b,3cは、接続部10a,10b,10cの上下面に設けた電極同士が電気的に接続されるようにするため、接続部10a,10b,10cは重なり合う。このため、各半導体装置3a,3b,3cの各脚部11a,11b,11cの屈曲部9a,9b,9cの傾斜角度は、上段に位置する半導体装置ほど急勾配になる。従って、成形は屈曲部9a,9b,9cの傾斜角度が異なる状態でそれぞれ行われる。
つぎに、図6(c)に示すように、図示しない搭載装置(ボンディング装置)の図示しないテーブル上に、配線基板2を載置する。配線基板2は上面に図示しないランド40が設けられ、下面には図示しない外部電極端子が設けられている。そこで、配線基板2の図示しないランド40上に接合体41として圧接材料であるACPを塗布する。
つぎに、半導体装置3aの接続部10aが接合体41に重なるように載置した後、接続部10aを図示しないランド40に対して所定時間、加熱状態で加圧を行い、図6(d)に示すように、配線基板2に半導体装置3aを搭載する。
つぎに、図6(e)に示すように、半導体装置3a上に半導体装置3bが重なるように搭載し、さらに半導体装置3b上に半導体装置3cが重なるように搭載する。図4に示すように、半導体装置3bの下面の積層用の電極29bと、半導体装置3aの上面の積層用の電極34aは、ACPからなる接合体59で電気的に接続される。また、半導体装置3cの下面の積層用の電極29cと、半導体装置3bの上面の積層用の電極34bは、ACPからなる接合体60で電気的に接続される。
つぎに、図6(f)に示すように、配線基板2を裏返して下面側に積層された半導体装置3a,3b,3cが位置する状態で、配線基板2の上面側の図示しない外部電極端子上に半田ボールを取り付け、かつリフロー(一次加熱)して外部電極端子4を形成する。これにより、外部電極端子4は突起電極(例えば、バンプ電極)57となる。
配線基板2は、その詳細を図4及び図5に示すように、絶縁層45の上下面に導体層46,47を設ける構造になっている。そして、下面の導体層47の一部に第1のメッキ膜55及び第2のメッキ膜56を形成し、第1のメッキ膜55及び第2のメッキ膜56によって電極を形成している。この電極は突起電極57をその表面に形成しない場合には、LGA(Land Grid Array)型の外部電極端子となる。従って、配線基板2を準備する段階で、配線基板2における第1のメッキ膜55及び第2のメッキ膜56による電極は外部電極端子と呼称することができる。
本実施形態1によれば以下の効果を奏する。
(1)最下段の半導体装置3a以外の半導体装置3b,3cの脚部11b,11cの下面の積層用の電極29b,29cは、下段の半導体装置3a,3bの脚部11a,11bの上面の積層用の電極34a,34bに圧接材料(接合体59,60)で重なるように接続する構成になっていることから、半導体装置3a上に二段に半導体装置3b,3cを積層しても積層型半導体装置の平面方向のサイズは大きくならない。この結果、小型の積層型半導体装置を提供することができる。即ち、本発明によれば、積層する半導体装置の数を増大させても、積層型半導体装置の平面方向のサイズは大きくならず、小型の積層型半導体装置を提供することができる。
(1)最下段の半導体装置3a以外の半導体装置3b,3cの脚部11b,11cの下面の積層用の電極29b,29cは、下段の半導体装置3a,3bの脚部11a,11bの上面の積層用の電極34a,34bに圧接材料(接合体59,60)で重なるように接続する構成になっていることから、半導体装置3a上に二段に半導体装置3b,3cを積層しても積層型半導体装置の平面方向のサイズは大きくならない。この結果、小型の積層型半導体装置を提供することができる。即ち、本発明によれば、積層する半導体装置の数を増大させても、積層型半導体装置の平面方向のサイズは大きくならず、小型の積層型半導体装置を提供することができる。
(2)上下段の半導体装置3a,3b,3cは、厚さ数百μmとなる半田ボールではなく、例えば、厚さ十数μm〜数十μmのACPまたはACF等からなる圧接材料で接続されるため、積層型半導体装置の薄型化を図ることができる。
(3)上下の半導体装置3a,3b,3cの接続は、ACPまたはACF等からなる圧接材料で接続することから、半田ボールによって接続する構造に比較して製造コストが安価になる。
図7乃至図9は本発明の実施例2である積層型半導体装置に係わる図である。図7は積層型半導体装置の平面図、図8は図7のB−B線に沿う模式的断面図、図9は積層型半導体装置の一部を示す模式的拡大断面図である。
実施例2は実施例1の積層型半導体装置1において、図8に示すように、積層する半導体装置を半導体装置3a,3bと2段とし、最下段の半導体装置3aと配線基板2との間に隙間70を形成し、この隙間部分の配線基板2の上面に半導体チップ6dを搭載した構成になっている。
実施例1の積層型半導体装置1においては、各半導体装置3a,3b,3cはフレキシブル配線基板5aの下面側にそれぞれ半導体チップ6a,6b,6cを搭載した構造になっている。しかし、実施例2の場合には、脚部11a,11bを形成するときのフレキシブル配線基板5a,5bの屈曲方向を実施例1の場合とは逆にして、フレキシブル配線基板5a,5bの上面側にそれぞれ半導体チップ6a,6bを搭載構造とする。これにより、最下段の半導体装置3aと配線基板2との間に隙間70が形成される。脚部11a,11bの長さを選択することによって、前記隙間70にフリップ・チップ接続によって半導体チップ6dを配線基板2の上面に搭載することができる。
また、実施例1と同様に、図9に示すように、配線基板2を構成する絶縁層45の上面には導体層46が形成され、かつ導体層46上にはランド40が形成されている。実施例2では、前記導体層46は、搭載される半導体チップ6dの電極23dの下方部分にまで延在している。この延在部分では導体層46を覆う絶縁層48が選択的に除去されて導体層46の一部は露出している。この露出している導体層46の上面には、第1のメッキ膜51d及び第2のメッキ膜52dが重ねて形成されてチップ接続用のランド40dが形成されている。そして、ランド40dと電極23dは、ACP(圧接材料)からなる接合体24dによって電気的に接続されている。
なお、特に限定はされるものではないが、図9に示すように、半導体装置3aにおける半導体チップ6aの電極23aに電気的に接続される導体層18aを積層用の電極29aに接続せず、途中で分断させた構造としてある。この場合、半導体チップ6aの電極23aに電気的に接続される導体層18aは屈曲して延在し、図示しない箇所の積層用の電極に接続されている。
本実施例2の積層型半導体装置1は実施例1の積層型半導体装置1及びその製造方法が有する効果と同様の効果を有する。また、積層する複数の半導体装置を配線基板に実装(搭載)する本実施例2では、新たな実装領域を必要とせずに、既に搭載された半導体チップの搭載(実装)された領域に重ねて実装できるため、積層する複数の半導体装置の実装に伴う実装面積は僅かな増大となるだけである。
図10乃至図12は本発明の実施例3である積層型半導体装置に係わる図である。図10は積層型半導体装置の平面図、図11は図10のC−C線に沿う模式的断面図、図12は積層型半導体装置の一部を示す模式的拡大断面図である。
本実施例3の積層型半導体装置1は、実施例2の積層型半導体装置1において、脚部11a,11bの接続部10a,10bを折り返し構造とし、この折り返し構造の接続部の上下面に積層用の電極29a,29bを配置した構成になっている。また、接続部の上下面の電極29a,29bは、絶縁性樹脂フィルム17a,17bの外周縁に沿って複数列(例えば、2列)配置されている。また、実施例3では、特に限定はされないが、半導体チップ6a,6b,6dのフリップ・チップ接続及び接続部10a,10b部分の接続は共にACFを使用している。なお、実施例3では、各部の詳細は、配線基板2、配線基板2に搭載される半導体チップ6d、及び配線基板2に搭載される半導体装置3aの一部を図12として示すものである。従って、文章中の符号のすべては実施例3の図には開示されていない。開示されていない符号は実施例1及び実施例2で説明したものである。
実施例3の積層型半導体装置1が実施例2の積層型半導体装置1と異なる部分は以下のとおりである。図11及び図12に示すように、半導体装置3a,3bにおいて、フレキシブル配線基板5a,5bの本体部7a,7bから半導体チップの外側に突出する引出部8a,8bは途中部分で階段状に一段下方に折り曲げられる。この構造は実施例2と同様である。しかし、実施例2及び実施例1の積層型半導体装置1においては、階段状に一段下方に折り曲げられた先端部分は平坦な接続部10a,10bとなっているが、実施例3の積層型半導体装置1では、平坦な接続部10a,10bは途中で折り返されて2層構造の平坦な接続部10a,10bとなる(図12に10aのみ表示)。また、接続部10a,10bの上下面に設けられる積層用の電極29a,29bは2列配置になっている(図10参照)。図10には2列に積層用の電極29bが配置される平面図が示され、図12には2列に積層用の電極29aが配置される断面図が示されている。
実施例1(実施例2)では、半導体装置を積層するために、脚部の接続部の上下面に電極を形成するため、絶縁性樹脂フィルムを貫通する孔を設け、この孔に導体を形成し、さらにこの導体上に導体層を形成し、ついでこの導体層上に積層用の電極を形成する。実施例3ではこのような加工は不要となる。
即ち、実施例3では接続部となるフレキシブル配線基板部分に4列に積層用の電極を形成した後、2列目の電極と3列目の電極との中間で各電極が表面に露出するように平坦な接続部を折り返すことによって、折り返し構造の接続部の上下面にそれぞれ積層用の電極を2列形成することができる。従って、積層型半導体装置1の製造コストの低減を図ることができる。
また、実施例3の積層型半導体装置1では、配線基板2には2列にランド40が設けられ、半導体装置3aの接続部10aの下面に設けられる2列の積層用の電極29aが接続されるようになっている。
つぎに、実施例3の積層型半導体装置1の製造方法について図13乃至図15を参照しながら説明する。図13は実施例3の積層型半導体装置を構成する半導体装置の製造方法を示す工程断面図、図14は実施例3の積層型半導体装置を構成する他の半導体装置の模式的断面図である。図15は実施例3の積層型半導体装置の製造方法を示す工程断面図である。
実施例3の積層型半導体装置1の製造方法は、実施例2の半導体装置の製造方法において、折り返し構造の接続部を形成する点で異なる以外は略同じ製造方法である。
最初に、実施例1と同様に脚部を形成しない平坦な状態のフレキシブル配線基板5a,5b及び半導体チップ6a,6b,6d並びに配線基板2を準備する。フレキシブル配線基板5a,5bは折り返す部分に沿って対称に2列積層用の電極29a,29bが設けられている(図12に折り返した状態のフレキシブル配線基板部分を示す)。配線基板2は上面に2列のランド40が設けられている(図12参照)。また、実施例3の積層型半導体装置1は、外部電極端子が2列となっている(図12参照)。なお、図13乃至図15においては、各部を省略した模式図となっている。
図13では、半導体装置3aの製造方法について説明する。図13(a)に示すように、図示しないフリップ・チップボンディング装置の図示しないテーブル上に、フレキシブル配線基板5aを図示しないチップ接続用の電極22aが上面となる状態で載置する。その後、フレキシブル配線基板5aの図示しないチップ接続用の電極22a上に接合体24aとして圧接材料であるACFを重ねる。
つぎに、真空吸着コレット65の下面に半導体チップ6aをその電極23aが下面に位置する状態で保持するとともに、位置決めし、かつ真空吸着コレット65を降下させる。この降下によって、フレキシブル配線基板5aのチップ接続用の電極上に半導体チップ6aの電極23aがACFを介して重なることから、所定時間、加熱、加圧を行うことによって、図6(b)に示すように、フレキシブル配線基板5aに半導体チップ6aを搭載することができる(図12参照)。このような方法で図示はしないがフレキシブル配線基板5bに半導体チップ6bを搭載する。
つぎに、フレキシブル配線基板5aの成形を行い、積層状態で搭載が可能となる構造に半導体装置3aを製造する。即ち、フレキシブル配線基板5aを半導体チップ6aの外側で階段状に一段折り曲げて脚部11aを形成する。
つぎに、図13(c)に示すように、脚部11aの先端側の平坦な接続部10aを前述のように折り返し、図12に示すように、折り返し構造の接続部10aの上下面に積層用の電極29aをそれぞれ2列形成する。接続部10aの下面の電極29aは、図12に示すように、配線基板2の上面の2列配置のランド40に対面するようになる。なお、折り返し部分は両面が接着面となる接着テープ71で貼り合わせる。
このような方法によって半導体装置3bを製造する。図14は半導体装置3bを示す模式図断面図である。半導体装置3bは半導体装置3aに積層されることから脚部11bが急勾配でかつ長くなっている。半導体装置3bの接続部10bは半導体装置3aの接続部10aに重なる構造となる。
つぎに、図15(a)に示すように、配線基板2を準備した後、図示しないランド40d上全体に接合体24dとしてACFを載置する(図12参照)。その後、配線基板2の上面の所定位置に真空吸着コレット72で下面に電極23dを有する半導体チップ6dを保持して移送し、接合体24a上に半導体チップ6dを重ねる。また、図示しないランド40dと電極23dに対して所定時間、加熱状態で加圧を行い、図15(b)に示すように、配線基板2に半導体チップ6dを接合体24dで接続(搭載)する。
つぎに、図15(c)に示すように、配線基板2の図示しないランド40上に接合体41としてACFを重ね、その後、半導体装置3aを位置決めして配線基板2上に載置する。この状態で半導体装置3aの折り返し構造の接続部10aは接合体41上に載り、かつ接続部10aの下面の2列の積層用の電極29aは図示しない2列のランド40dに対面する。そこで、接続部10aを配線基板2に対して所定時間、加熱状態で加圧を行い、図15(d)に示すように、配線基板2に接合体41で半導体装置3aを接続(搭載)する。この搭載によって、図12に示すように、折り返し構造の接続部10aの下面の2列の積層用の電極29aは接合体41を介してランド40に電気的に接続される。
つぎに、図15(e)に示すように、半導体装置3aの接続部10a上に、接合体59としてのACFを介在させて半導体装置3bの接続部10bを重ねる。この状態で、図示はしないが、半導体装置3aの折り返し構造の接続部10aの上面の2列の積層用の電極29a上に、半導体装置3bの折り返し構造の接続部10b下面の2列の積層用の電極29bが対面する。そこで、接続部10bを接続部10aに対して所定時間、加熱状態で加圧を行い、図15(e)に示すように、半導体装置3a上に半導体装置3bを搭載(接続)する。
つぎに、図15(f)に示すように、配線基板2を裏返して下面側に積層された半導体装置3a,3bが位置する状態で、配線基板2の上面側の図示しない外部電極端子上に半田ボールを取り付け、かつリフロー(一次加熱)して外部電極端子4を形成する。これにより、外部電極端子4は突起電極(例えば、バンプ電極)57となる。
突起電極57を形成しない場合は、実施例1の場合と同様に配線基板2における第1のメッキ膜55及び第2のメッキ膜56を外部電極端子とするLGA型の積層型半導体装置1とすることができる。
実施例3の積層型半導体装置1は、実施例2の積層型半導体装置1と同様な効果を有するとともに、以下の効果を有する。即ち、フレキシブル配線基板5a,5bの脚部11a,11bの接続部接続部10a,10bは、フレキシブル配線基板の先端を内側に向かって所定長さ折り返して形成されるため二層構造の接続部接続部10a,10bとなる。また、このフレキシブル配線基板5a,5bは、一面(片面)にのみ導体層18a,18bを形成した構造になり、かつ片面にのみ積層用の電極29a,29bを配置しても、前記折り返しによって形成される接続部10a,10bの上下面にそれぞれ積層用の電極29a,29bを形成することができる。従って、導体層を片面にのみ有する片面フレキシブル配線基板に比較して価格の高い両面に導体層を有する両面フレキシブル配線基板を使用する必要もなくなり、積層型半導体装置1の製造コストの低減が図れる。
図16は実施例3の変形例である積層型半導体装置の模式的断面図であり、図17は積層型半導体装置の一部を示す拡大断面図である。図12に示す実施例3の積層型半導体装置1では、絶縁性樹脂フィルム17aの上面側に導体層18aが位置する構造であるが、この変形例はその逆であり、絶縁性樹脂フィルム17aの下面側に導体層18aが位置する構造となっている。図17には半導体装置3aのみの一部を示す。図17から分かるように、半導体装置3aのフレキシブル配線基板5aにおいては、絶縁性樹脂フィルム17aの下面側に導体層18aを位置させる構造になっている。この構造は、図16に示す半導体装置3b,3cにおいても同様である。導体層を上面または下面としても折り返し構造の接続部を製造することができる。
図18乃至図21は本発明の実施例4である積層型半導体装置に係わる図である。図18は積層型半導体装置の平面図、図19は図18のD−D線に沿う模式的断面図、図20は積層型半導体装置の底面図、図21は積層型半導体装置の一部を示す模式的拡大断面図である。
実施例4は、実施例3の積層型半導体装置1において、配線基板2の下面に半導体装置3fを取り付けた例である。但し、半導体チップ6dは実施例3とは異なり、配線基板2と半導体チップ6dを接続する接合体24dは、図21に示すように、半導体チップ6dの電極23dと配線基板2のランド40dを接続する接合体24dはACPである。また、実施例3では、外部電極端子4は2列構成になっているが、実施例4では3列構成になっている。
半導体装置3fはサイズが異なるが、半導体装置3aと同じ構造になっている。半導体装置3aの各部の符号は、数字と英文字のaとの組み合わせとなっている。そこで、半導体装置3fでは、半導体装置3aの各符号と英文字のfとの組み合わせとしてある。数字が同じ部分は半導体装置3aの名称と同じである。半導体装置3fは、図21に示すように、接続部10fの上面の積層用の電極29fがACPからなる接合体75で配線基板2の下面の第1のメッキ膜55及び第2のメッキ膜56からなる電極に接続されている。
実施例4では、配線基板2の上面のみではなく、下面にも半導体装置3fを搭載することから、より高密度実装が可能になる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
1…積層型半導体装置、2…配線基板、3a,3b,3c,3f…半導体装置、4…外部電極端子、5a,5b,5c…フレキシブル配線基板、6a,6b,6c,6d…半導体チップ、7a,7b,7c…本体部、8a,8b,8c…引出部、9a,9b,9c…屈曲部、10a,10b,10c…接続部、11a,11b,11c…脚部、15a,15b,15c…第1の面、16a,16b,16c…第2の面、17a,17b,17c…絶縁性樹脂フィルム、18a,18b,18c…導体層、19a,19b,19c…絶縁層、20a,20b,20c…第1のメッキ膜、21a,21b,21c…第2のメッキ膜、22a,22b,22c…電極(チップ接続用の電極)、23a,23b,23c…電極、24a,24b,24c…接合体、27a,27b,27c…第1のメッキ膜、28a,28b,28c…第2のメッキ膜、29a,29b,29c…電極(積層用の電極)、30a,30b,30c…導体、31a,31b,31c…導体層、32a,32b,32c…第1のメッキ膜、33a,33b,33c…第2のメッキ膜、34a,34b,34c…電極(積層用の電極)、40…ランド、41…接合体、45…絶縁層、46,47…導体層、48,49…絶縁層、51…第1のメッキ膜、52…第2のメッキ膜、55…第1のメッキ膜、56…第2のメッキ膜、57…突起電極、58…導体、59,60…接合体、65…真空吸着コレット、70…隙間、71…接着テープ、72…真空吸着コレット、75…接合体。
Claims (20)
- 上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有する積層型半導体装置であって、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端が接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記接続部の下面の前記電極が接合体を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記接続部の上面の前記電極に接合体を介して電気的に接続されていることを特徴とする積層型半導体装置。 - 前記最下段の半導体装置と前記配線基板との間には隙間が形成され、前記隙間部分の前記配線基板上には半導体チップが搭載されていることを特徴とする請求項1に記載の積層型半導体装置。
- 前記外部電極端子から外れた前記配線基板の前記下面には半導体装置が搭載されていることを特徴とする請求項1に記載の積層型半導体装置。
- 前記フレキシブル配線基板は、
第1の面及び前記第1の面の反対面となる第2の面を有する絶縁性樹脂フィルムと、
前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、
前記絶縁性樹脂フィルムの第1の面に設けられ、前記導体層を選択的に覆う絶縁層と、
前記絶縁性樹脂フィルムの第1の面側に設けられ、前記導体層に電気的に接続され、かつ前記半導体チップの電極に接続されるチップ接続用の電極と、
前記絶縁性樹脂フィルムの前記接続部の前記第1の面及び前記第2の面にそれぞれ設けられ、前記導体層に電気的に接続される積層用の電極とを有することを特徴とする請求項1に記載の積層型半導体装置。 - 前記絶縁性樹脂フィルムの前記接続部の前記第1の面及び前記第2の面にそれぞれ設けられる積層用の電極は、前記絶縁性樹脂フィルムの外周縁に沿って1列または複数列に配列されていることを特徴とする請求項1に記載の積層型半導体装置。
- 前記接合体は十数μm〜数十μmの厚さの圧接材料で形成されていることを特徴とする請求項1に記載の積層型半導体装置。
- 前記外部電極端子は突起電極であることを特徴とする請求項1に記載の積層型半導体装置。
- 上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有する積層型半導体装置であって、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端は折り返されて2層構造の接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前接続部の下面の前記電極が接合体を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記接続部の上面の電極に接合体を介して電気的に接続されていることを特徴とする半導体装置。 - 前記最下段の半導体装置と前記配線基板との間には隙間が形成され、前記隙間部分の前記配線基板上には半導体チップが搭載されていることを特徴とする請求項8に記載の積層型半導体装置。
- 前記外部電極端子から外れた前記配線基板の前記下面には半導体装置が搭載されていることを特徴とする請求項8に記載の積層型半導体装置。
- 前記フレキシブル配線基板は、
第1の面及び前記第1の面の反対面となる第2の面を有する絶縁性樹脂フィルムと、
前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、
前記絶縁性樹脂フィルムの第1の面に設けられ、前記導体層を選択的に覆う絶縁層と、
前記絶縁性樹脂フィルムの第1の面側に設けられ、前記導体層に電気的に接続され、かつ前記半導体チップの前記電極に接続されるチップ接続用の電極と、
前記絶縁性樹脂フィルムの前記接続部の前記第1の面及び前記第2の面にそれぞれ設けられ、前記導体層に電気的に接続される積層用の電極とを有することを特徴とする請求項8に記載の積層型半導体装置。 - 前記絶縁性樹脂フィルムの前記接続部の前記第1の面及び前記第2の面にそれぞれ設けられる積層用の電極は、前記絶縁性樹脂フィルムの外周縁に沿って1列または複数列に配列されていることを特徴とする請求項8に記載の積層型半導体装置。
- 前記接合体は十数μm〜数十μmの厚さの圧接材料で形成されていることを特徴とする請求項8に記載の積層型半導体装置。
- 前記外部電極端子は突起電極であることを特徴とする請求項8に記載の積層型半導体装置。
- 上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有し、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端が接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記接続部の下面の前記電極が接合体を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記接続部の上面の前記電極に接合体を介して電気的に接続されてなる積層型半導体装置の製造方法であって、
前記ランド及び前記外部電極端子を有する前記配線基板を準備する工程と、
第1の面及び前記第1の面の反対面となる第2の面を有する平板状の絶縁性樹脂フィルムと、前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、前記絶縁性樹脂フィルムの第1の面に設けられ前記導体層を選択的に覆う絶縁層と、前記絶縁性樹脂フィルムの第1の面側に設けられ前記導体層に電気的に接続されかつ前記半導体チップの電極に接続されるチップ接続用の電極と、前記絶縁性樹脂フィルムの前記第1の面及び前記第2の面にそれぞれ設けられ前記導体層に電気的に接続される積層用の電極とからなる前記フレキシブル配線基板を、前記各半導体装置に対応する数だけ準備する工程と、
前記各半導体装置の製造においては、それぞれ所定の前記フレキシブル配線基板に前記半導体チップを搭載する工程と、
前記フレキシブル配線基板を前記半導体チップの外側で階段状に一段折り曲げて前記脚部を形成し、前記最下段の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が前記ランドに対面するように、また他の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が下段の前記半導体装置の前記脚部の前記接続部の上面の前記電極に対面するように前記折り曲げを行う工程と、
前記最下段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記配線基板の前記ランドに前記接合体を介在させて重ねかつ所定温度下で前記接続部と前記ランド間に所定の圧力を加えて前記ランドと前記電極を電気的に接続する工程と、
前記配線基板上に固定された前記半導体装置の前記脚部の前記接続部の上面の前記電極に、上段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記接合体を介在させて重ねかつ所定温度下で前記両接続部間に所定の圧力を加えて前記両接続部の前記電極を電気的に接続する1乃至複数回行う工程と、を有することを特徴とする積層型半導体装置の製造方法。 - 前記積層用の電極を前記絶縁性樹脂フィルムの外周縁に沿って1列または複数列に配列し、前記接合体を十数μm〜数十μmの厚さの圧接材料で形成することを特徴とする請求項15に記載の積層型半導体装置の製造方法。
- 前記配線基板上に複数の半導体装置を積層固定した後、前記配線基板の前記外部電極端子表面に突起電極を形成することを特徴とする請求項15に記載の積層型半導体装置の製造方法。
- 上面及び下面を有し、前記上面にランドを有するとともに前記下面に複数の外部電極端子を有する配線基板と、
前記配線基板の前記上面側に順次重ねて搭載される複数の半導体装置とを有し、
前記各半導体装置は、フレキシブル配線基板と、前記フレキシブル配線基板の一面に搭載される半導体チップとを有し、前記フレキシブル配線基板は、前記半導体チップの電極が接続される電極を有する本体部と、前記本体部から前記半導体チップの外側に突出し途中部分が階段状に一段下方に折り曲げられかつ先端は折り返されて2層構造の接続部となる複数の脚部と、前記接続部の上下面に設けられる電極とからなり、
前記複数の半導体装置のうちの最下段の前記半導体装置は、前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極が接合体を介して前記配線基板に設けた前記ランドに電気的に接続され、
前記最下段の半導体装置以外の前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の下面の前記電極は、下段に位置する前記半導体装置の前記フレキシブル配線基板の前記脚部の前記接続部の上面の電極に接合体を介して電気的に接続されてなる積層型半導体装置の製造方法であって、
前記ランド及び前記外部電極端子を有する前記配線基板を準備する工程と、
第1の面及び前記第1の面の反対面となる第2の面を有する平板状の絶縁性樹脂フィルムと、前記絶縁性樹脂フィルムの第1の面に形成される所望のパターンの導体層と、前記絶縁性樹脂フィルムの第1の面に設けられ前記導体層を選択的に覆う絶縁層と、前記絶縁性樹脂フィルムの第1の面側に設けられ前記導体層に電気的に接続されかつ前記半導体チップの電極に接続されるチップ接続用の電極と、前記絶縁性樹脂フィルムの前記第1の面及び前記第2の面にそれぞれ設けられ前記導体層に電気的に接続される積層用の電極とからなる前記フレキシブル配線基板を、前記各半導体装置に対応する数だけ準備する工程と、
前記各半導体装置の製造においては、それぞれ所定の前記フレキシブル配線基板に前記半導体チップを搭載する工程と、
前記フレキシブル配線基板を前記半導体チップの外側で階段状に一段折り曲げるとともに先端を内側に向かって所定長さ折り返して二層構造の前記接続部を形成して前記脚部を形成し、前記最下段の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が前記ランドに対面するように、また他の前記半導体装置においては前記脚部の前記接続部の下面の前記電極が下段の前記半導体装置の前記脚部の前記接続部の上面の前記電極に対面するように前記折り曲げを行う工程と、
前記最下段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記配線基板の前記ランドに前記接合体を介在させて重ねかつ所定温度下で前記接続部と前記ランド間に所定の圧力を加えて前記ランドと前記電極を電気的に接続する工程と、
前記配線基板上に固定された前記半導体装置の前記脚部の前記接続部の上面の前記電極に上段となる前記半導体装置の前記脚部の前記接続部の下面の前記電極を前記接合体を介在させて重ねかつ所定温度下で前記両接続部間に所定の圧力を加えて前記両接続部の前記電極を電気的に接続する1乃至複数回行う工程と、を有することを特徴とする積層型半導体装置の製造方法。 - 前記積層用の電極を前記絶縁性樹脂フィルムの外周縁に沿って1列または複数列に配列し、前記接合体を十数μm〜数十μmの厚さの圧接材料で形成することを特徴とする請求項18に記載の積層型半導体装置の製造方法。
- 前記配線基板上に複数の半導体装置を積層固定した後、前記配線基板の前記外部電極端子表面に突起電極を形成することを特徴とする請求項18に記載の積層型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005275465A JP2007088228A (ja) | 2005-09-22 | 2005-09-22 | 積層型半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005275465A JP2007088228A (ja) | 2005-09-22 | 2005-09-22 | 積層型半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007088228A true JP2007088228A (ja) | 2007-04-05 |
Family
ID=37974912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005275465A Pending JP2007088228A (ja) | 2005-09-22 | 2005-09-22 | 積層型半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007088228A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010103875A1 (ja) * | 2009-03-13 | 2010-09-16 | アイシン・エィ・ダブリュ株式会社 | 電子回路装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277683A (ja) * | 1999-01-18 | 2000-10-06 | Toshiba Corp | 半導体装置、及び半導体装置の実装方法 |
JP2002057279A (ja) * | 2000-01-28 | 2002-02-22 | Toshiba Corp | 半導体装置、積層型半導体装置及びその製造方法 |
JP2002305284A (ja) * | 2001-02-05 | 2002-10-18 | Mitsubishi Electric Corp | 半導体装置積層構造体 |
JP2003078108A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Chem Co Ltd | 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 |
JP2005093551A (ja) * | 2003-09-12 | 2005-04-07 | Genusion:Kk | 半導体装置のパッケージ構造およびパッケージ化方法 |
-
2005
- 2005-09-22 JP JP2005275465A patent/JP2007088228A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277683A (ja) * | 1999-01-18 | 2000-10-06 | Toshiba Corp | 半導体装置、及び半導体装置の実装方法 |
JP2002057279A (ja) * | 2000-01-28 | 2002-02-22 | Toshiba Corp | 半導体装置、積層型半導体装置及びその製造方法 |
JP2002305284A (ja) * | 2001-02-05 | 2002-10-18 | Mitsubishi Electric Corp | 半導体装置積層構造体 |
JP2003078108A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Chem Co Ltd | 半導体パッケージ用基板、これを用いた半導体パッケージとその積層体、およびこれらの製造方法 |
JP2005093551A (ja) * | 2003-09-12 | 2005-04-07 | Genusion:Kk | 半導体装置のパッケージ構造およびパッケージ化方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010103875A1 (ja) * | 2009-03-13 | 2010-09-16 | アイシン・エィ・ダブリュ株式会社 | 電子回路装置 |
JP2010219090A (ja) * | 2009-03-13 | 2010-09-30 | Aisin Aw Co Ltd | 電子回路装置 |
US8279612B2 (en) | 2009-03-13 | 2012-10-02 | Aisin Aw Co., Ltd. | Electronic circuit device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI395274B (zh) | 製造電路基材的方法及製造電子部件封裝結構的方法 | |
JP5606695B2 (ja) | 接続端子付き基板 | |
US20120132463A1 (en) | Printed wiring board and method for manufacturing the same | |
JP2008166439A (ja) | 半導体装置およびその製造方法 | |
JP2000164618A (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
JP5357239B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP5049573B2 (ja) | 半導体装置 | |
WO2001008223A1 (fr) | Dispositif a semiconducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
JP2007266111A (ja) | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 | |
US9305912B2 (en) | Stack package and method for manufacturing the same | |
US20110197438A1 (en) | Method of manufacturing semiconductor device | |
WO2018029920A1 (ja) | 配線基板及び当該配線基板の製造方法 | |
JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
KR20070051165A (ko) | 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법 | |
KR100618542B1 (ko) | 적층 패키지의 제조 방법 | |
JP4955259B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2008218758A (ja) | 電子回路実装構造体 | |
JP2007088228A (ja) | 積層型半導体装置及びその製造方法 | |
US20210249373A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
TWI675387B (zh) | 薄膜電容器構造及具備該薄膜電容器構造之半導體裝置 | |
JPH11135567A (ja) | 異方性導電膜、半導体装置の製造方法 | |
JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
JP2008311347A (ja) | 半導体モジュール及びその製造方法 | |
JP2006066551A (ja) | 半導体装置の製造方法 | |
JP2012227320A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100707 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101208 |