JP2005032989A - 半導体装置の接続方法 - Google Patents
半導体装置の接続方法 Download PDFInfo
- Publication number
- JP2005032989A JP2005032989A JP2003196402A JP2003196402A JP2005032989A JP 2005032989 A JP2005032989 A JP 2005032989A JP 2003196402 A JP2003196402 A JP 2003196402A JP 2003196402 A JP2003196402 A JP 2003196402A JP 2005032989 A JP2005032989 A JP 2005032989A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- conductive paste
- recess
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】突起状電極を有する半導体装置を、導電性ペーストを介して電極を形成する基板に確実に熱圧着する半導体装置の接続方法を提供することを目的とする。
【解決手段】ガラス２に凹部４を形成し、凹部４にＩＴＯ５を形成し、凹部４にＡＣＰ（導電性ペースト）６を塗布し、導電性ペースト６を均し、導電性ペースト６を凹部４に充填し、表示ドライバ素子１をガラス２に形成した所定の凹部４へ載置し、表示ドライバ素子１を加圧、加熱し、導電性ペースト６を硬化させて表示ドライバ素子１とガラス２とを熱圧着することを特徴とする半導体装置の接続方法である。
【選択図】 図２
【解決手段】ガラス２に凹部４を形成し、凹部４にＩＴＯ５を形成し、凹部４にＡＣＰ（導電性ペースト）６を塗布し、導電性ペースト６を均し、導電性ペースト６を凹部４に充填し、表示ドライバ素子１をガラス２に形成した所定の凹部４へ載置し、表示ドライバ素子１を加圧、加熱し、導電性ペースト６を硬化させて表示ドライバ素子１とガラス２とを熱圧着することを特徴とする半導体装置の接続方法である。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、突起状電極であるバンプを有する半導体装置を、導電性ペーストを介して基板に形成した電極に接続させる半導体装置の接続方法に関する。
【０００２】
【従来の技術】
従来より、半導体装置を導電性ペーストを介して基板に形成した電極に直接接続する接続方法が知られている。
【０００３】
導電性ペーストは、一般に、熱硬化性といった特性を有する樹脂の内部に多数の導電粒子を分散させることによって形成される。
【０００４】
導電性ペーストを使用することで、半導体装置の接続処理を確実に行え製品の低コスト化を達成することができる。しかし、半導体装置の突起状電極であるバンプに導電性ペーストを転写する際に、その量が適正でない場合、隣接するバンプの間に余分な導電性ペーストが付着してしまい、隣接するバンプの短絡が発生しやすいという問題がある。また、導電性ペーストに含有される導電粒子の量が適正でない場合、半導体装置のバンプと基板に形成した電極との導通がとれないという問題も発生する。
【０００５】
上記問題を解決した方法が特許文献１に記載されている。
【０００６】
特許文献１によれば、基板に通常の銅張板をエッチングしてメッキした導体パターンにドリル加工で凹形状した孔を空け、導電性ペーストを充填し、半導体装置に形成されたバンプを孔に挿入し、導電性ペーストを熱圧着し実装する方法によって、隣接するバンプに導電性ペーストが付着することを防止できることが記載されている。
【０００７】
【特許文献１】
特開２００２−３７３９１６号公報（段落番号００２９−００３４、第２図）
【０００８】
【発明が解決しようとする課題】
近年のフリップチップ実装に使用される半導体装置においては、バンプの直径が約２０μｍ、隣接するバンプの間は約１５μｍであり、このような半導体装置を接続する電極の厚さは、液晶パネルの基板であるガラス面上に形成された透明電極の場合は、数百ｎｍ程度しかない。従って、基板の導電パターンに凹形状の孔を形成し、導電性ペーストを充填し半導体装置を接続する方法では、接続するための電極にドリル加工で孔を開けるのは非常に困難である。
【０００９】
ドリル加工では、ドリルの先端が基板まで到達することで、電極の底面を貫通し破損させることが想定される。この場合、貫通した電極の底面とバンプの底面との接触がとれない状態となり接続が不安定となったり、基板の削りカスにより接続の阻害要因となったりするなど、半導体装置と基板の接続信頼性が欠けるという問題がある。
【００１０】
そこで本発明においては、突起状電極を有する半導体装置を、導電性ペーストを介して電極を形成する基板に、確実に熱圧着する半導体装置の接続方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この課題を解決するために本発明は、突起状電極であるバンプを有する半導体装置を、基板に形成した電極に接続する方法であって、前記基板に凹部を形成し、前記凹部に電極を形成し、前記基板に導電性ペーストを塗布し、前記導電性ペーストを均し、前記導電性ペーストを前記凹部に充填し、前記半導体装置を前記基板に形成した所定の凹部へ載置し、前記半導体装置を加圧、加熱し、前記導電性ペーストを硬化させて前記半導体装置と前記基板とを熱圧着することを特徴とする半導体装置の接続方法である。
【００１２】
これにより、半導体装置と基板を接続する適正な量の導電性ペーストが基板に形成した凹部のみに充填されるため、バンプと電極を接続した際に、隣接するバンプ間に導電性ペーストが付着するのを防止できる。
【００１３】
【発明の実施の形態】
本願の請求項１に記載の発明は、突起状電極であるバンプを有する半導体装置を、基板に形成した電極に接続する方法であって、前記基板に凹部を形成し、前記凹部に電極を形成し、前記基板に導電性ペーストを塗布し、前記導電性ペーストを均し、前記導電性ペーストを前記凹部に充填し、前記半導体装置のバンプを前記基板に形成した所定の凹部へ載置し、前記半導体装置を加圧、加熱し、前記導電性ペーストを硬化させて前記半導体装置と前記基板とを熱圧着することを特徴とする半導体装置の接続方法としたものであり、これにより、導電性ペーストを基板の凹部に形成した電極にのみ充填するので、接続する際に、適切な量の導電性ペーストをバンプに付着させることができる。
【００１４】
請求項２に記載の発明は、前記半導体装置のバンプを前記基板に形成した所定の凹部へ載置し加圧する際に、前記バンプの先端部が、前記凹部内で押圧により変形し押し潰されていることを特徴とする請求項１の半導体装置の接続方法としたものであり、バンプの先端部が押し潰されることで、バンプと導電性ペーストを介して接触する電極との表面積を増やすことができる。
【００１５】
請求項３に記載の発明は、前記半導体装置を前記基板へ載置し、熱圧着した後に、前記半導体装置と前記基板の間に熱硬化性の樹脂を充填し、前記半導体装置および前記基板を加熱して前記樹脂を硬化させることを特徴とする請求項１または２記載の半導体装置の接続方法としたものであり、半導体装置と基板の密着度を高め、半導体装置への応力に対しての耐久度を増加させることができる。
【００１６】
請求項４に記載の発明は、前記半導体装置を前記基板へ載置した後に、前記半導体装置と前記基板の間に熱硬化性の樹脂を充填し、前記半導体装置を加圧および加熱して前記樹脂および前記導電性ペーストを硬化させることを特徴とする請求項１または２記載の半導体装置の接続方法としたものであり、半導体装置と基板の接続のための加熱する工程を１度で完了させることができる。
【００１７】
以下に、本発明の実施の形態について図面を参照しながら説明する。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の接続方法によって得られた接続構成を示す図である。
【００１９】
半導体装置の一例である、液晶パネルに表示する表示ドライバ素子１を、液晶パネルの基板であるガラス面上に形成された透明電極（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、インジウム錫酸化物、以下ＩＴＯと称す。）に接続した構成である。
【００２０】
表示ドライバ素子１は、突起状電極であるバンプ３を有し、ガラス２にフリップチップ実装をする。バンプ３は、直径は２０μｍ、材質はＡｕで形成されている。
【００２１】
ガラス２は、液晶パネルを構成し厚みは０．５ｍｍである。凹部４は、ガラス２にエッチング工程により形成され、深さを約１０μｍ、直径はバンプ３が挿入可能な程度に穿孔した孔である。ＩＴＯ５は、凹部４に形成された透明電極で、厚みは数百ｎｍ程度である。
【００２２】
ＡＣＰ６は、導電粒子（図示せず）を含んだペースト状の熱硬化性の樹脂である。導電粒子は、粒径がそろった球形をしており、金メッキしたポリマー等であれば、粒径が３〜５μｍ程度である。
【００２３】
次に、図２に基づいて、表示ドライバ素子１をガラス２に接続する方法を説明する。
【００２４】
液晶パネルに使用するガラス２に対し前処理として表面に付着したゴミ等を洗浄する（同図（ａ））。
【００２５】
次に、エッチング工程により凹部４を形成し、透明電極であるＩＴＯ５を形成する。
【００２６】
具体的には、ガラス２表面にレジスト膜を形成する。これから形成する凹部４部分をマスクした露光用ガラス乾板やマスクフィルム等をガラス２上面に載置し、紫外線を露光する。そして現像液へ浸け、凹部４部分のレジスト膜を溶融させる。そして、フッ化水素等の溶剤へ浸透させることで、レジスト膜が覆っていない凹部４部分のガラス２を溶融させ、凹部４を形成する。最後に、ＩＴＯ５を蒸着により形成し、ガラス２上面の凹部４以外に残ったレジスト膜を除去することで、凹部４およびＩＴＯ５が形成できる（同図（ｂ））。
【００２７】
ＩＴＯ５を形成したガラス２上面に、ＡＣＰ６を塗布する（同図（ｃ））。
【００２８】
次に、印刷工程にて、スキージ７をガラス２上面に押し当て、水平に移動し、ＡＣＰ６を均す。スキージ７とガラス２との隙間は、１μｍもないため、ＡＣＰ６は、微量の樹脂がガラス２表面に残る程度であり、ＡＣＰ６に含まれる導電粒子およびほとんどの樹脂は、各凹部４へ充填される（同図（ｄ））。
【００２９】
表示ドライバ素子１に形成したバンプ３を、ガラス２上面より所定の位置の凹部４に挿入するよう載置する（同図（ｅ））。
【００３０】
最後に、表示ドライバ素子１上面からヒータブロックにて加圧し、加熱をする。加圧することで、バンプ３とＩＴＯ５とが当接し接触が取れ、バンプ３とＩＴＯ６に挟まれたＡＣＰ６に含まれる導電粒子により接触の度合いが増す。
【００３１】
また、表示ドライバ素子１を、より加圧することで、バンプ３の先端部が変形し、押し潰される。押し潰されたバンプ３の先端部は、凹部４に形成されたＩＴＯ５の側面へ当接する。変形したバンプ３の先端部は、ＩＴＯ５の底面と同様に、ＡＣＰ６に含まれる導電粒子を介して、ＩＴＯ５の側面と接触する。
【００３２】
凹部４内のＡＣＰ６は、バンプ３を凹部４へ挿入することで、ガラス２の表面へ溢れる。しかし、凹部４に充填した程度のＡＣＰ６の量では、隣接するバンプ３、ＩＴＯ５および隣接する凹部４に付着したり、隣接する凹部４から溢れたＡＣＦ６に接触することはないので、隣接するバンプ３同士が短絡することはない。
【００３３】
最後に、加熱することで、ＡＣＰ６が硬化しバンプ３とＩＴＯ５の接続がより強固なものとなる（同図（ｆ））。
【００３４】
（実施の形態２）
図３は、本発明の実施の形態２に係る半導体装置の接続方法によって得られた接続構成を示す図である。
【００３５】
なお、図３においては、表示ドライバ素子１、ガラス２、バンプ３、凹部４、ＩＴＯ５、ＡＣＰ６は図２と同様のものであるため、同符号を付して説明は省略する。
【００３６】
本発明の実施の形態２に係る半導体装置の接続方法は、アンダーフィル材として熱硬化性樹脂を使用するものである。
【００３７】
以下、図３に基づいて接続方法を説明する。
【００３８】
樹脂８は、非導電性であり熱硬化する特性を有している。
【００３９】
次に、接続方法を説明する。実施の形態１にてＡＣＰ６を充填した凹部４に、表示ドライバ素子１のバンプ３を挿入する。そして、表示ドライバ素子１をヒートブロックで加圧し、加熱して、ＡＣＰ６を硬化させ表示ドライバ素子１とガラス２を接続する。樹脂８を表示ドライバ素子１とガラス２との隙間に充填し、接続した表示ドライバ素子１とガラス２を硬化炉へ入れ加熱して、樹脂８を硬化させ、表示ドライバ素子１とガラス２を接続させる。
【００４０】
この接続方法では、ＡＣＰ６のみの接続でなく、樹脂８をアンダーフィル材として充填し硬化させるので、表示ドライバ素子１とガラス２とを、より強固に接続できる。
【００４１】
（実施の形態３）
本発明の実施の形態３に係る半導体装置の接続方法は、実施の形態２と同様に表示ドライバ素子１とガラス２の間にアンダーフィル材として熱硬化性の樹脂を充填し、熱硬化させ接続する方法であり、図３を用いて説明をする。
【００４２】
以下、具体的に接続方法を説明する。
【００４３】
実施の形態１にてＡＣＰ６を充填した凹部４に表示ドライバ素子１のバンプ３を挿入する。そして、表示ドライバ素子１をヒートブロックで加圧したのちに、樹脂８を表示ドライバ素子１とガラス２との隙間に充填する。
【００４４】
表示ドライバ素子１をヒートブロックにて加熱することで、ＡＣＰ６と樹脂８を硬化させ、表示ドライバ素子１とガラス２の接続をより強固なものとする。
【００４５】
この接続方法では、ＡＣＰ６と樹脂８を、１度の加熱で同時に硬化させることができる。
【００４６】
【発明の効果】
本発明により、以下の効果を奏することができる。
【００４７】
（１）請求項１に記載の発明によれば、導電性ペーストを基板の凹部に形成した電極にのみ充填するので、接続する際に、適切な量の導電性ペーストをバンプに付着させることができる。よって、接着部として凹部への的確な充填により、隣接したバンプに付着することがないため、バンプ間での短絡が防止でき、確実な接続が可能となる。
【００４８】
また、基板に予め凹部を形成した後に電極を形成するので、バンプと接続する接続信頼性の高い電極を形成することができる。
【００４９】
（２）請求項２に記載の発明によれば、半導体装置のバンプを基板に形成した所定の凹部へ載置し加圧することで、バンプの先端部が凹部内で、押圧により変形し押し潰された状態となるので、導電性ペーストを介して接触する電極との表面積が増えるとともに、パンプの長さおよび凹部の深さのバラツキが吸収でき、ガラス上面から表示ドライバ素子の上面までの高さを均一にできる。そして、押し潰されたバンプの先端部が電極に接触することで、凹部に挿入したバンプが抜けにくくなるという効果がある。
【００５０】
（３）請求項３に記載の発明によれば、半導体装置と基板を熱圧着した後に、半導体装置と基板の間に熱硬化性樹脂を充填し硬化させることにより、半導体装置と基板の密着度を高め、半導体装置への応力に対しての耐久度を増加させることができる。
【００５１】
（４）請求項４に記載の発明によれば、半導体装置を基板に載置した後に、半導体装置と基板の間に熱硬化性の樹脂を充填することにより、導電性ペーストとアンダーフィル材としての樹脂を同時に加熱することができるので、加熱工程を１度で完了させることができる。また、半導体装置と基板の密着度を高め、半導体装置への応力に対しての耐久度を増加させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の接続方法によって得られた接続構成を示す図
【図２】本発明の実施の形態１に係る半導体装置の接続方法を示す図
【図３】本発明の実施の形態２および３に係る半導体装置の接続方法によって得られた接続構成を示す図
【符号の説明】
１ 表示ドライバ素子
２ ガラス
３ バンプ
４ 凹部
５ ＩＴＯ
６ ＡＣＰ
７ スキージ
８ 樹脂
【発明の属する技術分野】
本発明は、突起状電極であるバンプを有する半導体装置を、導電性ペーストを介して基板に形成した電極に接続させる半導体装置の接続方法に関する。
【０００２】
【従来の技術】
従来より、半導体装置を導電性ペーストを介して基板に形成した電極に直接接続する接続方法が知られている。
【０００３】
導電性ペーストは、一般に、熱硬化性といった特性を有する樹脂の内部に多数の導電粒子を分散させることによって形成される。
【０００４】
導電性ペーストを使用することで、半導体装置の接続処理を確実に行え製品の低コスト化を達成することができる。しかし、半導体装置の突起状電極であるバンプに導電性ペーストを転写する際に、その量が適正でない場合、隣接するバンプの間に余分な導電性ペーストが付着してしまい、隣接するバンプの短絡が発生しやすいという問題がある。また、導電性ペーストに含有される導電粒子の量が適正でない場合、半導体装置のバンプと基板に形成した電極との導通がとれないという問題も発生する。
【０００５】
上記問題を解決した方法が特許文献１に記載されている。
【０００６】
特許文献１によれば、基板に通常の銅張板をエッチングしてメッキした導体パターンにドリル加工で凹形状した孔を空け、導電性ペーストを充填し、半導体装置に形成されたバンプを孔に挿入し、導電性ペーストを熱圧着し実装する方法によって、隣接するバンプに導電性ペーストが付着することを防止できることが記載されている。
【０００７】
【特許文献１】
特開２００２−３７３９１６号公報（段落番号００２９−００３４、第２図）
【０００８】
【発明が解決しようとする課題】
近年のフリップチップ実装に使用される半導体装置においては、バンプの直径が約２０μｍ、隣接するバンプの間は約１５μｍであり、このような半導体装置を接続する電極の厚さは、液晶パネルの基板であるガラス面上に形成された透明電極の場合は、数百ｎｍ程度しかない。従って、基板の導電パターンに凹形状の孔を形成し、導電性ペーストを充填し半導体装置を接続する方法では、接続するための電極にドリル加工で孔を開けるのは非常に困難である。
【０００９】
ドリル加工では、ドリルの先端が基板まで到達することで、電極の底面を貫通し破損させることが想定される。この場合、貫通した電極の底面とバンプの底面との接触がとれない状態となり接続が不安定となったり、基板の削りカスにより接続の阻害要因となったりするなど、半導体装置と基板の接続信頼性が欠けるという問題がある。
【００１０】
そこで本発明においては、突起状電極を有する半導体装置を、導電性ペーストを介して電極を形成する基板に、確実に熱圧着する半導体装置の接続方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この課題を解決するために本発明は、突起状電極であるバンプを有する半導体装置を、基板に形成した電極に接続する方法であって、前記基板に凹部を形成し、前記凹部に電極を形成し、前記基板に導電性ペーストを塗布し、前記導電性ペーストを均し、前記導電性ペーストを前記凹部に充填し、前記半導体装置を前記基板に形成した所定の凹部へ載置し、前記半導体装置を加圧、加熱し、前記導電性ペーストを硬化させて前記半導体装置と前記基板とを熱圧着することを特徴とする半導体装置の接続方法である。
【００１２】
これにより、半導体装置と基板を接続する適正な量の導電性ペーストが基板に形成した凹部のみに充填されるため、バンプと電極を接続した際に、隣接するバンプ間に導電性ペーストが付着するのを防止できる。
【００１３】
【発明の実施の形態】
本願の請求項１に記載の発明は、突起状電極であるバンプを有する半導体装置を、基板に形成した電極に接続する方法であって、前記基板に凹部を形成し、前記凹部に電極を形成し、前記基板に導電性ペーストを塗布し、前記導電性ペーストを均し、前記導電性ペーストを前記凹部に充填し、前記半導体装置のバンプを前記基板に形成した所定の凹部へ載置し、前記半導体装置を加圧、加熱し、前記導電性ペーストを硬化させて前記半導体装置と前記基板とを熱圧着することを特徴とする半導体装置の接続方法としたものであり、これにより、導電性ペーストを基板の凹部に形成した電極にのみ充填するので、接続する際に、適切な量の導電性ペーストをバンプに付着させることができる。
【００１４】
請求項２に記載の発明は、前記半導体装置のバンプを前記基板に形成した所定の凹部へ載置し加圧する際に、前記バンプの先端部が、前記凹部内で押圧により変形し押し潰されていることを特徴とする請求項１の半導体装置の接続方法としたものであり、バンプの先端部が押し潰されることで、バンプと導電性ペーストを介して接触する電極との表面積を増やすことができる。
【００１５】
請求項３に記載の発明は、前記半導体装置を前記基板へ載置し、熱圧着した後に、前記半導体装置と前記基板の間に熱硬化性の樹脂を充填し、前記半導体装置および前記基板を加熱して前記樹脂を硬化させることを特徴とする請求項１または２記載の半導体装置の接続方法としたものであり、半導体装置と基板の密着度を高め、半導体装置への応力に対しての耐久度を増加させることができる。
【００１６】
請求項４に記載の発明は、前記半導体装置を前記基板へ載置した後に、前記半導体装置と前記基板の間に熱硬化性の樹脂を充填し、前記半導体装置を加圧および加熱して前記樹脂および前記導電性ペーストを硬化させることを特徴とする請求項１または２記載の半導体装置の接続方法としたものであり、半導体装置と基板の接続のための加熱する工程を１度で完了させることができる。
【００１７】
以下に、本発明の実施の形態について図面を参照しながら説明する。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の接続方法によって得られた接続構成を示す図である。
【００１９】
半導体装置の一例である、液晶パネルに表示する表示ドライバ素子１を、液晶パネルの基板であるガラス面上に形成された透明電極（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、インジウム錫酸化物、以下ＩＴＯと称す。）に接続した構成である。
【００２０】
表示ドライバ素子１は、突起状電極であるバンプ３を有し、ガラス２にフリップチップ実装をする。バンプ３は、直径は２０μｍ、材質はＡｕで形成されている。
【００２１】
ガラス２は、液晶パネルを構成し厚みは０．５ｍｍである。凹部４は、ガラス２にエッチング工程により形成され、深さを約１０μｍ、直径はバンプ３が挿入可能な程度に穿孔した孔である。ＩＴＯ５は、凹部４に形成された透明電極で、厚みは数百ｎｍ程度である。
【００２２】
ＡＣＰ６は、導電粒子（図示せず）を含んだペースト状の熱硬化性の樹脂である。導電粒子は、粒径がそろった球形をしており、金メッキしたポリマー等であれば、粒径が３〜５μｍ程度である。
【００２３】
次に、図２に基づいて、表示ドライバ素子１をガラス２に接続する方法を説明する。
【００２４】
液晶パネルに使用するガラス２に対し前処理として表面に付着したゴミ等を洗浄する（同図（ａ））。
【００２５】
次に、エッチング工程により凹部４を形成し、透明電極であるＩＴＯ５を形成する。
【００２６】
具体的には、ガラス２表面にレジスト膜を形成する。これから形成する凹部４部分をマスクした露光用ガラス乾板やマスクフィルム等をガラス２上面に載置し、紫外線を露光する。そして現像液へ浸け、凹部４部分のレジスト膜を溶融させる。そして、フッ化水素等の溶剤へ浸透させることで、レジスト膜が覆っていない凹部４部分のガラス２を溶融させ、凹部４を形成する。最後に、ＩＴＯ５を蒸着により形成し、ガラス２上面の凹部４以外に残ったレジスト膜を除去することで、凹部４およびＩＴＯ５が形成できる（同図（ｂ））。
【００２７】
ＩＴＯ５を形成したガラス２上面に、ＡＣＰ６を塗布する（同図（ｃ））。
【００２８】
次に、印刷工程にて、スキージ７をガラス２上面に押し当て、水平に移動し、ＡＣＰ６を均す。スキージ７とガラス２との隙間は、１μｍもないため、ＡＣＰ６は、微量の樹脂がガラス２表面に残る程度であり、ＡＣＰ６に含まれる導電粒子およびほとんどの樹脂は、各凹部４へ充填される（同図（ｄ））。
【００２９】
表示ドライバ素子１に形成したバンプ３を、ガラス２上面より所定の位置の凹部４に挿入するよう載置する（同図（ｅ））。
【００３０】
最後に、表示ドライバ素子１上面からヒータブロックにて加圧し、加熱をする。加圧することで、バンプ３とＩＴＯ５とが当接し接触が取れ、バンプ３とＩＴＯ６に挟まれたＡＣＰ６に含まれる導電粒子により接触の度合いが増す。
【００３１】
また、表示ドライバ素子１を、より加圧することで、バンプ３の先端部が変形し、押し潰される。押し潰されたバンプ３の先端部は、凹部４に形成されたＩＴＯ５の側面へ当接する。変形したバンプ３の先端部は、ＩＴＯ５の底面と同様に、ＡＣＰ６に含まれる導電粒子を介して、ＩＴＯ５の側面と接触する。
【００３２】
凹部４内のＡＣＰ６は、バンプ３を凹部４へ挿入することで、ガラス２の表面へ溢れる。しかし、凹部４に充填した程度のＡＣＰ６の量では、隣接するバンプ３、ＩＴＯ５および隣接する凹部４に付着したり、隣接する凹部４から溢れたＡＣＦ６に接触することはないので、隣接するバンプ３同士が短絡することはない。
【００３３】
最後に、加熱することで、ＡＣＰ６が硬化しバンプ３とＩＴＯ５の接続がより強固なものとなる（同図（ｆ））。
【００３４】
（実施の形態２）
図３は、本発明の実施の形態２に係る半導体装置の接続方法によって得られた接続構成を示す図である。
【００３５】
なお、図３においては、表示ドライバ素子１、ガラス２、バンプ３、凹部４、ＩＴＯ５、ＡＣＰ６は図２と同様のものであるため、同符号を付して説明は省略する。
【００３６】
本発明の実施の形態２に係る半導体装置の接続方法は、アンダーフィル材として熱硬化性樹脂を使用するものである。
【００３７】
以下、図３に基づいて接続方法を説明する。
【００３８】
樹脂８は、非導電性であり熱硬化する特性を有している。
【００３９】
次に、接続方法を説明する。実施の形態１にてＡＣＰ６を充填した凹部４に、表示ドライバ素子１のバンプ３を挿入する。そして、表示ドライバ素子１をヒートブロックで加圧し、加熱して、ＡＣＰ６を硬化させ表示ドライバ素子１とガラス２を接続する。樹脂８を表示ドライバ素子１とガラス２との隙間に充填し、接続した表示ドライバ素子１とガラス２を硬化炉へ入れ加熱して、樹脂８を硬化させ、表示ドライバ素子１とガラス２を接続させる。
【００４０】
この接続方法では、ＡＣＰ６のみの接続でなく、樹脂８をアンダーフィル材として充填し硬化させるので、表示ドライバ素子１とガラス２とを、より強固に接続できる。
【００４１】
（実施の形態３）
本発明の実施の形態３に係る半導体装置の接続方法は、実施の形態２と同様に表示ドライバ素子１とガラス２の間にアンダーフィル材として熱硬化性の樹脂を充填し、熱硬化させ接続する方法であり、図３を用いて説明をする。
【００４２】
以下、具体的に接続方法を説明する。
【００４３】
実施の形態１にてＡＣＰ６を充填した凹部４に表示ドライバ素子１のバンプ３を挿入する。そして、表示ドライバ素子１をヒートブロックで加圧したのちに、樹脂８を表示ドライバ素子１とガラス２との隙間に充填する。
【００４４】
表示ドライバ素子１をヒートブロックにて加熱することで、ＡＣＰ６と樹脂８を硬化させ、表示ドライバ素子１とガラス２の接続をより強固なものとする。
【００４５】
この接続方法では、ＡＣＰ６と樹脂８を、１度の加熱で同時に硬化させることができる。
【００４６】
【発明の効果】
本発明により、以下の効果を奏することができる。
【００４７】
（１）請求項１に記載の発明によれば、導電性ペーストを基板の凹部に形成した電極にのみ充填するので、接続する際に、適切な量の導電性ペーストをバンプに付着させることができる。よって、接着部として凹部への的確な充填により、隣接したバンプに付着することがないため、バンプ間での短絡が防止でき、確実な接続が可能となる。
【００４８】
また、基板に予め凹部を形成した後に電極を形成するので、バンプと接続する接続信頼性の高い電極を形成することができる。
【００４９】
（２）請求項２に記載の発明によれば、半導体装置のバンプを基板に形成した所定の凹部へ載置し加圧することで、バンプの先端部が凹部内で、押圧により変形し押し潰された状態となるので、導電性ペーストを介して接触する電極との表面積が増えるとともに、パンプの長さおよび凹部の深さのバラツキが吸収でき、ガラス上面から表示ドライバ素子の上面までの高さを均一にできる。そして、押し潰されたバンプの先端部が電極に接触することで、凹部に挿入したバンプが抜けにくくなるという効果がある。
【００５０】
（３）請求項３に記載の発明によれば、半導体装置と基板を熱圧着した後に、半導体装置と基板の間に熱硬化性樹脂を充填し硬化させることにより、半導体装置と基板の密着度を高め、半導体装置への応力に対しての耐久度を増加させることができる。
【００５１】
（４）請求項４に記載の発明によれば、半導体装置を基板に載置した後に、半導体装置と基板の間に熱硬化性の樹脂を充填することにより、導電性ペーストとアンダーフィル材としての樹脂を同時に加熱することができるので、加熱工程を１度で完了させることができる。また、半導体装置と基板の密着度を高め、半導体装置への応力に対しての耐久度を増加させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体装置の接続方法によって得られた接続構成を示す図
【図２】本発明の実施の形態１に係る半導体装置の接続方法を示す図
【図３】本発明の実施の形態２および３に係る半導体装置の接続方法によって得られた接続構成を示す図
【符号の説明】
１ 表示ドライバ素子
２ ガラス
３ バンプ
４ 凹部
５ ＩＴＯ
６ ＡＣＰ
７ スキージ
８ 樹脂
Claims (4)
- 突起状電極であるバンプを有する半導体装置を、基板に形成した電極に接続する方法であって、前記基板に凹部を形成し、前記凹部に電極を形成し、前記基板に導電性ペーストを塗布し、前記導電性ペーストを均し、前記導電性ペーストを前記凹部に充填し、前記半導体装置のバンプを前記基板に形成した所定の凹部へ載置し、前記半導体装置を加圧、加熱し、前記導電性ペーストを硬化させて前記半導体装置と前記基板とを熱圧着することを特徴とする半導体装置の接続方法。
- 前記半導体装置のバンプを前記基板に形成した所定の凹部へ載置し加圧する際に、前記バンプの先端部が、前記凹部内で押圧により変形し押し潰されていることを特徴とする請求項１の半導体装置の接続方法。
- 前記半導体装置を前記基板へ載置し、熱圧着した後に、前記半導体装置と前記基板の間に熱硬化性の樹脂を充填し、前記半導体装置および前記基板を加熱して前記樹脂を硬化させることを特徴とする請求項１または２記載の半導体装置の接続方法。
- 前記半導体装置を前記基板へ載置した後に、前記半導体装置と前記基板の間に熱硬化性の樹脂を充填し、前記半導体装置を加圧および加熱して前記樹脂および前記導電性ペーストを硬化させることを特徴とする請求項１または２記載の半導体装置の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003196402A JP2005032989A (ja) | 2003-07-14 | 2003-07-14 | 半導体装置の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003196402A JP2005032989A (ja) | 2003-07-14 | 2003-07-14 | 半導体装置の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005032989A true JP2005032989A (ja) | 2005-02-03 |
Family
ID=34206911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003196402A Withdrawn JP2005032989A (ja) | 2003-07-14 | 2003-07-14 | 半導体装置の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005032989A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311584A (ja) * | 2007-06-18 | 2008-12-25 | Elpida Memory Inc | 半導体パッケージの実装構造 |
| WO2012096492A2 (en) * | 2011-01-13 | 2012-07-19 | Lg Innotek Co., Ltd. | Touch panel, method for manufacturing the same, and liquid crystal display device including the touch panel |
| KR20150124651A (ko) * | 2014-04-29 | 2015-11-06 | 엘에스산전 주식회사 | 전력용 반도체 모듈의 조립 도구 |
-
2003
- 2003-07-14 JP JP2003196402A patent/JP2005032989A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008311584A (ja) * | 2007-06-18 | 2008-12-25 | Elpida Memory Inc | 半導体パッケージの実装構造 |
| WO2012096492A2 (en) * | 2011-01-13 | 2012-07-19 | Lg Innotek Co., Ltd. | Touch panel, method for manufacturing the same, and liquid crystal display device including the touch panel |
| WO2012096492A3 (en) * | 2011-01-13 | 2012-11-22 | Lg Innotek Co., Ltd. | Touch panel, method for manufacturing the same, and liquid crystal display device including the touch panel |
| US20130293792A1 (en) * | 2011-01-13 | 2013-11-07 | Lg Innotek Co., Ltd. | Touch panel, method for manufacturing the same, and liquid crystal display device including the touch panel |
| US20150110953A1 (en) * | 2011-01-13 | 2015-04-23 | Lg Innotek Co., Ltd. | Touch panel, method for manufacturing the same, and liquid crystal display device including the touch panel |
| KR20150124651A (ko) * | 2014-04-29 | 2015-11-06 | 엘에스산전 주식회사 | 전력용 반도체 모듈의 조립 도구 |
| KR101589371B1 (ko) * | 2014-04-29 | 2016-01-27 | 엘에스산전 주식회사 | 전력용 반도체 모듈의 조립 도구 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3927759B2 (ja) | 回路基板への電子部品の実装方法 | |
| JPH03131089A (ja) | 回路基板の接続方法 | |
| JP3608536B2 (ja) | 電子部品実装方法 | |
| KR20000067837A (ko) | 전기적 접속 장치 및 전기적 접속 방법 | |
| JP2000260819A (ja) | 半導体装置の製造方法 | |
| KR101525158B1 (ko) | 인쇄회로기판 조립체 및 그 제조방법 | |
| US20150091195A1 (en) | Method of Packaging a Die | |
| JP2005032989A (ja) | 半導体装置の接続方法 | |
| JP2005129757A (ja) | 半導体装置の接続方法 | |
| KR100807352B1 (ko) | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 | |
| KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JP2002261416A (ja) | 電極の接続構造 | |
| JP2010153670A (ja) | フリップチップ実装方法と半導体装置 | |
| JP2001284400A (ja) | フリップチップ実装部品 | |
| JP2015170721A (ja) | 接続体の製造方法、電子部品の接続方法、アライメント方法及び接続体 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JPH0997812A (ja) | 回路基板の接続方法 | |
| JP4215685B2 (ja) | 電子回路素子の製造方法 | |
| JPS6392036A (ja) | 半導体装置の実装構造 | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| JP2008071748A (ja) | 接続方法 | |
| JP2002009110A (ja) | 半導体装置 | |
| JPS63136639A (ja) | 異方導電接着方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060531 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060613 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070720 |