JPH0997812A - 回路基板の接続方法 - Google Patents
回路基板の接続方法Info
- Publication number
- JPH0997812A JPH0997812A JP7255162A JP25516295A JPH0997812A JP H0997812 A JPH0997812 A JP H0997812A JP 7255162 A JP7255162 A JP 7255162A JP 25516295 A JP25516295 A JP 25516295A JP H0997812 A JPH0997812 A JP H0997812A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display panel
- conductive particles
- crystal display
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 工法的簡素化、部材点数の削減、低コスト化
を実現するとともに、微細化に対応し、かつ信頼性の向
上が図れる。 【解決手段】 互いに対向する突起電極４ならびにＩＴ
Ｏ電極８をそれぞれ形成した液晶駆動用ＬＳＩ１，液晶
表示パネル９を接続する方法であって、突起電極４の表
面に弾性を有した導電性粒子５をバインダー７を介して
付着させ、液晶表示パネル９の対向面に光硬化型接着剤
６を付着させ、対向する突起電極４，ＩＴＯ電極８どう
しを導電性粒子５を介して接続した状態で液晶駆動用Ｌ
ＳＩ１，液晶表示パネル９を挟圧し、光硬化型接着剤６
を硬化させるものである。
を実現するとともに、微細化に対応し、かつ信頼性の向
上が図れる。 【解決手段】 互いに対向する突起電極４ならびにＩＴ
Ｏ電極８をそれぞれ形成した液晶駆動用ＬＳＩ１，液晶
表示パネル９を接続する方法であって、突起電極４の表
面に弾性を有した導電性粒子５をバインダー７を介して
付着させ、液晶表示パネル９の対向面に光硬化型接着剤
６を付着させ、対向する突起電極４，ＩＴＯ電極８どう
しを導電性粒子５を介して接続した状態で液晶駆動用Ｌ
ＳＩ１，液晶表示パネル９を挟圧し、光硬化型接着剤６
を硬化させるものである。
Description
【０００１】
【発明の属する利用分野】この発明は、ＩＣなどの半導
体素子とプリント基板、ＩＴＯ基板など周辺回路との接
続をはじめ各方面の電子部品の接続方法に関するもので
ある。
体素子とプリント基板、ＩＴＯ基板など周辺回路との接
続をはじめ各方面の電子部品の接続方法に関するもので
ある。
【０００２】
【従来の技術】一般に回路基板の接続には多種多様な形
態があるが、例えば、液晶表示装置における液晶駆動用
ＬＳＩの実装方法として、ＴＡＢ（Tape Automated Bon
ding）工法、ＣＯＧ（Chip On Glass ）工法が知られて
いる。
態があるが、例えば、液晶表示装置における液晶駆動用
ＬＳＩの実装方法として、ＴＡＢ（Tape Automated Bon
ding）工法、ＣＯＧ（Chip On Glass ）工法が知られて
いる。
【０００３】
【発明が解決しようとする課題】ＴＡＢ工法では、液晶
駆動用ＬＳＩは回路基板（液晶表示装置においては液晶
表示パネル）にフィルムキャリアを介して接続されるた
め、ＩＬＢ（Inner LeadBonding ）、ＯＬＢ（Outer Le
ad Bonding）という２段階の接続工程が必要となる。ま
た、部品点数も多くなり、製品外形も大きくなる。その
結果、コスト高になるという問題があった。
駆動用ＬＳＩは回路基板（液晶表示装置においては液晶
表示パネル）にフィルムキャリアを介して接続されるた
め、ＩＬＢ（Inner LeadBonding ）、ＯＬＢ（Outer Le
ad Bonding）という２段階の接続工程が必要となる。ま
た、部品点数も多くなり、製品外形も大きくなる。その
結果、コスト高になるという問題があった。
【０００４】一方ＣＯＧ工法では、従来、異方導電性シ
ートを用いる方法がとられてきた。異方導電性シートは
熱可塑性樹脂中に導電性粒子を分散させた構成となって
おり、接続する電極のピッチ幅が１５０μｍ程度までは
良好に接続できるが、それ以下のピッチ幅では電極の隣
接間で短絡が生じ、微細化に対応できないという欠点が
あった。また、接続時には１５０〜２５０℃程度の加熱
を要し、熱応力（熱分布の不均一化）により基板および
ＬＳＩの破損や歪が生じ、接続が保持できない状態が発
生し、信頼性が低いという問題があった。
ートを用いる方法がとられてきた。異方導電性シートは
熱可塑性樹脂中に導電性粒子を分散させた構成となって
おり、接続する電極のピッチ幅が１５０μｍ程度までは
良好に接続できるが、それ以下のピッチ幅では電極の隣
接間で短絡が生じ、微細化に対応できないという欠点が
あった。また、接続時には１５０〜２５０℃程度の加熱
を要し、熱応力（熱分布の不均一化）により基板および
ＬＳＩの破損や歪が生じ、接続が保持できない状態が発
生し、信頼性が低いという問題があった。
【０００５】したがって、この発明は、工法的簡素化、
部材点数の削減、低コスト化を実現するとともに、微細
化に対応し、かつ信頼性の高い回路基板の接続方法を提
供することを目的とする。
部材点数の削減、低コスト化を実現するとともに、微細
化に対応し、かつ信頼性の高い回路基板の接続方法を提
供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の回路基板の接
続方法は、互いに対向する突起電極ならびに電極をそれ
ぞれ形成した一対の回路基板を接続する方法であって、
突起電極の表面に弾性を有した導電性粒子をバインダー
を介して付着させ、一対の回路基板の少なくとも一方の
対向面に接着剤を付着させ、対向する電極どうしを導電
性粒子を介して接続した状態で一対の回路基板を挟圧
し、接着剤を硬化させるものである。
続方法は、互いに対向する突起電極ならびに電極をそれ
ぞれ形成した一対の回路基板を接続する方法であって、
突起電極の表面に弾性を有した導電性粒子をバインダー
を介して付着させ、一対の回路基板の少なくとも一方の
対向面に接着剤を付着させ、対向する電極どうしを導電
性粒子を介して接続した状態で一対の回路基板を挟圧
し、接着剤を硬化させるものである。
【０００７】請求項１の回路基板の接続方法によると、
回路基板を挟圧することで電極間に介在させた弾性を有
する導電性粒子が圧縮し、電極どうしが電気的に安定し
て接続される。また、接着剤の硬化収縮力によって、電
極の接続状態が確実に保持される。これにより、回路基
板の接続が安定し、信頼性が確保でき、接続ピッチの微
細化にも対応可能である。また、一方の回路基板に突起
電極を形成したので、導電性粒子の付着が容易で、工法
の簡素化が図れ、かつ従来のＴＡＢ工法に比べ部材点数
を削減でき、低コスト化が図れる。
回路基板を挟圧することで電極間に介在させた弾性を有
する導電性粒子が圧縮し、電極どうしが電気的に安定し
て接続される。また、接着剤の硬化収縮力によって、電
極の接続状態が確実に保持される。これにより、回路基
板の接続が安定し、信頼性が確保でき、接続ピッチの微
細化にも対応可能である。また、一方の回路基板に突起
電極を形成したので、導電性粒子の付着が容易で、工法
の簡素化が図れ、かつ従来のＴＡＢ工法に比べ部材点数
を削減でき、低コスト化が図れる。
【０００８】請求項２の回路基板の接続方法は、請求項
１において、接着剤として光硬化型接着剤を用いること
を特徴とするものである。請求項２の回路基板の接続方
法によると、一対の回路基板を光硬化型接着剤にて接続
するので、接着剤の硬化に際して熱ストレスの影響を受
けない。
１において、接着剤として光硬化型接着剤を用いること
を特徴とするものである。請求項２の回路基板の接続方
法によると、一対の回路基板を光硬化型接着剤にて接続
するので、接着剤の硬化に際して熱ストレスの影響を受
けない。
【０００９】
【発明の実施の形態】この発明の実施の形態を図１ない
し図４を用いて説明する。この実施の形態は、液晶表示
装置における回路基板の接続方法に関するものであり、
図１は液晶表示装置の一対の回路基板である液晶駆動用
ＬＳＩ１と液晶表示パネル９の接続部分の断面図、図２
は液晶駆動用ＬＳＩ１と液晶表示パネル９の接続部分の
分解断面図、図３は液晶駆動用ＬＳＩ１と液晶表示パネ
ル９の接続部分の拡大断面図、図４は液晶表示装置の断
面図である。
し図４を用いて説明する。この実施の形態は、液晶表示
装置における回路基板の接続方法に関するものであり、
図１は液晶表示装置の一対の回路基板である液晶駆動用
ＬＳＩ１と液晶表示パネル９の接続部分の断面図、図２
は液晶駆動用ＬＳＩ１と液晶表示パネル９の接続部分の
分解断面図、図３は液晶駆動用ＬＳＩ１と液晶表示パネ
ル９の接続部分の拡大断面図、図４は液晶表示装置の断
面図である。
【００１０】液晶駆動用ＬＳＩ１は、液晶表示駆動を行
う機能を有し、図３に示すように、対向面に形成したＡ
ｌ電極（パッド）２の表面に、Ａｕ等による突起電極
（バンプ）４が形成されている。これはＴＡＢ工法に使
用する電極仕様と同一であっても問題はなく、通常１０
０μｍ2 程度以下の大きさで１５〜２０μｍ程度の高さ
である。なお、３は保護層である。
う機能を有し、図３に示すように、対向面に形成したＡ
ｌ電極（パッド）２の表面に、Ａｕ等による突起電極
（バンプ）４が形成されている。これはＴＡＢ工法に使
用する電極仕様と同一であっても問題はなく、通常１０
０μｍ2 程度以下の大きさで１５〜２０μｍ程度の高さ
である。なお、３は保護層である。
【００１１】一方、液晶表示パネル９は透光性を有した
ガラス基板からなり、対向面には、突起電極４に対向し
て配線パターンであるＩＴＯ電極８が形成されている。
ＩＴＯ電極８の厚みは、通常３０〜１２０ｎｍ程度であ
る。また、突起電極４の表面には、導電性粒子５を転写
工法等によって選択的に配置する。導電性粒子５は、導
電性ならびに弾性を有し、例えば、ジビニルベンゼンを
主成分とする架橋重合体（スチレン系のプラスチック粒
子）に金およびニッケルからなる無電解メッキ層を形成
したものである。また、導電性粒子５は、図２に示すよ
うに、光硬化型接着剤等からなるバインダー７中に分散
して配置し、その径は、突起電極４の大きさ、高さのば
らつきを考慮し、５〜１０μｍで標準偏差が０．３〜
０．５μｍの分散性を持たせた。また、接続抵抗を考慮
して、導電性粒子５の表面はＡｕメッキミクロパール
〔ミクロパールＡＵ（積水ファインケミカル（株）
製）〕を用いることが望ましく、１つの突起電極４に１
０個以上の導電性粒子５を配置することにより、安定し
た接続抵抗（０．５Ω以下）が実現できる。さらに、導
電性粒子５の転写性を良好なものにするため、バインダ
ー７中に分散させた導電性粒子５のレベリング厚は突起
電極４の高さより薄くする。
ガラス基板からなり、対向面には、突起電極４に対向し
て配線パターンであるＩＴＯ電極８が形成されている。
ＩＴＯ電極８の厚みは、通常３０〜１２０ｎｍ程度であ
る。また、突起電極４の表面には、導電性粒子５を転写
工法等によって選択的に配置する。導電性粒子５は、導
電性ならびに弾性を有し、例えば、ジビニルベンゼンを
主成分とする架橋重合体（スチレン系のプラスチック粒
子）に金およびニッケルからなる無電解メッキ層を形成
したものである。また、導電性粒子５は、図２に示すよ
うに、光硬化型接着剤等からなるバインダー７中に分散
して配置し、その径は、突起電極４の大きさ、高さのば
らつきを考慮し、５〜１０μｍで標準偏差が０．３〜
０．５μｍの分散性を持たせた。また、接続抵抗を考慮
して、導電性粒子５の表面はＡｕメッキミクロパール
〔ミクロパールＡＵ（積水ファインケミカル（株）
製）〕を用いることが望ましく、１つの突起電極４に１
０個以上の導電性粒子５を配置することにより、安定し
た接続抵抗（０．５Ω以下）が実現できる。さらに、導
電性粒子５の転写性を良好なものにするため、バインダ
ー７中に分散させた導電性粒子５のレベリング厚は突起
電極４の高さより薄くする。
【００１２】さらに、図２に示すように、液晶表示パネ
ル９の対向面に光硬化型接着剤（ＵＶ硬化型接着剤）６
を付着する。液晶表示パネル９への光硬化型接着剤６の
付着は、付着量の精度向上のため、シリンジ方式による
ディスペンサなどの定量吐出によるか、あるいは定量印
刷による。バインダー７と光硬化型接着剤６は、同一条
件にて完全に硬化することが望ましいが、接続時に導電
性粒子５が突起電極４の表面から流出することを防ぐた
め、バインダー７と光硬化型接着剤６は、それぞれ、７
００００ｃｐｓ，１０００ｃｐｓ程度の粘度差（バイン
ダー７の方が粘性が高い）を設ける。また、光硬化型接
着剤６と、液晶駆動用ＬＳＩ１，液晶表示パネル９との
密着性を向上させるため、液晶駆動用ＬＳＩ１，液晶表
示パネル９の各対向面には、あらかじめプライマー処理
を施しておいてもよい。
ル９の対向面に光硬化型接着剤（ＵＶ硬化型接着剤）６
を付着する。液晶表示パネル９への光硬化型接着剤６の
付着は、付着量の精度向上のため、シリンジ方式による
ディスペンサなどの定量吐出によるか、あるいは定量印
刷による。バインダー７と光硬化型接着剤６は、同一条
件にて完全に硬化することが望ましいが、接続時に導電
性粒子５が突起電極４の表面から流出することを防ぐた
め、バインダー７と光硬化型接着剤６は、それぞれ、７
００００ｃｐｓ，１０００ｃｐｓ程度の粘度差（バイン
ダー７の方が粘性が高い）を設ける。また、光硬化型接
着剤６と、液晶駆動用ＬＳＩ１，液晶表示パネル９との
密着性を向上させるため、液晶駆動用ＬＳＩ１，液晶表
示パネル９の各対向面には、あらかじめプライマー処理
を施しておいてもよい。
【００１３】そして、突起電極４とＩＴＯ電極８を対面
させて、液晶駆動用ＬＳＩ１と液晶表示パネル９を重ね
る。液晶駆動用ＬＳＩ１と液晶表示パネル９を挟圧し、
バインダー７中に分散させた導電性粒子５により突起電
極４とＩＴＯ電極８を電気的に接続する。さらに挟圧す
ることで、図３に示すように、弾性を有する導電性粒子
５が圧縮し、突起電極４ならびにＩＴＯ電極８との接触
面積が大きくなり、突起電極４，ＩＴＯ電極８どうしが
電気的に安定して接続される。
させて、液晶駆動用ＬＳＩ１と液晶表示パネル９を重ね
る。液晶駆動用ＬＳＩ１と液晶表示パネル９を挟圧し、
バインダー７中に分散させた導電性粒子５により突起電
極４とＩＴＯ電極８を電気的に接続する。さらに挟圧す
ることで、図３に示すように、弾性を有する導電性粒子
５が圧縮し、突起電極４ならびにＩＴＯ電極８との接触
面積が大きくなり、突起電極４，ＩＴＯ電極８どうしが
電気的に安定して接続される。
【００１４】その後、液晶表示パネル９側から光を照射
し、バインダー７および光硬化型接着剤６を硬化させ、
液晶駆動用ＬＳＩ１と液晶表示パネル９を接着する。光
硬化型接着剤６の硬化収縮力によって、突起電極４とＩ
ＴＯ電極８の接続状態が確実に保持される。なお、挟圧
に際しての加圧力は、導電性粒子５の材質，粒径等によ
り異なるが、接続抵抗を考慮して、通常、導電性粒子５
の圧縮率が２０〜３０％程度が良好である。導電性粒子
５の圧縮率の制御を容易にするため、ガラスビーズなど
を支柱とすることも可能である。
し、バインダー７および光硬化型接着剤６を硬化させ、
液晶駆動用ＬＳＩ１と液晶表示パネル９を接着する。光
硬化型接着剤６の硬化収縮力によって、突起電極４とＩ
ＴＯ電極８の接続状態が確実に保持される。なお、挟圧
に際しての加圧力は、導電性粒子５の材質，粒径等によ
り異なるが、接続抵抗を考慮して、通常、導電性粒子５
の圧縮率が２０〜３０％程度が良好である。導電性粒子
５の圧縮率の制御を容易にするため、ガラスビーズなど
を支柱とすることも可能である。
【００１５】図４は、液晶駆動用ＬＳＩ１を接続した液
晶表示装置の全体の断面図を示している。図において、
１０は液晶表示パネル９の透光性基板１３，１４間に充
填した液晶層、１１は対向電極、１２はシール材であ
る。このように構成された回路基板の接続方法による
と、液晶駆動用ＬＳＩ１と液晶表示パネル９を挟圧する
ことで、突起電極４とＩＴＯ電極８間に介在させた弾性
を有する導電性粒子５が圧縮し、突起電極４，ＩＴＯ電
極８どうしが電気的に安定して接続される。また、光硬
化型接着剤６の硬化収縮力によって、突起電極４，ＩＴ
Ｏ電極８の接続状態が確実に保持される。これにより、
液晶駆動用ＬＳＩ１と液晶表示パネル９の接続が安定
し、信頼性が確保でき、接続ピッチの微細化にも対応可
能である。また、液晶駆動用ＬＳＩ１に突起電極４を形
成したので、導電性粒子５の付着が容易で、工法の簡素
化が図れ、かつ従来のＴＡＢ工法に比べ部材点数を削減
でき、低コスト化が図れる。
晶表示装置の全体の断面図を示している。図において、
１０は液晶表示パネル９の透光性基板１３，１４間に充
填した液晶層、１１は対向電極、１２はシール材であ
る。このように構成された回路基板の接続方法による
と、液晶駆動用ＬＳＩ１と液晶表示パネル９を挟圧する
ことで、突起電極４とＩＴＯ電極８間に介在させた弾性
を有する導電性粒子５が圧縮し、突起電極４，ＩＴＯ電
極８どうしが電気的に安定して接続される。また、光硬
化型接着剤６の硬化収縮力によって、突起電極４，ＩＴ
Ｏ電極８の接続状態が確実に保持される。これにより、
液晶駆動用ＬＳＩ１と液晶表示パネル９の接続が安定
し、信頼性が確保でき、接続ピッチの微細化にも対応可
能である。また、液晶駆動用ＬＳＩ１に突起電極４を形
成したので、導電性粒子５の付着が容易で、工法の簡素
化が図れ、かつ従来のＴＡＢ工法に比べ部材点数を削減
でき、低コスト化が図れる。
【００１６】また、液晶駆動用ＬＳＩ１と液晶表示パネ
ル９を光硬化型接着剤６にて接続するので、接着剤の硬
化に際して熱ストレスの影響を受けない。また、導電性
粒子５が弾性を有することにより、接続後も外部からの
熱的なストレスが接続に影響せず、安定した接続状態を
実現できる。さらに、突起電極４のサイズあるいはピッ
チ幅によって、バインダー７中への導電性粒子５の分散
量をコントロールすることにより、導電性粒子５の転写
量を制御することができる。
ル９を光硬化型接着剤６にて接続するので、接着剤の硬
化に際して熱ストレスの影響を受けない。また、導電性
粒子５が弾性を有することにより、接続後も外部からの
熱的なストレスが接続に影響せず、安定した接続状態を
実現できる。さらに、突起電極４のサイズあるいはピッ
チ幅によって、バインダー７中への導電性粒子５の分散
量をコントロールすることにより、導電性粒子５の転写
量を制御することができる。
【００１７】なお、液晶表示パネル９の対向面に光硬化
型接着剤（ＵＶ硬化型接着剤）６を付着したが、熱硬化
型接着剤を付着してもよい。また、前記実施の形態にお
いては、液晶表示装置における液晶駆動用ＬＳＩ１と液
晶表示パネル９を接続する場合について説明したが、液
晶表示装置に限るものではなく、各方面の電子部品の接
続にも適用することができる。
型接着剤（ＵＶ硬化型接着剤）６を付着したが、熱硬化
型接着剤を付着してもよい。また、前記実施の形態にお
いては、液晶表示装置における液晶駆動用ＬＳＩ１と液
晶表示パネル９を接続する場合について説明したが、液
晶表示装置に限るものではなく、各方面の電子部品の接
続にも適用することができる。
【００１８】
【発明の効果】請求項１の回路基板の接続方法による
と、回路基板を挟圧することで電極間に介在させた弾性
を有する導電性粒子が圧縮し、電極どうしが電気的に安
定して接続される。また、接着剤の硬化収縮力によっ
て、電極の接続状態が確実に保持される。これにより、
回路基板の接続が安定し、信頼性が確保でき、接続ピッ
チの微細化にも対応可能である。また、一方の回路基板
に突起電極を形成したので、導電性粒子の付着が容易
で、工法の簡素化が図れ、かつ従来のＴＡＢ工法に比べ
部材点数を削減でき、低コスト化が図れる。
と、回路基板を挟圧することで電極間に介在させた弾性
を有する導電性粒子が圧縮し、電極どうしが電気的に安
定して接続される。また、接着剤の硬化収縮力によっ
て、電極の接続状態が確実に保持される。これにより、
回路基板の接続が安定し、信頼性が確保でき、接続ピッ
チの微細化にも対応可能である。また、一方の回路基板
に突起電極を形成したので、導電性粒子の付着が容易
で、工法の簡素化が図れ、かつ従来のＴＡＢ工法に比べ
部材点数を削減でき、低コスト化が図れる。
【００１９】請求項２の回路基板の接続方法によると、
一対の回路基板を光硬化型接着剤にて接続するので、接
着剤の硬化に際して熱ストレスの影響を受けない。
一対の回路基板を光硬化型接着剤にて接続するので、接
着剤の硬化に際して熱ストレスの影響を受けない。
【図１】この発明の実施の形態の液晶駆動用ＬＳＩと液
晶表示パネルの接続部の断面図である。
晶表示パネルの接続部の断面図である。
【図２】この発明の実施の形態の液晶駆動用ＬＳＩと液
晶表示パネルの接続部の分解断面図である。
晶表示パネルの接続部の分解断面図である。
【図３】この発明の実施の形態の液晶駆動用ＬＳＩと液
晶表示パネルの接続部の拡大断面図である。
晶表示パネルの接続部の拡大断面図である。
【図４】この発明の実施の形態の液晶表示装置の断面図
である。
である。
【符号の説明】 １ 液晶駆動用ＬＳＩ（回路基板） ４ 突起電極 ５ 導電性粒子 ６ 光硬化型接着剤 ７ バインダー ８ ＩＴＯ電極 ９ 液晶表示パネル（回路基板）
Claims (2)
- 【請求項１】 互いに対向する突起電極ならびに電極を
それぞれ形成した一対の回路基板を接続する方法であっ
て、前記突起電極の表面に弾性を有した導電性粒子をバ
インダーを介して付着させる工程と、前記一対の回路基
板の少なくとも一方の対向面に接着剤を付着させる工程
と、対向する電極どうしを前記導電性粒子を介して接続
した状態で前記一対の回路基板を挟圧する工程と、前記
接着剤を硬化させる工程とを含む回路基板の接続方法。 - 【請求項２】 接着剤として光硬化型接着剤を用いるこ
とを特徴とする請求項１記載の回路基板の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7255162A JPH0997812A (ja) | 1995-10-02 | 1995-10-02 | 回路基板の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7255162A JPH0997812A (ja) | 1995-10-02 | 1995-10-02 | 回路基板の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0997812A true JPH0997812A (ja) | 1997-04-08 |
Family
ID=17274930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7255162A Pending JPH0997812A (ja) | 1995-10-02 | 1995-10-02 | 回路基板の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0997812A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048455A1 (fr) * | 1997-04-21 | 1998-10-29 | Seiko Epson Corporation | Structure et procede de connexion entre electrodes, dispositif a semi-conducteur, procede de montage de semi-conducteur, dispositif a cristaux liquides et materiel electronique |
| EP1026744A1 (en) * | 1999-01-14 | 2000-08-09 | Sony Corporation | Video display and manufacturing method therefor |
| CN110097997A (zh) * | 2018-01-31 | 2019-08-06 | 三国电子有限会社 | 连接结构体及连接结构体的制作方法 |
| CN110098167A (zh) * | 2018-01-31 | 2019-08-06 | 三国电子有限会社 | 连接结构体及连接结构体的制作方法 |
| JP2019134086A (ja) * | 2018-01-31 | 2019-08-08 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
-
1995
- 1995-10-02 JP JP7255162A patent/JPH0997812A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048455A1 (fr) * | 1997-04-21 | 1998-10-29 | Seiko Epson Corporation | Structure et procede de connexion entre electrodes, dispositif a semi-conducteur, procede de montage de semi-conducteur, dispositif a cristaux liquides et materiel electronique |
| US6357111B1 (en) | 1997-04-21 | 2002-03-19 | Seiko Epson Corporation | Inter-electrode connection structure, inter-electrode connection method, semiconductor device, semiconductor mounting method, liquid crystal device, and electronic apparatus |
| EP1026744A1 (en) * | 1999-01-14 | 2000-08-09 | Sony Corporation | Video display and manufacturing method therefor |
| CN110097997A (zh) * | 2018-01-31 | 2019-08-06 | 三国电子有限会社 | 连接结构体及连接结构体的制作方法 |
| CN110098167A (zh) * | 2018-01-31 | 2019-08-06 | 三国电子有限会社 | 连接结构体及连接结构体的制作方法 |
| JP2019134085A (ja) * | 2018-01-31 | 2019-08-08 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
| JP2019134087A (ja) * | 2018-01-31 | 2019-08-08 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
| JP2019134086A (ja) * | 2018-01-31 | 2019-08-08 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
| CN110197819A (zh) * | 2018-01-31 | 2019-09-03 | 三国电子有限会社 | 连接结构体及连接结构体的制作方法 |
| CN110097997B (zh) * | 2018-01-31 | 2023-05-23 | 三国电子有限会社 | 连接结构体及连接结构体的制作方法 |
| US11735556B2 (en) | 2018-01-31 | 2023-08-22 | Mikuni Electron Corporation | Connection structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0424106B1 (en) | A method for connecting circuit boards | |
| EP0794451B1 (en) | Liquid crystal device, method of manufacturing the same and electronic apparatus | |
| JP3415845B2 (ja) | 電気的接続構造及びその電気的接続方法 | |
| KR101857331B1 (ko) | 이방성 도전 필름, 이방성 도전 필름의 제조 방법, 접속체의 제조 방법 및 접속 방법 | |
| JP3025256B1 (ja) | 表示パネルへのｔｃｐフィルムの実装方法 | |
| JPH0793342B2 (ja) | 電極の形成方法 | |
| JP2000105388A (ja) | 液晶表示装置の製造方法、液晶表示装置、および導電性接着フィルム | |
| JPH0997812A (ja) | 回路基板の接続方法 | |
| WO2000074023A1 (en) | Electrical connection structure and flat display device | |
| JPH1013002A (ja) | 半導体素子の実装方法 | |
| JPH07318962A (ja) | 電気装置の電極基板、電極形成方法及び実装方法 | |
| JP3975142B2 (ja) | 半導体チップの実装構造 | |
| JP3276459B2 (ja) | 電気光学装置の製造法 | |
| KR102212012B1 (ko) | 접속체의 제조 방법, 및 전자 부품의 접속 방법 | |
| JP2005122078A (ja) | 液晶表示装置およびその製造方法 | |
| JP3324798B2 (ja) | 電気光学装置及びその製造法 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JPH09330947A (ja) | 半導体素子の実装方法 | |
| JP3981609B2 (ja) | 液晶装置の製造方法 | |
| JP2995392B2 (ja) | 液晶電気光学装置 | |
| JPH04242946A (ja) | Ｉｃチップの実装方法 | |
| JPH08201833A (ja) | 液晶表示素子 | |
| JP2995390B2 (ja) | 液晶電気光学装置 | |
| JPH05249483A (ja) | 液晶表示装置 | |
| JPH08293526A (ja) | 電極端子の接合方法およびその接合構造 |