JP3975142B2 - 半導体チップの実装構造 - Google Patents
半導体チップの実装構造 Download PDFInfo
- Publication number
- JP3975142B2 JP3975142B2 JP2002255380A JP2002255380A JP3975142B2 JP 3975142 B2 JP3975142 B2 JP 3975142B2 JP 2002255380 A JP2002255380 A JP 2002255380A JP 2002255380 A JP2002255380 A JP 2002255380A JP 3975142 B2 JP3975142 B2 JP 3975142B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive particles
- semiconductor chip
- bank
- spacer
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板の基板本体上に異方性導電膜を介して半導体チップを実装する半導体チップの実装構造に関する。
【０００２】
【従来の技術】
近年、半導体チップに形成された複数のバンプを、基板本体上に形成された前記複数のバンプの各々と対応するリード端子に対し異方性導電膜を介して電気的に接続した回路基板が多く用いられている。
【０００３】
図９は、半導体チップを基板の端子形成部に実装するＣＯＧ（chip on glass）方式を採用した、前記回路基板としての液晶表示パネルの概略を示す斜視図である。
【０００４】
このようなＣＯＧ実装方式を用いた液晶表示パネルの基板本体１０は、例えば観察者側である表面側に位置する透明基板（以下、フロント基板）１１の端縁１１ａから、反観察者側である背面側に位置する透明基板（以下、リア基板）１２の一端縁が突出するように延出形成されており、この延出形成された部分は、端子形成部１２Ａとされている。そして、端子形成部１２Ａには透明導電膜からなる所定パターンのリード端子１３が形成されている。
【０００５】
前記リード端子１３上には、半導体チップとしてのＩＣチップ１４が実装されている。このＩＣチップ１４は、図１０に示すように、端子形成部１２Ａのリード端子１３と対向するように配置された回路面１５に、金などの金属製のバンプ１６が複数形成されており、前記回路面１５の主要部は樹脂層（図示せず）により被覆されて保護されている。
【０００６】
そして、前記ＩＣチップ１４は、前記バンプ１６とそれぞれに対応するリード端子１３とを導通させるようにして、異方性導電膜１７を介して前記リア基板１２の端子形成部１２Ａに実装されている。
【０００７】
前記異方性導電膜１７は、絶縁性の接着母材中に導電粒子１８を分散混入させて形成されており、前記ＩＣチップ１４と基板本体１０（リア基板１２）とは、図１０に示すように、前記導電粒子１８をバンプ１６とこれに対応するリード端子１３との隙間に挟み込むようにして圧着され、電気的に接続されている。
【０００８】
このとき、導電粒子１８は、圧力が加わって弾性変形した状態で、元の状態に戻ろうとする弾性復元力を発現し、この弾性復元力により電気的な接続を維持することができる。
【０００９】
そして、従来においては、バンプ１６や導電粒子１８の硬度及び導電粒子１８の粒径によって、圧着圧力を制御することにより、前記導電粒子１８の変形量を適正なものとするように制御していた。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の圧着圧力による前記導電粒子１８の変形量の制御方法では、バンプ１６の厚さ寸法のバラツキが大きい場合や、硬度の小さい導電粒子１８が混入されている場合等には、加圧力による導電粒子１８の変形量の制御は困難である。また、導電粒子１８の変形量が大き過ぎると、導電粒子１８の変形に伴う弾性復元力が却って弱くなり、接続信頼性が低下するという問題があった。
【００１１】
そこで、本発明は、導電粒子の変形量の制御が簡便であり、半導体チップと基板本体との電気的な接続信頼性を向上させることのできる半導体チップの実装構造を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
前述した目的を達成するため、本発明の請求項１に記載の半導体チップの実装構造は、半導体チップに形成された複数のバンプを、基板本体上に形成された前記複数のバンプの各々と対応するリード端子に対し、接着材に混入された導電粒子を介して電気的に接続する半導体チップの実装構造であって、前記バンプとリード端子との対向領域には、前記バンプとリード端子間に加圧状態で挟持される導電粒子の高さ寸法を該導電粒子の粒径の１００〜６０％以内の寸法とし、内側に介在する前記接着剤を流出させる形状の電気絶縁材からなる堤状スペーサがリード端子上に配置されていることを特徴とする。
【００１３】
本発明の半導体チップの実装構造によれば、前記堤状スペーサにより、前記バンプとリード端子との間の寸法を規制することができ、前記バンプとリード端子との間に挟持される導電粒子を、挟持の際に加圧し、適正に弾性変形させることができる。その際、接着材に含有された導電粒子の粒径や硬度を考慮して、前記導電粒子の所望の変形量を得るべく、前記堤状スペーサの高さ寸法を変更することで、容易に前記導電粒子の変形量を制御することができる。また、前記堤状スペーサを電気絶縁材により形成することで、隣接するリード端子間のリークを防止することが可能な構成とすることができる。
【００１８】
【発明の実施の形態】
図１は本発明の半導体チップの実装構造を有する液晶表示パネルの要部断面図であり、従来例を示す図１０に対応する図である。以下、前述した従来の半導体チップの実装構造を有する液晶表示パネルと同一の構成については同一の符号を付して説明する。
【００１９】
図１に示す液晶表示パネルは、ほぼ平行に配置されて相対向するように配設されたフロント基板１１とリア基板１２とを有している。前記フロント基板１１及びリア基板１２は、透明なガラスあるいはポリカーボネートなどの透明な樹脂が用いられ、ほほ矩形の平板状に形成されている。そして、リア基板１２の一端辺部分は、フロント基板１１の端部１１ａより突出するように延出形成されており、この部分は端子接続部１２Ａとされている。
【００２０】
前記端子接続部１２Ａの基板表面には、ＩＴＯ（Indium Tin Oxide）などからなる透明導電膜をフォトリソ法などにより所定のパターンにパターニングすることによりリード端子１３が形成されている。そして、前記リード端子１３上のＩＣチップ１４のバンプ１６が接続される所定位置には、前記リード端子１３と後述するバンプ１６との間に加圧状態で挟持される導電粒子１８の高さ寸法を規制するための堤状スペーサ１９が配置形成されており、半導体チップとしてのＩＣチップ１４が接着材としての異方性導電材１７を介して、電気的に接続され、実装されている。
【００２１】
本実施形態において、前記ＩＣチップ１４は、その回路面１５に、金などの金属製のバンプ１６が複数形成されており、前記回路面１５の主要部は樹脂層（図示せず）により被覆されて保護されている。また、接着材としての異方性導電膜１７は、たとえば、樹脂の表面にＮｉおよびＡｕをメッキして形成された導電粒子１８を、エポキシ樹脂などの絶縁性の接着母材中に分散混入したものを用いる。このように、絶縁性の接着母材から構成された異方性導電膜１８を用いることで、ＩＣチップ１４と基板本体１０とは、前記バンプ１６とリード端子１３との間に挟持される前記導電粒子１８を介してのみ、電気的に接続可能な構成とすることができる。
【００２２】
そして、前記堤状スペーサ１９は、前記リード端子１３上の前記バンプ１６との対向領域に形成されており、本実施形態においては、図２および図３に示すように、コ字状に形成された堤状スペーサ１９により囲繞された空間部２０に前記導電粒子１８を介在させるようになされている。前記堤状スペーサ１９は、電気絶縁材としてのアクリル系などの有機感光性樹脂あるいは窒化ケイ素などの無機膜により形成されている。このように、前記堤状スペーサ１９を電気絶縁材により形成することにより、隣接するリード端子間のリークを防止することが可能な構成とすることができる。そして、前記堤状スペーサ１９は、前記バンプ１６とリード端子１３との間に前記導電粒子１８を挟持しうる高さ寸法、具体的には、前記導電粒子１８の粒径よりも小さく、かつ、前記バンプ１６とリード端子１３とにより加圧された導電粒子１８がその弾性復元力を保持する程度の高さ寸法に形成されている。
【００２３】
ここで、前記導電粒子１８がその弾性復元力を保持する程度の高さ寸法について説明する。
【００２４】
図４は、５μｍの粒径を有する導電粒子１８を加圧して、０．５μｍの間隔毎に、最大１μｍになるまで変形（減寸）させ、その後、加圧を解除したときのそれぞれの回復量を計測する実験結果を示している。
【００２５】
この実験結果によれば、圧着時の圧力により５μｍの粒径の導電粒子１８を２μｍほど変形させて減寸させる範囲内において、前記弾性復元力が有効に働いていることが解る。すなわち、この実験結果から、前記導電粒子１８がその弾性復元力を保持する程度の高さ寸法は、導電粒子の粒径の１００〜６０％以内の寸法であることが解る。
【００２６】
このような構成とすることにより、図１に示すように、前記ＩＣチップ１４の実装時に、前記堤状スペーサ１９により、前記空間部２０の前記バンプ１６とリード端子１３との間隙寸法を制御することができ、この空間部２０において前記バンプ１６とリード端子１３との間隙に導電粒子１８を確実に、しかも多く介在させ、その導電粒子１８を挟持する際に加圧して、適正に変形させることができる。
【００２７】
そして、このような構成とすれば、前記導電粒子１８の所望の変形量を得るべく、異方性導電膜１７に含有された導電粒子１８の粒径を考慮して、前記堤状スペーサ１９の高さ寸法を変更し、あるいは、逆に、堤状スペーサ１９の高さ寸法に合わせて導電粒子１８の粒径を決定し、その導電粒子１８を含有する異方性導電膜１７を使用することで、容易に前記導電粒子１８の変形量を制御することができる。
【００２８】
また、図５および図６に示すように、２本の堤状スペーサ１９、１９を前記リード端子１３上に互いに平行に配置させ、その２本の堤状スペーサ１９，１９間に前記空間部２０を形成してもよい。さらには、２本の堤状スペーサ１９、１９を、前記リード端子１３上においてリード端子１３の配列方向に互いに平行に形成することも可能である。このように２本の堤状スペーサ１９、１９を互いに平行に配置して空間部２０を形成する構成とすれば、前記堤状スペーサ１９を構成する材料を少なくしてコストを削減しつつ、平行に配置された２本の堤状スペーサ１９、１９によって前記空間部２０に介在する接着材の流出を良くするとともに導電粒子１８の変形量を制御することができる。
【００２９】
なお、堤状スペーサの幅および長さは特に限定されないが、狭すぎたり短かすぎたりするとスペーサ機能が低下し、また、広すぎたり長すぎたりすると接続不良の原因にもなるので、リード端子幅を基準として、幅を０．１〜０．２５倍、長さを０．８〜３．０倍程度とすることが望ましい。
【００３０】
以下には、本発明の半導体チップの実装構造の実施例を示す。
【００３１】
本実施例においては、前記実施形態における構成の液晶表示パネルにおいて、リード端子１３上の前記バンプ１６との対向領域に前記堤状スペーサ１９をその高さ寸法を３μｍとしてコ字状に形成し、接着材剤として５μｍの粒径を有する導電粒子１８を混入した異方性導電膜１７を用いて前記リード端子１３とバンプ１６とを電気的に接続し、前記基板本体１０上にＩＣチップ１４を実装した。
【００３２】
その結果、前記リード端子１３とバンプ１６との間隙は、前記堤状スペーサ１９によって間隙寸法を３μｍとされ、この堤状スペーサ１９によって形成された空間部２０に介在する前記導電粒子１８は、５μｍの粒径であったものが前記空間部２０の間隙寸法である３μｍにまで押圧されて、前記リード端子１３とバンプ１６との間に挟持されることとなった。このように、５μｍの粒径を、加圧して３μｍにまで押し潰した導電粒子１８は、前述のように、その弾性復元力を保持する程度の高さ寸法とされており、このような状態で前記リード端子１３とバンプ１６との間に挟持された導電粒子１８によって、理想的な電気的接続状態を得ることができる。また、前記堤状スペーサ１９を前記リード端子１３とバンプ１６との間に介在させることによって、常に、良好な状態の前記導電粒子１８の押圧状態を得ることができる。
【００３３】
このような半導体チップの実装構造を有する液晶表示パネルの接続信頼性について、室温８０℃、湿度９０％の環境下に放置する高温耐湿試験を行ったところ、耐用時間が、従来品は１０００時間であったところ、本実施例の半導体チップの実装構造を有する液晶表示パネルについては、２０００時間を経過しても接続不良が発生せず、極めて良好な接続信頼性を示した。
【００３４】
なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。例えば、前記堤状スペーサはライン形状に形成する必要もなく、前記リード端子とバンプとの間に点形状で枠状もしくは平行のライン状に配置して、前記リード端子とバンプとの間の高さ寸法の規制を行なうようにしても良い。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、堤状スペーサにより、前記空間部の前記バンプとリード端子との間の寸法を規制することができ、前記バンプとリード端子との間に導電粒子を挟持する際に、加圧し、適正な変形量を得ることができる。
【００３６】
そして、前記導電粒子の変形量の制御は、接着材に含有された導電粒子の粒径や硬度を考慮して、前記堤状スペーサの高さ寸法を変更することで、容易にすることができる。
【００３７】
またさらに、前記堤状スペーサを電気絶縁材により形成することで、隣接するリード端子間のリークを防止することが可能な構成とすることができる。
【００３８】
このように本発明の半導体チップの実装構造によれば、導電粒子の変形量の制御が簡便であり、半導体チップと基板本体との電気的な接続信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 本実施形態の半導体チップの実装構造を有する液晶表示パネルの要部断面図
【図２】 本実施形態におけるリード端子上に形成した堤状スペーサの形状を示す平面図
【図３】 図２の要部縦断面図
【図４】 導電粒子の変形量と回復量との関係の実験結果を示すグラフ
【図５】 別の実施形態におけるリード端子上に形成した堤状スペーサの形状を示す平面図
【図６】 図５の要部縦断面図
【図７】 さらに別の実施形態におけるリード端子上に形成された堤状スペーサの形状を示す平面図
【図８】 図７の要部縦断面図
【図９】 半導体チップを基板の端子形成部に実装した液晶表示パネルの概略斜視図
【図１０】 従来の半導体チップの実装構造を有する液晶表示パネルの要部断面図
【符号の説明】
１０ 基板本体
１１ フロント基板
１１ａ 端部
１２ リア基板
１２Ａ 端子接続部
１３ リード端子
１４ ＩＣチップ
１５ 回路面
１６ バンプ
１７ 異方性導電膜
１８ 導電粒子
１９ 堤状スペーサ
２０ 空間部
【発明の属する技術分野】
本発明は、回路基板の基板本体上に異方性導電膜を介して半導体チップを実装する半導体チップの実装構造に関する。
【０００２】
【従来の技術】
近年、半導体チップに形成された複数のバンプを、基板本体上に形成された前記複数のバンプの各々と対応するリード端子に対し異方性導電膜を介して電気的に接続した回路基板が多く用いられている。
【０００３】
図９は、半導体チップを基板の端子形成部に実装するＣＯＧ（chip on glass）方式を採用した、前記回路基板としての液晶表示パネルの概略を示す斜視図である。
【０００４】
このようなＣＯＧ実装方式を用いた液晶表示パネルの基板本体１０は、例えば観察者側である表面側に位置する透明基板（以下、フロント基板）１１の端縁１１ａから、反観察者側である背面側に位置する透明基板（以下、リア基板）１２の一端縁が突出するように延出形成されており、この延出形成された部分は、端子形成部１２Ａとされている。そして、端子形成部１２Ａには透明導電膜からなる所定パターンのリード端子１３が形成されている。
【０００５】
前記リード端子１３上には、半導体チップとしてのＩＣチップ１４が実装されている。このＩＣチップ１４は、図１０に示すように、端子形成部１２Ａのリード端子１３と対向するように配置された回路面１５に、金などの金属製のバンプ１６が複数形成されており、前記回路面１５の主要部は樹脂層（図示せず）により被覆されて保護されている。
【０００６】
そして、前記ＩＣチップ１４は、前記バンプ１６とそれぞれに対応するリード端子１３とを導通させるようにして、異方性導電膜１７を介して前記リア基板１２の端子形成部１２Ａに実装されている。
【０００７】
前記異方性導電膜１７は、絶縁性の接着母材中に導電粒子１８を分散混入させて形成されており、前記ＩＣチップ１４と基板本体１０（リア基板１２）とは、図１０に示すように、前記導電粒子１８をバンプ１６とこれに対応するリード端子１３との隙間に挟み込むようにして圧着され、電気的に接続されている。
【０００８】
このとき、導電粒子１８は、圧力が加わって弾性変形した状態で、元の状態に戻ろうとする弾性復元力を発現し、この弾性復元力により電気的な接続を維持することができる。
【０００９】
そして、従来においては、バンプ１６や導電粒子１８の硬度及び導電粒子１８の粒径によって、圧着圧力を制御することにより、前記導電粒子１８の変形量を適正なものとするように制御していた。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の圧着圧力による前記導電粒子１８の変形量の制御方法では、バンプ１６の厚さ寸法のバラツキが大きい場合や、硬度の小さい導電粒子１８が混入されている場合等には、加圧力による導電粒子１８の変形量の制御は困難である。また、導電粒子１８の変形量が大き過ぎると、導電粒子１８の変形に伴う弾性復元力が却って弱くなり、接続信頼性が低下するという問題があった。
【００１１】
そこで、本発明は、導電粒子の変形量の制御が簡便であり、半導体チップと基板本体との電気的な接続信頼性を向上させることのできる半導体チップの実装構造を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
前述した目的を達成するため、本発明の請求項１に記載の半導体チップの実装構造は、半導体チップに形成された複数のバンプを、基板本体上に形成された前記複数のバンプの各々と対応するリード端子に対し、接着材に混入された導電粒子を介して電気的に接続する半導体チップの実装構造であって、前記バンプとリード端子との対向領域には、前記バンプとリード端子間に加圧状態で挟持される導電粒子の高さ寸法を該導電粒子の粒径の１００〜６０％以内の寸法とし、内側に介在する前記接着剤を流出させる形状の電気絶縁材からなる堤状スペーサがリード端子上に配置されていることを特徴とする。
【００１３】
本発明の半導体チップの実装構造によれば、前記堤状スペーサにより、前記バンプとリード端子との間の寸法を規制することができ、前記バンプとリード端子との間に挟持される導電粒子を、挟持の際に加圧し、適正に弾性変形させることができる。その際、接着材に含有された導電粒子の粒径や硬度を考慮して、前記導電粒子の所望の変形量を得るべく、前記堤状スペーサの高さ寸法を変更することで、容易に前記導電粒子の変形量を制御することができる。また、前記堤状スペーサを電気絶縁材により形成することで、隣接するリード端子間のリークを防止することが可能な構成とすることができる。
【００１８】
【発明の実施の形態】
図１は本発明の半導体チップの実装構造を有する液晶表示パネルの要部断面図であり、従来例を示す図１０に対応する図である。以下、前述した従来の半導体チップの実装構造を有する液晶表示パネルと同一の構成については同一の符号を付して説明する。
【００１９】
図１に示す液晶表示パネルは、ほぼ平行に配置されて相対向するように配設されたフロント基板１１とリア基板１２とを有している。前記フロント基板１１及びリア基板１２は、透明なガラスあるいはポリカーボネートなどの透明な樹脂が用いられ、ほほ矩形の平板状に形成されている。そして、リア基板１２の一端辺部分は、フロント基板１１の端部１１ａより突出するように延出形成されており、この部分は端子接続部１２Ａとされている。
【００２０】
前記端子接続部１２Ａの基板表面には、ＩＴＯ（Indium Tin Oxide）などからなる透明導電膜をフォトリソ法などにより所定のパターンにパターニングすることによりリード端子１３が形成されている。そして、前記リード端子１３上のＩＣチップ１４のバンプ１６が接続される所定位置には、前記リード端子１３と後述するバンプ１６との間に加圧状態で挟持される導電粒子１８の高さ寸法を規制するための堤状スペーサ１９が配置形成されており、半導体チップとしてのＩＣチップ１４が接着材としての異方性導電材１７を介して、電気的に接続され、実装されている。
【００２１】
本実施形態において、前記ＩＣチップ１４は、その回路面１５に、金などの金属製のバンプ１６が複数形成されており、前記回路面１５の主要部は樹脂層（図示せず）により被覆されて保護されている。また、接着材としての異方性導電膜１７は、たとえば、樹脂の表面にＮｉおよびＡｕをメッキして形成された導電粒子１８を、エポキシ樹脂などの絶縁性の接着母材中に分散混入したものを用いる。このように、絶縁性の接着母材から構成された異方性導電膜１８を用いることで、ＩＣチップ１４と基板本体１０とは、前記バンプ１６とリード端子１３との間に挟持される前記導電粒子１８を介してのみ、電気的に接続可能な構成とすることができる。
【００２２】
そして、前記堤状スペーサ１９は、前記リード端子１３上の前記バンプ１６との対向領域に形成されており、本実施形態においては、図２および図３に示すように、コ字状に形成された堤状スペーサ１９により囲繞された空間部２０に前記導電粒子１８を介在させるようになされている。前記堤状スペーサ１９は、電気絶縁材としてのアクリル系などの有機感光性樹脂あるいは窒化ケイ素などの無機膜により形成されている。このように、前記堤状スペーサ１９を電気絶縁材により形成することにより、隣接するリード端子間のリークを防止することが可能な構成とすることができる。そして、前記堤状スペーサ１９は、前記バンプ１６とリード端子１３との間に前記導電粒子１８を挟持しうる高さ寸法、具体的には、前記導電粒子１８の粒径よりも小さく、かつ、前記バンプ１６とリード端子１３とにより加圧された導電粒子１８がその弾性復元力を保持する程度の高さ寸法に形成されている。
【００２３】
ここで、前記導電粒子１８がその弾性復元力を保持する程度の高さ寸法について説明する。
【００２４】
図４は、５μｍの粒径を有する導電粒子１８を加圧して、０．５μｍの間隔毎に、最大１μｍになるまで変形（減寸）させ、その後、加圧を解除したときのそれぞれの回復量を計測する実験結果を示している。
【００２５】
この実験結果によれば、圧着時の圧力により５μｍの粒径の導電粒子１８を２μｍほど変形させて減寸させる範囲内において、前記弾性復元力が有効に働いていることが解る。すなわち、この実験結果から、前記導電粒子１８がその弾性復元力を保持する程度の高さ寸法は、導電粒子の粒径の１００〜６０％以内の寸法であることが解る。
【００２６】
このような構成とすることにより、図１に示すように、前記ＩＣチップ１４の実装時に、前記堤状スペーサ１９により、前記空間部２０の前記バンプ１６とリード端子１３との間隙寸法を制御することができ、この空間部２０において前記バンプ１６とリード端子１３との間隙に導電粒子１８を確実に、しかも多く介在させ、その導電粒子１８を挟持する際に加圧して、適正に変形させることができる。
【００２７】
そして、このような構成とすれば、前記導電粒子１８の所望の変形量を得るべく、異方性導電膜１７に含有された導電粒子１８の粒径を考慮して、前記堤状スペーサ１９の高さ寸法を変更し、あるいは、逆に、堤状スペーサ１９の高さ寸法に合わせて導電粒子１８の粒径を決定し、その導電粒子１８を含有する異方性導電膜１７を使用することで、容易に前記導電粒子１８の変形量を制御することができる。
【００２８】
また、図５および図６に示すように、２本の堤状スペーサ１９、１９を前記リード端子１３上に互いに平行に配置させ、その２本の堤状スペーサ１９，１９間に前記空間部２０を形成してもよい。さらには、２本の堤状スペーサ１９、１９を、前記リード端子１３上においてリード端子１３の配列方向に互いに平行に形成することも可能である。このように２本の堤状スペーサ１９、１９を互いに平行に配置して空間部２０を形成する構成とすれば、前記堤状スペーサ１９を構成する材料を少なくしてコストを削減しつつ、平行に配置された２本の堤状スペーサ１９、１９によって前記空間部２０に介在する接着材の流出を良くするとともに導電粒子１８の変形量を制御することができる。
【００２９】
なお、堤状スペーサの幅および長さは特に限定されないが、狭すぎたり短かすぎたりするとスペーサ機能が低下し、また、広すぎたり長すぎたりすると接続不良の原因にもなるので、リード端子幅を基準として、幅を０．１〜０．２５倍、長さを０．８〜３．０倍程度とすることが望ましい。
【００３０】
以下には、本発明の半導体チップの実装構造の実施例を示す。
【００３１】
本実施例においては、前記実施形態における構成の液晶表示パネルにおいて、リード端子１３上の前記バンプ１６との対向領域に前記堤状スペーサ１９をその高さ寸法を３μｍとしてコ字状に形成し、接着材剤として５μｍの粒径を有する導電粒子１８を混入した異方性導電膜１７を用いて前記リード端子１３とバンプ１６とを電気的に接続し、前記基板本体１０上にＩＣチップ１４を実装した。
【００３２】
その結果、前記リード端子１３とバンプ１６との間隙は、前記堤状スペーサ１９によって間隙寸法を３μｍとされ、この堤状スペーサ１９によって形成された空間部２０に介在する前記導電粒子１８は、５μｍの粒径であったものが前記空間部２０の間隙寸法である３μｍにまで押圧されて、前記リード端子１３とバンプ１６との間に挟持されることとなった。このように、５μｍの粒径を、加圧して３μｍにまで押し潰した導電粒子１８は、前述のように、その弾性復元力を保持する程度の高さ寸法とされており、このような状態で前記リード端子１３とバンプ１６との間に挟持された導電粒子１８によって、理想的な電気的接続状態を得ることができる。また、前記堤状スペーサ１９を前記リード端子１３とバンプ１６との間に介在させることによって、常に、良好な状態の前記導電粒子１８の押圧状態を得ることができる。
【００３３】
このような半導体チップの実装構造を有する液晶表示パネルの接続信頼性について、室温８０℃、湿度９０％の環境下に放置する高温耐湿試験を行ったところ、耐用時間が、従来品は１０００時間であったところ、本実施例の半導体チップの実装構造を有する液晶表示パネルについては、２０００時間を経過しても接続不良が発生せず、極めて良好な接続信頼性を示した。
【００３４】
なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。例えば、前記堤状スペーサはライン形状に形成する必要もなく、前記リード端子とバンプとの間に点形状で枠状もしくは平行のライン状に配置して、前記リード端子とバンプとの間の高さ寸法の規制を行なうようにしても良い。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、堤状スペーサにより、前記空間部の前記バンプとリード端子との間の寸法を規制することができ、前記バンプとリード端子との間に導電粒子を挟持する際に、加圧し、適正な変形量を得ることができる。
【００３６】
そして、前記導電粒子の変形量の制御は、接着材に含有された導電粒子の粒径や硬度を考慮して、前記堤状スペーサの高さ寸法を変更することで、容易にすることができる。
【００３７】
またさらに、前記堤状スペーサを電気絶縁材により形成することで、隣接するリード端子間のリークを防止することが可能な構成とすることができる。
【００３８】
このように本発明の半導体チップの実装構造によれば、導電粒子の変形量の制御が簡便であり、半導体チップと基板本体との電気的な接続信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 本実施形態の半導体チップの実装構造を有する液晶表示パネルの要部断面図
【図２】 本実施形態におけるリード端子上に形成した堤状スペーサの形状を示す平面図
【図３】 図２の要部縦断面図
【図４】 導電粒子の変形量と回復量との関係の実験結果を示すグラフ
【図５】 別の実施形態におけるリード端子上に形成した堤状スペーサの形状を示す平面図
【図６】 図５の要部縦断面図
【図７】 さらに別の実施形態におけるリード端子上に形成された堤状スペーサの形状を示す平面図
【図８】 図７の要部縦断面図
【図９】 半導体チップを基板の端子形成部に実装した液晶表示パネルの概略斜視図
【図１０】 従来の半導体チップの実装構造を有する液晶表示パネルの要部断面図
【符号の説明】
１０ 基板本体
１１ フロント基板
１１ａ 端部
１２ リア基板
１２Ａ 端子接続部
１３ リード端子
１４ ＩＣチップ
１５ 回路面
１６ バンプ
１７ 異方性導電膜
１８ 導電粒子
１９ 堤状スペーサ
２０ 空間部
Claims (1)
- 半導体チップに形成された複数のバンプを、基板本体上に形成された前記複数のバンプの各々と対応するリード端子に対し、接着材に混入された導電粒子を介して電気的に接続する半導体チップの実装構造であって、
前記バンプとリード端子との対向領域には、前記バンプとリード端子間に加圧状態で挟持される導電粒子の高さ寸法を該導電粒子の粒径の１００〜６０％以内の寸法とし、内側に介在する前記接着材を流出させる形状の電気絶縁材からなる堤状スペーサがリード端子上に配置されていることを特徴とする半導体チップの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255380A JP3975142B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体チップの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002255380A JP3975142B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体チップの実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004095879A JP2004095879A (ja) | 2004-03-25 |
| JP3975142B2 true JP3975142B2 (ja) | 2007-09-12 |
Family
ID=32060912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002255380A Expired - Fee Related JP3975142B2 (ja) | 2002-08-30 | 2002-08-30 | 半導体チップの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3975142B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317752C (zh) * | 2004-08-30 | 2007-05-23 | 友达光电股份有限公司 | 侦测各向异性导电胶导电粒子变形量的方法和结构 |
| JP2008108820A (ja) * | 2006-10-24 | 2008-05-08 | Sony Chemical & Information Device Corp | 電極部材、半導体素子、配線板、及び電気装置 |
| WO2012056995A1 (ja) * | 2010-10-27 | 2012-05-03 | シャープ株式会社 | 回路モジュール、回路基板、回路デバイス、回路モジュールの製造方法 |
-
2002
- 2002-08-30 JP JP2002255380A patent/JP3975142B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004095879A (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3284262B2 (ja) | 液晶表示装置及びそれを用いた電子機器 | |
| EP0794451B1 (en) | Liquid crystal device, method of manufacturing the same and electronic apparatus | |
| KR101857331B1 (ko) | 이방성 도전 필름, 이방성 도전 필름의 제조 방법, 접속체의 제조 방법 및 접속 방법 | |
| KR100456064B1 (ko) | 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름 | |
| KR20170139217A (ko) | 표시장치 및 이의 제조방법 | |
| US9148957B2 (en) | Electronic circuit substrate, display device, and wiring substrate | |
| WO2007039959A1 (ja) | 配線基板及びそれを備えた表示装置 | |
| US20070242207A1 (en) | Flat display panel and connection structure | |
| JP3933094B2 (ja) | 電子部品の実装方法 | |
| JP3975142B2 (ja) | 半導体チップの実装構造 | |
| KR20060134662A (ko) | 씨오지 방식의 액정표시장치 | |
| JPH10199930A (ja) | 電子部品の接続構造および接続方法 | |
| KR20080020841A (ko) | 표시 패널의 전극 접속 장치 및 그 방법 | |
| JP3198162B2 (ja) | 半導体集積回路装置の接続方法 | |
| KR101008824B1 (ko) | 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지 | |
| JP4061758B2 (ja) | 表示装置、表示装置の製造方法及び電子機器 | |
| JPH079906B2 (ja) | 半導体装置 | |
| JPH0997812A (ja) | 回路基板の接続方法 | |
| JP2005122078A (ja) | 液晶表示装置およびその製造方法 | |
| JP3617495B2 (ja) | 半導体素子の接続構造、液晶表示装置及び電子機器 | |
| JP2002217239A (ja) | 異方性導電膜 | |
| JPH0613432A (ja) | 半導体集積回路装置の接続方法 | |
| JP2005191386A (ja) | 電極接続方法および液晶表示素子の製造方法 | |
| JPH05182516A (ja) | 異方導電性接着剤および導電接続構造 | |
| KR20220106049A (ko) | 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |