KR100456064B1 - 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름 - Google Patents

극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름 Download PDF

Info

Publication number
KR100456064B1
KR100456064B1 KR10-2001-0040386A KR20010040386A KR100456064B1 KR 100456064 B1 KR100456064 B1 KR 100456064B1 KR 20010040386 A KR20010040386 A KR 20010040386A KR 100456064 B1 KR100456064 B1 KR 100456064B1
Authority
KR
South Korea
Prior art keywords
conductive film
anisotropic conductive
conductive particles
bumps
fine pitch
Prior art date
Application number
KR10-2001-0040386A
Other languages
English (en)
Other versions
KR20030004741A (ko
Inventor
백경욱
임명진
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR10-2001-0040386A priority Critical patent/KR100456064B1/ko
Priority to US10/185,002 priority patent/US20030008133A1/en
Priority to JP2002195566A priority patent/JP2003100806A/ja
Priority to DE10230382A priority patent/DE10230382A1/de
Publication of KR20030004741A publication Critical patent/KR20030004741A/ko
Application granted granted Critical
Publication of KR100456064B1 publication Critical patent/KR100456064B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29387—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0239—Coupling agent for particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Abstract

극미세 피치 COG(Chip-on-Glass) 기술을 구현하기에 적합한 이방성 전도성 필름에 관해 개시하고 있다. 본 발명의 이방성 전도성 필름은, 기존의 도전입자에 비해 직경이 1/10 ∼ 1/5인 비도전 입자(폴리머, 세라믹 등)를 5 ∼ 30 부피%의 함량으로 더 첨가하는 것을 가장 큰 특징으로 한다. 본 발명에 따르면, 극미세피치의 구동회로 IC의 COG 접속 뿐 아니라 다른 분야의 극미세피치 플립 칩 분야에도 반도체 칩의 범프간 전기적 쇼트현상을 방지할 수 있다. 따라서, 기존의 ACA 플립 칩 기술을 사용하는 통신 분야 및 범용 플립 칩 패키지에 광범위하게 사용될 수 있다.

Description

극미세 피치 ＣＯＧ 기술용 이방성 전도성 필름{Anisotropic conductive film for ultra-fine pitch COG application}
본 발명은 이방성 전도성 필름에 관한 것으로, 특히 극미세 피치 COG(Chip-on-Glass) 기술을 구현하기에 적합한 이방성 전도성 필름에 관한 것이다.
액정표시장치(Liquid Crystal Display; LCD)는 차세대 평판표시장치의 대표적인 것으로서, 저소비전력, 고화질, 다양한 시장성 등을 특징을 가지고 있어서 최근 들어 큰 주목을 받고 있다. 액정표시장치를 구성하는 액정표시패널은 두 개의 투명 글래스(glass) 평면 사이로 액정폴리머가 주입되어 만들어지는데, 이 액정표시패널은 다수의 화소를 가지게 된다. 이미지를 나타내기 위해서는 각 화소들의 투과율이 조절되어야 한다. 따라서, 이를 위해 전기장의 자극을 통해 각 화소의 액정을 기울어지게(tilt) 함으로써 백라이트 유닛(backlight unit)에서 오는 빛의 투과율을 조절하게 된다. 이런 전기장의 조절을 위해 신호 라인을 통해 개개 화소들의 전기장 형성 장치에 전압을 공급하는 구동회로 IC가 액정 표시패널 주변에 실장되어야 한다.
이런 액정패널과 구동 IC의 전기적 연결을 위한 기술적 방법인 구동 IC 실장기술은 구동 IC의 복잡화, 화소 수의 증가와 높은 해상도(resolution)의 요구에 맞게, 미세 피치(pitch) 접속, 쉬운 접속공정, 높은 신뢰성을 요구하고 있다. 이러한 구동 IC 실장기술의 요구를 충족시키기 위해 구동 IC의 범프(bump)를 액정패널의 전극, 예컨대, ITO 전극에 페이스다운 본딩(facedown bonding)하는 COG 기술이 개발되었다.
여러 가지 COG 기술이 각 회사에 의해 소개되고 있지만 가장 보편적인 방식은 범프를 가진 구동 IC를 이방성 전도필름(Anisotropic Conductive Film; ACF)을 사용하여 열 압착시켜 액정패널기판 위에 실장하는 방식이다. 과거 수년 동안 이러한 이방성 전도필름의 개발이 이루어져 왔는데, 이방성 전도필름은 주로 열경화성 에폭시 레진에 도전성 입자가 분산된 구조로 되어있다. 도전성 입자는 보통 5 ∼ 20㎛ 직경의 금, 은, 니켈, 또는 금속으로 코팅된 폴리머 또는 글래스 볼 등이 쓰이게 된다. 도전성 입자의 양에 따라 본래 비전도 성질을 가지는 폴리머 매트릭스(polymer matrix)가 이방성 전도 성질(5 ∼ 10 부피%의 경우), 또는 등방성 전도 성질(25 ∼ 35 부피%의 경우)을 가지게 된다.
화소의 증가에 의해 구동 IC의 범프의 수는 증가하고 범프 간의 피치 간격은 좁아진다. 따라서, 범프의 접속 면적이 줄어들게 됨과 동시에 일정한 저항을 유지하기 위해 이방성 전도필름 내의 도전성입자의 수의 증가가 필요하게 된다. 그러나 이로 인해 구동 IC의 범프 간에 도전성입자가 많아지면서 범프 간 전기적 쇼트(electrical short)현상이 일어날 가능성이 매우 높게 되었다. 이러한 범프 간 전기적 쇼트현상은 다음과 같은 순서로 발생할 수 있다. 이방성 전도필름이 접착된 액정패널 위에 범프 형성된 구동 IC가 열과 압력을 받아 접속될 때 이방성전도필름의 점도 감소에 의해 범프 간 공간을 메우기 위해 이방성전도필름의 흐름이 일어나는 동안 많은 수의 도전입자가 흘러 들어가게 된다. 이 때, 범프 간 피치 간격이 작은 경우, 몇 개의 도전입자가 서로 간에 접촉하게 되면 범프간의 전기적 쇼트현상이 일어나게 된다.
요약하자면, 50 ㎛ 이하 극 미세 피치 LCD 구동 IC의 실장의 방법으로 COG 기술을 구현하는데 있어서, 최근에 액정패널과 구동 IC 상의 범프의 정교한 피치 정열 추세로 범프간 간격이 좁아지면서 전기적 쇼트 현상이 구동 IC의 인접한 범프 사이에서 발생한다. 또한, 50 ㎛ 이하 극미세 피치로 갈수록 범프의 단면적이 작아지면서 전기적 도전성을 유지하기 위해 많은 수의 도전입자가 구동 IC의 범프와 액정패널의 전극 사이에 기계적 접촉을 이루어야 하기 때문에 이방성 전도필름 내의 도전입자의 수가 많아야 하므로 상기 설명의 전기적 쇼트 현상이 일어날 확률이 많아진다.
도 1은 COG 접속을 이루는 과정에서 생기는 극미세 피치 구동 회로 IC 범프 간 공간을 도전입자가 채움으로 인해 범프 간 전기적 쇼트가 발생하는 현상을 설명하기 위한 도면이다. 액정패널 위의 ITO 전극과 구동 회로 IC의 범프가 본딩되는 것을 예로 들었다. 도 1의 (a)는 구동 회로 IC를 제거한 상태를 도시한 평면도이며, 도 1의 (b)는 도 1의 C-C'의 단면도로서 구동 회로 IC가 있는 상태를 도시한 것이다.
도 1의 (a)를 참조하면, 유리기판으로 이루어진 액정 패널(200) 상에 전극 패드(235)들이 전극(230)에 연결되어 있다. 이 패드(235)들은, 도전입자(224)들과무기충진재(222)로 이루어진 이방성 전도필름(220)이 개재된 상태에서, 구동회로 IC의 범프들(미도시)과 정렬된 상태로 열압착된다. 통상적으로 구동회로 IC에서 출력측 범프의 수가 훨씬 많기 때문에 그 부분에 해당하는 전극이 미세 피치를 갖게 된다. 따라서, 이 부분의 이방성 전도필름 내에서 도전입자들(224)끼리의 접촉에 의한 전기적 쇼트발생 확률이 높다. 도 4의 (b)에 도시된 바와 같이, 종래의 이방성 전도필름(220)을 사용하여 액정 패널(200) 위의 패드(235)와 구동회로 IC(210)의 범프(240)를 정렬시킨 후, 열 압착하면 COG 본딩을 이룰 때, 이방성 전도필름의 필름 레진의 점도가 감소하고 이로 인해 수평방향으로의 레진 흐름이 도 1의 (a)의 화살표와 같이 발생한다. 따라서, 필름 레진 내의 도전입자(224)들도 흐르게 되는데, 특히 범프(240) 주위에서의 그 흐름이 많이 발생한다. 범프(240) 주위의 사방으로 필름 레진이 흐르면, 도전입자(224)들의 흐름도 함께 일어나므로 범프(240) 간 공간으로의 도전입자(224)들의 유입이 많아지고 이로 인해 전도성입자(224)들끼리의 접촉이 발생한다. 극 미세 피치를 갖는 구동회로 범프일수록 전도성입자끼리의 뭉침과 접촉으로 인한 전기적 연결이 발생해 전기적 쇼트현상이 일어나게 된다.
이러한 COG 공정기술에서 발생할 수 있는 범프 간 전기적 쇼트현상을 막기 위해 일본의 소니사의 경우 금속 코팅된 폴리머 입자의 표면에 얇은 절연성(insulative) 코팅을 하여 도전입자끼리 전기적 연결통로(path)를 이루지 못하도록 하는 방법과, 히타치사의 경우 범프 간 공간에 흘러 들어가는 레진에 도전입자의 유동을 최소화하기 위해 범프 쪽에 도전입자가 없는 레진 필름이 접촉하고 전기적 도전입자가 함유된 필름층이 유리 기판에 접합되도록 한 이중구조 이방성전도필름을 사용하는 방법을 채택하고 있다.
그러나, 소니사에서 채택한 방법에 따르면 입자들 사이의 절연성은 줄어들지만 전체적으로 범프와 패드 간의 도전성을 열화시킬 가능성이 있다.
또한, 히타치사에서 채택한 방법에 따르면 이방성 전도필름 구조의 복잡화에 기인한 생산원가의 증가가 발생할 가능성 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 이방성전도필름이 접착된 액정패널 위에 범프 형성된 구동 IC가 열과 압력을 받아 접속될 때 이방성전도필름의 점도가 감소하고 범프 간 공간을 메우기 위해 흐름이 일어나는 동안 많은 수의 도전입자가 흘러 들어가면서 생길 수 있는 범프 간의 전기적 쇼트현상을 방지함과 아울러, 이방성전도필름의 흐름으로 인해 구동 IC의 범프와 액정패널전극 사이의 도전입자의 수가 감소하는 것을 막을 수 있는 이방성 전도성 필름을 제공하는 것이다.
도 1은 COG 접속을 이루는 과정에서 생기는 극미세 피치 구동 회로 IC 범프 간 공간을 도전입자가 채움으로 인해 범프 간 전기적 쇼트가 발생하는 현상을 설명하기 위한 도면;
도 2는 본 발명의 실시예에 따른 이방성 전도필름에 포함된 입자성분들의 개략도;
도 3은 본 발명의 적용례에 사용되는 구동회로 IC 칩을 도시한 것으로서, 저가형 비솔더 범프 형성공정에 의해 무전해 니켈/금 범프, 금 도금 범프 등의 범프들이 구동 IC 칩의 I/O 위에 형성된 것을 나타내는 평면도;
도 4는 액정패널 위의 ITO 전극용 패드과 구동 회로 IC의 비솔더 범프 간을 본 발명의 이방성 전도성 필름에 의해 접속하는 과정을 나타낸 도면; 및
도 5는 본 발명의 이방성 전도성 필름을 구동회로 IC의 COG 접속용 재료로 사용하였을 때 구동회로 IC 범프 사이의 공간에서 도전입자의 충진으로 인해 발생할 수 있는 전기적 쇼트 현상을 비도전성 입자의 충진을 통해 막아주는 원리를 설명하는 도면이다.
상기 기술적 과제들을 달성하기 위한 본 발명의 이방성 전도성 필름은: 열경화성 에폭시 레진과; 상기 에폭시 레진 내에 분산된 직경이 3 ∼ 4㎛인 도전입자들과; 세라믹 볼로 이루어지고, 상기 도전입자 직경의 1/10 내지 1/5에 해당하는 직경을 가지며, 상기 에폭시 레진 내에 5 ∼ 30 부피%의 함량으로 분산된 비도전입자들과; 마이크로캡슐로 싸인 경화제를 포함하며,이형제 필름 상에 10∼50㎛의 두께로 코팅되어 마련되는 것을 특징으로 한다.이와 같은 기술에 의해, (1) 도전입자들끼리의 자연스런 절연을 이루게 하여 극미세피치의 구동회로 IC의 전기적 쇼트현상을 방지하는 효과와, (2) 이방성 전도필름의 열압착시 점도의 감소와 함께 범프간 공간을 메우기 위한 흐름이 발생할 때 상대적으로 직경이 큰 도전입자의 이동성이 비도전성 입자들에 의해 억제되므로 구동 IC의 범프와 액정 패널의 전극 사이에 접촉되는 도전입자의 수를 일정 수준으로 유지하며, (3) 비도전성 입자의 직경이 도전입자 보다 훨씬 작으므로 범프와 패드간의 도전성에는 크게 영향을 주지 않고 미세 피치 접속을 구현할 수 있다.
이하, 본 발명의 바람직한 실시예에 대해 설명한다.
각 도면의 설명에 있어서, 동일, 유사한 참조번호는 동일, 유사한 구성요소를 나타낸다.
[극 미세 피치 COG용 이방성 전도필름의 제조]
도 2는 본 발명의 실시예에 따른 이방성 전도필름에 포함된 입자성분들의 개략도이다. 도 2를 참조하면, 각각 일정한 크기를 가지는 도전입자(224)들과 비도전입자(226)들이 혼합되어 있으며 이 입자들 사이의 공간은 열경화성 에폭시 레진이 채우고 있다. 도전입자(224)는 3 ㎛의 직경을 가지며, 비도전입자는 0.5 ㎛의 직경을 가진다. 본 발명의 효과를 발생시키기 위해서는, 비도전입자의 직경의 도전입자 직경의 1/10 ∼ 1/5에 해당하는 직경을 가지며, 비도전입자가 상기 에폭시 레진 내에 5 ∼ 30 부피%의 함량으로 분산되는 것이 바람직하다. 또한, 도전입자와 비도전입자에 대한 상기 조건을 만족시키는 상태에서, 도전성 입자의 직경은 3 ∼ 5 ㎛의 범위 내에, 상기 비도전입자의 직경이 1 ㎛ 이하의 범위 내에 있는 것이 바람직하다. 도전성 입자로는 금속 입자를 사용할 수도 있고 금속 도금된 폴리머 입자를 사용할 수도 있다. 한편, 비도전입자로는 폴리머 볼 또는 세라믹 볼을 사용할 수 있는데, 폴리머 볼일 경우 그 재질을 테프론 또는 폴리 에틸렌으로 선택할 수 있고, 세라믹 볼일 경우 그 재질을 알루미나, 실리카, 글래스 또는 실리콘 카바이드로 선택할 수 있다.
이와 같은 이방성 전도필름은 다음과 같은 방법에 의해 제조된다.
우선, 고체에폭시, 액체에폭시, 페녹시 레진, 및 메틸에틸케롤(MEK)/톨루엔 솔벤트가 혼합된 에폭시 레진을 마련한다. 이어서, 소정 직경의 도전입자들과, 상기 도전입자의 직경의 1/10 ∼ 1/5에 해당하는 직경을 가지는 비도전입자들을 상온에서 2 ∼ 4시간 동안 혼합한 입자 혼합체를 상기 에폭시 레진에 혼합한다. 도전입자와 비도전입자의 균일한 혼합을 돕기 위해, 상기 결과물에, 3-글리시딜옥시 프로필 트리메톡시 실란을 2 ∼ 4 중량% 첨가한다. 이어서, 에폭시 이미다졸 경화제를 에폭시와 50 중량%로 첨가하고 상온에서 0.5 ∼ 3 시간 동안 기계적으로 휘저어 혼합하고, 기포를 제거하기 위해 진공 흡입을 거치게 한다. 이 경화제로서 마이크로 캡슐로 싸인 이미다졸(micro-encapsulated imidazole) 경화제를 사용할 수 있다. 그 다음, 그 결과물을 이형제 필름 상에 10 ∼ 50 ㎛ 두께로 코팅하고 솔벤트를 제거하기 위해 이를 70 ∼ 90 ℃의 온도에서 30초 ∼ 2분간 건조시키면 이방성 전도성 필름이 완성된다. 이 때, 혼합하는 도전입자들의 개수는, 이방성 전도성 필름에 의해 본딩되는 구동 회로 IC의 범프간의 원하는 전기저항값에 의거하여, 조절하면 된다. 이렇게 제조된 이방성 전도성 필름은 통상의 구동회로 IC의 COG 접속기술의 장치에 맞도록 릴(reel)에 감겨있게 보관한다.
[적용례]
1. 범프 형성된 구동 IC 칩
도 3은 본 발명의 적용례에 사용되는 구동회로 IC 칩(210)을 도시한 것으로서, 저가형 비솔더 범프 형성공정에 의해 무전해 니켈/금 범프, 금 도금 범프 등의 범프(240a, 240b)들이 구동 IC 칩(210)의 I/O 위에 형성된 것을 나타내는 평면도이다.
구동 회로 IC의 표면에는 이방성 전도성 필름을 이용한 COG 접속을 위해 범프가 필요하다. 액정패널의 전극이 솔더를 이용하여 접속할 수 없는 ITO 전극이므로 통상 구동 회로 IC의 범프를 비솔더 범프라고 한다. 도 3에 도시된 바와 같이 구동회로 IC 칩(210)은 한쪽 방향이 긴 형태로 되어있고 긴 양쪽 면 주위에 입력 측 범프(240a)와 출력측 범프(240b)가 배열되어 있다. 구동회로의 출력 측 범프(240b)들은 액정패널의 영상 신호선에 해당하는 전극과 연결되어 있으며, 입력 측 범프(240a)들은 역시 액정패널의 전극과 연결되고 이 전극들은 액정패널 위에 상호연결선을 따라 투명기판의 주변부 단자로 연결된다. 이 주변부 단자는 다시 신축성인쇄회로 기판의 전극과 연결이 되어 인쇄 회로판과 연결된다. 보통 출력신호수가 입력신호수보다 많기 때문에 구동 IC의 출력 측 범프(240b)들의 수가 입력 측 범프들(240a)의 수보다 많다. 구동 회로 IC의 입력 측 출력 측 단자는, 보통 실리콘 칩에 실리콘 산화막으로 보호(SiO2passivation)하였고 Al 전극이 노출되어 있다. 이 I/O 패드 위에 Au 도금(plating) 방법을 이용하여 Au 범프들을 형성한다.
무전해 도금법을 이용하여 범프를 형성할 경우, 대표적인 범프가 무전해 니켈/금 범프이다. 이를 형성하기 위해 무전해 니켈/금 도금 공정을 통해 두께 25 ㎛의 무전해 범프를 형성한다. 이 경우 Al을 활성화시키기 위해 징케이트 처리를 하며, 그 뒤에 적절한 온도를 가지는 무전해 니켈 도금 용액에 적정시간 담그어 니켈 범프를 형성한다. 니켈의 산화방지 및 전기전도도 향상을 위해 얇은 금 도금을 시행한다.
이상의 Au 전해도금방법과 무전해 도금방법에 의한 범프는 구동 IC의 노출된 I/O 형상대로 범프의 단면구조가 결정된다.
도금법을 이용하지 않고, Au 와이어(wire) 기계를 이용하여 Au 스터드 범프(stud bump)를 형성할 수도 있다. Au 스터드 범프를 형성한 후에는, 각 범프의 높이 편차를 줄여주기 위해 평탄화 공정을 수행한다. 이는 이방성 전도필름 접속 시 범프 끝부분의 변형량을 많게 하여 접속면적을 넓히기 위한 것이다. 이것은 범프의 높이가 불 균일하면 특정 I/O에 과다한 접속 압력을 가하게 되어 칩이 손상되는 것을 방지할 수 있다. 또 칩과 기판의 정렬 및 접속이 용이하며, 접촉면적을 넓히는 효과가 있다. 이러한 스터드 범프의 단면 구조는 대개 원형이며 단면적 또한 구동 IC의 노출된 I/O전극보다 작게 된다.
2. 이방성 전도필름을 이용한 COG 접속방법
도 4는 액정패널 위의 ITO 전극용 패드과 구동 회로 IC의 비솔더 범프 간을 본 발명의 이방성 전도성 필름에 의해 접속하는 과정을 나타낸 도면이다. 일반적으로 종래기술에 따른 이방성 전도성 필름을 사용하면 구동회로 IC의 I/O 밀도가 증가하면서 범프의 단면적 감소로 인해 범프와 ITO 전극 패드 사이에 접촉되는 이방성 전도필름 내의 도전입자의 감소와 불균일성이 발생할 수 있고, 범프 간 공간의 감소로 인해 이방성 전도필름의 열 압착시 점도 감소와 범프 간 공간 내로의 에폭시 레진 흐름으로 인해 도전성 입자들의 밀도 증가에 따른 범프 간 전기적 쇼트 현상이 문제가 된다.
본 발명의 이방성 전도성 필름을 사용한 COG 접속방법은 종래기술과 동일한 것으로서 구체적인 예를 들자면 아래와 같다. 우선 도 4의 (a)에 도시된 바와 같이, 범프(240)가 형성된 구동 회로 IC(210)를 이방성 전도필름(320)이 가 압착된 액정패널(200)의 ITO 전극 패드(235)와 정렬시킨 후 열과 압력을 동시에 가해 열 압착시킨다. 가 압착은 보통 80 ∼ 100 ℃에서 50 ∼ 100 N/㎠의 압력으로 3 ∼ 5초 동안 수행된다. 캐리어 필름은 제거되고 구동회로 IC(210)와 액정패널(200)과의 이방성 전도필름(320)을 통한 본 압착은 170 ∼ 180 ℃에서 200 ∼ 400 N/㎠의 압력으로 20 ∼ 30 초 동안 수행된다. 20 ∼ 30초 동안의 본딩이 지난 후에는 압력이 가해진 채 냉각시켜 도 4의 (b)에 도시한 바와 같은 본딩구조를 완성한다.
3. 범프간 전기적 쇼트 발생의 방지
도 5는 본 발명의 이방성 전도성 필름을 구동회로 IC의 COG 접속용 재료로 사용하였을 때 구동회로 IC 범프 사이의 공간에서 도전입자의 충진으로 인해 발생할 수 있는 전기적 쇼트 현상을 비도전성 입자의 충진을 통해 막아주는 원리를 설명하는 도면이다. 도 5에서, 구동회로 IC를 제거한 후에 도시하였다. 도 5에 도시한 바와 같이, 본 발명의 극미세피치 구동회로 IC COG 실장용 이방성 전도필름(320)을 사용하여 COG 본딩을 수행하게 되면, 열압착시 이방성 전도필름의 점도 감소와 필름 레진의 흐름이 발생하더라도 필름 레진 내의 도전입자(224) 및 비전도성 입자(226), 예컨대 무기 충진재(inorganic filler)의 함유로 인해 레진의 흐름이 기존의 이방성 전도필름보다 상대적으로 적게 된다. 그리고 범프 주위의 레진 흐름이 발생하여 전도성 입자들의 유입이 많아진다 하더라도 도전입자(224) 주위의 크기가 1/5 이하인 비전도성 입자(226)들의 자연스런 절연효과로 인해 도전입자(224)들끼리의 접촉으로 인한 범프 간 전기적 쇼트현상을 방지할 수 있다. 또 극 미세 피치의 구동회로 범프일수록 범프의 평면 단면적이 좁게 되므로 범프와 액정패널 사이에서 전도에 참여하는 전도성 입자의 수가 적게 되는데, 필름 레진의 흐름을 적게 하여 전도성입자의 수가 지나치게 감소하는 것을 방지할 수 있다.
본 발명에 따르면, 극미세피치의 구동회로 IC의 COG 접속 뿐 아니라 다른 분야의 극미세피치 플립 칩 분야에도 반도체 칩의 범프간 전기적 쇼트현상을 방지할 수 있다. 따라서, 기존의 ACA 플립 칩 기술을 사용하는 통신 분야 및 범용 플립 칩 패키지에 광범위하게 사용될 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (10)

  1. 액정표시장치의 구동 IC를 COG 기술을 사용하여 접속하는 등의 분야에 사용되는 이방성 전도성 필름에 있어서,
    열경화성 에폭시 레진과;
    상기 에폭시 레진 내에 분산된 직경이 3 ∼ 4㎛인 도전입자들과;
    세라믹 볼로 이루어지고, 상기 도전입자 직경의 1/10 내지 1/5에 해당하는 직경을 가지며, 상기 에폭시 레진 내에 5 ∼ 30 부피%의 함량으로 분산된 비도전입자들과;
    마이크로캡슐로 싸인 경화제를 포함하며,
    이형제 필름 상에 10∼50㎛의 두께로 코팅되어 마련되는 것을 특징으로 하는 이방성 전도성 필름.
  2. 삭제
  3. 제1항에 있어서, 상기 도전성 입자가 금속 입자 또는 금속 도금된 폴리머 입자인 것을 특징으로 하는 이방성 전도성 필름.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서, 상기 세라믹 볼이:
    알루미나, 실리카, 글래스 및 실리콘 카바이드로 구성된 군으로부터 선택된 어느 하나 또는 이들을 혼합한 것으로 이루어진 것을 특징으로 하는 이방성 전도성 필름.
  8. 삭제
  9. 삭제
  10. 삭제
KR10-2001-0040386A 2001-07-06 2001-07-06 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름 KR100456064B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0040386A KR100456064B1 (ko) 2001-07-06 2001-07-06 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름
US10/185,002 US20030008133A1 (en) 2001-07-06 2002-07-01 Anisotropic conductive film and method of fabricating the same for ultra-fine pitch COG application
JP2002195566A JP2003100806A (ja) 2001-07-06 2002-07-04 極細ピッチｃｏｇ技術用異方性導電フィルム及びその製造方法
DE10230382A DE10230382A1 (de) 2001-07-06 2002-07-05 Anisotroper leitfähiger Film und Verfahren zur Herstellung hiervon für Ultrafeinabstands-COG-Anwendungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0040386A KR100456064B1 (ko) 2001-07-06 2001-07-06 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름

Publications (2)

Publication Number Publication Date
KR20030004741A KR20030004741A (ko) 2003-01-15
KR100456064B1 true KR100456064B1 (ko) 2004-11-08

Family

ID=19711842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0040386A KR100456064B1 (ko) 2001-07-06 2001-07-06 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름

Country Status (4)

Country Link
US (1) US20030008133A1 (ko)
JP (1) JP2003100806A (ko)
KR (1) KR100456064B1 (ko)
DE (1) DE10230382A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750469B2 (en) 2005-08-24 2010-07-06 Samsung Electronics Co., Ltd. Insulating layer between bumps of semiconductor chip, and display panel using the same with anisotropic conductive film between semiconductor chip and substrate

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP2002075064A (ja) * 2000-08-23 2002-03-15 Tdk Corp 異方導電性フィルム及びその製造方法並びに異方導電性フィルムを用いた表示装置
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US8063540B2 (en) * 2004-03-08 2011-11-22 Emantec As High frequency ultrasound transducers based on ceramic films
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7452803B2 (en) 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7081675B2 (en) * 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch
WO2006043685A1 (en) * 2004-10-19 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having antenna and method for manufacturing thereof
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
CN102157494B (zh) * 2005-07-22 2013-05-01 米辑电子股份有限公司 线路组件
KR100746334B1 (ko) * 2005-08-29 2007-08-03 한국과학기술원 열 및 기계적 특성이 개선된 플립칩 접속용 필름
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US20070103412A1 (en) * 2005-11-09 2007-05-10 Pao-Yun Tang Liquid crystal display having a voltage divider with a thermistor
KR100752665B1 (ko) 2006-06-23 2007-08-29 삼성전자주식회사 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
CN102017816A (zh) * 2008-04-28 2011-04-13 日立化成工业株式会社 电路连接材料、膜状粘接剂、粘接剂卷以及电路连接结构体
KR101666214B1 (ko) * 2009-11-05 2016-10-14 삼성디스플레이 주식회사 이방성 도전 필름, 이의 제조 방법 및 이를 포함하는 표시 장치
CN103151323A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 一种基于各向异性导电胶的倒装封装结构
US9202714B2 (en) * 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
JP6149683B2 (ja) * 2013-10-18 2017-06-21 日立化成株式会社 フィルム状回路接続材料及びこれを用いた接続構造体
US10203791B2 (en) * 2016-11-15 2019-02-12 Boe Technology Group Co., Ltd. Display substrate, touch panel and display panel, and fabricating method thereof
US11886070B2 (en) 2019-12-06 2024-01-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and method of manufacturing the display panel
CN111025769B (zh) * 2019-12-06 2021-07-23 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
KR20220154545A (ko) 2021-05-13 2022-11-22 엘지디스플레이 주식회사 액체 금속을 포함하는 이방성 도전 필름, 그 제조방법 및 이를 이용한 표시장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1021746A (ja) * 1996-07-02 1998-01-23 Toshiba Chem Corp 異方性導電膜
JPH11339559A (ja) * 1998-05-26 1999-12-10 Toshiba Chem Corp 異方性導電接着剤
JP2000080341A (ja) * 1998-06-22 2000-03-21 Toshiba Chem Corp 異方性導電接着剤および基板搭載デバイス
JP2000086988A (ja) * 1998-09-11 2000-03-28 Hitachi Chem Co Ltd 回路接続用接着剤の製造法
KR20000030037A (ko) * 1999-03-10 2000-06-05 윤덕용 플라스틱 기판의 플립 칩 접속용 이방성 전도성 접착제의 제조방법
KR20010015534A (ko) * 1997-07-04 2001-02-26 나까노 가쯔히꼬 반도체부품 접착제
JP2001089735A (ja) * 1999-09-27 2001-04-03 Toshiba Chem Corp 電子デバイス用接着剤
KR20020040285A (ko) * 2000-11-24 2002-05-30 윤종용 액정 표시 패널 검사용 접촉 필름 및 검사 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115407A (ja) * 1990-09-03 1992-04-16 Soken Kagaku Kk 異方導電性接着剤組成物
US5362421A (en) * 1993-06-16 1994-11-08 Minnesota Mining And Manufacturing Company Electrically conductive adhesive compositions
US5686703A (en) * 1994-12-16 1997-11-11 Minnesota Mining And Manufacturing Company Anisotropic, electrically conductive adhesive film

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1021746A (ja) * 1996-07-02 1998-01-23 Toshiba Chem Corp 異方性導電膜
KR20010015534A (ko) * 1997-07-04 2001-02-26 나까노 가쯔히꼬 반도체부품 접착제
JPH11339559A (ja) * 1998-05-26 1999-12-10 Toshiba Chem Corp 異方性導電接着剤
JP2000080341A (ja) * 1998-06-22 2000-03-21 Toshiba Chem Corp 異方性導電接着剤および基板搭載デバイス
JP2000086988A (ja) * 1998-09-11 2000-03-28 Hitachi Chem Co Ltd 回路接続用接着剤の製造法
KR20000030037A (ko) * 1999-03-10 2000-06-05 윤덕용 플라스틱 기판의 플립 칩 접속용 이방성 전도성 접착제의 제조방법
JP2001089735A (ja) * 1999-09-27 2001-04-03 Toshiba Chem Corp 電子デバイス用接着剤
KR20020040285A (ko) * 2000-11-24 2002-05-30 윤종용 액정 표시 패널 검사용 접촉 필름 및 검사 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750469B2 (en) 2005-08-24 2010-07-06 Samsung Electronics Co., Ltd. Insulating layer between bumps of semiconductor chip, and display panel using the same with anisotropic conductive film between semiconductor chip and substrate

Also Published As

Publication number Publication date
US20030008133A1 (en) 2003-01-09
JP2003100806A (ja) 2003-04-04
KR20030004741A (ko) 2003-01-15
DE10230382A1 (de) 2003-02-20

Similar Documents

Publication Publication Date Title
KR100456064B1 (ko) 극미세 피치 ｃｏｇ 기술용 이방성 전도성 필름
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US8211788B2 (en) Method of fabricating bonding structure
JP3910527B2 (ja) 液晶表示装置およびその製造方法
WO2007061216A1 (en) Method for bonding between electrical devices using ultrasonic vibration
US6101708A (en) Method for electrically connecting terminals to each other
KR100622170B1 (ko) 전자 부품의 실장 방법, 전자 부품의 실장 구조, 전자부품 모듈 및 전자 기기
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
KR100863443B1 (ko) 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치
US20040061240A1 (en) Semiconductor device and fabrication process thereof
Aschenbrenner et al. Adhesive flip chip bonding on flexible substrates
KR100907576B1 (ko) 전극 간 단락 방지용 반도체 디바이스 및 이를 이용한반도체 패키지
KR101499120B1 (ko) 표시 장치 및 이의 제조 방법
JPH10199930A (ja) 電子部品の接続構造および接続方法
JP3183272B2 (ja) 半導体装置およびその製造方法
KR100946597B1 (ko) 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP3422243B2 (ja) 樹脂フィルム
KR20010042822A (ko) 접착부재, 반도체 장치 및 그 제조방법, 회로 기판 및전자기기
JP3447569B2 (ja) 異方性導電膜およびそれを用いた電極接続構造
JP2004071857A (ja) 基板接続部の構造、並びに該構造を有する電子部品及び液晶表示装置
KR20030086812A (ko) 미세 피치용 이방성 도전성 접착제 및 이를 포함하는ｃｏｇ 실장형 ｌｃｄ 모듈
KR100877264B1 (ko) 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 11