CN1317752C - 侦测各向异性导电胶导电粒子变形量的方法和结构 - Google Patents

侦测各向异性导电胶导电粒子变形量的方法和结构 Download PDF

Info

Publication number
CN1317752C
CN1317752C CNB2004100748894A CN200410074889A CN1317752C CN 1317752 C CN1317752 C CN 1317752C CN B2004100748894 A CNB2004100748894 A CN B2004100748894A CN 200410074889 A CN200410074889 A CN 200410074889A CN 1317752 C CN1317752 C CN 1317752C
Authority
CN
China
Prior art keywords
substrate
those
scale
metal
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100748894A
Other languages
English (en)
Other versions
CN1588635A (zh
Inventor
李俊右
郑炳钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CNB2004100748894A priority Critical patent/CN1317752C/zh
Publication of CN1588635A publication Critical patent/CN1588635A/zh
Application granted granted Critical
Publication of CN1317752C publication Critical patent/CN1317752C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种侦测各向异性导电胶导电粒子变形量的结构，包括一基板，其中基板上形成有多个金属凸块，及多个具有不同高度的标尺凸块位于基板上。藉此，基板与另一基板结合时，在粘合过程中具有高度超过两基板间的间隙的标尺凸块顶部产生挤压而变形，并以此判断两基板的粘合程度，及推得两基板间ACF的导电粒子的变形量。

Description

侦测各向异性导电胶导电粒子变形量的方法和结构
技术领域
本发明涉及一种集成电路的构装技术，特别是涉及一种应用在集成电路和显示器间的构装技术。
背景技术
一些现有的电子装置中，元件与主体电路间的连接是透过各向异性导电膜(例如ACF)来进行。ACF是以非导电性的合成树脂与导电粒子(conductiveparticle)混合而成，导电粒子1如图1A的剖面图所示，其直径大约为3～5μm，其中央部分1a为聚合物，而在外面包覆以金属导体1b，如金、镍、锡等。
ACF常被用于液晶显示器的制造，有的是用于将面板的驱动芯片直接封装于玻璃基板上的制造方法(业界通称为COG，即chip on glass)，或者将该驱动芯片接合至软性电路板(COF，即chip on FPC)、再接合至基板的方法。此外，ACF也适用于将芯片接合于一般印刷电路板(COB，即chip onboard)的工艺中。
如图1B所示，以基板4表示上述的玻璃基板、软性电路板、印刷电路板或其它电路板件。在制造中，其基板4上形成有金属垫(pad)4a，用以供各种信号、能量传递。另一方面，在芯片3的引脚上形成较厚的金属凸块(bump)3a。驱动芯片3与基板4之间置入ACF 5，然后加热改变ACF 5的粘滞度，接着压合驱动芯片3与基板4，此时对应的金属垫4a与金属凸块3a之间必须是相互对准。
由于金属凸块3a具有一定的厚度，导电粒子1会在金属凸块3a与金属垫4a之间被挤压。藉由其外周面包覆的金属层1b，被挤压的导电粒子1便在金属凸块3a与金属垫4a之间构成电连接。利用ACF进行芯片封装，便可同时完成粘合驱动芯片3与电路耦接的动作。
然而，如图2所示，现有技术在COG和ACF压着时，需要利用切片的方式，从剖面(cross section)检验，才能知道导电粒子1的变形量，而且一般只能知道导电粒子1的变形状况，但无法正确读出导电粒子1的变形量。
发明内容
有鉴于此，为了解决上述问题，本发明的目的在于提供侦测各向异性导电胶导电粒子变形量的方法和结构，其形成多个具有不同高度的标尺凸块位于芯片上，并藉由不同高度的标尺凸块的变形侦测各向异性导电胶导电粒子变形量，可在制定规格时，及后续的品管检验，提供一优选的量测方法。
为达成上述目的，本发明提供一种侦测各向异性导电胶导电粒子变形量的结构，包括一基板，其中基板上具有多个电极，及多个具有不同高度的标尺凸块位于基板上，其中每一标尺凸块不与电极连接。
为达成上述目的，本发明提供一种侦测各向异性导电胶导电粒子变形量的方法，包括：提供一第一基板，其中第一基板具有多个电极。形成多个具有不同高度的标尺凸块于第一基板上，其中每一标尺凸块不与电极连接。其后，提供一第二基板相对于第一基板，及粘合第一基板与第二基板，且在粘合过程中具有较高高度的标尺凸块接触到第二基板，具有较低高度的标尺凸块则不与第二基板接触，并以此判断第一基板与第二基板粘合的程度。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。
附图说明
图1A显示典型的导电颗粒结构。
图1B显示驱动芯片与玻璃基板的ACF接合法示意图。
图2显示现有驱动芯片与玻璃基板接合剖面示意图。
图3A至3B为本发明侦测各向异性导电胶导电粒子变形量方法的优选
实施例的剖面图。
图4A至4B为本发明侦测各向异性导电胶导电粒子变形量方法的优选
实施例的平面图。
图5A至5B显示本发明形成不同高度标尺凸块优选实施例的工艺剖面示意图。
简单符号说明
现有技术
导电颗粒～1；               金属层～1b；
芯片～3；              金属凸块～3a；
基板～4；              金属垫～4a；
ACF～5。
本发明技术：
第一基板～302；        金属凸块～304；
标尺凸块～306；        第一标尺凸块～308；
第二标尺凸块～310；    第三标尺凸块～312；
标尺凸块顶端～313；    第二基板～314；
金属垫～316；          导电粒子～318；
树脂凸块～502。
具体实施方式
请同时参照图3A、图3B、图4A、及图4B，图3A～3B绘示出本发明侦测各向异性导电胶导电粒子变形量的方法的优选实施例的示意图。图4A及图4B为本发明侦测各向异性导电胶导电粒子变形量的方法的优选实施例的平面图。首先，提供一第一基板302，其第一基板302优选为一半导体基板，多个电极位于第一基板302上(未显示)，及连接到电极的多个金属凸块304。形成多个具有不同高度的标尺凸块306于第一基板上，在本侦测各向异性导电胶导电粒子变形量的方法的优选实施例中，其第一基板302可为一矩形的芯片，且多个具有不同高度的标尺凸块306形成于矩形基板302的四个角落。
其标尺凸块306优选为高度依次递减或是依次递增的凸块，例如：高度为6μm的第一标尺凸块308，高度为7μm的第二标尺凸块310，及高度为8μm的第三标尺凸块312。需注意的是，其中每一标尺凸块306不与芯片上的电极连接，且标尺凸块306的材料为具有高延展性的材料，例如金属，优选为金所组成。其不同高度的标尺凸块306的制作方法，如图5A所示，可以先在第一基板上302，预定形成标尺凸块306的位置形成不同高度的树脂凸块502。之后电镀形成金属凸块304时，同时于树脂凸块502上形成一金属层。如此，即因其高差，形成不同高度的标尺凸块306，如图5B所示。
其后，如图3B所示，提供一第二基板314相对于第一基板302，其第二基板314优选为一透明基板，在本优选实施例中，其可以为一玻璃基板或是一软性电路板。多个金属垫316形成在第二基板314上，且金属垫316相对于第一基板302的金属凸块304。接着，以具有多个导电粒子318的各向异性导电ACF胶粘合第一基板302与第二基板314，其中第二基板314的金属垫316和第一基板302的金属凸块304间因夹有多个导电粒子318而互相导通。需注意的是，其标尺凸块306优选为一矩形的柱状体，且矩形的短边的长度小于导电粒子318的直径，以使导电粒子318不易夹于标尺凸块306和第二基板314间，影响到其后导电粒子变形量的判断。
本发明的标尺凸块306具有标尺功能，亦即是其为高度依次递减或是依次递增的标尺凸块306，因此，如图3B所示，在第一基板302和第二基板314粘合后，有些标尺凸块，其因高度超过第一基板302和第二基板314粘合后的间隙，在其顶部313遭挤压而变形，因此可藉由变形的标尺凸块312和没变形的标尺凸块310、308的高度进而推算得第一基板302和第二基板314粘合后的间隙为介于变形的标尺凸块312的最低者的高度和没变形的标尺凸块的最高者310的高度之间，再进一步推算得导电粒子318的变形量。亦即，第一基板302和第二基板314粘合后的间隙为a，金属凸块304的高度为b，金属垫316的高度c，导电粒子318在该第一基板302和该第二基板314粘合后的垂直该第一基板302方向的直径为d，导电粒子318变形前的直径为e，则d＝a-b-c。导电粒子的变形量为f，f＝(e-d)/e。由于其第二基板314为一玻璃基板，所以可由玻璃基板具有金属垫314的另一面，观察得知各标尺凸块306的变形状况，如图4B所示。
举例来说，第一基板302的金属凸块304高度为4μm，第二基板314的金属垫316高度为2μm，ACF的导电粒子318直径为3μm，第一标尺凸块308(6μm)，第二标尺凸块310(7μm)，及第三标尺凸块312(8μm)
在第一基板302及第二基板314接合后，其中，第三标尺凸块312(8μm)因为高度超过第一基板302和第二基板314粘合后的间隙，以致其顶端313产生变形，第一标尺凸块308及第二标尺凸块310则因为高度没有超过第一基板302和第二基板314粘合后的间隙，顶端没有挤压变形。
如图4B所示。因此，可推得其第一基板302及第二基板314接合后的间距为7μm～8μm。扣除金属凸块304的高度(4μm)和金属垫316的高度(2μm)。如此可推得，第一基板302和第二基板314粘合后，导电粒子318变形为短边直径为1μm～2μm的近椭圆形，导电粒子318的变形量为1/3～2/3。
发明结构
请同时参照图3A及图4A，一第一基板302，其第一基板302优选为一半导体基板，且其上具有多个电极(未显示)，及连接到电极的金属凸块304。多个具有不同高度的标尺凸块306位于第一基板302上，其第一基板302可为一矩形的芯片，且其上形成有多个不同高度的标尺凸块306位于其矩形芯片的四个角落，其中每一标尺凸块306不与电极连接。
一第二基板314相对于第一基板302，其第二基板314优选为一玻璃基板。第二基板上形成有多个金属垫316，且其金属垫316相对于第一基板的金属凸块304。在第一基板302和第二基板314粘合后，有些标尺凸块，其因高度超过第一基板302和第二基板314粘合后的间隙，在其顶部313遭挤压而变形。如此，可藉由多个高度依次递减或是依次递增的标尺凸块306中，变形的标尺凸块312和没变形的标尺凸块310、308的高度进而推得其导电粒子318的变形量。
本发明的特征在于提供侦测各向异性导电胶导电粒子变形量的方法和结构，形成多个具有不同高度的标尺凸块位于芯片上，并藉由不同高度的标尺凸块的变形判断基板间粘合的程度，并藉以推得导电粒子的变形量。因此，在制定规格时，及后续的品管检验时，本发明可提供一优选的量测方法。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (8)

1.一种侦测各向异性导电胶导电粒子变形量的结构，包括：
一第一基板，其中该第一基板上具有多个金属凸块；及
多个具有不同高度的标尺凸块，位于该第一基板上，且该些标尺凸块以可判读其高度的方式排列。
2.如权利要求1所述的侦测各向异性导电胶导电粒子变形量的结构，其中该些标尺凸块位于该矩形的第一基板的四个角落。
3.如权利要求1所述的侦测各向异性导电胶导电粒子变形量的结构，其中该些标尺凸块为金所组成。
4.如权利要求1所述的侦测各向异性导电胶导电粒子变形量的结构，还包括一第二基板相对于该第一基板，多个金属垫位于该第二基板上且相对于该些金属凸块，及一具有多个导电粒子的各向异性导电胶位于该第一基板及该第二基板间粘合该第一基板和该第二基板。
5.如权利要求1所述的侦测各向异性导电胶导电粒子变形量的结构，其中该些标尺凸块排列方式依高度依次递减。
6.一种侦测各向异性导电胶导电粒子变形量的方法，包括：
提供一第一基板；
形成多个具有不同高度的标尺凸块于该第一基板上；
提供一第二基板相对于该第一基板；
以一具有多个导电粒子的各向异性导电胶粘合该第一基板与该第二基板，其中高度超过该第一基板和该第二基板粘合后的间隙的该些标尺凸块顶部产生变形，高度没有超过该第一基板和该第二基板粘合后的间隙的该些标尺凸块顶部没有产生变形；及
藉由该些变形的标尺凸块中的最低的一第一高度和没变形的该些标尺凸块中最高的一第二高度推得该些导电粒子的变形量。，
其中设该第一基板和该第二基板粘合后的间隙为a，该些金属凸块的高度为b，该些金属垫的高度为c，该些导电粒子在该第一基板和该第二基板粘合后的垂直该第一基板方向的直径为d，则该第一基板和该第二基板粘合后的间隙a介于该第一高度和该第二高度之间，且d＝a-b-c，
设该些导电粒子变形前的直径为e，该些导电粒子的变形量为f，则f＝(e-d)/e。
7.如权利要求6所述的侦测各向异性导电胶导电粒子变形量的方法，其中该形成多个具有不同高度的标尺凸块包括下列步骤：
在该第一基板上预定形成该些标尺凸块的位置形成不同高度的多个树脂凸块；及
形成一金属层于该些树脂凸块上。
8.如权利要求7所述的侦测各向异性导电胶导电粒子变形量的方法，尚包括形成多个金属凸块于该第一基板上；
该金属层和该些金属凸块于同一步骤形成；
该第二基板还包括多个金属垫形成于该第二基板上；及
每一金属垫和相对应的金属凸块间夹有该些导电粒子。
CNB2004100748894A 2004-08-30 2004-08-30 侦测各向异性导电胶导电粒子变形量的方法和结构 Expired - Fee Related CN1317752C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100748894A CN1317752C (zh) 2004-08-30 2004-08-30 侦测各向异性导电胶导电粒子变形量的方法和结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100748894A CN1317752C (zh) 2004-08-30 2004-08-30 侦测各向异性导电胶导电粒子变形量的方法和结构

Publications (2)

Publication Number Publication Date
CN1588635A CN1588635A (zh) 2005-03-02
CN1317752C true CN1317752C (zh) 2007-05-23

Family

ID=34604877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100748894A Expired - Fee Related CN1317752C (zh) 2004-08-30 2004-08-30 侦测各向异性导电胶导电粒子变形量的方法和结构

Country Status (1)

Country Link
CN (1) CN1317752C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105551986A (zh) * 2015-12-09 2016-05-04 南通富士通微电子股份有限公司 一种覆晶薄膜(cof)封装方法
CN111384017B (zh) * 2018-12-29 2022-10-11 颀中科技（苏州）有限公司 倒装芯片组件、倒装芯片封装结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199206A (ja) * 1996-01-19 1997-07-31 Sony Chem Corp 異方性導電接着フィルム
CN1254744A (zh) * 1998-11-25 2000-05-31 精工爱普生株式会社 导电粘接剂、安装结构体、液晶装置、电子设备及其制造方法
JP2003309341A (ja) * 2003-02-25 2003-10-31 Hitachi Chem Co Ltd 導電性粒子を用いた接続部材の電極接続構造
JP2004095879A (ja) * 2002-08-30 2004-03-25 Optrex Corp 半導体チップの実装構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199206A (ja) * 1996-01-19 1997-07-31 Sony Chem Corp 異方性導電接着フィルム
CN1254744A (zh) * 1998-11-25 2000-05-31 精工爱普生株式会社 导电粘接剂、安装结构体、液晶装置、电子设备及其制造方法
JP2004095879A (ja) * 2002-08-30 2004-03-25 Optrex Corp 半導体チップの実装構造
JP2003309341A (ja) * 2003-02-25 2003-10-31 Hitachi Chem Co Ltd 導電性粒子を用いた接続部材の電極接続構造

Also Published As

Publication number Publication date
CN1588635A (zh) 2005-03-02

Similar Documents

Publication Publication Date Title
JP6180159B2 (ja) 異方性導電フィルム、接続方法、及び接合体
US8273207B2 (en) Method for connecting electronic part and joined structure
US7993417B2 (en) Method of adhering a pair of members
CN1580793A (zh) 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板
TW201826624A (zh) 異向導電性膜及連接構造體
CN108476591B (zh) 连接体、连接体的制造方法、检测方法
CN102005165A (zh) 压合测试装置和方法
KR100832283B1 (ko) 이방성 도전접속재료
JP2019186577A (ja) 接続体、接続体の製造方法及び検査方法
CN1317752C (zh) 侦测各向异性导电胶导电粒子变形量的方法和结构
KR20130045827A (ko) 회로 부품 및 그의 제조 방법
CN1175271C (zh) 液晶显示屏的检验装置和检验方法及其制造方法
US7626240B2 (en) Electro-optical apparatus and a circuit bonding detection device and detection method thereof
KR102573777B1 (ko) 접착제 조성물 및 접속체의 제조 방법
CN1314094C (zh) 封装对准结构
Liu et al. Development of ontology for the anisotropic conductive adhesive interconnect technology in electronics applications
Lai et al. 4.2: Study of ACF bonding technology in flexible display module packages
KR20130073191A (ko) 이방 전도성 필름
CN100342531C (zh) 复合凸块结构和制造方法
CN2784973Y (zh) 液晶显示器
Lahokallio et al. Thermal cycling of anisotropically conductive adhesive interconnections in demanding sensor applications
TW200540397A (en) Method and structure for detecting deformation of ACF particles
CN1731579A (zh) 具有缓冲层的芯片和应用该芯片的电接合装置及显示面板
JP2016192369A (ja) 導電接続構造体の製造方法及び導電接続構造体
CN1819739A (zh) 防止电路板线路断裂的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070523

Termination date: 20210830

CF01 Termination of patent right due to non-payment of annual fee