CN110097997B - 连接结构体及连接结构体的制作方法 - Google Patents

连接结构体及连接结构体的制作方法 Download PDF

Info

Publication number
CN110097997B
CN110097997B CN201910081187.5A CN201910081187A CN110097997B CN 110097997 B CN110097997 B CN 110097997B CN 201910081187 A CN201910081187 A CN 201910081187A CN 110097997 B CN110097997 B CN 110097997B
Authority
CN
China
Prior art keywords
composition
electrode
conductive particles
electrodes
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910081187.5A
Other languages
English (en)
Other versions
CN110097997A (zh
Inventor
田中荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikuni Electron Co Ltd
Original Assignee
Mikuni Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikuni Electron Co Ltd filed Critical Mikuni Electron Co Ltd
Priority to CN202310491954.6A priority Critical patent/CN116612912A/zh
Publication of CN110097997A publication Critical patent/CN110097997A/zh
Application granted granted Critical
Publication of CN110097997B publication Critical patent/CN110097997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/20—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve
    • H01R43/24—Assembling by moulding on contact members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/40—Securing contact members in or to a base or case; Insulating of contact members
    • H01R13/405—Securing in non-demountable manner, e.g. moulding, riveting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H01R4/029—Welded connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/1144—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/1339—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/134—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13399—Coating material
    • H01L2224/1349—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/13491—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14163—Random layout, i.e. layout with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2782—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/30104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/3011—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/33104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/33106—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8148—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Abstract

本发明的课题在于确保电极间的导电性，并且抑制邻接的电极彼此短路的情况。本发明的连接结构体的制作方法包括：在配置于第1构件的第1面上的第1电极之上配置导电性粒子与第1组合物，在所述第1面的所述第1电极与第1电极以外的区域之上配置第2组合物，将所述第1面与配置有第2电极的第2构件的第2面以所述第1电极与所述第2电极对向的方式进行配置，按压所述第1构件及所述第2构件，并且使所述第1组合物及所述第2组合物固化。

Description

连接结构体及连接结构体的制作方法
技术领域
本发明的一个实施方式涉及一种连接结构体、及连接结构体的制作方法，该连接结构体具有由导电性组合物形成的电极的连接结构。
背景技术
如将集成电路直接连接到液晶显示器等的玻璃衬底的COG(Chip on Glass，玻璃覆晶)连接、及将柔性印刷衬底连接到平板显示器的玻璃衬底的FOG(Film on Glass，玻璃覆膜)连接那样，将集成电路等电子元件安装到衬底时，通常广泛地使用包含导电性粒子的各向异性导电膜(ACF，Anisotropic Conductive Film)。各向异性导电膜是分散有微细的导电性粒子的热固性树脂的膜。通过将各向异性导电膜夹在经过对位后的电极间并进行热压接，位于电极间的导电性粒子能够形成导电路径。另一方面，利用热固性树脂的绝缘性，能够抑制在衬底的面方向上相邻的电极的短路。即，各向异性导电膜具有“在加压方向(两电极方向)形成导电性、且在非加压方向(衬底的面方向)保持绝缘性”的各向异性。由于具有这种特性，各向异性导电膜能够批量地连接被设置在集成电路、印刷衬底、玻璃衬底等上的多个电极，且能够保持在衬底的面方向上邻接的电极的绝缘性。
然而，随着近年来电子设备中的连接电路的高精细化、高密度化，使用各向异性导电膜的连接的可靠性成为问题。即，如果成为连接对象的电极尺寸变小，就会有在一对电极间有助于导通的导电性粒子的数量变少、从而无法充分地获得电极间的连接可靠性的情况。此外，如果在衬底的面方向上相邻的电极间变窄，就会有导电性粒子和邻接的电极双方接触，从而无法充分地获得绝缘可靠性的情况。为此，在专利文献1中公开了一种通过施加磁场等方式来使导电性粒子分散、从而与其它导电性粒子分离的状态的各向异性导电膜。
[现有技术文献]
[专利文献]
专利文献1：特开2015-167106号公报
发明内容
[发明要解决的课题]
然而，在各向异性导电膜中，当将衬底彼此热压接时，导电性粒子的排列呈不规则地散乱，所以，无法充分地消除因电极间不存在导电性粒子所导致的导通不良、以及因导电性粒子在邻接的电极间接触所导致的短路。进而，由于采用加热固化连接法，因此在原理上会产生因上下衬底的热膨胀系数的差所导致的尺寸变化，无法消除会产生在上下衬底上形成的电极彼此的偏移的问题。
本发明的一个实施方式是鉴于如上所述的现有问题而完成的，其目的之一在于即便配置于集成电路、印刷衬底、玻璃衬底等上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的电极彼此短路的情况。
[用于解决课题的手段]
本发明的一个实施方式所涉及的连接结构体的制作方法包括：在配置于第1构件的第1面上的第1电极之上配置导电性粒子与第1组合物，在所述第1面的所述第1电极与第1电极以外的区域之上配置第2组合物，将所述第1面与配置有第2电极的第2构件的第2面以所述第1电极与所述第2电极对向的方式进行配置，按压所述第1构件及所述第2构件，并且使所述第1组合物及所述第2组合物固化。
本发明的另一实施方式所涉及的连接结构体的制作方法包括：在配置于第1构件的第1面上的第1电极之上配置导电性粒子与第1组合物，在配置于第2构件的第2面上的第2电极之上与第2电极以外的区域之上配置第2组合物，将所述第1面与所述第2面以所述第1电极与所述第2电极对向的方式进行配置，按压所述第1构件及所述第2构件，并且使所述第1组合物及所述第2组合物固化。
本发明的一个实施方式所涉及的连接结构体包含：第1构件的第1面；第1电极，其配置于所述第1面上；第2构件的第2面，其与所述第1面对向；第2电极，其与所述第1电极对向，且配置于所述第2面上；第1树脂及导电性粒子，它们配置于所述第1电极与所述第2电极之间；及第2树脂，其配置于所述第1电极与所述第2电极之间、及所述第1面的第1电极以外的区域与所述第2面的第2电极以外的区域之间；所述第1树脂接触所述第1电极，所述第2树脂接触所述第2电极，且所述第1树脂与所述第2树脂不同。
(发明效果)
根据本发明的一个实施方式，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的电极彼此短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
附图说明
图1是表示本发明的一个实施方式所涉及的连接结构体的结构的图。
图2是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图3是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图4是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图5是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图6是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图7是表示本发明的一个实施方式所涉及的连接结构体的结构的图。
图8是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图9是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图10是表示本发明的一个实施方式所涉及的连接结构体的结构的图。
图11是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图12是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图13是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图14是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图15是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图16是表示本发明的一个实施方式所涉及的连接结构体的结构的图。
图17是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图18是说明本发明的一个实施方式所涉及的连接结构体的制作方法的图。
图19是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。
图20是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。
图21是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。
图22是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。
图23是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。
图24是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。
图25是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。
具体实施方式
以下，一边参照附图等一边对本发明的实施方式进行说明。但是，本发明包含多种不同的形态，不受以下例示的实施方式限定地解释。随附于本说明书的附图为了使说明更明确，有时与实际形态相比，将各部分的宽度、厚度、形状等示意性地表示，但其只不过是一例，未必限定本发明的内容。另外，在本发明中，当某一附图中记载的特定要素和其它附图中记载的特定要素是相同或对应的关系时，有时标注相同符号(或者在作为符号所记载的数字之后标注a、b等所得的符号)，并适当省略重复的说明。进而，对各要素标注的“第1”、“第2”的文字是为了区分各要素而使用的方便的标识，只要没有特别说明，则不具有进一步的含义。
在本说明书中，在某一构件或区域位于其它构件或区域之“上(或下)”的情况下，只要没有特别限定，则其不仅包括位于其它构件或区域的正上方(或正下方)的情况，也包括位于其它构件或区域的上方(或下方)的情况。即，也包括在其它构件或区域的上方(或下方)与某一构件或区域之间包含别的构成要素的情况。
在本说明书中，作为一个例子示出将集成电路(第2电子元件)连接到液晶显示器(第1电子元件)的玻璃衬底的COG连接中的连接结构体。但并不限定于此，也可以是将柔性印刷衬底连接到平板显示器的玻璃衬底的FOG连接中的连接结构体。在该情况下，第2电子元件也可以是TAB(Tape Automated Bonding，卷带自动接合)或COF(Chip on Film，薄膜覆晶)等柔性印刷衬底。
＜第1实施方式＞
[连接结构体的结构]
图1表示本发明的一个实施方式所涉及的连接结构体的结构。图1(A)是本发明的一个实施方式所涉及的连接结构体的俯视图。图1(B)是图1(A)的A-A'截面图。图1(C)是图1(B)的区域B中的导电性粒子的放大截面图。
如图1(A)及(B)所示，第1电子元件101在第1构件102的连接面(第1面)包含端子104、第1绝缘膜106、第2绝缘膜108、及第1电极110。在第1电子元件101的连接面(第1面)搭载有第2电子元件111。第2电子元件111在第2构件112的连接面(第2面)包含第2电极114。第1电子元件101的第1面与第2电子元件111的第2面对向配置。连接结构体100担负第1电子元件101与第2电子元件111的物理连接、及第1电极110与第2电极114的电连接。连接结构体100包含第1构件102的第1面、第1电极110、第2构件112的第2面、第2电极114、导电性粒子10、第1树脂20、及第2树脂30。
在第1构件102的第1面配置有多个第1电极110。在第1构件102的第1面，在配置第1电极110的区域以外的区域配置有第2绝缘膜108。在第2构件112的第2面配置有与多个第1电极110对应的多个第2电极114。在第2构件112的第2面，在配置第2电极114的区域以外的区域也可以配置有绝缘膜。
多个第1电极110与多个第2电极114分别对向配置。在对向的第1电极110与第2电极114之间配置有多个导电性粒子10、第1树脂20、及第2树脂30。在对向的第1电极110与第2电极114之间，在面方向(D2-D3面方向)上配置有多个导电性粒子10。在对向的第1电极110与第2电极114之间，在第1电极110与第2电极114的对向方向(D1方向)上配置有1个导电性粒子10。各导电性粒子10接触对向的第1电极110与第2电极114。如图1(C)所示，导电性粒子10通过下述的连接结构体的制作方法，在第1电极110与第2电极114之间在电极的对向方向(D1方向)上加压变形。即，电极的对向方向(D1方向)上的第1电极110与第2电极114的距离和电极的对向方向(D1方向)上的导电性粒子10的高度大致相同。电极的对向方向(D1方向)上的导电性粒子10的高度加压变形了10％～40％左右。通过在第1电极110、导电性粒子10、及第2电极114之间施加应力，在第1电极110与导电性粒子10的接触部、及第2电极114与导电性粒子10的接触部排除了第1树脂20与第2树脂30。进而，即便在第1电极110、导电性粒子10、或第2电极114上形成自然氧化膜而表面被绝缘化，也可以通过夹着导电性粒子10压接第1电极110与第2电极114，从而突破自然氧化膜，形成导电路径。进而，通过使导电性粒子10变形，能够增大第1电极110与导电性粒子10的接触面积、及第2电极114与导电性粒子10的接触面积。通过如此配置，导电性粒子10能够将第1电极110与第2电极114电连接。
多个导电性粒子10在第1电极110与第2电极114之间分散于第1树脂20与第2树脂30中。各导电性粒子10在第1电极110上在面方向(D2-D3面方向)上被第1树脂20包围。各导电性粒子10在第2电极114上在面方向(D2-D3面方向)上被第2树脂30包围。第1树脂20及第2树脂30为绝缘性树脂。因此，连接结构体100在面方向(D2-D3面方向)上具有绝缘性。但是配置于对向的第1电极110与第2电极114之间且在面方向(D2-D3面方向)上邻接的多个导电性粒子10彼此也可以接触。当在面方向(D2-D3面方向)上邻接的导电性粒子10彼此接触的情况下，邻接的导电性粒子10彼此也电连接。通过如此配置，导电性粒子10能够将对向的第1电极110与第2电极114进一步确实地电连接。邻接的导电性粒子10彼此的距离可以通过混合到下述第1组合物20'中的导电性粒子10的浓度来适当控制。
如图1(A)及(B)所示，多个导电性粒子10与第1树脂20配置于第1电极110的上表面。当在电极的对向方向(D1方向)上观察时，多个导电性粒子10与第1树脂20配置于每个一定的区域。在本实施方式中，在电极的对向方向(D1方向)上观察到的导电性粒子10的直径为2μm以上且10μm以下的范围内。优选配置于1个第1电极110的上表面上的配置导电性粒子10与第1树脂20的区域的数量为1个以上，且各区域相隔5μm以上。配置导电性粒子10与第1树脂20的1个区域中的导电性粒子10的数量优选为1个以上且7个以下。配置于1个区域中的导电性粒子10的数量更优选为3个，其次优选为7个。当在电极的对向方向(D1方向)上观察时，配置于对向的第1电极110与第2电极114之间的导电性粒子10的数量优选为7个/400μm2以上且20个/400μm2以下的范围内。在导电性粒子10的数量不到7个/400μm2的情况下，有时连接电阻值容易有偏差。在导电性粒子10的数量多于20个/400μm2的情况下，有时因负载分散而使导电性粒子10的加压变形量变小，无法突破连接区域的自然氧化膜，导致连接电阻变高。进而，在导电性粒子10的数量多于20个/400μm2的情况下，容易产生加压变形量的经时变化，从而容易产生连接电阻的经时变化。通过如此配置，导电性粒子10能够将对向的第1电极110与第2电极114确实地连接，且能够防止在面方向(D2-D3面方向)上邻接的多个第1电极110之间、在面方向(D2-D3面方向)上邻接的多个第2电极114之间、及不对向的第1电极110与第2电极114之间的短路。
在本实施方式中，在电极的对向方向(D1方向)上观察到的配置导电性粒子10与第1树脂20的区域的形状为圆形。但不限定于此，配置导电性粒子10与第1树脂20的区域只要满足上述条件，则可采用任意形状。在本实施方式中，在1个第1电极110的上表面分别配置有2处配置导电性粒子10与第1树脂20的区域。另外，在1个区域分别配置有7个导电性粒子10。但不限定于此，配置于1个第1电极110的上表面上的配置导电性粒子10与第1树脂20的区域的数量只要满足上述条件即可，可以根据第1电极110的上表面的面积、配置导电性粒子10与第1树脂20的区域的面积、及导电性粒子10的大小适当调整。另外，配置于1个区域中的导电性粒子10的数量只要满足上述条件即可，可以根据导电性粒子10的大小及浓度适当调整。
在第1构件102的第1面与第2构件112的第2面之间进而配置有第2树脂30。第2树脂30配置于对向的第1电极110与第2电极114之间以外的区域。第2树脂30配置于第1面的第1电极以外的区域与第2面的第2电极以外的区域之间。即，在面方向(D2-D3面方向)上邻接的多个第1电极110之间及周围(在面方向(D2-D3面方向)上邻接的多个第2电极114之间及周围)配置有第2树脂30。进而，第2树脂30还配置于第1电极110与第2电极114之间的所述配置有导电性粒子10与第1树脂20的区域以外的区域。第2树脂30配置于在面方向(D2-D3面方向)上邻接的多个配置有导电性粒子10与第1树脂20的区域之间及周围。换句话说，导电性粒子10与第1树脂20在面方向(D2-D3面方向)上被第2树脂30包围。即，当从电极的对向方向(D1方向)上观察时，在第1电子元件101的第1面，多个导电性粒子10被第1树脂20包围，第1树脂20被第2树脂30包围。如图1(B)及(C)所示，第2树脂30进而还配置于第1电极110与第2电极114之间的上述配置有导电性粒子10与第1树脂20的区域。第2树脂30配置于第1树脂20与第2电极114之间。即，当在电极的对向方向(D1方向)上观察时，在第2电子元件111的第2面上，多个导电性粒子10被第2树脂30包围。第2树脂30为绝缘性树脂。因此，连接结构体100在面方向(D2-D3面方向)上具有绝缘性。通过如此配置，第2树脂30能够使在面方向(D2-D3面方向)上邻接的多个第1电极110之间、在面方向(D2-D3面方向)上邻接的多个第2电极114之间、及不对向的第1电极110与第2电极114之间确实地绝缘。
在第1电极110与第2电极114之间配置有第1树脂20与第2树脂30。以“第1树脂20接触第1电极110、第2树脂30接触第2电极114”的方式来配置。即，第1树脂20与第2树脂30在第1电极110与第2电极114之间在面方向(D2-D3面方向)上接触，在电极的对向方向(D1方向)上层叠。
第1树脂20与第2树脂30的边界可以通过对连接结构体100进行截面观察来确认。由于第1树脂20与第2树脂30的组成不同，所以也可以利用聚焦离子束加工观察装置(FIB)、扫描电子显微镜(SEM)、透射电子显微镜(TEM)等加工/观察装置来判断第1树脂20与第2树脂30的边界。
在下述第1组合物20'和第2组合物30'彼此难以相溶的情况下，第1树脂20与第2树脂30的边界能够作为界面被确认。在第1组合物20'与第2组合物30'的组成类似，在下述步骤中界面消失的情况下，有时作为混合有第1树脂20与第2树脂30的边界层被观察到。
第1电子元件101例如可以是液晶显示器、有机EL显示器、等离子显示器等平板显示器，第1构件102例如优选为玻璃衬底、透明膜衬底等绝缘性衬底。第1电极110例如相当于设置于显示器的外部连接端子。第1电极110及端子104可以由ITO(铟锡氧化物)、IZO(铟锌氧化物)等透明导电材料、铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)等金属及含有它们中的至少1种的合金(Mo-Ti合金等)及这些材料的层叠结构(Mo/Cu层叠结构、Mo-Ti合金/Cu层叠结构、Mo/Al层叠结构、Mo/Al/Mo层叠结构、Al/Ti层叠结构等)形成。
第2电子元件111可以是形成有集成电路的Si芯片。在这种情况下，第2电极114相当于设置于集成电路的外部连接端子(焊盘)。第2构件112优选为硅衬底、SiC衬底、蓝宝石衬底、塑料衬底等。第2电极114优选利用金(Au)、或在铜(Cu)的表面进行镀金等来形成。当第2电子元件111例如为柔性印刷衬底的情况下，第2构件112例如优选聚酰亚胺、对位系聚酰胺等绝缘性聚合物膜。第2电极114例如相当于设置于柔性印刷衬底的外部连接端子，一般由铜(Cu)形成，且表面施有镀金。
对于第1电极110及第2电极114各电极在对向的方向(D1方向)上观察到的大小并无特别限定。在面方向(D2-D3面方向)上邻接的多个第1电极110彼此的距离(在面方向上邻接的多个第2电极114彼此的距离)并无特别限定，例如为5μm以上即可。通过采用这样的结构，能够无损于绝缘性地将第1电极110与第2电极114电连接。在本实施方式中，第1电极110及第2电极114以短边并排的方式在第1电子元件101及第2电子元件111的一端部配置成一列。但不限定于此，第1电极110及第2电极114也可以配置成多列，另外，也可以配置成锯齿格子状。
连接结构体100中所包含的导电性粒子10可以是扁球形。在电极的对向方向(D1方向)上观察到的导电性粒子10的直径(长径)为2μm以上且10μm以下的范围内。也可以导电性粒子10原本是以上述长径为直径的球形，通过下述连接结构体的制作方法以相对于长径100％为10％以上且40％以下的范围在电极的对向方向(D1方向)上扁平地变形。导电性粒子10的直径(长径)及加压变形量可以根据第1电子元件101及第2电子元件111的种类、及各连接结构体的制作方法等在上述范围内适当选择。在本实施方式中，导电性粒子10如图1(D)所示为正圆球形状。但不限定于此，例如可以如图1(E)所示为球状且是表面具有多个突起的形状(狼牙球形状)。通过像这样在球形状的表面具有细小的凸结构，由于例如能够突破连接区域的自然氧化膜，所以更优选。
作为导电性粒子10的材料，没有特别限定，可以从公知的导电性粒子中适当选择使用。导电性粒子10如图1(D)及(E)所示，也可以是金属包覆粒子，该金属包覆粒子具有利用镍(Ni)、铜(Cu)、金(Au)等金属对用橡胶状弹性树脂包覆高硬质树脂材料所得的粒子核或用橡胶状无机弹性体包覆高硬质无机材料所得的粒子核10a进行包覆的包覆层10b及10c。金属包覆例如可以通过滚筒溅镀法、金属纳米粒子镀覆法、无电解镀覆法、超音波镀覆法等来形成Ni/Cu层叠结构、Ni/Au层叠结构、或者Cu/Au层叠结构。
第1树脂20与第2树脂30是通过使包含不同材料的第1组合物20'及第2组合物30'固化而形成的。第1组合物20'与第2组合物30'的材料没有特别限定，可以从公知的固化性树脂材料中适当选择使用。在本实施方式中，第1组合物20'与第2组合物30'的固化性树脂材料均包含自由基聚合型树脂。作为自由基聚合型树脂材料，优选(甲基)丙烯酸系单体或者(甲基)丙烯酸酯低聚物，更优选以酯型键结。(甲基)丙烯酸系低聚物具有1个以上的(甲基)丙烯酰基，例如可以使用环氧丙烯酸酯、丙烯酸氨基甲酸酯、聚酯丙烯酸酯、聚丁二烯丙烯酸酯、多元醇丙烯酸酯、聚醚丙烯酸酯、硅酮树脂丙烯酸酯、三聚氰胺丙烯酸酯等。可以是单官能性、多官能性中的任一种，更优选包含多官能性单体或低聚物。固化性树脂材料可以从(甲基)丙烯酸酯单体及(甲基)丙烯酸酯低聚物中选择2种以上来构成。
作为第2组合物30'的固化性树脂材料，特别优选固化时的体积收缩率低的材料。因此，(甲基)丙烯酸系单体化合物例如可以包含酰胺羟甲基结构部分，也可以包含树枝状聚合物或超支化聚合物结构部分。具有酰胺羟甲基结构部分的(甲基)丙烯酸系单体化合物在光固化时随着源自(甲基)丙烯酸的碳-碳双键彼此聚合，酰胺羟甲基结构部分的亚甲基-氧间被切断。因此，第2组合物30'通过包含分子内具有至少1个由-CO-NH-CH2-O-构成的酰胺羟甲基结构部分的(甲基)丙烯酸系单体化合物作为固化成分，从而能够进一步抑制由使第2组合物30'固化所产生的第2树脂30的体积收缩率，能够抑制由第1电子元件101与第2电子元件111的弯曲刚性的差所导致的翘曲。通过包含在树枝分支配置有丙烯酰基的树枝状聚合物或超支化聚合物结构部分，树枝分支彼此的范德华(Van del waals)距离短于通常分子的范德华距离。因此，第2组合物30'通过包含配置有丙烯酰基的树枝状聚合物或超支化聚合物结构部分作为固化成分，从而能够进一步抑制由使第2组合物30'固化所产生的第2树脂30的体积收缩率，能够抑制由第1电子元件101与第2电子元件111的弯曲刚性的差所导致的翘曲。
作为第2组合物30'的固化性树脂材料，优选使用芴系丙烯酸酯。第2组合物30'可以包含烯/硫醇系固化性树脂作为固化成分，上述烯/硫醇系固化性树脂含有具有乙烯性不饱和双键的化合物及硫醇化合物，这些成分的至少一个可以包含具有9,9-二芳基芴骨架的化合物。作为9,9-二芳基芴化合物，可以包括具有乙烯性不饱和键的9,9-二芳基芴化合物及/或具有巯基的9,9-二芳基芴化合物。作为乙烯性不饱和化合物，例如可以使用9,9-双(4-丙烯酰氧基乙氧基苯基)芴(大阪燃气化学(股)制造，OGSOL EA-0200)、丙烯酸苯氧基乙酯(共荣社化学(股)制造，Light Acrylate POA)。作为硫醇化合物，例如可以使用季戊四醇四(3-巯基丁酸酯)(昭和电工(股)制造，Karenz MT PE1)。第2组合物30'通过含有这样的固化性树脂材料，从而能够进一步抑制由使第2组合物30'固化所产生的第2树脂30的体积收缩率，能够抑制由第1电子元件101与第2电子元件111的弯曲刚性的差所导致的翘曲。
作为第2组合物30'的固化性树脂材料，也可以使用对烯/硫醇系固化性树脂进行氧化性化合物处理而获得的材料，上述烯/硫醇系固化性树脂包含：烯化合物，其是分子内具有2个以上从由烯丙醚基、乙烯醚基、丙烯酸酯基及甲基丙烯酸酯基所组成的群中选择的官能基的烯化合物、或2种以上上述烯化合物的混合物；及硫醇化合物，其在1分子中具有2个以上的硫醇基。作为在1分子中具有2个以上巯基的化合物，可以包括巯基羧酸与多元醇的酯类、脂肪族多硫醇类及芳香族多硫醇类、其它多硫醇类，可以使用它们中的1种或2种以上。对于氧化性化合物处理，优选利用具有氧化能力的气体来进行。具有氧化能力的气体是在进行氧化性化合物处理的温度、气压条件下具有气体的性状、且具有氧化能力的化合物。作为具有氧化能力的气体，可以使用空气、氧气、臭氧等，也可以使用含有它们中的一部分的混合气体。通过对上述光固化性树脂材料进行氧化性化合物处理，第2组合物30'可以提高经时稳定性。
第1组合物20'与第2组合物30'的材料进而包含光固化引发成分。光固化引发成分只要是作为光自由基引发剂的通过照射紫外线或可见光线而产生自由基的化合物即可。作为紫外线自由基引发剂，例如可以使用苯乙酮系引发剂、安息香醚系引发剂、二苯甲酮系引发剂、α-二酮系引发剂、以及噻吨酮系引发剂等。作为可见光自由基引发剂，例如可以使用樟脑醌系化合物、以及酰基氧化膦化合物等。另外，也可以是虽然分类为紫外线自由基引发剂但能够通过和增感剂一并使用而进行可见光自由基引发的成分。增感剂可以根据需要适当使用。作为增感剂，可以使用公知的化合物，例如可以使用胺系化合物及烷醇胺类的(甲基)丙烯酸酯等。光固化引发成分及增感剂可以一并使用多种。例如也可以一并使用紫外线自由基引发剂与可见光自由基引发剂而扩大能够进行固化的波长区域。光固化引发成分更优选为在照射光的波长为300nm以上且500nm以下的范围内产生自由基的光自由基引发剂。光固化引发成分是以能够使固化性树脂材料在优选约3秒以下、更优选1秒以下的光照射时间内进行室温固化的方式调配的。此外，也适当选择固化性树脂材料以便能够在这样的时间内进行室温固化。
在本实施方式中，第1组合物20'及第2组合物30'更优选进而包含遮蔽部固化性活性化合物，例如链转移剂等。链转移剂将由光照射所产生的自由基传递到光不直接到达的遮蔽部。链转移剂例如可以使用包含1个以上从氨基甲酸酯键、脲键、或异氰酸基选择的至少1种、及1个以上烷氧基硅烷基的化合物。在使用上述链转移剂的光固化反应中，产生具有作为1种阴离子的羟基的多元醇作为副产物。该多元醇与链转移剂所含的烷氧基硅烷基引起酯交换反应，由此进一步进行固化。即，通过包含链转移剂，从而同时产生自由基固化与阴离子固化，能够使光不直接到达的遮蔽部固化。
通过使第1组合物20'及第2组合物30'包含遮蔽部固化性活性化合物，从而即便在仅利用由光照射产生的光固化引发成分的作用则无法使第1组合物20'及第2组合物30'固化的第1电子元件101、第2电子元件111、第1电极110、及第2电极114的材料及连接方法等条件下，也能够确实地使第1组合物20'及第2组合物30'固化。
在本实施方式中，第1组合物20'的材料可以进而包含厌氧性固化引发成分。厌氧性固化引发成分可以使用包含有机过氧化物及固化促进剂的公知的体系。有机过氧化物例如可以使用过氧化氢类、过氧化酮类、过氧化二酰基类、过氧化酯类等。作为固化促进剂，例如可以使用邻苯甲酰磺酰亚胺(糖精)、肼化合物、胺化合物、硫醇化合物等。厌氧性固化引发成分及固化促进剂也可以一并使用多种。
在本实施方式中，第1组合物20'被(包含第1电极110的)第1面、(包含第2电极114的)第2面及第2组合物30'包围。进而，第1组合物20'接触第1电极110、第2电极114及导电性粒子10。在第1组合物20'包含厌氧性固化引发成分的情况下，由于第1电极110、第2电极114及导电性粒子10含有过渡金属成分，所以过氧化物会因经由固化促进剂与过渡金属离子的氧化还原反应而分解，从而能够引发第1组合物20'的厌氧性固化。
通过使第1组合物20'进而包含厌氧性固化引发成分，从而即便在仅利用由光照射所产生的光固化引发成分的作用则无法使第1组合物20'固化的第1电子元件101、第2电子元件111、第1电极110、及第2电极114的材料及连接方法等条件下，也能够确实地使第1组合物20'固化。
添加剂可以视需要适当使用以便改良或变更流动性、涂布特性、保存性、固化特性、固化后的物性等性质。作为添加剂，可以使用公知的化合物，例如可以列举硅烷偶联剂、稀释剂、改性剂、表面活性剂、保存稳定剂、消泡剂、流平剂等，但并不限定于这些。作为硅烷偶联剂，例如可以使用环氧系、氨基系、巯基-硫基系、脲基系等，但没有特别限定。通过添加硅烷偶联剂，有机材料与无机材料的界面上的粘接性提高。
第1组合物20'的粘度高于第2组合物30'的粘度。第1组合物20'的粘度为5×103cP以上且5×105cP以下的范围内。第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。第1组合物20'的粘度与第2组合物30'的粘度的差为2倍以上即可。第1组合物20'及第2组合物30'的粘度也能够利用第1组合物20'及第2组合物30'所含的树脂材料的聚合度来控制。各组合物的粘度可以根据第1电子元件101及第2电子元件111的种类、及连接结构体的制作方法、组合物的配置方法等从上述范围内适当选择。在第1组合物20'的粘度不到5×103cP的情况下，导电性粒子10的均匀分散性变差，容易产生沉降或凝聚。通过使第1组合物20'的粘度高于第2组合物30'的粘度，能够抑制混合至第1组合物20'中的导电性粒子10的流动，从而能够有效率地将导电性粒子10配置于第1电极110与第2电极114之间。因此，能够确保第1电极110与第2电极114的连接可靠性。
第1树脂20与第2树脂30是通过使第1组合物20'及第2组合物30'固化而形成的。由使第1组合物20'固化而产生的第1树脂20的体积收缩率与由使第2组合物30'固化所产生的第2树脂30的体积收缩率优选为4％以下，更优选为2％以下。如果第1树脂20与第2树脂30的体积收缩率大于4％，那么会产生内部收缩应力，容易因第1电子元件101与第2电子元件111的弯曲刚性的差而产生翘曲，从而降低第1电子元件101与第2电子元件111的物理连接可靠性。
第1树脂20更优选与金属材料及金属氧化物材料等导电性材料的粘接力高。第1树脂20优选与形成第1电极110及第2电极114的金属材料的粘接力高，例如优选与Au及ITO等的粘接力高。第2树脂30更优选与树脂材料的粘接力高。第2树脂30优选与形成第1构件102的第1面及第2构件112的第2面的绝缘膜材料的粘接力高，例如优选与聚酰亚胺、对位系聚酰胺膜、P-SiNx、玻璃等绝缘性材料的粘接力高。第1树脂20的粘接力优选为500N/m以上的范围内。第2树脂30的粘接力优选为700N/m以上的范围内。各树脂的粘接力、玻璃转化温度、及硬度可以根据第1电子元件101及第2电子元件111的种类、及连接结构体的制作方法等适当选择。通过分别根据被粘接材的材料来选择第1树脂20与第2树脂30，能够进一步提高第1构件102的第1面及第2构件112的第2面的粘接力。因此，能够提高第1电子元件101与第2电子元件111的物理连接可靠性。
[连接结构体的制作方法]
接下来，使用图2至图5，对本发明的一个实施方式所涉及的连接结构体的制作方法进行说明。此外，在本实施方式中，由于可以使用既有的第1电子元件101及第2电子元件111，所以省略其说明，在图2至图5中，详细地说明形成连接结构体100的方法。
首先，在第1电极110上的给定区域配置多个导电性粒子10与第1组合物20'。将多个导电性粒子10与第1组合物20'混合并使用胶版印刷(offset printing)法进行配置。由于导电性粒子10与第1组合物20'的混合物包含导电性粒子10，所以特别优选使用胶头来转印印刷物的移印印刷(pad printing)法。使用图2至图5对配置多个导电性粒子10与第1组合物20'的方法进行说明。
图2表示在版220上配置多个导电性粒子10与第1组合物20'的混合物的步骤。图3是图2的C-C'截面图。在本实施方式中，版220例如是无水平版。版220在第1构件102的第1面具有与配置多个导电性粒子10与第1组合物20'的区域对应的凹部226。版220包含亲液层222与疏液层224。疏液层224配置于接液面，具有开口部。疏液层224在开口部露出亲液层222。即，在版220的上表面配置疏液层224，在凹部226的底面配置亲液层222。
亲液层222的材料例如可以是氧化铝(Al2O3)。疏液层224的材料例如优选具有弹性的硅酮树脂等。凹部226的深度与疏液层224的厚度大致相同。凹部226的深度大于导电性粒子10的直径即可。版220除无水平版以外，也可以是玻璃平凹版、不锈钢平凹版、蓝宝石平凹版、氧化锆平凹版。从版220的上表面观察到的各凹部226优选相隔5μm以上。在凹部226仅相隔不到5μm的情况下，有时隔开相邻凹部226的疏液层224容易破损而版220的耐久性会降低。
在本实施方式中，在电极的对向方向(D1方向)上观察到的凹部226的形状为圆形。另外，凹部226在深度方向具有相同形状。即，凹部226具有从版220切除圆柱所得的形状。但不限定于此，凹部226的形状只要深度为上述范围内，则可以采用任意形状。
在本实施方式中，使用辊210将导电性粒子10与第1组合物20'的混合物配置于版220。如图2(A)～(C)及图3(A)～(C)所示，辊210通过以辊210的外周面接触版220的上表面(疏液层224的上表面)的方式，从版220的一端向另一端一面旋转一面移动，从而将导电性粒子10与第1组合物20'配置于凹部226内。
关于混合至第1组合物20'中的导电性粒子10的浓度，优选相对于导电性粒子10与第1组合物20'的总体积，导电性粒子10为20体积％以上且60体积％以下的范围内。如果导电性粒子10的调配量不到20体积％，那么就难以将足够数量的导电性粒子10填充至凹部226内。如果导电性粒子10的调配量大于60体积％，那么操作性会变差，难以将导电性粒子10与第1组合物20'的混合物填充至凹部226内。通过利用辊210配置导电性粒子10与第1组合物20'的混合物，从而将导电性粒子10与第1组合物20'填充至版220的凹部226内。凹部226由于具有上述范围的深度，所以能够将1个导电性粒子10保持于凹部226的深度方向(D1方向)。配置于1个凹部226中的导电性粒子10的数量优选1个以上且7个以下。配置于1个凹部226中的导电性粒子10的数量更优选为3个，其次优选为7个。通过如此配置，在下述将导电性粒子10与第1组合物20'的混合物转移至胶头的步骤中，能够有效率地将导电性粒子10与第1组合物20'转移至胶头。
凹部226由于具备具有弹性的疏液层224的开口部，所以即便导电性粒子10因辊210的行进而抵接于疏液层224，也可以不使导电性粒子10破损地将其保持于凹部226内。凹部226由于在底部具有亲液层222，所以能够保持第1组合物20'。另一方面，在版220的上表面部由于配置有疏液层224，所以会疏离第1组合物20'。
图4表示将多个导电性粒子10与第1组合物20'的混合物从版220转移至胶头230的步骤。如图4(A)～(C)所示，通过将胶头230沿版220的大致垂直方向推压，并沿版220的大致垂直方向拉离，从而将填充至凹部226中的导电性粒子10与第1组合物20'转移至胶头230。由于第1组合物20'的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于胶头230的表面。
胶头230的材料例如优选具有弹性的硅酮树脂等。胶头230的形状优选至少具有凸结构。胶头230的形状可以根据第1电子元件101及版220的形状而适当选择。
图5(A)～(B)表示将多个导电性粒子10与第1组合物20'的混合物从胶头230转印至第1电极110的步骤。如图5(A)～(B)所示，通过将胶头230沿第1电极110的大致垂直方向推压，并将胶头230沿第1电极110的大致垂直方向拉离，从而将转移至胶头230的导电性粒子10与第1组合物20'的混合物转印至第1电极110上。在第1构件102的第1面，导电性粒子10与第1组合物20'在电极的对向方向(D1方向)上形成凸结构。由于第1组合物20'的固化性树脂材料的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于第1电极110上。通过使用这样的方法，能够将导电性粒子10与第1组合物20'确实地配置于第1电极110上的给定区域。
其次，在第1构件102的第1面上配置第2组合物30'。如图5(C)所示，第2组合物30'还配置于第1构件102的第1面的第1电极110与第1电极110以外的区域。即，第2组合物30'还配置于第1电极110上的上述配置多个导电性粒子10与第1组合物20'的区域以外的区域。进而，第2组合物30'还配置于第1电极110上的配置有上述多个导电性粒子10与第1组合物20'的区域上。即，第2组合物30'在第1构件102的第1面上配置于第1电极110及第1电极110以外的区域上。在本实施方式中，第2组合物30'为膏状，使用喷墨法或喷射分注法进行配置。但不限定于此，配置第2组合物30'的方法可以使用既有的方法。例如可以使用喷墨或利用分注器进行的涂布、网版印刷法等。
第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。第1组合物20'的粘度只要高于第2组合物30'的粘度且粘度的差为2倍以上即可。由此，能够抑制混合至第1组合物20'中的导电性粒子10的流动，从而能够将导电性粒子10保持于第1电极110上。
其次，在第1构件102的第1面上搭载第2构件112。如图5(D)所示，以对应的多个第1电极110与多个第2电极114分别对向的方式，将第1构件102的第1面与第2构件112的第2面对向配置。按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。第1构件102的第1面与第2构件112的第2面压接于导电性粒子10、第1组合物20'、及第2组合物30'。这时，配置于第1电极110上的第1组合物20'由于粘度高于第2组合物30'，所以与导电性粒子10一起被保持于第1电极110上。重叠在第1电极110上的导电性粒子10及第1组合物20'上地配置的第2组合物30'由于粘度低于第1组合物20'，所以大部分移动至配置有导电性粒子10及第1组合物20'的区域以外的区域。即，通过在第1构件102的第1面与第2构件112的第2面之间施加应力，位于第2电极114与第1组合物20'之间的第2组合物30'的多数(大部分)移动，从而将位于第2电极114与导电性粒子10之间的第2组合物30'排除。进而，在第1构件102的第1面上形成凸结构的第1组合物20'与导电性粒子10借助于第2组合物30'来埋设。换句话说，第2组合物30'在第1构件102的第1面上，大部分配置于配置有多个导电性粒子10与第1组合物20'的区域(凸结构)以外的区域。以“配置于第1电极110上的导电性粒子10接触第2电极114、第2组合物30'接触第1面的第1电极110以外的区域及第2面的第2电极114以外的区域与第2电极114”的方式来配置。
如图5(E)所示，进一步按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。这时，施加充分的压力使对向的第1电极110与第2电极114接触1个导电性粒子10的上下。可以根据导电性粒子10的斥力、第1组合物20'及第2组合物30'的弹力适当调节推压第1构件102的第1面与第2构件112的第2面的压力。
这里，进行加压直到导电性粒子10因受到来自第1电极110与第2电极114的压力而变形成扁球形为止。导电性粒子10的加压变形量控制在相对于导电性粒子10的长径100％为10％以上且40％以下的范围内。这时，通过在第1电极110、导电性粒子10、及第2电极114之间施加应力，从而将第1电极110与导电性粒子10、及第2电极114与导电性粒子10之间的第1组合物20'与第2组合物30'排除。进而，即便在第1电极110、导电性粒子10、或第2电极114上形成自然氧化膜而表面被绝缘化，也可以通过夹着导电性粒子10压接第1电极110与第2电极114，从而突破自然氧化膜，形成导电路径。通过使导电性粒子10变形，能够增大第1电极110与导电性粒子10的接触面积、及第2电极114与导电性粒子10的接触面积。通过如此配置，导电性粒子10能够将第1电极110与第2电极114电连接。
在第1构件102及第2构件112被按压的状态下，对连接结构体100照射光。光的波长区域优选紫外线及/或可见光区域，特别是更优选紫外线。光的波长区域可以根据第1组合物20'及第2组合物30'所含的光固化引发成分等适当选择。光照射的方向可以根据光的波长区域以及第1构件102及第2构件112等的材料，从第1电子元件101侧或者第2电子元件111侧适当选择。另外，也优选从两侧照射，从没有遮蔽物的侧面照射也是有效的。光的照射时间可以根据第1组合物20'及第2组合物30'所含的光固化引发成分及固化性树脂材料等适当选择。一般，优选约3秒以下，更优选约1秒以下。换句话说，以能够在这样的时间内进行室温固化的方式适当选择光照射强度、光固化引发成分、及固化性树脂材料等。
通过光照射，连接结构体100所含的第1组合物20'及第2组合物30'的大部分室温固化。但光未充分到达的第1电极110与第2电极114之间等也会有固化不充分的情况。因此，第1组合物20'的材料更优选包含遮蔽部固化性活性化合物或者厌氧性固化引发成分等。通过包含遮蔽部固化性活性化合物或厌氧性固化引发成分等，从而即便在光未充分到达的部分，也能够促进室温固化。通过使第1组合物20'及第2组合物30'固化，从而形成第1树脂20及第2树脂30。通过采用这样的构成，能够将第1电子元件101的第1面与第2电子元件111的第2面物理连接。
根据本实施方式，可以提供一种连接结构体的制作方法及连接结构体，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的连接电极间的短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
＜第2实施方式＞
本实施方式所涉及的连接结构体的结构与第1实施方式所涉及的连接结构体的结构相同。本实施方式所涉及的连接结构体的制作方法将第2组合物30'配置于第2面的第2电极114及第2电极114以外的区域，除此以外，与第1实施方式所涉及的连接结构体的制作方法相同。省略与第1实施方式相同的说明，这里仅对与第1实施方式所涉及的连接结构体的制作方法不同的部分进行说明。
[连接结构体的制作方法]
使用图6对本发明的一个实施方式所涉及的连接结构体的制作方法进行说明。此外，在本实施方式中，由于可以使用既有的第1电子元件101及第2电子元件111，所以省略其说明，在图6中，对形成连接结构体100的方法进行详细说明。
首先，在第1电极110上的给定区域配置多个导电性粒子10与第1组合物20'。将多个导电性粒子10与第1组合物20'混合并使用胶版印刷法进行配置。由于导电性粒子10与第1组合物20'的混合物包含导电性粒子10，所以特别优选使用胶头来转印印刷物的移印印刷法。配置多个导电性粒子10与第1组合物20'的混合物的区域及方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。
图6(A)～(B)表示利用移印印刷法将多个导电性粒子10与第1组合物20'的混合物从胶头230转印至第1电极110的步骤。如图6(A)～(B)所示，通过将胶头230沿第1电极110的大致垂直方向推压，并将胶头230沿第1电极110的大致垂直方向拉离，从而将转移至胶头230的导电性粒子10与第1组合物20'的混合物转印至第1电极110上。在第1构件102的第1面，导电性粒子10与第1组合物20'在电极的对向方向(D1方向)上形成凸结构。由于第1组合物20'的固化性树脂材料的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于第1电极110上。通过使用这样的方法，能够将导电性粒子10与第1组合物20'确实地配置于第1电极110上的给定区域。
其次，在第2构件112的第2面上配置第2组合物30'。如图6(C)～(D)所示，第2组合物30'配置于第2构件112的第2面的第2电极114以外的区域。进而，第2组合物30'还配置于第2电极114上的下述配置多个导电性粒子10与第1组合物20'的区域以外的区域。第2组合物30'还配置于第2电极114上的下述配置多个导电性粒子10与第1组合物20'的区域上。即，第2组合物30'在第2构件112的第2面上配置于第2电极114及第2电极114以外的区域上。在本实施方式中，第2组合物30'为膏状，使用喷墨法或喷射分注法进行配置。但不限定于此，配置第2组合物30'的方法可以使用既有的方法。例如可以使用喷墨或利用分注器进行的涂布、网版印刷法等。
第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。由此，能够抑制第2组合物30'的流动。
其次，在第1电子元件101的第1面上搭载第2电子元件111。如图6(E)所示，以对应的多个第1电极110与多个第2电极114分别对向的方式，将第1构件102的第1面与第2构件112的第2面对向配置。按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。第1构件102的第1面与第2构件112的第2面压接于导电性粒子10、第1组合物20'、及第2组合物30'。这时，配置于第1电极110上的第1组合物20'由于粘度高于第2组合物30'，所以与导电性粒子10一起被保持于第1电极110上。配置于第2电极114上的第2组合物30'由于粘度低于第1组合物20'，所以大部分移动至配置有导电性粒子10及第1组合物20'的区域以外的区域。即，通过在第1构件102的第1面与第2构件112的第2面之间施加应力，位于第2电极114与第1组合物20'之间的第2组合物30'的多数(大部分)移动，从而将位于第2电极114与导电性粒子10之间的第2组合物30'排除。进而，在第1构件102的第1面上形成凸结构的第1组合物20'与导电性粒子10借助于第2组合物30’来埋设。换句话说，第2组合物30'在第2构件112的第2面上，大部分配置于配置有多个导电性粒子10与第1组合物20'的区域(凸结构)以外的区域。以“配置于第1电极110上的导电性粒子10接触第2电极114、第2组合物30'接触第1面的第1电极110以外的区域及第2面的第2电极114以外的区域与第2电极114”的方式来配置。
如图6(F)所示，进一步按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。这时，施加充分的压力使对向的第1电极110与第2电极114接触1个导电性粒子10的上下。推压第1构件102的第1面与第2构件112的第2面的压力可以根据导电性粒子10的斥力、第1组合物20'及第2组合物30'的弹力适当调节。通过采用这样的构成，能够将第1电极110与第2电极114电连接。
在第1构件102及第2构件112被按压的状态下，对连接结构体100照射光来使第1组合物20'及第2组合物30'固化。使第1组合物20'及第2组合物30'固化的方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。通过使第1组合物20'及第2组合物30'固化，从而形成第1树脂20及第2树脂30。通过采用这样的构成，能够将第1电子元件101的第1面与第2电子元件111的第2面物理连接。
根据本实施方式，可以提供一种连接结构体的制作方法及连接结构体，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的连接电极间的短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
＜第3实施方式＞
本实施方式所涉及的连接结构体的结构除了将第2树脂30配置于第2电极114上以外，与第1实施方式所涉及的连接结构体的结构相同。本实施方式所涉及的连接结构体的制作方法将多个导电性粒子10与第1组合物20'的混合物配置于第2面的第2电极114上，且将第2组合物30'配置于第1面的第1电极110及第1电极110以外的区域，除此以外，与第1实施方式所涉及的连接结构体的制作方法相同。省略与第1实施方式相同的说明，这里仅对与第1实施方式所涉及的连接结构体及连接结构体的制作方法不同的部分进行说明。
[连接结构体的结构]
图7表示本发明的一个实施方式所涉及的连接结构体的结构。图7(A)是本发明的一个实施方式所涉及的连接结构体的俯视图。图7(B)是图7(A)的D-D'截面图。图7(C)是图7(B)的区域E中的导电性粒子的放大截面图。
如图7(A)至(C)所示，多个导电性粒子10在第1电极110与第2电极114之间分散于第1树脂20与第2树脂30中。各导电性粒子10在第2电极114上在面方向(D2-D3面方向)上被第1树脂20包围。各导电性粒子10在第1电极110上在面方向(D2-D3面方向)上被第2树脂30包围。第1树脂20及第2树脂30为绝缘性树脂。因此，连接结构体100a在面方向(D2-D3面方向)上具有绝缘性。但是配置于对向的第1电极110与第2电极114之间且在面方向(D2-D3面方向)上邻接的多个导电性粒子10彼此也可以接触。当在面方向(D2-D3面方向)上邻接的导电性粒子10彼此接触的情况下，邻接的导电性粒子10彼此也电连接。通过如此配置，导电性粒子10能够将对向的第1电极110与第2电极114进一步确实地电连接。邻接的导电性粒子10彼此的距离可以通过混合至下述第1组合物20'中的导电性粒子10的浓度来适当控制。
在第1构件102的第1面与第2构件112第2面之间进而配置有第2树脂30。第2树脂30配置于对向的第1电极110与第2电极114之间以外的区域。第2树脂30配置于第1面的第1电极以外的区域与第2面的第2电极以外的区域之间。即，在面方向(D2-D3面方向)上邻接的多个第1电极110之间及周围(在面方向(D2-D3面方向)上邻接的多个第2电极114之间及周围)配置有第2树脂30。进而，第2树脂30还配置于第1电极110与第2电极114之间的上述配置导电性粒子10与第1树脂20的区域以外的区域。在配置面方向(D2-D3面方向)上邻接的多个导电性粒子10与第1树脂20的区域之间及周围配置有第2树脂30。换句话说，导电性粒子10与第1树脂20在面方向(D2-D3面方向)上被第2树脂30包围。即，当从电极的对向方向(D1方向)上观察时，在第2电子元件111的第2面上，多个导电性粒子10被第1树脂20包围，第1树脂20被第2树脂30包围。如图7(B)及(C)所示，第2树脂30进而还配置于第1电极110与第2电极114之间的上述配置导电性粒子10与第1树脂20的区域。第2树脂30配置于第1树脂20与第1电极110之间。即，当在电极的对向方向(D1方向)上观察时，在第1电子元件101的第1面上，多个导电性粒子10被第2树脂30包围。第1树脂20及第2树脂30为绝缘性树脂。因此，连接结构体100a在面方向(D2-D3面方向)上具有绝缘性。通过如此配置，第2树脂30能够使在面方向(D2-D3面方向)上邻接的多个第1电极110之间、在面方向(D2-D3面方向)上邻接的多个第2电极114之间、及不对向的第1电极110与第2电极114之间确实地绝缘。
在第1电极110与第2电极114之间配置有第1树脂20与第2树脂30。以“第1树脂20接触第2电极114、第2树脂30接触第1电极110”的方式来配置。即，第1树脂20与第2树脂30在第1电极110与第2电极114之间在面方向(D2-D3面方向)上接触，在电极的对向方向(D1方向)上层叠。
[连接结构体的制作方法]
使用图8对本发明的一个实施方式所涉及的连接结构体的制作方法进行说明。此外，在本实施方式中，由于可以使用既有的第1电子元件101及第2电子元件111，所以省略其说明，在图8中，详细地说明形成连接结构体100a的方法。
首先，在第2电极114上的给定区域配置多个导电性粒子10与第1组合物20'。将多个导电性粒子10与第1组合物20'混合并使用胶版印刷法进行配置。由于导电性粒子10与第1组合物20'的混合物包含导电性粒子10，所以特别优选使用胶头来转印印刷物的移印印刷法。配置多个导电性粒子10与第1组合物20'的混合物的区域及方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。
图8(A)～(B)表示利用移印印刷法将多个导电性粒子10与第1组合物20'的混合物从胶头230转印至第2电极114的步骤。如图8(A)～(B)所示，通过将胶头230沿第2电极114的大致垂直方向推压，并将胶头230沿第2电极114的大致垂直方向拉离，从而将转移至胶头230的导电性粒子10与第1组合物20'的混合物转印至第2电极114上。在第2构件112的第2面，导电性粒子10与第1组合物20'在电极的对向方向(D1方向)上形成凸结构。由于第1组合物20'的固化性树脂材料的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于第2电极114上。通过使用这样的方法，能够将导电性粒子10与第1组合物20'确实地配置于第2电极114上的给定区域。
其次，在第1构件102的第1面上配置第2组合物30'。如图8(C)～(D)所示，第2组合物30'配置于第1构件102的第1面的第1电极110以外的区域。进而，第2组合物30'还配置于第1电极110上的下述配置多个导电性粒子10与第1组合物20'的区域以外的区域。第2组合物30'还配置于第1电极110上的下述配置多个导电性粒子10与第1组合物20'的区域上。即，第2组合物30'在第1构件102的第1面上配置于第1电极110及第1电极110以外的区域上。在本实施方式中，第2组合物30'为膏状，使用喷墨法或喷射分注法进行配置。但不限定于此，配置第2组合物30'的方法可以使用既有的方法。例如可以使用喷墨或利用分注器进行的涂布、网版印刷法等。
第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。由此，能够抑制第2组合物30'的流动。
其次，在第1电子元件101的第1面上搭载第2电子元件111。如图8(E)所示，以对应的多个第1电极110与多个第2电极114分别对向的方式，将第1构件102的第1面与第2构件112的第2面对向配置。按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。第1构件102的第1面与第2构件112的第2面压接于导电性粒子10、第1组合物20'、及第2组合物30'。这时，配置于第2电极114上的第1组合物20'由于粘度高于第2组合物30'，所以与导电性粒子10一起被保持于第2电极114上。配置于第1电极110上的第2组合物30'由于粘度低于第1组合物20'，所以大部分移动至配置有导电性粒子10及第1组合物20'的区域以外的区域。即，通过在第1构件102的第1面与第2构件112的第2面之间施加应力，位于第1电极110与第1组合物20'之间的第2组合物30'的多数(大部分)移动，从而将位于第1电极110与导电性粒子10之间的第2组合物30'排除。进而，在第2构件112的第2面上形成凸结构的第1组合物20'与导电性粒子10借助于第2组合物30’来埋设。换句话说，第2组合物30'在第1构件102的第1面上，大部分配置于配置有多个导电性粒子10与第1组合物20'的区域(凸结构)以外的区域。以“配置于第2电极114上的导电性粒子10接触第1电极110、第2组合物30'接触第1面的第1电极110以外的区域及第2面的第2电极114以外的区域与第1电极110”的方式来配置。
如图8(F)所示，进一步按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。这时，施加充分的压力使对向的第1电极110与第2电极114接触1个导电性粒子10的上下。推压第1构件102的第1面与第2构件112的第2面的压力可以根据导电性粒子10的斥力、第1组合物20'及第2组合物30'的弹力适当调节。通过采用这样的构成，能够将第1电极110与第2电极114电连接。
在第1构件102及第2构件112被按压的状态下，对连接结构体100a照射光来使第1组合物20'及第2组合物30'固化。使第1组合物20'及第2组合物30'固化的方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。通过使第1组合物20'及第2组合物30'固化，从而形成第1树脂20及第2树脂30。通过采用这样的构成，能够将第1电子元件101的第1面与第2电子元件111的第2面物理连接。
根据本实施方式，可以提供一种连接结构体的制作方法及连接结构体，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的连接电极间的短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
＜第4实施方式＞
本实施方式所涉及的连接结构体的结构与第3实施方式所涉及的连接结构体的结构相同。本实施方式所涉及的连接结构体的制作方法将第2组合物30'配置于第2面的第2电极114及第2电极114以外的区域，除此以外，与第3实施方式所涉及的连接结构体的制作方法相同。省略与第1实施方式及第3实施方式相同的说明，这里仅对与第1实施方式及第3实施方式所涉及的连接结构体的制作方法不同的部分进行说明。
[连接结构体的制作方法]
使用图9对本发明的一个实施方式所涉及的连接结构体的制作方法进行说明。此外，在本实施方式中，由于可以使用既有的第1电子元件101及第2电子元件111，所以省略其说明，在图9中，详细地说明形成连接结构体100a的方法。
首先，在第2电极114上的给定区域配置多个导电性粒子10与第1组合物20'。将多个导电性粒子10与第1组合物20'混合并使用胶版印刷法进行配置。由于导电性粒子10与第1组合物20'的混合物包含导电性粒子10，所以特别优选使用胶头来转印印刷物的移印印刷法。配置多个导电性粒子10与第1组合物20'的混合物的区域及方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。
图9(A)～(B)表示利用移印印刷法将多个导电性粒子10与第1组合物20'的混合物从胶头230转印至第2电极114的步骤。如图9(A)～(B)所示，通过将胶头230沿第2电极114的大致垂直方向推压，并将胶头230沿第2电极114的大致垂直方向拉离，从而将转移至胶头230的导电性粒子10与第1组合物20'的混合物转印至第2电极114上。在第2构件112的第2面，导电性粒子10与第1组合物20'在电极的对向方向(D1方向)上形成凸结构。由于第1组合物20'的固化性树脂材料的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于第2电极114上。通过使用这样的方法，能够将导电性粒子10与第1组合物20'确实地配置于第2电极114上的给定区域。
其次，在第2构件112的第2面上配置第2组合物30'。如图9(C)～(D)所示，第2组合物30'配置于第2构件112的第2面的第2电极114以外的区域。进而，第2组合物30'还配置于第2电极114上的下述配置多个导电性粒子10与第1组合物20'的区域以外的区域。进而，第2组合物30'还配置于第2电极114上的上述配置有多个导电性粒子10与第1组合物20的区域上。即，第2组合物30'在第2构件112的第2面上配置于第2电极114及第2电极114以外的区域上。在本实施方式中，第2组合物30'为膏状，使用喷墨法或喷射分注法进行配置。但不限定于此，配置第2组合物30'的方法可以使用既有的方法。例如可以使用喷墨或利用分注器进行的涂布、网版印刷法等。
第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。由此，能够抑制第2组合物30'的流动。
其次，在第1电子元件101的第1面上搭载第2电子元件111。如图9(E)所示，以对应的多个第1电极110与多个第2电极114分别对向的方式，将第1构件102的第1面与第2构件112的第2面对向配置。按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。第1构件102的第1面与第2构件112的第2面压接于导电性粒子10、第1组合物20'、及第2组合物30'。这时，配置于第2电极114上的第1组合物20'由于粘度高于第2组合物30'，所以与导电性粒子10一起被保持于第2电极114上。配置于第2电极114上的第2组合物30'由于粘度低于第1组合物20'，所以大部分移动至配置有导电性粒子10及第1组合物20'的区域以外的区域。即，通过在第1构件102的第1面与第2构件112的第2面之间施加应力，位于第1电极110与第1组合物20'之间的第2组合物30'的多数(大部分)移动，从而将位于第1电极110与导电性粒子10之间的第2组合物30'排除。进而，在第2构件112的第2面上形成凸结构的第1组合物20'与导电性粒子10借助于第2组合物30’来埋设。换句话说，第2组合物30'在第2构件112的第2面上，大部分配置于配置有多个导电性粒子10与第1组合物20'的区域(凸结构)以外的区域。以“配置于第2电极114上的导电性粒子10接触第1电极110、第2组合物30'接触第1面的第1电极110以外的区域及第2面的第2电极114以外的区域与第1电极110”的方式来配置。
如图9(F)所示，进一步按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。这时，施加充分的压力使对向的第1电极110与第2电极114接触1个导电性粒子10的上下。推压第1构件102的第1面与第2构件112的第2面的压力可以根据导电性粒子10的斥力、第1组合物20'及第2组合物30'的弹力适当调节。通过采用这样的构成，能够将第1电极110与第2电极114电连接。
在第1构件102及第2构件112被按压的状态下，对连接结构体100a照射光来使第1组合物20'及第2组合物30'固化。使第1组合物20'及第2组合物30'固化的方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。通过使第1组合物20'及第2组合物30'固化，从而形成第1树脂20及第2树脂30。通过采用这样的构成，能够将第1电子元件101的第1面与第2电子元件111的第2面物理连接。
根据本实施方式，可以提供一种连接结构体的制作方法及连接结构体，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的连接电极间的短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
＜第5实施方式＞
本实施方式所涉及的连接结构体的结构将第1树脂20还配置于第1构件102的第1电极以外的区域，除此以外，与第1实施方式所涉及的连接结构体的结构相同。本实施方式所涉及的连接结构体的制作方法将第1组合物20'还配置于第1面的第1电极110以外的区域，除此以外，与第1实施方式所涉及的连接结构体的制作方法相同。省略与第1实施方式相同的说明，这里仅对与第1实施方式所涉及的连接结构体及连接结构体的制作方法不同的部分进行说明。
[连接结构体的结构]
图10表示本发明的一个实施方式所涉及的连接结构体的结构。图10(A)是本发明的一个实施方式所涉及的连接结构体的俯视图。图10(B)是图10(A)的F-F'截面图。图10(C)是图10(B)的区域G中的导电性粒子的放大截面图。
如图10(A)及(B)所示，连接结构体100b包含第1构件102的第1面、第1电极110、第2构件112的第2面、第2电极114、导电性粒子10、第1树脂20、及第2树脂30。多个第1电极110与多个第2电极114分别对向配置。在对向的第1电极110与第2电极114之间配置有多个导电性粒子10、第1树脂20、及第2树脂30。在对向的第1电极110与第2电极114之间，在面方向(D2-D3面方向)上配置有多个导电性粒子10。在对向的第1电极110与第2电极114之间，在第1电极110与第2电极114的对向方向(D1方向)上配置有1个导电性粒子10。各导电性粒子10接触对向的第1电极110与第2电极114。如图10(C)所示，导电性粒子10通过下述连接结构体的制作方法，在第1电极110与第2电极114之间在电极的对向方向(D1方向)上加压变形。即，电极的对向方向(D1方向)上的第1电极110与第2电极114的距离和电极的对向方向(D1方向)上的导电性粒子10的高度大致相同。电极的对向方向(D1方向)上的导电性粒子10的高度加压变形了10％～40％左右。通过在第1电极110、导电性粒子10、及第2电极114之间施加应力，在第1电极110与导电性粒子10的接触部、及第2电极114与导电性粒子10的接触部排除了第1树脂20与第2树脂30。进而，即便在第1电极110、导电性粒子10、或第2电极114上形成自然氧化膜而表面被绝缘化，也可以通过夹着导电性粒子10压接第1电极110与第2电极114，从而突破自然氧化膜，形成导电路径。进而，通过使导电性粒子10变形，能够增大第1电极110与导电性粒子10的接触面积、及第2电极114与导电性粒子10的接触面积。通过如此配置，导电性粒子10能够将第1电极110与第2电极114电连接。
如图10(A)及(B)所示，多个导电性粒子10、第1树脂20、及第2树脂30配置于第1电极110与第2电极114之间。在本实施方式中，当在电极的对向方向(D1方向)上观察时，多个导电性粒子10、第1树脂20、及第2树脂30配置于第1电极110的上表面大致整个表面上。在电极的对向方向(D1方向)上观察到的导电性粒子10的直径为2μm以上且10μm以下的范围内。另外，当在电极的对向方向(D1方向)上观察时，配置于对向的第1电极110与第2电极114之间的导电性粒子10的数量优选为7个/400μm2以上且20个/400μm2以下的范围内。通过如此配置，导电性粒子10能够将对向的第1电极110与第2电极114确实地连接，且能够防止在面方向(D2-D3面方向)上邻接的多个第1电极110之间、在面方向(D2-D3面方向)上邻接的多个第2电极114之间、及不对向的第1电极110与第2电极114之间的短路。
在本实施方式中，在电极的对向方向(D1方向)上观察到的配置导电性粒子10与第1树脂20的区域的形状与第1电极110同为矩形。但不限定于此，配置导电性粒子10与第1树脂20的区域的形状只要面积为上述范围内，则可以采用任意形状。
配置于1个第1电极110的上表面上的配置导电性粒子10与第1树脂20的区域的面积只要满足上述条件即可，可以根据第1电极110的面积、及导电性粒子10的大小等适当调整。另外，配置于配置导电性粒子10与第1树脂20的区域内的导电性粒子10的数量只要满足上述条件即可，可以根据导电性粒子10的大小及下述混合至第1组合物20'中的导电性粒子10的浓度适当调整。
在本实施方式中，当在电极的对向方向(D1方向)上观察时，第1树脂20还配置于第1面的第1电极110以外的区域。当在电极的对向方向(D1方向)上观察时，第1树脂20还配置于第1面的多个第1电极110之间及周围。另一方面，当在电极的对向方向(D1方向)上观察时，第1树脂20未配置于第1面的端部。这时，当在电极的对向方向(D1方向)上观察时，导电性粒子10未配置于第1面的第1电极110(第2面的第2电极114)以外的区域。即，导电性粒子10配置于第1电极110(或者第2电极114)之上。
在第1构件102的第1面与第2构件112的第2面之间还配置有第2树脂30。第2树脂30配置于对向的第1电极110与第2电极114之间以外的区域。在本实施方式中，当在电极的对向方向(D1方向)上观察时，第2树脂30配置于第2面的第2电极114以外的区域。即，在第2构件112的第2面，在面方向(D2-D3面方向)上邻接的多个第2电极114之间及周围配置有第2树脂30。当在电极的对向方向(D1方向)上观察时，第2树脂30还配置于第1面及第2面的端部。如图10(B)及(C)所示，第2树脂30进而还配置于第1电极110与第2电极114之间的上述配置导电性粒子10与第1树脂20的区域。第2树脂30配置于第1树脂20与第2电极114之间。即，当在电极的对向方向(D1方向)上观察时，在第2构件112的第2面，配置于第2电极114上的导电性粒子10在面方向(D2-D3面方向)上被第2树脂30包围。第1树脂20及第2树脂30为绝缘性树脂。因此，连接结构体100b在面方向(D2-D3面方向)上具有绝缘性。通过如此配置，第2树脂30能够使在面方向(D2-D3面方向)上邻接的多个第1电极110之间、在面方向(D2-D3面方向)上邻接的多个第2电极114之间、及不对向的第1电极110与第2电极114之间确实地绝缘。
在第1面的第1电极110以外的区域与第2面的第2电极114以外的区域之间配置有第1树脂20与第2树脂30。在面方向(D2-D3面方向)上邻接的多个第1电极110之间及周围以及在面方向(D2-D3面方向)上邻接的多个第2电极114之间及周围配置有第1树脂20与第2树脂30。进而，在第1电极110与第2电极114之间也配置有第1树脂20与第2树脂30。以“第1树脂20接触第1面、第2树脂30接触第2面”的方式来配置。即，第1树脂20与第2树脂30在第1电子元件101的第1面与第2电子元件111的第2面之间在面方向(D2-D3面方向)上接触，在电极的对向方向(D1方向)上层叠。另一方面，当在电极的对向方向(D1方向)上观察时，在第1面与第2面的端部配置有第2树脂30。
[连接结构体的制作方法]
其次，使用图11至图14，对本发明的一个实施方式所涉及的连接结构体的制作方法进行说明。此外，在本实施方式中，由于可以使用既有的第1电子元件101及第2电子元件111，所以省略其说明，在图11至图14中，详细地说明形成连接结构体100b的方法。
首先，在第1构件102的第1面配置第1组合物20'，并且在第1电极110的上表面配置多个导电性粒子10。将多个导电性粒子10与第1组合物20'混合并使用胶版印刷法进行配置。由于导电性粒子10与第1组合物20'的混合物包含导电性粒子10，所以特别优选使用胶头来转印印刷物的移印印刷法。使用图11至图14对配置多个导电性粒子10与第1组合物20'的方法进行说明。
图11表示在版240上配置多个导电性粒子10与第1组合物20'的混合物的步骤。图12是图11的H-H'截面图。在本实施方式中，版240例如是平板凹版。在本实施方式中，版240具有对应于第1电极110的凹部246。但不限定于此，凹部246只要对应于在第1构件102的第1面配置多个导电性粒子10与第1组合物20'的区域即可。
在本实施方式中，使用刮板250将导电性粒子10与第1组合物20'的混合物配置于版240。但不限定于此，也可以使用辊等将导电性粒子10与第1组合物20'的混合物配置于版240。如图11(A)～(C)及图12(A)～(C)所示，使刮板250以前端与版240的上表面244分离的状态从版240的一端向另一端移动。在将导电性粒子10的直径设为Yμm时，刮板250的前端与版240的上表面244的间隙可以在大于0μm且不到Yμm的范围内适当设定。由于间隙的距离小于导电性粒子10的直径Yμm，所以导电性粒子10不会被配置于版240的上表面244，而第1组合物20'被配置于版240的上表面244。
在将导电性粒子10的直径设为Y时，刮板250的前端至凹部246的底面242的深度可以在大于Yμm的范围内适当选择。由于刮板250的前端至凹部246的底面242的深度大于导电性粒子10的直径Yμm，所以能够将导电性粒子10与第1组合物20'一起配置于凹部246。
在刮板250的前端至凹部246的底面242的距离不到Yμm的情况下，刮板250的前端与导电性粒子10容易抵接，有未填充导电性粒子10或填充的导电性粒子10破损的担忧。在刮板250的前端与版240的上表面244的间隙的距离大于Yμm的情况下，有导电性粒子10配置于版240的上表面244的可能性。
如图11(A)～(C)及图12(A)～(C)所示，通过使刮板250从版240的一端向另一端移动，从而将导电性粒子10与第1组合物20'配置于版240。在本实施方式中，优选使刮板250沿凹部246的短边方向(D3方向)从版240的一端向另一端移动。由此，能够抑制配置于1个凹部246内的导电性粒子10的偏移。
关于混合至第1组合物20'中的导电性粒子10的浓度，优选相对于导电性粒子10与第1组合物20'的总体积，导电性粒子10为20体积％以上且60体积％以下的范围内。如果导电性粒子10的调配量不到20体积％，那么难以将足够数量的导电性粒子10填充至凹部246内。如果导电性粒子10的调配量大于60体积％，那么操作性变差，难以将导电性粒子10与第1组合物20'的混合物填充至凹部246内。通过利用刮板250配置导电性粒子10与第1组合物20'的混合物，从而将导电性粒子10与第1组合物20'填充至版240的凹部246内，将第1组合物20'配置于版240的上表面244。
凹部246由于具有上述范围的深度，所以能够在凹部246的深度方向(D1方向)上保持1个导电性粒子10。当从版240的上表面观察时，配置于1个凹部246中的导电性粒子10的数量优选为7个/400μm2以上且20个/400μm2以下的范围内。通过如此配置，在下述将导电性粒子10与第1组合物20'的混合物转移至胶头的步骤中，能够有效率地将导电性粒子10与第1组合物20'转移至胶头。
各凹部246优选相隔5μm以上。在凹部246仅相隔不到5μm的情况下，有时隔开相邻凹部246的壁容易破损、而版240的耐久性降低。
在本实施方式中，在电极的对向方向(D1方向)上观察到的凹部246的形状与第1电极110(或第2电极114)同为矩形。另外，凹部246在深度方向上具有相同形状。即，凹部246具有从版240切除长方体所得的形状。但不限定于此，凹部246的形状只要深度及面积为上述范围内，则可以采用任意形状。例如也可以对应于复杂的形状。
版240例如可以是玻璃凹版、镍板凹版、或者不锈钢板凹版。也可以视需要实施使用氟系气体的等离子表面处理、镀镍处理、或者DLC(diamond-like carbon，类钻碳)处理等来提高版240的耐久性。
图13表示将多个导电性粒子10与第1组合物20'的混合物从版240转移至胶头230的步骤。如图13(A)～(C)所示，通过将胶头230沿版240的大致垂直方向推压，并沿版240的大致垂直方向拉离，从而将配置于版240的上表面244上的第1组合物20'以及填充至版240的凹部246中的导电性粒子10与第1组合物20'转移至胶头230。由于第1组合物20'的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于胶头230的表面。
图14(A)～(B)表示将多个导电性粒子10与第1组合物20'的混合物从胶头230转印至第1构件102的第1面的步骤。如图14(A)～(B)所示，通过将胶头230沿第1面的大致垂直方向推压，并将胶头230沿第1面的大致垂直方向拉离，从而将转移至胶头230的导电性粒子10与第1组合物20'的混合物转印至第1面上。这里，从版240的凹部246所转印的第1组合物20'与导电性粒子10以接触第1电极110的方式配置。即，将第1组合物20'配置于第1构件102的第1面，并且将导电性粒子10配置于第1电极110的上表面。由于第1组合物20'的固化性树脂材料的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于第1电极110上。通过使用这样的方法，能够将导电性粒子10与第1组合物20'确实地配置于第1电极110上的给定区域。
从版240的凹部246所转印的第1组合物20'及导电性粒子10，由于具有凹部246的深度，所以在第1构件102上的第1电极110上、在电极的对向方向(D1方向)上配置得较厚。另一方面，从版240的上表面244所转印的第1组合物20'，由于不具有凹部246的深度，所以在第1构件102上的第1电极110以外的区域、在电极的对向方向(D1方向)上配置得较薄。但不限定于此，第1组合物20'也可以不从版240的上表面244被转移至胶头230。在第1构件102的第1面，第1组合物20'在电极的对向方向(D1方向)上形成凹凸结构。在第1构件102的第1面，导电性粒子10与第1组合物20'一起形成凸结构。在本实施方式中，版240小于第1构件102的第1面(连接面)。因此第1组合物20'未被配置于第1面的端部。
接下来，在第1构件102的第1面上配置第2组合物30'。如图14(C)所示，第2组合物30'配置于第1面的第1电极110以外的区域。进而，第2组合物30'还配置于第1面的第1电极110上。这里，在第1面的第1电极110以外的区域配置有从版240的上表面244所转印的第1组合物20'。另外，在第1面的第1电极110上配置有从版240的凹部246所转印的导电性粒子10及第1组合物20'。因此，第2组合物30'以接触导电性粒子10及第1组合物20'的方式重叠地配置。第2组合物30'还配置于第1面的端部。在本实施方式中，第2组合物30'为膏状，使用喷墨法或喷射分注法进行配置。但不限定于此，配置第2组合物30'的方法可以使用既有的方法。例如可以使用喷墨或利用分注器进行的涂布、网版印刷法等。
第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。第1组合物20'的粘度只要高于第2组合物30'的粘度且粘度的差为2倍以上即可。由此，能够抑制混合至第1组合物20'中的导电性粒子10的流动，从而能够将导电性粒子10保持于第1电极110上。
接下来，在第1构件102的第1面上搭载第2构件112。如图14(D)所示，以对应的多个第1电极110与多个第2电极114分别对向的方式，将第1构件102的第1面与第2构件112的第2面对向配置。按压第1构件102及第2构件112，将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。第1构件102的第1面与第2构件112的第2面压接于导电性粒子10、第1组合物20'、及第2组合物30'。这时，配置于第1电极110上的第1组合物20'由于粘度高于第2组合物30'，所以与导电性粒子10一起被保持于第1电极110上。配置于第1电极110上的第2组合物30'由于粘度低于第1组合物20'，所以大部分移动至配置有导电性粒子10及第1组合物20'的第1电极110上以外的区域。即，通过在第1构件102的第1面与第2构件112的第2面之间施加应力，位于第2电极114与第1组合物20'之间的第2组合物30'的多数(大部分)移动，从而将位于第2电极114与导电性粒子10之间的第2组合物30'排除。进而，在第1构件102的第1面上形成凹凸结构的第1组合物20'与导电性粒子10借助于第2组合物30’来埋设。换句话说，第2组合物30'在第2构件112的第2面上，大部分配置于配置有多个导电性粒子10与第1组合物20'的区域(凸结构)以外的区域。第2组合物30'在第1构件102的第1面上配置于配置有第1组合物20'的区域(凹结构)上。以“配置于第1电极110上的导电性粒子10接触第2电极114、第2组合物30'接触第1面的第1电极110以外的区域上配置的第1组合物20'、第2面的第2电极114以外的区域、及第2电极114”的方式来配置。
如图14(E)所示，进一步按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。这时，施加充分的压力使对向的第1电极110与第2电极114接触1个导电性粒子10的上下。推压第1构件102的第1面与第2构件112的第2面的压力可以根据导电性粒子10的斥力、第1组合物20'及第2组合物30'的弹力适当调节。
在第1构件102及第2构件112被按压的状态下，对连接结构体100b照射光来使第1组合物20'及第2组合物30'固化。使第1组合物20'及第2组合物30'固化的方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。通过使第1组合物20'及第2组合物30'固化，从而形成第1树脂20及第2树脂30。通过采用这样的构成，能够将第1电子元件101的第1面与第2电子元件111的第2面物理连接。
根据本实施方式，可以提供一种连接结构体的制作方法及连接结构体，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的连接电极间的短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
＜第6实施方式＞
本实施方式所涉及的连接结构体的结构与第5实施方式所涉及的连接结构体的结构相同。本实施方式所涉及的连接结构体的制作方法将第2组合物30'配置于第2面的第2电极114及第2电极114以外的区域，除此以外，与第5实施方式所涉及的连接结构体的制作方法相同。省略与第1实施方式及第5实施方式相同的说明，这里对与第1实施方式及第5实施方式所涉及的连接结构体的制作方法不同的部分进行说明。
[连接结构体的制作方法]
使用图15，对本发明的一个实施方式所涉及的连接结构体的制作方法进行说明。此外，在本实施方式中，由于可以使用既有的第1电子元件101及第2电子元件111，所以省略其说明，在图15中，对形成连接结构体100b的方法进行详细说明。
首先，在第1构件102的第1面配置第1组合物20'，并且在第1电极110的上表面配置多个导电性粒子10。将多个导电性粒子10与第1组合物20'混合并使用胶版印刷法进行配置。由于导电性粒子10与第1组合物20'的混合物包含导电性粒子10，所以特别优选使用胶头来转印印刷物的移印印刷法。配置多个导电性粒子10与第1组合物20'的混合物的区域及方法由于与第5实施方式所涉及的连接结构体的制作方法相同，所以这里省略。
图15(A)～(B)表示将多个导电性粒子10与第1组合物20'的混合物从胶头230转印至第1构件102的第1面的步骤。如图15(A)～(B)所示，通过将胶头230沿第1面的大致垂直方向推压，并将胶头230沿第1面的大致垂直方向拉离，从而将转移至胶头230的导电性粒子10与第1组合物20'的混合物转印至第1面上。这里，从版240的凹部246所转印的第1组合物20'与导电性粒子10以接触第1电极110的方式配置。即，将第1组合物20'配置于第1构件102的第1面，并且将导电性粒子10配置于第1电极110的上表面。由于第1组合物20'的固化性树脂材料的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于第1电极110上。通过使用这样的方法，能够将导电性粒子10与第1组合物20'确实地配置于第1电极110上的给定区域。
从版240的凹部246所转印的第1组合物20'及导电性粒子10由于具有凹部246的深度，所以在第1构件102上的第1电极110上，在电极的对向方向(D1方向)上配置得较厚。另一方面，从版240的上表面244所转印的第1组合物20'由于不具有凹部246的深度，所以在第1构件102上的第1电极110以外的区域，在电极的对向方向(D1方向)上配置得较薄。但不限定于此，第1组合物20'也可以不从版240的上表面244被转移至胶头230。在第1构件102的第1面，第1组合物20'在电极的对向方向(D1方向)上形成凹凸结构。在第1构件102的第1面，导电性粒子10与第1组合物20'一起形成凸结构。在本实施方式中，版240小于第1构件102的第1面(连接面)。因此第1组合物20'未被配置于第1面的端部。
其次，在第2构件112的第2面上配置第2组合物30'。如图15(C)～(D)所示，第2组合物30'配置于第2构件112的第2面的第2电极114以外的区域。进而，第2组合物30'还配置于第2面的第2电极114上。第2组合物30'还配置于第2面的端部。在本实施方式中，第2组合物30'为膏状，使用喷墨法或喷射分注法进行配置。但不限定于此，配置第2组合物30'的方法可以使用既有的方法。例如可以使用喷墨或利用分注器进行的涂布、网版印刷法等。
第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。由此，能够抑制第2组合物30'的流动。
其次，在第1构件102的第1面上搭载第2构件112。如图15(E)所示，以对应的多个第1电极110与多个第2电极114分别对向的方式，将第1构件102的第1面与第2构件112的第2面对向配置。按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。第1构件102的第1面与第2构件112的第2面压接于导电性粒子10、第1组合物20'、及第2组合物30'。这时，配置于第1电极110上的第1组合物20'由于粘度高于第2组合物30'，所以与导电性粒子10一起被保持于第1电极110上。配置于第2电极114上的第2组合物30'由于粘度低于第1组合物20'，所以大部分移动至配置有导电性粒子10及第1组合物20'的第1电极110上以外的区域。即，通过在第1构件102的第1面与第2构件112的第2面之间施加应力，位于第2电极114与第1组合物20'之间的第2组合物30'的多数(大部分)移动，从而将位于第2电极114与导电性粒子10之间的第2组合物30'排除。进而，在第1构件102的第1面上形成凹凸结构的第1组合物20'与导电性粒子10借助于第2组合物30’来埋设。换句话说，第2组合物30'在第2构件112的第2面上，大部分配置于配置有多个导电性粒子10与第1组合物20'的区域(凸结构)以外的区域。第2组合物30'在第1构件102的第1面上配置于配置有第1组合物20'的区域(凹结构)上。以“配置于第1电极110上的导电性粒子10接触第2电极114、第2组合物30'接触第1面的第1电极110以外的区域上配置的第1组合物20'、第2面的第2电极114以外的区域及第2电极114”的方式来配置。
如图15(F)所示，进一步按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面向各面的大致垂直方向推压。这时，施加充分的压力使对向的第1电极110与第2电极114接触1个导电性粒子10的上下。推压第1构件102的第1面与第2构件112的第2面的压力可以根据导电性粒子10的斥力、第1组合物20'及第2组合物30'的弹力适当调节。通过采用这样的构成，能够将第1电极110与第2电极114电连接。
在第1构件102及第2构件112被按压的状态下，对连接结构体100b照射光来使第1组合物20'及第2组合物30'固化。使第1组合物20'及第2组合物30'固化的方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。通过使第1组合物20'及第2组合物30'固化，从而形成第1树脂20及第2树脂30。通过采用这样的构成，能够将第1电子元件101的第1面与第2电子元件111的第2面物理连接。
根据本实施方式，可以提供一种连接结构体的制作方法及连接结构体，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的连接电极间的短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
＜第7实施方式＞
本实施方式所涉及的连接结构体的结构中，第1树脂20还配置于第2构件112的第2电极以外的区域，除此以外，与第3实施方式所涉及的连接结构体的结构相同。本实施方式所涉及的连接结构体的结构除配置于第1面与第2面之间的第1树脂20与第2树脂30的层叠顺序不同以外，与第5实施方式所涉及的连接结构体的结构相同。本实施方式所涉及的连接结构体的制作方法将第1组合物20'配置于第2面的第2电极114及第2电极114以外的区域，将第2组合物30'配置于第2面的第2电极114及第2电极114以外的区域，除此以外，与第1实施方式及第5实施方式所涉及的连接结构体的制作方法相同。省略与第1实施方式及第5实施方式相同的说明，这里对与第1实施方式及第5实施方式所涉及的连接结构体及连接结构体的制作方法不同的部分进行说明。
[连接结构体的结构]
图16表示本发明的一个实施方式所涉及的连接结构体的结构。图16(A)是本发明的一个实施方式所涉及的连接结构体的俯视图。图16(B)是图16(A)的I-I'截面图。图16(C)是图16(B)的区域J中的导电性粒子的放大截面图。
如图16(A)及(B)所示，连接结构体100c包含第1构件102的第1面、第1电极110、第2构件112的第2面、第2电极114、导电性粒子10、第1树脂20、及第2树脂30。多个第1电极110与多个第2电极114分别对向配置。在对向的第1电极110与第2电极114之间配置有多个导电性粒子10、第1树脂20、及第2树脂30。在对向的第1电极110与第2电极114之间，在面方向(D2-D3面方向)上配置有多个导电性粒子10。在对向的第1电极110与第2电极114之间，在第1电极110与第2电极114的对向方向(D1方向)上配置有1个导电性粒子10。各导电性粒子10接触对向的第1电极110与第2电极114。如图16(C)所示，导电性粒子10通过下述连接结构体的制作方法，在第1电极110与第2电极114之间在电极的对向方向(D1方向)上加压变形。即，电极的对向方向(D1方向)上的第1电极110与第2电极114的距离和对向方向(D1方向)上的导电性粒子10的高度大致相同。电极的对向方向(D1方向)上的导电性粒子10的高度加压变形了10％～40％左右。通过在第1电极110、导电性粒子10、及第2电极114之间施加应力，在第1电极110与导电性粒子10的接触部、及第2电极114与导电性粒子10的接触部排除了第1树脂20与第2树脂30。进而，即便在第1电极110、导电性粒子10、或第2电极114上形成自然氧化膜而表面被绝缘化，也可以通过夹着导电性粒子10压接第1电极110与第2电极114，从而突破自然氧化膜，形成导电路径。进而，通过使导电性粒子10变形，能够增大第1电极110与导电性粒子10的接触面积、及第2电极114与导电性粒子10的接触面积。通过如此配置，导电性粒子10能够将第1电极110与第2电极114电连接。
在本实施方式中，在电极的对向方向(D1方向)上观察时，第1树脂20还配置于第2面的第2电极114以外的区域。在电极的对向方向(D1方向)上观察时，第1树脂20还配置于第2面的多个第2电极114之间及周围。另一方面，在电极的对向方向(D1方向)上观察时，第1树脂20未配置于第2面的端部。这时，当在电极的对向方向(D1方向)上观察时，导电性粒子10未配置于第1面的第1电极110(第2面的第2电极114)以外的区域。即，导电性粒子10配置于第1电极110(或者第2电极114)之上。
在第1构件102的第1面与第2构件112的第2面之间进而配置有第2树脂30。第2树脂30配置于对向的第1电极110与第2电极114之间以外的区域。在本实施方式中，当在电极的对向方向(D1方向)上观察时，第2树脂30配置于第1面的第1电极110以外的区域。即，在第1构件102的第1面，在面方向(D2-D3面方向)上邻接的多个第1电极110之间及周围配置有第2树脂30。当在电极的对向方向(D1方向)上观察时，第2树脂30还配置于第1面及第2面的端部。如图16(B)及(C)所示，第2树脂30进而还配置于第1电极110与第2电极114之间的上述配置导电性粒子10与第1树脂20的区域。第2树脂30配置于第1树脂20与第1电极110之间。即，当在电极的对向方向(D1方向)上观察时，在第1构件102的第1面，配置于第1电极110的导电性粒子10在面方向(D2-D3面方向)上被第2树脂30包围。第1树脂20及第2树脂30为绝缘性树脂。因此，连接结构体100c在面方向(D2-D3面方向)上具有绝缘性。通过如此配置，第2树脂30能够使在面方向(D2-D3面方向)上邻接的多个第1电极110之间、在面方向(D2-D3面方向)上邻接的多个第2电极114之间、及不对向的第1电极110与第2电极114之间确实地绝缘。
在第1面的第1电极110以外的区域与第2面的第2电极114以外的区域之间配置有第1树脂20与第2树脂30。在面方向(D2-D3面方向)上邻接的多个第1电极110之间及周围以及在面方向(D2-D3面方向)上邻接的多个第2电极114之间及周围，配置有第1树脂20与第2树脂30。进而，在第1电极110与第2电极114之间也配置有第1树脂20与第2树脂30。以“第1树脂20接触第2面、第2树脂30接触第1面”的方式来配置。即，第1树脂20与第2树脂30在第1电子元件101的第1面与第2电子元件111的第2面之间在面方向(D2-D3面方向)上接触，在电极的对向方向(D1方向)上层叠。另一方面，当在电极的对向方向(D1方向)上观察时，在第1面与第2面的端部配置有第2树脂30。
[连接结构体的制作方法]
使用图17对本发明的一个实施方式所涉及的连接结构体的制作方法进行说明。此外，在本实施方式中，由于可以使用既有的第1电子元件101及第2电子元件111，所以省略其说明，在图17中，对形成连接结构体100c的方法进行详细说明。
首先，在第2构件112的第2面配置第1组合物20'，并且在第2电极114的上表面配置多个导电性粒子10。将多个导电性粒子10与第1组合物20'混合并使用胶版印刷法进行配置。导电性粒子10与第1组合物20'的混合物由于包含导电性粒子10，所以特别优选使用胶头来转印印刷物的移印印刷法。配置多个导电性粒子10与第1组合物20'的混合物的区域及方法由于与第5实施方式所涉及的连接结构体的制作方法相同，所以这里省略。
图17(A)～(B)表示利用移印印刷法将多个导电性粒子10与第1组合物20'的混合物从胶头230转印至第2构件112的第2面的步骤。如图17(A)～(B)所示，通过将胶头230沿第2面的大致垂直方向推压，并将胶头230沿第2面的大致垂直方向拉离，从而将转移至胶头230的导电性粒子10与第1组合物20'的混合物转印至第2面上。这里，从版240的凹部246所转印的第1组合物20'与导电性粒子10以接触第2电极114的方式配置。即，将第1组合物20'配置于第2构件112的第2面，并且将导电性粒子10配置于第2电极114的上表面。由于第1组合物20'的固化性树脂材料的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于第2电极114上。通过使用这样的方法，能够将导电性粒子10与第1组合物20'确实地配置于第2电极114上的给定区域。
由于从版240的凹部246所转印的第1组合物20'及导电性粒子10具有凹部246的深度，所以在第2构件112上的第2电极114上、在电极的对向方向(D1方向)上配置得较厚。另一方面，由于从版240的上表面244所转印的第1组合物20'不具有凹部246的深度，所以在第2构件112上的第2电极114以外的区域、在电极的对向方向(D1方向)上配置得较薄。但不限定于此，第1组合物20'也可以不从版240的上表面244被转移至胶头230。在第2构件112的第2面，第1组合物20'在电极的对向方向(D1方向)上形成凹凸结构。在第2构件112的第2面，导电性粒子10与第1组合物20'一起形成凸结构。在本实施方式中，版240小于第2构件112的第2面(连接面)。因此，第1组合物20'未被配置于第2面的端部。
其次，在第2构件112的第2面上配置第2组合物30'。如图17(C)所示，第2组合物30'配置于第2构件112的第2面的第2电极114以外的区域。进而，第2组合物30'还配置于第2面的第2电极114上。这里，在第2面的第2电极114以外的区域配置有从版240的上表面244所转印的第1组合物20'。另外，在第2面的第2电极114上配置有从版240的凹部246所转印的导电性粒子10及第1组合物20'。因此，第2组合物30'以接触导电性粒子10及第1组合物20'的方式重叠地配置。第2组合物30'还配置于第2面的端部。在本实施方式中，第2组合物30'为膏状，使用喷墨法或喷射分注法进行配置。但不限定于此，配置第2组合物30'的方法可以使用既有的方法。例如可以使用喷墨或利用分注器进行的涂布、网版印刷法等。
第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。第1组合物20'的粘度只要高于第2组合物30'的粘度且粘度的差为2倍以上即可。由此，能够抑制混合至第1组合物20'中的导电性粒子10的流动，从而能够将导电性粒子10保持于第1电极110上。
其次，在第1电子元件101的第1面上搭载第2电子元件111。如图17(D)所示，以对应的多个第1电极110与多个第2电极114分别对向的方式，将第1构件102的第1面与第2构件112的第2面对向配置。按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。第1构件102的第1面与第2构件112的第2面压接于导电性粒子10、第1组合物20'、及第2组合物30'。这时，配置于第2电极114上的第1组合物20'由于粘度高于第2组合物30'，所以与导电性粒子10一起被保持于第2电极114上。配置于第2电极114上的第2组合物30'由于粘度低于第1组合物20'，所以大部分移动至配置有导电性粒子10及第1组合物20'的第2电极114上以外的区域。即，通过在第1构件102的第1面与第2构件112的第2面之间施加应力，位于第1电极110与第1组合物20'之间的第2组合物30'的多数(大部分)移动，从而将位于第1电极110与导电性粒子10之间的第2组合物30'排除。进而，在第2构件112的第2面上形成凹凸结构的第1组合物20'与导电性粒子10借助于第2组合物30’来埋设。换句话说，第2组合物30'在第1构件102的第1面上，大部分配置于配置有多个导电性粒子10与第1组合物20'的区域(凸结构)以外的区域。第2组合物30'在第1构件102的第1面上配置于配置有第1组合物20'的区域(凹结构)上。以“配置于第2电极114上的导电性粒子10接触第1电极110、第2组合物30'接触第2面的第2电极114以外的区域上配置的第1组合物20'、第1面的第1电极110以外的区域及第1电极110”的方式来配置。
如图17(E)所示，进一步按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。这时，施加充分的压力使对向的第1电极110与第2电极114接触1个导电性粒子10的上下。推压第1构件102的第1面与第2构件112的第2面的压力可以根据导电性粒子10的斥力、第1组合物20'及第2组合物30'的弹力适当调节。通过采用这样的构成，能够将第1电极110与第2电极114电连接。
在第1构件102及第2构件112被按压的状态下，对连接结构体100c照射光来使第1组合物20'及第2组合物30'固化。使第1组合物20'及第2组合物30'固化的方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。通过使第1组合物20'及第2组合物30'固化，从而形成第1树脂20及第2树脂30。通过采用这样的构成，能够将第1电子元件101的第1面与第2电子元件111的第2面物理性连接。
根据本实施方式，可以提供一种连接结构体的制作方法及连接结构体，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的连接电极间的短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
＜第8实施方式＞
本实施方式所涉及的连接结构体的结构与第7实施方式所涉及的连接结构体的结构相同。本实施方式所涉及的连接结构体的制作方法将第2组合物30'配置于第1面的第1电极110及第1电极110以外的区域，除此以外，与第7实施方式所涉及的连接结构体的制作方法相同。省略与第1实施方式、第5实施方式、及第7实施方式相同的说明，这里仅对与第1实施方式、第5实施方式、及第7实施方式所涉及的连接结构体的制作方法不同的部分进行说明。
[连接结构体的制作方法]
使用图18对本发明的一个实施方式所涉及的连接结构体的制作方法进行说明。此外，在本实施方式中，由于可以使用既有的第1电子元件101及第2电子元件111，所以省略其说明，在图18中，对形成连接结构体100c的方法进行详细说明。
首先，在第2构件112的第2面配置第1组合物20'，并且在第2电极114的上表面配置多个导电性粒子10。将多个导电性粒子10与第1组合物20'混合并使用胶版印刷法进行配置。导电性粒子10与第1组合物20'的混合物由于包含导电性粒子10，所以特别优选使用胶头来转印印刷物的移印印刷法。配置多个导电性粒子10与第1组合物20'的混合物的区域及方法由于与第5实施方式所涉及的连接结构体的制作方法相同，所以这里省略。
图18(A)～(B)表示利用移印印刷法将多个导电性粒子10与第1组合物20'的混合物从胶头230转印至第2构件112的第2面的步骤。如图18(A)～(B)所示，通过将胶头230沿第2面的大致垂直方向推压，并将胶头230沿第2面的大致垂直方向拉离，从而将转移至胶头230的导电性粒子10与第1组合物20'的混合物转印至第2面上。这里，从版240的凹部246所转印的第1组合物20'与导电性粒子10以接触第2电极114的方式配置。即，将第1组合物20'配置于第2构件112的第2面，并且将导电性粒子10配置于第2电极114的上表面。由于第1组合物20'的固化性树脂材料的粘度为5×103cP以上且5×105cP以下的范围内，所以能够将混合至第1组合物20'中的导电性粒子10保持于第2电极114上。通过使用这样的方法，能够将导电性粒子10与第1组合物20'确实地配置于第2电极114上的给定区域。
从版240的凹部246所转印的第1组合物20'及导电性粒子10由于具有凹部246的深度，所以在第2构件112上的第2电极114上，在电极的对向方向(D1方向)上配置得较厚。另一方面，从版240的上表面244所转印的第1组合物20'由于不具有凹部246的深度，所以在第2构件112上的第2电极114以外的区域，在电极的对向方向(D1方向)上配置得较薄。但不限定于此，第1组合物20'也可以不从版240的上表面244被转移至胶头230。在第2构件112的第2面，第1组合物20'在电极的对向方向(D1方向)上形成凹凸结构。在第2构件112的第2面，导电性粒子10与第1组合物20'一起形成凸结构。在本实施方式中，版240小于第2构件112的第2面(连接面)。因此第1组合物20'未被配置于第2面的端部。
其次，在第1构件102的第1面上配置第2组合物30'。如图18(C)～(D)所示，第2组合物30'配置于第1构件102的第1面的第1电极110以外的区域。进而，第2组合物30'还配置于第1面的第1电极110上。第2组合物30'还配置于第1面的端部。在本实施方式中，第2组合物30'为膏状，使用喷墨法或喷射分注法进行配置。但不限定于此，配置第2组合物30'的方法可以使用既有的方法。例如可以使用喷墨或利用分注器的涂布、网版印刷法等。
第2组合物30'的粘度为2×103cP以上且2×105cP以下的范围内。由此，能够抑制第2组合物30'的流动。
其次，在第1电子元件101的第1面上搭载第2电子元件111。如图18(E)所示，以对应的多个第1电极110与多个第2电极114分别对向的方式，将第1构件102的第1面与第2构件112的第2面对向配置。按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。第1构件102的第1面与第2构件112的第2面压接于导电性粒子10、第1组合物20'、及第2组合物30'。这时，配置于第2电极114上的第1组合物20'由于粘度高于第2组合物30'，所以与导电性粒子10一起被保持于第2电极114上。配置于第1电极110上的第2组合物30'由于粘度低于第1组合物20'，所以大部分移动至配置有导电性粒子10及第1组合物20'的第2电极114上以外的区域。即，通过在第1构件102的第1面与第2构件112的第2面之间施加应力，位于第1电极110与第1组合物20'之间的第2组合物30'的多数(大部分)移动，从而将位于第1电极110与导电性粒子10之间的第2组合物30'排除。进而，在第2构件112的第2面上形成凹凸结构的第1组合物20'与导电性粒子10借助于第2组合物30’来埋设。换句话说，第2组合物30'在第1构件102的第1面上，大部分配置于配置有多个导电性粒子10与第1组合物20'的区域(凸结构)以外的区域。第2组合物30'在第1构件102的第1面上，配置于配置有第1组合物20'的区域(凹结构)上。以“配置于第2电极114上的导电性粒子10接触第1电极110、第2组合物30'接触第2面的第2电极114以外的区域上配置的第1组合物20'、第1面的第1电极110以外的区域及第1电极110”的方式来配置。
如图18(F)所示，进一步按压第1构件102及第2构件112，从而将第1构件102的第1面与第2构件112的第2面沿各面的大致垂直方向推压。这时，施加充分的压力使对向的第1电极110与第2电极114接触1个导电性粒子10的上下。推压第1构件102的第1面与第2构件112的第2面的压力可以根据导电性粒子10的斥力、第1组合物20'及第2组合物30'的弹力适当调节。通过采用这样的构成，能够将第1电极110与第2电极114电连接。
在第1构件102及第2构件112被按压的状态下，对连接结构体100c照射光来使第1组合物20'及第2组合物30'固化。使第1组合物20'及第2组合物30'固化的方法由于与第1实施方式所涉及的连接结构体的制作方法相同，所以这里省略。通过使第1组合物20'及第2组合物30'固化，从而形成第1树脂20及第2树脂30。通过采用这样的构成，能够将第1电子元件101的第1面与第2电子元件111的第2面物理连接。
根据本实施方式，可以提供一种连接结构体的制作方法及连接结构体，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的连接电极间的短路。进而，由于未使用加热固化连接法，所以能够将热膨胀系数不同的上下衬底的电极彼此高精度地连接。
此外，本发明不限于上述实施方式，能够在不脱离主旨的范围内适当变更。另外，各实施方式可以适当组合。
[实施例1]
图19是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。图19(A)是表示本发明的实施例1所涉及的连接结构体的导电性粒子10及第1树脂20的配置模式的图。图19(B)是表示本发明的实施例1所涉及的连接结构体的第1树脂20及第2树脂30的配置模式的图。实施例1的连接结构体的各参数如下。
·第1电极110的宽度(短边)(A1)＝9μm
·第1电极110彼此的距离(B1)＝6μm
·第1电极110的跨距(A1+B1＝C1)＝15μm
·第1电极110的长度(长边)(D1)＝105μm
·第1电极110的面积(A1×D1)＝945μm2
·每1第1电极110上配置的导电性粒子10的数量＝19个。
[实施例2]
图20是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。图20(A)是表示本发明的实施例2所涉及的连接结构体的导电性粒子10及第1树脂20的配置模式的图。图20(B)是表示本发明的实施例2所涉及的连接结构体的第1树脂20及第2树脂30的配置模式的图。实施例2的连接结构体的各参数如下。
·第1电极110的宽度(短边)(A2)＝9μm
·第1电极110彼此的距离(B2)＝6μm
·第1电极110的跨距(A2+B2＝C2)＝15μm
·第1电极110的长度(长边)(D2)＝105μm
·第1电极110的面积(A2×D2)＝945μm2
·每1第1电极110上配置的导电性粒子10的数量＝26个。
[实施例3]
图21是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。图21(A)是表示本发明的实施例3所涉及的连接结构体的导电性粒子10及第1树脂20的配置模式的图。图21(B)是表示本发明的实施例3所涉及的连接结构体的第1树脂20及第2树脂30的配置模式的图。实施例3的连接结构体的各参数如下。
·第1电极110的宽度(短边)(A3)＝9μm
·第1电极110彼此的距离(B3)＝6μm
·第1电极110的跨距(A3+B3＝C3)＝15μm
·第1电极110的长度(长边)(D3)＝78μm
·第1电极110的面积(A3×D3)＝702μm2
·配置导电性粒子10与第1树脂20的1个区域的面积＝40μm2
·每1电极上配置导电性粒子10与第1树脂20的区域的总面积＝280μm2
·每1电极上配置导电性粒子10与第1树脂20的区域的数量＝7个
·配置导电性粒子10与第1树脂20的每1区域上配置的导电性粒子10的数量＝2个
·每1电极上配置的导电性粒子10的数量＝14个。
[实施例4]
图22是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。图22(A)是表示本发明的实施例4所涉及的连接结构体的导电性粒子10及第1树脂20的配置模式的图。图22(B)是表示本发明的实施例4所涉及的连接结构体的第1树脂20及第2树脂30的配置模式的图。实施例4的连接结构体的各参数如下。
·第1电极110的宽度(短边)(A4)＝12μm
·第1电极110彼此的距离(B4)＝9μm
·第1电极110的跨距(A4+B4＝C4)＝21μm
·第1电极110的长度(长边)(D4)＝105μm
·第1电极110的面积(A4×D4)＝1260μm2
·配置导电性粒子10与第1树脂20的1个区域的面积＝113μm2
·每1电极上配置导电性粒子10与第1树脂20的区域的总面积＝791μm2
·每1电极上配置导电性粒子10与第1树脂20的区域的数量＝7个
·配置导电性粒子10与第1树脂20的每1区域上配置的导电性粒子10的数量＝7个
·每1第1电极110上配置的导电性粒子10的数量＝49个。
[实施例5]
图23是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。图23(A)是表示本发明的实施例5所涉及的连接结构体的导电性粒子10及第1树脂20的配置模式的图。图23(B)是表示本发明的实施例5所涉及的连接结构体的第1树脂20及第2树脂30的配置模式的图。实施例5的连接结构体的各参数如下。
·第1电极110的宽度(短边)(A5)＝9μm
·第1电极110彼此的距离(B5)＝6μm
·第1电极110的跨距(A5+B5＝C5)＝15μm
·第1电极110的长度(长边)(D5)＝84μm
·第1电极110的面积(A5×D5)＝756μm2
·配置导电性粒子10与第1树脂20的1个区域的面积＝64μm2
·每1电极上配置导电性粒子10与第1树脂20的区域的总面积＝448μm2
·每1电极上配置导电性粒子10与第1树脂20的区域的数量＝7个
·配置导电性粒子10与第1树脂20的每1区域上配置的导电性粒子10的数量＝3个
·每1电极上配置的导电性粒子10的数量＝21个。
[实施例6]
图24是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。图24(A)是表示本发明的实施例6所涉及的连接结构体的导电性粒子10及第1树脂20的配置模式的图。图24(B)是表示本发明的实施例6所涉及的连接结构体的第1树脂20及第2树脂30的配置模式的图。实施例6的连接结构体的各参数如下。
·第1电极110的宽度(短边)(A6)＝21μm
·第1电极110彼此的距离(B6)＝10μm
·第1电极110的跨距(A6+B6＝C6)＝31μm
·第1电极110的长度(长边)(D6)＝21μm
·第1电极110的面积(A6×D6)＝441μm2
·配置导电性粒子10与第1树脂20的区域α的面积＝64μm2
·每1电极上配置导电性粒子10与第1树脂20的区域α的总面积＝128μm2
·配置导电性粒子10与第1树脂20的区域α的数量＝2个
·每1区域α上配置的导电性粒子10的数量＝3个
·配置导电性粒子10与第1树脂20的区域β的面积＝40μm2
·每1电极上配置导电性粒子10与第1树脂20的区域β的总面积＝80μm
·配置导电性粒子10与第1树脂20的区域β的数量＝2个
·每1区域β上配置的导电性粒子10的数量＝2个
·每1电极上配置的导电性粒子10的数量＝10个。
[实施例7]
图25是表示本发明的一个实施例所涉及的连接结构体的一个例子的图。图25(A)是表示本发明的实施例7所涉及的连接结构体的导电性粒子10及第1树脂20的配置模式的图。图25(B)是表示本发明的实施例7所涉及的连接结构体的第1树脂20及第2树脂30的配置模式的图。实施例7的连接结构体的各参数如下。
·第1电极110的宽度(短边)(A7)＝15μm
·第1电极110彼此的距离(B7)＝10μm
·第1电极110的跨距(A7+B7＝C7)＝25μm
·第1电极110的长度(长边)(D7)＝30μm
·第1电极110的面积(A7×D7)＝450μm2
·配置导电性粒子10与第1树脂20的每1区域的面积＝113μm2
·每1电极上配置导电性粒子10与第1树脂20的区域的总面积＝226μm2
·每1电极上配置导电性粒子10与第1树脂20的区域的数量＝2个
·配置导电性粒子10与第1树脂20的每1区域上配置的导电性粒子10的数量＝7个
·每1电极上配置的导电性粒子10的数量＝14个。
如实施例1至7所示，根据本发明的一个实施例，即便配置于电子元件上的电极高精细化、高密度化，也能够通过简单的工艺来确保对向的电极间的导电性，并且抑制邻接的电极彼此短路。
(标号说明)
10 导电性粒子
20 第1树脂
20' 第1组合物
30 第2树脂
30' 第2组合物
100、100a、100b、100c 连接结构体
101 第1电子元件
102 第1构件
104 端子
106 第1绝缘膜
108 第2绝缘膜
110 第1电极
111 第2电子元件
112 第2构件
114 第2电极
210 辊
220、240 版
222 亲液层
224 疏液层
226、246 凹部
230 胶头
250 刮板

Claims (19)

1.一种连接结构体的制作方法，其包括：
在第1平板凹版的凹部配置第1组合物和导电性粒子，所述导电性粒子均包括被金属包覆的具有弹性的粒子核；
将所述第1组合物和所述导电性粒子从所述第1平板凹版转移到胶头；
将所述导电性粒子和所述第1组合物从所述胶头转印到配置于第1构件的第1面上的复数个第1电极之上，以使得所述导电性粒子仅配置于所述复数个第1电极之上；
通过使用了第2平板凹版的移印法，在所述复数个第1电极之上、以及在相邻的所述复数个第1电极之间的第1区域之上配置第2组合物；
将所述第1面与配置有复数个第2电极的第2构件的第2面以所述复数个第1电极与所述复数个第2电极对向的方式进行配置；
按压所述第1构件及所述第2构件，使得所述复数个第1电极上的所述第2组合物的至少一部分移动到所述第1区域之上；并且
使所述第1组合物及所述第2组合物固化。
2.一种连接结构体的制作方法，其包括：
在第1平板凹版的凹部和上表面配置第1组合物，并且将导电性粒子配置在所述第1平板凹版的所述凹部，所述导电性粒子均包括被金属包覆的具有弹性的粒子核；
将所述第1组合物和所述导电性粒子从所述第1平板凹版转移到胶头；
将所述第1组合物从所述胶头转印到配置于第1构件的第1面上的复数个第1电极之上以及相邻的所述复数个第1电极之间的第1区域之上，并且将所述导电性粒子从所述胶头转印到所述复数个第1电极之上，以使得所述导电性粒子仅配置于所述复数个第1电极之上；
通过使用了第2平板凹版的移印法，在配置于第2构件的第2面上的复数个第2电极之上、以及在相邻的所述复数个第2电极之间的第2区域之上配置第2组合物；
将所述第1面与所述第2面以所述复数个第1电极与所述复数个第2电极对向的方式进行配置；
按压所述第1构件及所述第2构件，使得所述复数个第2电极上的所述第2组合物的至少一部分移动到所述第2区域之上；并且
使所述第1组合物及所述第2组合物固化。
3.根据权利要求1或2所述的连接结构体的制作方法，其中，
转印所述导电性粒子与所述第1组合物包括相对于所述第1电极的面积每400μm2至少配置7个以上的所述导电性粒子。
4.根据权利要求3所述的连接结构体的制作方法，其中，
转印所述导电性粒子与所述第1组合物是在每1个区域分别配置所述导电性粒子1个以上且7个以下。
5.根据权利要求1所述的连接结构体的制作方法，其中，
在所述第1平板凹版的所述凹部配置所述第1组合物和所述导电性粒子时，也在所述第1平板凹版的上表面配置所述第1组合物；以及
当将所述导电性粒子和所述第1组合物从所述胶头转印到所述复数个第1电极上时，也将所述第1组合物从所述胶头转印到相邻的所述复数个第1电极之间的第1区域之上。
6.根据权利要求2或5所述的连接结构体的制作方法，其中，
转印所述导电性粒子与所述第1组合物是在所述第1电极与所述第1区域之上配置所述第1组合物，并且在所述第1电极之上配置所述导电性粒子。
7.根据权利要求1或2所述的连接结构体的制作方法，其中，
所述第1组合物的粘度高于所述第2组合物的粘度。
8.根据权利要求1或2所述的连接结构体的制作方法，其中，
配置所述导电性粒子与所述第1组合物包括在所述第1组合物中以20体积％以上且60体积％以下的范围混合所述导电性粒子并加以配置。
9.根据权利要求1或2所述的连接结构体的制作方法，其中，
所述第1组合物及所述第2组合物包含自由基聚合型树脂。
10.根据权利要求1或2所述的连接结构体的制作方法，其中，
所述第2组合物包含含有乙烯性不饱和化合物与硫醇化合物的烯/硫醇系固化性树脂，所述乙烯性不饱和化合物与所述硫醇化合物中的至少一个固化成分为9,9-二芳基芴化合物。
11.根据权利要求1或2所述的连接结构体的制作方法，其中，
所述第1组合物及所述第2组合物包含光固化引发成分。
12.根据权利要求1或2所述的连接结构体的制作方法，其中，
使所述第1组合物及所述第2组合物固化是通过光照射进行的。
13.根据权利要求1或2所述的连接结构体的制作方法，其中，
所述第1组合物及所述第2组合物包含遮蔽部固化性活性化合物。
14.根据权利要求1或2所述的连接结构体的制作方法，其中，
所述第1组合物包含厌氧性固化引发成分。
15.根据权利要求1或2所述的连接结构体的制作方法，其中，
使所述第1组合物及所述第2组合物固化是与所述按压同时进行的。
16.根据权利要求1或2所述的连接结构体的制作方法，其中，
所述按压使导电性粒子接触所述第1电极与所述第2电极。
17.一种连接结构体，其包含：
第1构件的第1面；
复数个第1电极，其配置于所述第1面上；
第2构件的第2面，其与所述第1面对向；
复数个第2电极，其与所述复数个第1电极对向，且配置于所述第2面上；
第1树脂及导电性粒子，所述第1树脂配置于所述第1面与所述第2面之间，所述第1树脂覆盖所述复数个第1电极的上表面以及相邻的所述复数个第1电极之间的第1区域，所述第1树脂在所述第1区域之上比在所述复数个第1电极之上配置得更薄，所述导电性粒子仅仅配置于所述复数个第1电极与所述复数个第2电极之间，所述导电性粒子均包括被金属包覆的具有弹性的粒子核；及
第2树脂，其配置于所述第1面与所述第2面之间，所述第2树脂在所述第1区域之上比在所述复数个第1电极之上配置得更厚；
其中，
所述第1树脂接触所述复数个第1电极，
所述第2树脂接触所述复数个第2电极，且
所述第1树脂与所述第2树脂是不同的组合物。
18.根据权利要求17所述的连接结构体，其中，
所述第1树脂接触所述复数个第1电极以外的区域，且
所述第2树脂接触所述复数个第2电极以外的区域。
19.根据权利要求17或18所述的连接结构体，其中，
当在所述第1电极与所述第2电极的对向方向上观察时，在所述第1电极与所述第2电极之间以7个/400μm2以上且20个/400μm2以下的范围包含所述导电性粒子。
CN201910081187.5A 2018-01-31 2019-01-28 连接结构体及连接结构体的制作方法 Active CN110097997B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310491954.6A CN116612912A (zh) 2018-01-31 2019-01-28 连接结构体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018015667A JP7185252B2 (ja) 2018-01-31 2018-01-31 接続構造体の作製方法
JP2018-015667 2018-01-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310491954.6A Division CN116612912A (zh) 2018-01-31 2019-01-28 连接结构体

Publications (2)

Publication Number Publication Date
CN110097997A CN110097997A (zh) 2019-08-06
CN110097997B true CN110097997B (zh) 2023-05-23

Family

ID=67393670

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910081187.5A Active CN110097997B (zh) 2018-01-31 2019-01-28 连接结构体及连接结构体的制作方法
CN202310491954.6A Pending CN116612912A (zh) 2018-01-31 2019-01-28 连接结构体

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310491954.6A Pending CN116612912A (zh) 2018-01-31 2019-01-28 连接结构体

Country Status (3)

Country Link
US (4) US10580751B2 (zh)
JP (2) JP7185252B2 (zh)
CN (2) CN110097997B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220102696A (ko) * 2021-01-13 2022-07-21 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
JP2023156104A (ja) * 2022-04-12 2023-10-24 デクセリアルズ株式会社 金属粒子凝集体、導電性フィルム、接続構造体、およびこれらの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997812A (ja) * 1995-10-02 1997-04-08 Matsushita Electric Ind Co Ltd 回路基板の接続方法

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738502B2 (ja) 1989-10-17 1995-04-26 シャープ株式会社 回路基板の接続方法
JP2661382B2 (ja) 1991-01-29 1997-10-08 日本電気株式会社 Ｌｓｉチップの接続方法
JP3165477B2 (ja) * 1991-09-11 2001-05-14 昭和電工株式会社 回路接続方法
US5616206A (en) 1993-06-15 1997-04-01 Ricoh Company, Ltd. Method for arranging conductive particles on electrodes of substrate
JP3256331B2 (ja) 1993-06-15 2002-02-12 株式会社リコー 電子部品の接続方法
US5605999A (en) 1995-06-05 1997-02-25 Loctite Corporation Anaerobically curable silicones
KR100290993B1 (ko) 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US6232563B1 (en) 1995-11-25 2001-05-15 Lg Electronics Inc. Bump electrode and method for fabricating the same
JPH10256304A (ja) 1997-03-07 1998-09-25 Citizen Watch Co Ltd 半導体装置の製造方法
US20010046021A1 (en) 1997-08-28 2001-11-29 Takeshi Kozuka A conductive particle to conductively bond conductive members to each other, an anisotropic adhesive containing the conductive particle, a liquid crystal display device using the anisotropic conductive adhesive, a method for manufacturing the liquid crystal display device
JP3876953B2 (ja) 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
JP2000169821A (ja) * 1998-09-30 2000-06-20 Three Bond Co Ltd 紫外線硬化性異方導電接着剤
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
AU6731700A (en) * 1999-08-25 2001-03-19 Hitachi Chemical Company, Ltd. Adhesive agent, method for connecting wiring terminals and wiring structure
JP3624818B2 (ja) 1999-10-12 2005-03-02 ソニーケミカル株式会社 異方性導電接続材料、接続体、およびその製造方法
US6451875B1 (en) 1999-10-12 2002-09-17 Sony Chemicals Corporation Connecting material for anisotropically electroconductive connection
WO2001086716A1 (en) 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002025649A (ja) * 2000-07-11 2002-01-25 Nippon Graphite Industries Ltd ファインピッチ用ヒートシールコネクタ部材の製造方法及びファインピッチ用ヒートシールコネクタ部材
TW464927B (en) 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
EP1194020A3 (en) 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
JP3573120B2 (ja) 2001-08-31 2004-10-06 Ｊｓｒ株式会社 異方導電性コネクターおよびその製造方法並びにその応用製品
JP3866591B2 (ja) 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
US6833617B2 (en) 2001-12-18 2004-12-21 Hitachi, Ltd. Composite material including copper and cuprous oxide and application thereof
JP2004051755A (ja) 2002-07-18 2004-02-19 Ricoh Co Ltd 弾性導電樹脂及び弾性導電接合構造
KR100559937B1 (ko) * 2003-01-08 2006-03-13 엘에스전선 주식회사 미세회로의 접속방법 및 그에 의한 접속 구조체
JP4123998B2 (ja) 2003-03-24 2008-07-23 松下電器産業株式会社 電子回路装置およびその製造方法
JP3891133B2 (ja) 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
CN101882720B (zh) 2003-06-12 2011-11-30 Jsr株式会社 各向异性导电连接器装置及其制造方法以及电路装置的检查装置
CN100380741C (zh) 2003-06-25 2008-04-09 日立化成工业株式会社 电路连接材料、电路构件的连接结构及其制造方法
JP2005194393A (ja) 2004-01-07 2005-07-21 Hitachi Chem Co Ltd 回路接続用接着フィルム及び回路接続構造体
JP4100351B2 (ja) 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
TWI231045B (en) 2004-02-19 2005-04-11 Au Optronics Corp TFT substrate and its fabricating method
KR101013260B1 (ko) 2004-06-09 2011-02-09 히다치 가세고교 가부시끼가이샤 회로접속재료 및 회로부재의 접속 구조
US7081675B2 (en) * 2004-08-16 2006-07-25 Telephus Inc. Multilayered anisotropic conductive adhesive for fine pitch
US20060132697A1 (en) 2004-12-02 2006-06-22 Masahiro Ueshima Liquid crystal device, liquid crystal display, and liquid crystal projector
KR100667374B1 (ko) 2004-12-16 2007-01-10 제일모직주식회사 이방전도성 접속부재용 고분자 수지 미립자, 전도성 미립자 및 이를 포함한 이방 전도성 접속재료
JP2006210133A (ja) * 2005-01-28 2006-08-10 Alps Electric Co Ltd 導電性樹脂およびその製造方法
KR100650284B1 (ko) 2005-02-22 2006-11-27 제일모직주식회사 도전성능이 우수한 고분자 수지 미립자, 전도성 미립자 및이를 포함한 이방 전도성 접속재료
KR101140062B1 (ko) 2005-03-16 2012-04-30 히다치 가세고교 가부시끼가이샤 접착제 조성물, 회로 접속 재료, 회로 부재의 접속 구조체 및 반도체 장치
SE529306C2 (sv) * 2005-03-18 2007-06-26 Perstorp Specialty Chem Ab Ultravioletthärdande hartskomposition
WO2006103949A1 (ja) * 2005-03-29 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装方法および基板間接続方法
WO2006112384A1 (ja) 2005-04-15 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP4479582B2 (ja) 2005-05-16 2010-06-09 パナソニック株式会社 電子部品実装体の製造方法
JP2006309028A (ja) 2005-04-28 2006-11-09 Sanyo Epson Imaging Devices Corp 表示装置および表示装置の製造方法
US7408263B2 (en) 2005-05-03 2008-08-05 E.I. Du Pont De Nemours And Company Anisotropic conductive coatings and electronic devices
JP4691417B2 (ja) 2005-08-22 2011-06-01 日立化成デュポンマイクロシステムズ株式会社 回路接続構造体及びその製造方法及び回路接続構造体用の半導体基板
KR101134168B1 (ko) 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
KR100722493B1 (ko) 2005-09-02 2007-05-28 제일모직주식회사 절연 전도성 미립자 및 이를 이용한 이방 전도성 접착필름
WO2007052584A1 (ja) 2005-11-04 2007-05-10 Sumitomo Bakelite Co., Ltd. 積層回路基板の製造方法、回路板およびその製造方法
WO2007063667A1 (ja) 2005-12-01 2007-06-07 Sharp Kabushiki Kaisha 回路部材、電極接続構造及びそれを備えた表示装置
CN102153964A (zh) 2005-12-26 2011-08-17 日立化成工业株式会社 粘接剂组合物、电路连接材料以及电路构件的连接结构
US7537961B2 (en) 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
KR100831562B1 (ko) 2006-03-23 2008-05-21 주식회사 엘지화학 유연성 기판 반송용 점착제 조성물
JP4969363B2 (ja) 2006-08-07 2012-07-04 東レ株式会社 プリプレグおよび炭素繊維強化複合材料
JP4650456B2 (ja) 2006-08-25 2011-03-16 日立化成工業株式会社 回路接続材料、これを用いた回路部材の接続構造及びその製造方法
EP2079084A4 (en) 2006-10-17 2010-09-08 Hitachi Chemical Co Ltd COATED PARTICLE AND MANUFACTURING METHOD, ANISOTROPIC CONDUCTIVE ADHESIVE COMPOSITION USING THE COATED PARTICLE, AND ANISOTROPIC CONDUCTIVE ADHESIVE FILM
JP4737177B2 (ja) 2006-10-31 2011-07-27 日立化成工業株式会社 回路接続構造体
JP2008153470A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2008192984A (ja) 2007-02-07 2008-08-21 Elpida Memory Inc 半導体装置及びその製造方法
US7872059B2 (en) 2007-02-14 2011-01-18 Fujifilm Corporation Composition for use in laser decomposition and pattern-forming material using the same
KR100882735B1 (ko) 2007-03-19 2009-02-06 도레이새한 주식회사 이방성 전도필름 및 이의 접착방법
US7639335B2 (en) 2007-03-19 2009-12-29 Epson Imaging Devices Corporation Electro-optical device and electronic apparatus
JP2008254405A (ja) 2007-04-09 2008-10-23 Nec Lcd Technologies Ltd 印刷方法と印刷装置並びにこれを用いた液晶表示装置
US20100139947A1 (en) 2007-05-15 2010-06-10 Hitachi Chemical Company, Ltd. Circuit-connecting material, and connection structure for circuit member
JP4880533B2 (ja) 2007-07-03 2012-02-22 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電膜及びその製造方法、並びに接合体
KR100886712B1 (ko) 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR20130088187A (ko) 2007-08-02 2013-08-07 히타치가세이가부시끼가이샤 회로 접속 재료, 그것을 이용한 회로 부재의 접속 구조체 및 회로 부재의 접속 방법
CN104263291A (zh) 2007-08-08 2015-01-07 日立化成工业株式会社 粘接剂组合物、膜状粘接剂和电路部件的连接结构
JP5151920B2 (ja) 2008-02-05 2013-02-27 日立化成工業株式会社 導電粒子及び導電粒子の製造方法
US20100319974A1 (en) 2008-02-19 2010-12-23 Naomi Ishizuka Printed wiring board, electronic device, and method for manufacturing electronic device
JP4814277B2 (ja) 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
JP2010034504A (ja) 2008-07-02 2010-02-12 Panasonic Corp 基板間の接続方法、フリップチップ実装体及び基板間接続構造
CN102144432B (zh) 2008-09-05 2015-09-30 住友电木株式会社 导电连接材料、使用该导电连接材料的端子之间的连接方法以及连接端子的制造方法
TWI373081B (en) 2008-09-09 2012-09-21 Prime View Int Co Ltd Flexible display panel
JP5343543B2 (ja) 2008-12-08 2013-11-13 日本電産株式会社 スピンドルモータ及びそれを用いたディスク駆動装置
JP5184335B2 (ja) 2008-12-26 2013-04-17 株式会社フジクラ プリント配線板およびその製造方法、プリント配線板の接続方法
KR20140103358A (ko) 2009-02-20 2014-08-26 헨켈 코포레이션 전극의 접속 방법 및 그것에 사용되는 접속 조성물
JP5424696B2 (ja) 2009-04-21 2014-02-26 大阪ガスケミカル株式会社 硬化性組成物及びその硬化物
TW201110802A (en) 2009-06-24 2011-03-16 Seiko Epson Corp Electro-optical device, electronic device, and illumination apparatus
KR20120092600A (ko) 2009-09-30 2012-08-21 스미또모 베이크라이트 가부시키가이샤 도전 접속 재료, 단자간 접속 방법 및 접속 단자의 제조 방법
US20120214010A1 (en) 2009-10-28 2012-08-23 Tomohiro Kagimoto Conductive connecting material and method for connecting terminals using the same
KR101666214B1 (ko) 2009-11-05 2016-10-14 삼성디스플레이 주식회사 이방성 도전 필름, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101219139B1 (ko) 2009-12-24 2013-01-07 제일모직주식회사 이방 도전성 페이스트, 필름 및 이를 포함하는 회로접속구조체
KR101191686B1 (ko) 2009-12-24 2012-10-16 스미또모 베이크라이트 가부시키가이샤 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품
JP5852810B2 (ja) 2010-08-26 2016-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20120054371A (ko) 2010-11-19 2012-05-30 에스케이하이닉스 주식회사 원통형 패키지, 이를 이용한 전자장치 및 그 제조방법
WO2012096071A1 (ja) 2011-01-13 2012-07-19 丸善石油化学株式会社 光インプリント用樹脂組成物、パターン形成方法及びエッチングマスク
WO2012121113A1 (ja) 2011-03-04 2012-09-13 シャープ株式会社 電子回路基板、表示装置および配線基板
US20120247818A1 (en) 2011-03-29 2012-10-04 Ibiden Co., Ltd. Printed wiring board
TWI608062B (zh) 2011-05-31 2017-12-11 住友電木股份有限公司 樹脂組成物、使用它之半導體裝置及半導體裝置之製造方法
US9475963B2 (en) 2011-09-15 2016-10-25 Trillion Science, Inc. Fixed array ACFs with multi-tier partially embedded particle morphology and their manufacturing processes
JP5916334B2 (ja) 2011-10-07 2016-05-11 デクセリアルズ株式会社 異方性導電接着剤及びその製造方法、発光装置及びその製造方法
TWI569490B (zh) 2011-11-28 2017-02-01 半導體能源研究所股份有限公司 密封體，發光模組，及製造密封體之方法
JP6369887B2 (ja) 2011-12-27 2018-08-08 東レ・ダウコーニング株式会社 新規な共変性オルガノポリシロキサン、それを含有してなる処理剤および外用剤
TWI575270B (zh) 2012-01-11 2017-03-21 Hitachi Chemical Co Ltd Optical waveguide and its manufacturing method
US20150024015A1 (en) 2012-02-07 2015-01-22 Xinyan Bao Aqueous Suspension Of Composite Silicone Powder, W/O Emulsion and Cosmetics
US9535027B2 (en) 2012-07-25 2017-01-03 Abbott Diabetes Care Inc. Analyte sensors and methods of using same
JP6169916B2 (ja) * 2012-08-01 2017-07-26 デクセリアルズ株式会社 異方性導電フィルムの製造方法、異方性導電フィルム、及び接続構造体
JP6066643B2 (ja) 2012-09-24 2017-01-25 デクセリアルズ株式会社 異方性導電接着剤
JP2014065766A (ja) 2012-09-24 2014-04-17 Dexerials Corp 異方性導電接着剤
JP5985414B2 (ja) 2013-02-19 2016-09-06 デクセリアルズ株式会社 異方性導電接着剤、発光装置及び異方性導電接着剤の製造方法
JP6061728B2 (ja) 2013-02-27 2017-01-18 株式会社オートネットワーク技術研究所 ラジカル、アニオン併用型光硬化材料
WO2014136871A1 (ja) * 2013-03-08 2014-09-12 日産化学工業株式会社 膜形成用組成物
JP6566476B2 (ja) 2013-06-13 2019-08-28 ダウ・東レ株式会社 長鎖炭化水素基含有ジグリセリン誘導体変性シリコーン及びその利用
JP6151597B2 (ja) 2013-07-29 2017-06-21 デクセリアルズ株式会社 導電性接着フィルムの製造方法、導電性接着フィルム、接続体の製造方法
US20160160079A1 (en) * 2013-07-31 2016-06-09 Nissan Chemical Industries, Ltd. Carbon material dispersed film formation composition
CN105359342B (zh) * 2013-07-31 2018-02-23 迪睿合株式会社 各向异性导电膜及其制造方法
JP6292808B2 (ja) 2013-09-13 2018-03-14 デクセリアルズ株式会社 接着剤、及び発光装置
KR101659128B1 (ko) 2013-09-30 2016-09-22 제일모직주식회사 이방성 도전 필름 및 이를 이용한 반도체 장치
KR102124520B1 (ko) 2013-10-29 2020-06-18 엘지전자 주식회사 태양 전지 모듈 및 그 제조 방법
KR102132940B1 (ko) 2013-11-29 2020-07-10 엘지전자 주식회사 태양 전지 및 그 제조 방법
JP2015135878A (ja) 2014-01-16 2015-07-27 デクセリアルズ株式会社 接続体、接続体の製造方法、接続方法、異方性導電接着剤
EP3104370B1 (en) * 2014-02-05 2021-05-19 Japan Science and Technology Agency Stretchable conductor, method for manufacturing same, and paste for forming stretchable conductor
US9812625B2 (en) 2014-02-18 2017-11-07 Nichia Corporation Light-emitting device having resin member with conductive particles
JP6273897B2 (ja) * 2014-02-26 2018-02-07 日亜化学工業株式会社 接着剤塗布方法および実装基板製造方法
JP2015167106A (ja) 2014-03-04 2015-09-24 日立化成株式会社 異方導電性フィルム及び接続構造体
JP6347635B2 (ja) 2014-03-19 2018-06-27 デクセリアルズ株式会社 異方性導電接着剤
JP2015195190A (ja) 2014-03-28 2015-11-05 三洋化成工業株式会社 光硬化型導電性ペースト
KR101706818B1 (ko) 2014-04-30 2017-02-15 제일모직주식회사 이방 도전성 필름용 조성물, 이방 도전성 필름 및 반도체 장치
JP6609402B2 (ja) 2014-06-19 2019-11-20 デクセリアルズ株式会社 光学フィルム及びその製造方法
JP6245102B2 (ja) 2014-07-23 2017-12-13 コニカミノルタ株式会社 有機エレクトロルミネッセンスモジュール及び有機エレクトロルミネッセンスモジュールの製造方法
CN105684138B (zh) * 2014-07-29 2019-09-06 松下知识产权经营株式会社 半导体部件和半导体安装品的制造方法
EP3035122B1 (en) 2014-12-16 2019-03-20 ATOTECH Deutschland GmbH Method for fine line manufacturing
TWI709221B (zh) 2015-01-13 2020-11-01 日商迪睿合股份有限公司 多層基板及其製造方法、及各向異性導電膜
JP6661886B2 (ja) 2015-03-11 2020-03-11 日立化成株式会社 フィルム状回路接続材料及び回路部材の接続構造体の製造方法
KR102367317B1 (ko) 2015-03-23 2022-02-25 삼성디스플레이 주식회사 인쇄회로기판 어셈블리
KR102300254B1 (ko) 2015-04-14 2021-09-10 삼성디스플레이 주식회사 표시 장치
CN107534231B (zh) 2015-05-27 2020-04-14 迪睿合株式会社 各向异性导电性膜及连接构造体
JP6750197B2 (ja) 2015-07-13 2020-09-02 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
WO2017051872A1 (ja) * 2015-09-25 2017-03-30 積水化学工業株式会社 接続構造体の製造方法、導電性粒子、導電フィルム及び接続構造体
US9904199B2 (en) 2015-10-26 2018-02-27 Canon Kabushiki Kaisha Charging member having outer surface with concave portions bearing exposed elastic particles, and electrophotographic apparatus
WO2017086455A1 (ja) * 2015-11-20 2017-05-26 積水化学工業株式会社 粒子、接続材料及び接続構造体
KR102520559B1 (ko) 2016-02-03 2023-04-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2017179428A (ja) 2016-03-29 2017-10-05 Ｄｏｗａエレクトロニクス株式会社 導電性材料、導電膜の形成方法、回路基板、半導体装置及び半導体装置の製造方法
KR20180024099A (ko) 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
JP6870258B2 (ja) 2016-09-23 2021-05-12 日亜化学工業株式会社 導電性接着剤および導電性材料
JP7035370B2 (ja) 2016-10-31 2022-03-15 デクセリアルズ株式会社 フィラー含有フィルム
US20180177045A1 (en) 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
US10368448B2 (en) 2017-11-11 2019-07-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997812A (ja) * 1995-10-02 1997-04-08 Matsushita Electric Ind Co Ltd 回路基板の接続方法

Also Published As

Publication number Publication date
JP2023024438A (ja) 2023-02-16
US20200098718A1 (en) 2020-03-26
US20190237424A1 (en) 2019-08-01
US11133279B2 (en) 2021-09-28
CN116612912A (zh) 2023-08-18
US10804235B2 (en) 2020-10-13
US20200343211A1 (en) 2020-10-29
CN110097997A (zh) 2019-08-06
JP7185252B2 (ja) 2022-12-07
US10580751B2 (en) 2020-03-03
JP2019134087A (ja) 2019-08-08
US20210398931A1 (en) 2021-12-23
US11735556B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
US10959337B2 (en) Connection structure
KR101082249B1 (ko) 이방성 도전 필름, 그리고 접합체 및 그 제조방법
CN1214271C (zh) 液晶显示装置及其制造方法
KR101975730B1 (ko) 이방성 도전 필름, 이방성 도전 필름의 제조 방법, 접속체의 제조 방법 및 접속 방법
JP2023024438A (ja) 接続構造体および接続構造体の作製方法
TWI588235B (zh) 各向異性導電薄膜、其連接方法及其接合體
KR20120036721A (ko) 이방성 도전 필름
WO2019188372A1 (ja) 導電材料、及び接続体の製造方法
JP2017020047A (ja) 接着フィルム、回路部材の接続構造及び回路部材の接続方法
US11057992B2 (en) Connection structure
JP2013214417A (ja) 回路接続材料、回路部材接続構造体及び回路部材接続構造体の製造方法
CN116419959A (zh) 电路连接用黏合剂薄膜、电路连接用黏合剂组合物以及电路连接结构体及其制造方法
KR20230075473A (ko) 회로 접속용 접착제 필름, 무기 필러 함유 조성물, 및, 회로 접속 구조체 및 그 제조 방법
JP2017183239A (ja) 異方性導電接続構造体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant