KR101082249B1 - 이방성 도전 필름, 그리고 접합체 및 그 제조방법 - Google Patents

이방성 도전 필름, 그리고 접합체 및 그 제조방법 Download PDF

Info

Publication number
KR101082249B1
KR101082249B1 KR1020097026218A KR20097026218A KR101082249B1 KR 101082249 B1 KR101082249 B1 KR 101082249B1 KR 1020097026218 A KR1020097026218 A KR 1020097026218A KR 20097026218 A KR20097026218 A KR 20097026218A KR 101082249 B1 KR101082249 B1 KR 101082249B1
Authority
KR
South Korea
Prior art keywords
circuit member
anisotropic conductive
conductive film
sheet
curing agent
Prior art date
Application number
KR1020097026218A
Other languages
English (en)
Other versions
KR20100017828A (ko
Inventor
도모유키 이시마츠
Original Assignee
소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 filed Critical 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Publication of KR20100017828A publication Critical patent/KR20100017828A/ko
Application granted granted Critical
Publication of KR101082249B1 publication Critical patent/KR101082249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Abstract

회로 부재에 대한 접착 강도를 향상시켜, 높은 도통 신뢰성을 얻을 수 있는 이방성 도전 필름, 그리고 접합체 및 그 제조방법의 제공. 제1 회로 부재와, 상기 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 제2 회로 부재를 전기적으로 접속하는 이방성 도전 필름으로서, 상기 제1 회로 부재측에 배치되는 제1 층과 상기 제2 회로 부재측에 배치되는 제2 층을 포함하며, 상기 제1 층이 양이온계 경화제 및 제1 열경화성 수지를 함유하고, 상기 제2 층이 라디칼계 경화제 및 제2 열경화성 수지를 함유하고, 상기 제1 및 제2 층의 적어도 어느 하나가 도전성 입자를 함유하고, 상기 제1 및 제2 층의 최대 발열 피크 온도의 차이가 20℃ 이내인 것을 특징으로 하는 이방성 도전 필름.

Description

이방성 도전 필름, 그리고 접합체 및 그 제조방법{ANISOTROPIC CONDUCTIVE FILM, JOINED STRUCTURE AND METHOD FOR PRODUCING THE JOINED STRUCTURE}
본 발명은, 이방성 도전 필름, 그리고 접합체 및 그 제조방법에 관한 것이며, 특히, IC 칩, 액정 디스플레이(LCD)에서의 액정 패널(LCD 패널) 등의 회로 부재를 전기적이고 기계적으로 접속 가능한 이방성 도전 필름, 그리고 그 이방성 도전 필름을 포함하는 접합체 및 그 제조방법에 관한 것이다.
종래부터, 회로 부재를 접속하는 수단으로서, 도전성 입자가 분산된 열경화성 수지를 박리 필름에 도포한 테이프형 접속 재료(예를 들어, 이방성 도전 필름(ACF; Anisotropic Conductive Film))가 사용되고 있다.
이 이방성 도전 필름은, 예를 들어, 플렉시블 프린트 기판(FPC)이나 IC 칩의 단자와, LCD 패널의 유리 기판 상에 형성된 ITO(Indium Tin Oxide) 전극을 접속하는 경우를 비롯하여, 여러가지 단자끼리 접착하고 전기적으로 접속하는 경우에 사용되고 있다.
상기 이방성 도전 필름으로서, 양이온계 경화제 및 에폭시 수지를 포함하는 양이온 경화계 이방성 도전 필름이 실용화되어 있어, 저온 경화성이나, 피착체의 휘어짐의 저감을 실현하고 있다.
그러나, 술포늄염 등의 양이온계 경화제는, 경화 활성이 높기 때문에, 미량의 불순물 등에 의해서도 경화 반응이 저해되기 쉬워, 경화 불량 등이 발생하는 문제가 있었다.
특히, IC 칩의 이면에 형성된 폴리이미드로 이루어진 패시베이션막에 의한 경화 불량이 많이 발생하고 있다. 이것은, 양이온 경화계 이방성 도전 필름을 통해 IC 칩을 접속할 때, IC 칩에 양이온 경화계 이방성 도전 필름이 접착되어 경화 반응이 시작되면, 발생한 양이온종(H+)이 패시베이션막의 폴리이미드 원료에 의해 실활되는 것에 의한 것이다. 발생한 양이온종(H+)이 패시베이션막의 폴리이미드 원료에 의해 실활되는 이유로는, 양이온종(H+)이 폴리이미드 중의 질소(N) 원자와 반응하여 트랩되기(R3N→R3N+H의 반응이 일어나, 암모늄염이 생성된다) 때문이라고 생각된다.
또한, 폴리이미드와 Cu 호일을 접착제로 맞붙인 TAB을 사용하여 접속하는 경우에도, 상기 접착제가 폴리아미드로 이루어지므로, 경화 저해를 일으킨다는 문제가 있었다.
또, 상기 이방성 도전 필름으로서, 라디칼계 경화제(유기 과산화물) 및 아크릴 수지를 포함하는 라디칼 경화계 이방성 도전 필름이 PWB측의 접속에서 많이 실용화되어 있어, 저온 경화성을 실현하고 있다. 그러나, 라디칼 경화계 이방성 도전 필름은, 경화 중에 수산기를 생성하지 않기 때문에, 극성을 갖는 피착체와의 상호 작용이 약해지고 접착 강도가 약해져, 경화 불량 등이 발생한다는 문제가 있었다. 특히, 라디칼 경화계 이방성 도전 필름은, LCD 패널측 유리면에 대하여 밀착력이 나빠, 계면 박리를 일으키기 쉽다는 문제가 있었다. 그 때문에, 라디칼 경화계 이방성 도전 필름은, LCD 패널측 접속에는 부적합하고 실적도 나빴다.
또, 이방성 도전 필름의 재료로서 일반적으로 사용되는 고무계 재료는, 경화 저해를 일으키기 쉬워, 경화후의 응력 완화제로서 사용이 제한되며, 또 탄성률 및 Tg가 높아지기 쉬워, 경화후의 기재 변형을 일으키기 쉽다는 문제가 있었다.
또, 라디칼계 경화제(저온 경화)와 이미다졸 경화제(고온 경화)를 혼합한 2원 경화계의 이방성 도전 필름(예를 들어, 특허문헌 1)이 제안되어 있다. 그러나, 경화 메카니즘이 상이한 성분을 혼합하여 제작한 이방성 도전 필름은, 경화시에 층분리를 일으키므로, 내부 크랙이 발생하기 쉬워, 접속 신뢰성이 떨어졌다. 또, 경화를 2단계로 행해야 하므로, 단시간 접속에는 부적합하였다.
또, 라디칼계 경화제와 양이온계 경화제를 혼합한 2원 경화계의 이방성 도전 필름(예를 들어, 특허문헌 2)이나, 바인더 중에 열경화성 조성물과 광경화성 조성물을 함유하는 이방성 도전 필름(예를 들어, 특허문헌 3)이나, 광양이온계 경화제를 포함하는 층과, 광라디칼계 경화제를 포함하는 층을 갖는 2층 구조의 이방성 도전 필름(예를 들어, 특허문헌 4)이 제안되어 있지만, 이들은 모두, IC 칩의 이면에 형성된 폴리이미드로 이루어진 패시베이션막에 의한 경화 불량을 개선하는 것은 아니었다. 따라서, 폴리이미드로 이루어진 패시베이션막에 의한 경화 불량이 발생하지 않는 이방성 도전 필름의 개발이 요구되고 있다.
또, 최근의 LCD, PDP, 유기 EL 등의 표시 장치 부재는, 전기 전도성 등의 관점에서, ITO 등을 베이스로 하고 Al, Mo, Cr, Ti, Cu, Ni 등의 금속 배선을 적층하여 사용되는 경우가 많아, 이방성 도전 필름을 광경화에 의해 경화하여, 회로 부재를 접속하는 것이 어렵게 되었다.
특허문헌 1 : 일본 특허 공개 2007-262412호 공보
특허문헌 2 : 일본 특허 공개 2006-127776호 공보
특허문헌 3 : 일본 특허 공개 2005-235956호 공보
특허문헌 4 : 국제 공개 00/084193호 팜플렛
발명의 개시
본 발명은, 종래의 여러 문제를 해결하여, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은, 회로 부재에 대한 접착 강도를 향상시켜, 높은 도통 신뢰성을 얻을 수 있는 이방성 도전 필름, 그리고 접합체 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하는 수단은 이하와 같다. 즉,
<1> 제1 회로 부재와, 상기 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 제2 회로 부재를 전기적으로 접속하는 이방성 도전 필름으로서, 상기 제1 회로 부재측에 배치되는 제1 층과 상기 제2 회로 부재측에 배치되는 제2 층을 포함하며, 상기 제1 층이 양이온계 경화제 및 제1 열경화성 수지를 함유하고, 상기 제2 층이 라디칼계 경화제 및 제2 열경화성 수지를 함유하고, 상기 제1 및 제2 층의 적어도 어느 하나가 도전성 입자를 함유하며, 상기 제1 및 제2 층의 최대 발열 피크 온도의 차이가 20℃ 이내인 것을 특징으로 하는 이방성 도전 필름이다.
상기 <1>에 기재된 이방성 도전 필름에서는, 양이온계 경화제 및 제1 열경화성 수지를 함유하는 제1 층이, 제1 회로 부재측에 배치되고, 라디칼계 경화제 및 제2 열경화성 수지를 함유하는 제2 층이, 상기 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 제2 회로 부재측에 배치되고, 제1 및 제2 층의 최대 발열 피크 온도의 차이가 20℃ 이내이기 때문에, 회로 부재에 대한 접착 강도를 향상시켜 높은 도통 신뢰성을 얻을 수 있다.
<2> 제1 열경화성 수지가 에폭시 수지이고, 제2 열경화성 수지가 아크릴 수지인 상기 <1>에 기재된 이방성 도전 필름이다.
<3> 양이온계 경화제가 술포늄염이고, 라디칼계 경화제가 유기 과산화물인 상기 <1> 내지 <2> 중 어느 하나에 기재된 이방성 도전 필름이다.
<4> 도전성 입자가 금속 입자 및 금속 피복 수지 입자 중 어느 하나인 상기 <1> 내지 <3> 중 어느 하나에 기재된 이방성 도전 필름이다.
<5> 제2 회로 부재가 빛을 투과하지 않는 재료로 이루어지고, 제1 회로 부재가 금속 재료를 갖는 상기 <1> 내지 <4> 중 어느 하나에 기재된 이방성 도전 필름이다.
<6> 제1 회로 부재와, 상기 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 제2 회로 부재와, 상기 제1 회로 부재와 상기 제2 회로 부재를 전기적으로 접속하는 이방성 도전 필름을 포함하는 접합체로서, 상기 이방성 도전 필름이, 상기 제1 회로 부재측에 배치된 제1 층과 상기 제2 회로 부재측에 배치된 제2 층을 포함하며, 상기 제1 층이 양이온계 경화제 및 제1 열경화성 수지를 함유하고, 상기 제2 층이 라디칼계 경화제 및 제2 열경화성 수지를 함유하며, 상기 제1 및 제2 층의 적어도 어느 하나가 도전성 입자를 함유하고, 상기 제1 및 제2 층의 최대 발열 피크 온도의 차이가 20℃ 이내인 것을 특징으로 하는 접합체이다.
상기 <6>에 기재된 접합체에서는, 양이온계 경화제 및 제1 열경화성 수지를 함유하는 제1 층이, 제1 회로 부재측에 배치되고, 라디칼계 경화제 및 제2 열경화성 수지를 함유하는 제2 층이, 상기 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 제2 회로 부재측에 배치되며, 상기 제1 및 제2 층의 최대 발열 피크 온도의 차이가 20℃ 이내이기 때문에, 회로 부재에 대한 접착 강도를 향상시켜 높은 도통 신뢰성을 얻을 수 있다.
<7> 상기 <1> 내지 <5> 중 어느 하나에 기재된 이방성 도전 필름을 개재(介在)하여, 제1 및 제2 회로 부재를 가열하면서 압착해서 접합하는 접합 공정을 포함하는 것을 특징으로 하는 접합체의 제조방법이다.
상기 접합체의 제조방법에서는, 접합 공정에서, 상기 <1> 내지 <5> 중 어느 하나에 기재된 이방성 도전 필름을 통해, 제1 및 제2 회로 부재가 가열되면서 압착되어 접합된다.
본 발명에 의하면, 상기 종래의 여러 문제를 해결하여, 상기 목적을 달성할 수 있고, 회로 부재에 대한 접착 강도를 향상시켜, 높은 도통 신뢰성을 얻을 수 있는 이방성 도전 필름, 그리고 접합체 및 그 제조방법을 제공할 수 있다.
또, 본 발명에 의하면, 접속후의 회로 부재의 응력을 저감할 수 있다.
발명을 실시하기 위한 최선의 형태
(접합체)
본 발명의 접합체는, 제1 회로 부재와, 제2 회로 부재와, 이방성 도전 필름을 포함하여 이루어지고, 필요에 따라 적절하게 선택한 그 밖의 부재를 더 포함하여 이루어진다. 예를 들어, 도 1에 나타낸 바와 같이, 접합체(100)는, 제1 회로 부재로서의 LCD 패널(10)과, 제2 회로 부재로서의 IC 칩(11)과, 이방성 도전 필름(12)을 갖는다. IC 칩(11)의 단자(11a)와, 이방성 도전 필름(12)의 도전성 입자(12a)와, LCD 패널(10)의 단자(도시되지 않음)가 도통됨으로써, LCD 패널(10)과 IC 칩(11)이 전기적으로 접속된다.
<제1 회로 부재>
상기 제1 회로 부재로는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예를 들어, 유리제의 LCD 기판, 유리제의 PDP 기판, 유리제의 유기 EL 기판 등을 들 수 있다.
또, 제1 회로 부재는, 예를 들어, 알루미늄으로 이루어진 금속 배선을 갖는다. 이와 같이, 제1 회로 부재가 알루미늄 등의 빛을 투과하지 않는 재료로 이루어진 배선을 가지면, 이방성 도전 필름에 함유되는 수지를 광경화하는 것이 어려워지기 때문에, 이방성 도전 필름에 함유되는 수지를 열경화성 수지로 하는 것이 보다 바람직해진다.
<제2 회로 부재>
상기 제2 회로 부재로는, 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 것이라면 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예를 들어, 폴리이미드를 함유하는 패시베이션막이 형성된 IC 칩, Si3N4을 함유하는 패시베이션막이 형성된 IC 칩, IC 칩을 탑재한 TAB 테이프 등을 들 수 있다.
또, 제2 회로 부재는, 빛을 투과하지 않는 재료로 이루어지는 경우가 있다. 이와 같이, 제2 회로 부재가 빛을 투과하지 않는 재료로 이루어지면, 이방성 도전 필름에 함유되는 수지를 광경화하는 것이 어려워지기 때문에, 이방성 도전 필름에 함유되는 수지를 열경화성 수지로 하는 것이 보다 바람직해진다.
<이방성 도전 필름>
상기 이방성 도전 필름은, 제1 층과, 제2 층을 포함하여 이루어지고, 필요에 따라 적절하게 선택한 그 밖의 층을 더 포함하여 이루어진다. 예를 들어, 도 2에 나타낸 바와 같이, 도전성 필름(12)은, 박리층(세퍼레이터)(20)과, 박리층(세퍼레이터)(20) 상에 형성된 제2 층으로서의 절연층(22)과, 절연층(22) 상에 형성된 제1 층으로서의 도전층(21)을 갖는다.
이 도전성 필름(12)은, 예를 들어, 도전층(21)이 LCD 패널(10)(도 1)측이 되도록 접착된다. 그 후, 박리층(세퍼레이터)(20)이 박리되고, IC 칩(11)(도 1)이 절연층(22)측에서 압착되어, 접합체(100)(도 1)가 형성된다.
<<제1 층>>
상기 제1 층으로는, 상기 제1 회로 부재측에 배치되고, 양이온계 경화제 및 제1 열경화성 수지를 함유하는 것이라면 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다. 상기 제1 층은 도전성 입자를 더 함유하는 것이 바람직하다.
<<<양이온계 경화제>>>
상기 양이온계 경화제로는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예를 들어, 술포늄염, 오늄염 등을 들 수 있고, 이들 중에서도 방향족 술포늄염이 바람직하다.
<<<제1 열경화성 수지>>>
상기 제1 열경화성 수지로는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예를 들어, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락형 에폭시 수지나, 이들의 변성 에폭시 수지 등의 열경화성 에폭시 수지를 들 수 있다. 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
<<<도전성 미립자>>>
상기 도전성 입자로는, 특별히 제한은 없고, 종래의 이방성 도전 접착제에서 사용되고 있는 것과 동일한 구성의 입자 직경이 1∼50 ㎛φ인 금속 입자 또는 금속 피복 수지 입자를 사용할 수 있다.
상기 금속 입자로는, 니켈, 코발트, 구리 등을 들 수 있다. 이들의 표면 산화를 방지할 목적으로, 표면에 금, 팔라듐을 씌운 입자를 사용해도 된다. 또한, 표면에 금속 돌기나 유기물로 절연 피막을 씌운 것을 사용해도 된다.
상기 금속 피복 수지 입자로는, 니켈, 코발트, 구리 등의 1종 이상으로 도금을 씌운 완전한 구형의 입자를 들 수 있다. 마찬가지로, 최외표면에 금, 팔라듐을 씌운 입자를 사용해도 된다. 또한, 표면에 금속 돌기나 유기물로 절연 피막을 씌운 것을 사용해도 된다.
<<제2 층>>
상기 제2 층으로는, 상기 제2 회로 부재측에 배치되고, 라디칼계 경화제 및 제2 열경화성 수지를 함유하는 것이라면 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있다. 상기 제2 층은 도전성 입자를 더 함유하고 있어도 된다.
<<<라디칼계 경화제>>>
상기 라디칼계 경화제로는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예를 들어, 유기 과산화물을 들 수 있다.
<<<제2 열경화성 수지>>>
상기 제2 열경화성 수지로는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예를 들어, 메틸아크릴레이트, 에틸아크릴레이트, 이소프로필아크릴레이트, 이소부틸아크릴레이트, 에폭시아크릴레이트, 에틸렌글리콜디아크릴레이트, 디에틸렌글리콜디아크릴레이트, 트리메틸올프로판트리아크릴레이트, 디메틸올트리시클로데칸디아크릴레이트, 테트라메틸렌글리콜테트라아크릴레이트, 2-히드록시-1,3-디아크릴옥시프로판, 2,2-비스[4-(아크릴옥시메톡시)페닐]프로판, 2,2-비스[4-(아크릴옥시에톡시)페닐]프로판, 디시클로펜테닐아크릴레이트, 트리시클로데카닐아크릴레이트, 트리스(아크릴옥시에틸)이소시아누레이트, 우레탄아크릴레이트 등의 아크릴 수지를 들 수 있다. 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
또, 상기 아크릴레이트를 메타크릴레이트로 한 것을 들 수 있고, 이들은, 1종 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
<<제1 층과 제2 층의 최대 발열 피크 온도의 차이>>
상기 제1 층과 제2 층의 최대 발열 피크 온도의 차이는 20℃ 이내이다. 최근에는, LCD 패널의 제조량도 증가하여, 택트 타임 단축에 의한 10초 이하에서의 접속이 행해지고 있다. 단시간에 열을 가하여 접속하는 경우, 상기 제1 층 및 상기 제2 층의 반응 속도가 상이하면, 어느 한 층이 먼저 경화되어 버려 회로 부재를 충분하게 압입할 수 없게 된다.
<<그 밖의 층>>
상기 그 밖의 층으로는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예를 들어, 박리층을 들 수 있다.
상기 박리층으로는, 그 형상, 구조, 크기, 두께, 재료(재질) 등에 관해서는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 박리성이 양호한 것이나 내열성이 높은 것이 바람직하고, 예를 들어, 실리콘 등의 박리제가 도포된 투명한 박리 PET(폴리에틸렌테레프탈레이트) 시트 등을 바람직하게 들 수 있다. 또, PTFE(폴리테트라플루오로에틸렌) 시트를 사용해도 된다.
<그 밖의 부재>
상기 그 밖의 부재로는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있다.
(접합체의 제조방법)
본 발명의 접합체의 제조방법은, 접합 공정을 적어도 포함하며, 필요에 따라 적절하게 선택한 그 밖의 공정을 더 포함한다.
<접합 공정>
상기 접합 공정은, 본 발명의 이방성 도전 필름을 개재하여, 제1 및 제2 회로 부재를 가열하면서 압착해서 접합하는 공정이다.
상기 가열은 토탈 열량에 의해 결정되며, 접속시간 10초 이하로 접합을 완료하는 경우는, 가열 온도 120℃∼220℃에서 행해진다.
상기 압착은, 제2 회로 부재의 종류에 따라 다르며, TAB 테이프의 경우는 압력 2∼6 MPa, IC 칩의 경우는 압력 20∼120 MPa로, 각각 3∼10초간 행해진다.
접합을 초음파와 열에 의해 행해도 된다.
<그 밖의 공정>
상기 그 밖의 공정으로는, 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있다.
도 1은, 본 발명의 접합체를 나타내는 개략 설명도이다.
도 2는, 본 발명의 이방성 도전 필름을 나타내는 개략 설명도이다.
도 3은, 실시예에서 사용한 양이온 경화계 전극 접착용 시트 C1∼C4의 DSC 데이터이다.
도 4는, 실시예에서 사용한 라디칼 경화계 전극 접착용 시트 R1∼R5의 DSC 데이터이다.
도 5는, 실시예에서 사용한 라디칼 경화계 전극 접착용 시트 R6∼R8의 DSC 데이터이다.
이하, 본 발명의 실시예에 관해 설명하지만, 본 발명은 하기 실시예에 전혀 한정되지 않는다.
(제조예 1 : 양이온 경화계 전극 접착용 시트 C1)
페녹시 수지(품명 : YP-50, 도토화성사 제조) 60부, 에폭시 수지(품명 : EP-828, 재팬에폭시레진사 제조) 35부, 실란커플링제(품명 : KBM-403, 신에츠화학공업사 제조) 1부 및 경화제(품명 : SI-60L, 산신화학사 제조) 4부로 구성된 접착제 중에, 도전성 입자(품명 : AUL704, 세키스이화학공업사 제조)를 입자 밀도 50,000개/㎟가 되도록 분산시켜, 두께 20 ㎛의 양이온 경화계 전극 접착용 시트 C1을 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 3에 나타낸다. DSC의 측정은, 질소기류하, 실온으로부터 10℃/min으로 가열한 조건으로 행했다.
(제조예 2 : 양이온 경화계 전극 접착용 시트 C2)
제조예 1에서, 두께 20 ㎛을 두께 10 ㎛로 바꾼 것 외에는, 제조예 1과 동일하게 하여, 양이온 경화계 전극 접착용 시트 C2를 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 3에 나타낸다.
(제조예 3 : 양이온 경화계 전극 접착용 시트 C3)
제조예 2에서, 도전성 입자(품명 : AUL704, 세키스이화학공업사 제조)를 첨가하지 않는 것 외에는, 제조예 2와 동일하게 하여, 양이온 경화계 전극 접착용 시트 C3을 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 3에 나타낸다.
(제조예 4 : 양이온 경화계 전극 접착용 시트 C4)
제조예 2에서, 경화제(품명 : SI-60L, 산신화학사 제조)를 경화제(품명 : SI-80L, 산신화학사 제조)로 바꾼 것 외에는, 제조예 2와 동일하게 하여, 양이온 경화계 전극 접착용 시트 C4를 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 3에 나타낸다.
(제조예 5 : 라디칼 경화계 전극 접착용 시트 R1)
페녹시 수지(품명 : YP50, 도토화성사 제조) 60부, 라디칼 중합성 수지(품명 : EB-600, 다이셀ㆍ사이테크사 제조) 35부, 실란커플링제(품명 : KBM-503, 신에츠화학공업사 제조) 1부 및 경화제(품명 : 퍼부틸 O, 일본유지사 제조) 2부로 구성된 접착제 중에, 도전성 입자(품명 : AUL704, 세키스이화학공업사 제조)를 입자 밀도 50,000개/㎟가 되도록 분산시켜, 두께 20 ㎛의 라디칼 경화계 전극 접착용 시트 R1 을 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 4에 나타낸다.
(제조예 6 : 라디칼 경화계 전극 접착용 시트 R2)
제조예 5에서, 두께 20 ㎛을 두께 10 ㎛로 바꾼 것 외에는, 제조예 5와 동일하게 하여, 라디칼 경화계 전극 접착용 시트 R2를 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 4에 나타낸다.
(제조예 7 : 라디칼 경화계 전극 접착용 시트 R3)
제조예 6에서, 도전성 입자(품명 : AUL704, 세키스이화학공업사 제조)를 첨가하지 않는 것 외에는, 제조예 6과 동일하게 하여, 라디칼 경화계 전극 접착용 시트 R3을 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 4에 나타낸다.
(제조예 8 : 라디칼 경화계 전극 접착용 시트 R4)
제조예 7에서, 경화제(품명 : 퍼부틸 O, 일본유지사 제조)의 첨가량을 2부에서 0.5부로 바꾼 것 외에는, 제조예 7과 동일하게 하여, 라디칼 경화계 전극 접착용 시트 R4를 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 4에 나타낸다.
(제조예 9 : 라디칼 경화계 전극 접착용 시트 R5)
제조예 7에서, 경화제(품명 : 퍼부틸 O, 일본유지사 제조)의 첨가량을 2부에서 6부로 바꾼 것 외에는, 제조예 7과 동일하게 하여, 라디칼 경화계 전극 접착용 시트 R5를 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 4에 나타낸다.
(제조예 10 : 라디칼 경화계 전극 접착용 시트 R6)
제조예 7에서, 경화제(품명 : 퍼부틸 O, 일본유지사 제조)를 경화제(품명 : 퍼로일 L, 일본유지사 제조)로 바꾼 것 외에는, 제조예 7과 동일하게 하여, 라디칼 경화계 전극 접착용 시트 R6을 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 5에 나타낸다.
(제조예 11 : 라디칼 경화계 전극 접착용 시트 R7 및 R7-2)
제조예 7에서, 경화제(품명 : 퍼부틸 O, 일본유지사 제조)를 경화제(품명 : 퍼부틸 E, 일본유지사 제조)로 바꾼 것 외에는, 제조예 7과 동일하게 하여, 라디칼 경화계 전극 접착용 시트 R7을 제작했다.
또한, 제조예 7에서, 경화제(품명 : 퍼부틸 O, 일본유지사 제조) 2부를 경화제(품명 : 퍼부틸 E, 일본유지사 제조) 0.5부로 바꾼 것 외에는, 제조예 7과 동일하게 하여, 라디칼 경화계 전극 접착용 시트 R7-2를 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 5에 나타낸다.
(제조예 12 : 라디칼 경화계 전극 접착용 시트 R8)
제조예 7에서, 경화제(품명 : 퍼부틸 O, 일본유지사 제조)를 경화제(품명 : 퍼쿠밀 D, 일본유지사 제조)로 바꾼 것 외에는, 제조예 7과 동일하게 하여, 라디칼 경화계 전극 접착용 시트 R8을 제작했다.
또, DSC 측정기(품명 : EXSTAR6000, 세이코인스툴사 제조)를 이용하여 최대 발열 피크 온도를 측정했다. 결과를 표 1 및 도 5에 나타낸다.
Figure 112009077665914-pct00001
(제조예 13 : 광양이온 경화계 전극 접착용 시트 U1)
페녹시 수지(품명 : YP-50, 도토화성사 제조) 60부, 에폭시 수지(품명 : EP-828, 재팬에폭시레진사 제조) 35부, 실란커플링제(품명 : KBM-403, 신에츠화학공업사 제조) 1부 및 광경화제(품명 : 사이라큐어 UVI-6990, 유니온카바이드사 제조) 2부로 구성된 접착제 중에, 도전성 입자(품명 : AUL704, 세키스이화학공업사 제조)를 입자 밀도 50,000개/㎟가 되도록 분산시켜, 두께 20 ㎛의 광양이온 경화계 전극 접착용 시트 U1을 제작했다.
(제조예 14 : 광양이온 경화계 전극 접착용 시트 U2)
제조예 13에서, 두께 20 ㎛을 두께 10 ㎛로 바꾼 것 외에는, 제조예 13과 동일하게 하여, 광양이온 경화계 전극 접착용 시트 U2를 제작했다.
(비교예 1)
제조예 1에서 제작한 양이온 경화계 전극 접착용 시트 C1을 개재해서, IC 칩 A(치수 : 1.8 mm×20.0 mm, 두께 : 0.5 mmt, 금범프 사이즈 : 30 ㎛×85 ㎛, 범프 높이 : 15 ㎛t, 피치 : 50 ㎛)와, IC 칩 A의 패턴에 대응한 알루미늄 패턴 유리 기판(코닝사 제조, 1737F, 사이즈, 50 mm×30 mm×0.5 mm)을 접속하여, 접합체 C1-A를 제작했다. IC 칩 A의 패시베이션막으로는, Si3N4이 사용되고 있다. 여기서, IC 칩 A와 알루미늄 패턴 유리 기판의 접속은, 190℃, 80 MPa, 5초간 IC 칩 A를 압입함으로써 행했다.
또한, 제조예 1에서 제작한 양이온 경화계 전극 접착용 시트 C1을 개재해서, IC 칩 B(치수 : 1.8 mm×20.0 mm, 두께 : 0.5 mmt, 금범프 사이즈 : 30 ㎛×85 ㎛, 범프 높이 : 15 ㎛t, 피치 : 50 ㎛)와, IC 칩 B의 패턴에 대응한 알루미늄 패턴 유리 기판(코닝사 제조, 1737F, 사이즈, 50 mm×30 mm×0.5 mm)을 접속하여, 접합체 C1-B를 제작했다. IC 칩 B의 패시베이션막으로는, 폴리이미드가 사용되고 있다. 여기서, IC 칩 B와 알루미늄 패턴 유리 기판의 접속은, 190℃, 80 MPa, 5초간 IC 칩 B를 압입함으로써 행했다.
<접속 저항의 측정>
제작한 접합체 C1-A 및 C1-B에 관해, 테스터를 이용하여 접속 저항(초기의 접속 저항 및 환경 시험(85℃/85%/500시간)후의 접속 저항)을 측정했다. 접합체 C1-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 C1-B의 결과를 표 2의 「B 타입」란에 나타낸다.
<접착 강도의 측정>
제작한 접합체 C1-A 및 C1-B에 관해, 다이셰어 측정기(품명 : Dage2400, 데이지사 제조)를 이용하여 초기 접착 강도를 측정했다. 접합체 C1-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 C1-B의 결과를 표 2의 「B 타입」란에 나타낸다.
<단면 해석>
제작한 접합체 C1-A 및 C1-B에 관해, 환경 시험(85℃/85%/500시간)후에 단면 연마하여 접속 상태를 확인했다. 접합체 C1-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 C1-B의 결과를 표 2의 「B 타입」란에 나타낸다.
(비교예 2)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 제조예 5에서 제작한 라디칼 경화계 전극 접착용 시트 R1로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 R1-A 및 R1-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 R1-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 R1-B의 결과를 표 2의 「B 타입」란에 나타낸다.
(비교예 3)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D1로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D1-A 및 D1-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D1-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D1-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D1은, 표 3에 나타낸 바와 같이, 제조예 12에서 제작한 라디칼 경화계 전극 접착용 시트 R8과, 제조예 2에서 제작한 양이온 경화계 전극 접착용 시트 C2의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R8이 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C2가 접착되어 있고, 최대 발열 피크 온도의 차이가 31℃이다.
(실시예 1)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D2로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D2-A 및 D2-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D2-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D2-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D2는, 표 3에 나타낸 바와 같이, 제조예 11에서 제작한 라디칼 경화계 전극 접착용 시트 R7과, 제조예 2에서 제작한 양이온 경화계 전극 접착용 시트 C2의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R7이 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C2가 접착되어 있고, 최대 발열 피크 온도의 차이가 19℃이다.
(실시예 2)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D3으로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D3-A 및 D3-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D3-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D3-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D3은, 표 3에 나타낸 바와 같이, 제조예 7에서 제작한 라디칼 경화계 전극 접착용 시트 R3과, 제조예 2에서 제작한 양이온 경화계 전극 접착용 시트 C2의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R3이 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C2가 접착되어 있고, 최대 발열 피크 온도의 차이가 4℃이다.
(실시예 3)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D4로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D4-A 및 D4-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D4-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D4-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D4는, 표 3에 나타낸 바와 같이, 제조예 11에서 제작한 라디칼 경화계 전극 접착용 시트 R7과, 제조예 4에서 제작한 양이온 경화계 전극 접착용 시트 C4의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R7이 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C4가 접착되어 있고, 최대 발열 피크 온도의 차이가 5℃이다.
(실시예 4)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D5로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D5-A 및 D5-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D5-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D5-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D5는, 표 3에 나타낸 바와 같이, 제조예 7에서 제작한 라디칼 경화계 전극 접착용 시트 R3과, 제조예 4에서 제작한 양이온 경화계 전극 접착용 시트 C4의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R3이 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C4가 접착되어 있고, 최대 발열 피크 온도의 차이가 20℃이다.
(비교예 4)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D6으로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D6-A 및 D6-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D6-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D6-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D6는, 표 3에 나타낸 바와 같이, 제조예 10에서 제작한 라디칼 경화계 전극 접착용 시트 R6과, 제조예 4에서 제작한 양이온 경화계 전극 접착용 시트 C4의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R6이 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C4가 접착되어 있고, 최대 발열 피크 온도의 차이가 32℃이다.
(비교예 5)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D7로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D7-A 및 D7-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D7-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D7-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D7는, 표 3에 나타낸 바와 같이, 제조예 11에서 제작한 라디칼 경화계 전극 접착용 시트 R7-2와, 제조예 2에서 제작한 양이온 경화계 전극 접착용 시트 C2의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R7-2가 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C2가 접착되어 있고, 최대 발열 피크 온도의 차이가 25℃이다.
(실시예 5)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D8로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D8-A 및 D8-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D8-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D8-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D8은, 표 3에 나타낸 바와 같이, 제조예 8에서 제작한 라디칼 경화계 전극 접착용 시트 R4와, 제조예 2에서 제작한 양이온 경화계 전극 접착용 시트 C2의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R4가 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C2가 접착되어 있고, 최대 발열 피크 온도의 차이가 9℃이다.
(실시예 6)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D9로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D9-A 및 D9-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D9-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D9-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D9는, 표 3에 나타낸 바와 같이, 제조예 8에서 제작한 라디칼 경화계 전극 접착용 시트 R4와, 제조예 4에서 제작한 양이온 경화계 전극 접착용 시트 C4의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R4가 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C4가 접착되어 있고, 최대 발열 피크 온도의 차이가 15℃이다.
(비교예 6)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D10으로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D10-A 및 D10-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D10-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D10-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D10는, 표 3에 나타낸 바와 같이, 제조예 9에서 제작한 라디칼 경화계 전극 접착용 시트 R5와, 제조예 4에서 제작한 양이온 경화계 전극 접착용 시트 C4의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R5가 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C4가 접착되어 있고, 최대 발열 피크 온도의 차이가 27℃이다.
(실시예 7)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D11로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D11-A 및 D11-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D11-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D11-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D11은, 표 3에 나타낸 바와 같이, 제조예 6에서 제작한 라디칼 경화계 전극 접착용 시트 R2와, 제조예 2에서 제작한 양이온 경화계 전극 접착용 시트 C2의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R2가 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C2가 접착되어 있고, 최대 발열 피크 온도의 차이가 4℃이다. 또, IC 칩측 및 알루미늄 패턴 유리 기판측의 시트 모두에(라디칼 경화계 전극 접착용 시트 R2 및 양이온 경화계 전극 접착용 시트 C2) 도전성 입자가 함유되어 있다.
(실시예 8)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D12로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D12-A 및 D12-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D12-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D12-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D12는, 표 3에 나타낸 바와 같이, 제조예 6에서 제작한 라디칼 경화계 전극 접착용 시트 R2와, 제조예 3에서 제작한 양이온 경화계 전극 접착용 시트 C3의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R2가 접착되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트 C3가 접착되어 있고, 최대 발열 피크 온도의 차이가 4℃이다. 또, IC 칩측의 시트(라디칼 경화계 전극 접착용 시트 R2)에 도전성 입자가 함유되어 있다.
(비교예 7)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D13으로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D13-A 및 D13-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D13-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D13-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D13은, 표 3에 나타낸 바와 같이, 제조예 7에서 제작한 라디칼 경화계 전극 접착용 시트 R2와, 제조예 2에서 제작한 양이온 경화계 전극 접착용 시트 C3의 2층 구조로 이루어지고, IC 칩측에 양이온 경화계 전극 접착용 시트 C3가 접착되고, 알루미늄 패턴 유리 기판측에 라디칼 경화계 전극 접착용 시트 R2가 접착되어 있고(역접착), 최대 발열 피크 온도의 차이가 4℃이다.
(비교예 8)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 제조예 13에서 제작한 광양이온 경화계 전극 접착용 시트 U1로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 U1-A 및 U1-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 U1-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 U1-B의 결과를 표 2의 「B 타입」란에 나타낸다.
(비교예 9)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D14로 바꾸고, IC 칩과 알루미늄 패턴 유리 기판의 접속을 「190℃, 80 MPa, 5초로 IC 칩을 압입하는 것」에서 「130℃, 80 MPa, 3초로 IC 칩을 압입한 후, 알루미늄 패턴 유리 기판측으로부터 자외선(메탈할라이드 램프, 광량 3,000 mJ/㎠)을 20초간 조사하는 것」으로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D14-A 및 D14-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D14-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D14-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D14는, 표 3에 나타낸 바와 같이, 제조예 7에서 제작한 라디칼 경화계 전극 접착용 시트 R3과, 제조예 14에서 제작한 광양이온 경화계 전극 접착용 시트 U2의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R3이 접착되고, 알루미늄 패턴 유리 기판측에 광양이온 경화계 전극 접착용 시트 U2가 접착되어 있다.
(비교예 10)
비교예 1에서, 양이온 경화계 전극 접착용 시트 C1을 2층 구조의 전극 접착용 시트 D15로 바꾸고, IC 칩과 알루미늄 패턴 유리 기판의 접속을 「190℃, 80 MPa, 5초로 IC 칩을 압입하는 것」에서 「130℃, 80 MPa, 3초로 IC 칩을 압입한 후, 알루미늄 패턴 유리 기판측으로부터 자외선(메탈할라이드 램프, 광량 3,000 mJ/㎠)을 20초간 조사하는 것」으로 바꾼 것 외에는, 비교예 1과 동일하게 하여, 접합체 D15-A 및 D15-B를 제작하여, 접속 저항의 측정, 접착 강도의 측정 및 단면 해석을 했다. 접합체 D15-A의 결과를 표 2의 「A 타입」란에 나타내고, 접합체 D15-B의 결과를 표 2의 「B 타입」란에 나타낸다.
2층 구조의 전극 접착용 시트 D15는, 표 3에 나타낸 바와 같이, 제조예 12에서 제작한 라디칼 경화계 전극 접착용 시트 R8과, 제조예 14에서 제작한 광양이온 경화계 전극 접착용 시트 U2의 2층 구조로 이루어지고, IC 칩측에 라디칼 경화계 전극 접착용 시트 R8이 접착되고, 알루미늄 패턴 유리 기판측에 광양이온 경화계 전극 접착용 시트 U2가 접착되어 있다.
Figure 112009077665914-pct00002
Figure 112009077665914-pct00003
표 2에서, 실시예 1∼8에서는, IC 칩측에 라디칼 경화계 전극 접착용 시트가 배치되고, 알루미늄 패턴 유리 기판측에 양이온 경화계 전극 접착용 시트가 배치되고, 양이온 경화계 전극 접착용 시트와 라디칼 경화계 전극 접착용 시트의 최대 발열 피크 온도의 차이가 20℃ 이내이기 때문에, IC 칩 및 알루미늄 패턴 유리 기판에 대한 접착 강도를 향상시켜, 높은 도통 신뢰성을 얻을 수 있다는 것을 알 수 있다.
또, 표 2에서, 비교예 1에서는, 이방성 도전 필름이 양이온 경화계 전극 접착용 시트의 1층 구조이기 때문에, IC 칩 B(폴리이미드로 이루어진 패시베이션막)에 대한 접속 강도를 유지할 수 없어, 박리가 발생해 버린다는 것을 알 수 있다.
또, 표 2에서, 비교예 2에서는, 이방성 도전 필름이 라디칼 경화계 전극 접착용 시트의 1층 구조이기 때문에, 알루미늄 패턴 유리 기판(특히, 알루미늄 패턴 이외의 유리면)에 대한 접속 강도를 유지할 수 없어, 박리가 발생해 버린다는 것을 알 수 있다.
또, 표 2에서, 비교예 4 및 6에서는, DSC 측정에서의 양이온 경화계 전극 접착용 시트와 라디칼 경화계 전극 접착용 시트의 최대 발열 피크 온도의 차이가 20℃를 넘기 때문에, IC 칩을 압입하기 전에 IC 칩측에 배치된 수지가 경화되어 버리고, 도전성 입자가 단자에 접하지 않아, 높은 도통 신뢰성을 얻을 수 없다는 것을 알 수 있다. 또, 비교예 3 및 5에서는, DSC 측정에서의 양이온 경화계 전극 접착용 시트와 라디칼 경화계 전극 접착용 시트의 최대 발열 피크 온도의 차이가 20℃를 넘고, 알루미늄 패턴 유리 기판측에 배치된 수지는 충분히 경화되었지만, IC 칩측에 배치된 수지는 미경화이고 충분한 응집력을 얻을 수 없으며, 또한 도전성 입자가 단자에 접하지 않기 때문에, 높은 도통 신뢰성을 얻을 수 없었다. 따라서, 압착 온도를 20℃ 높여 (210℃에서) 접합을 시도했지만, 알루미늄 패턴 유리 기판측에 배치된 수지가 IC 칩을 압입하기 전에 경화되어 버려, 양호한 도통 신뢰성을 얻을 수는 없었다.
또, 표 2에서, 비교예 7에서는, IC 칩측에 양이온 경화계 전극 접착용 시트가 배치되고, 알루미늄 패턴 유리 기판측에 라디칼 경화계 전극 접착용 시트가 배치되어 있기 때문에, 알루미늄 패턴 유리 기판에 대한 접속 강도 및 IC 칩 B(폴리이미드로 이루어진 패시베이션막)에 대한 접속 강도를 유지할 수 없어, 박리가 발생해 버린다는 것을 알 수 있다.
또, 표 2에서, 비교예 8∼10에서는, 이방성 도전 필름이 광경화계이기 때문에, 도전성 입자가 충분히 찌부러지지 않아, 도전성 입자의 주위에 간극이 발생하여, 높은 도통 신뢰성을 얻을 수 없다는 것을 알 수 있다. 이것은, 이방성 도전 필름에서의 수지의 경화가 충분하지 않았기 때문이라고 생각된다.

Claims (7)

  1. 제1 회로 부재와, 상기 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 제2 회로 부재를 전기적으로 접속하는 이방성 도전 필름으로서,
    상기 제1 회로 부재측에 배치되는 제1 층과 상기 제2 회로 부재측에 배치되는 제2 층을 포함하며,
    상기 제1 층이 양이온계 경화제 및 제1 열경화성 수지를 함유하고,
    상기 제2 층이 라디칼계 경화제 및 제2 열경화성 수지를 함유하며,
    상기 제1 및 제2 층 중 어느 하나 또는 둘다 도전성 입자를 함유하고,
    상기 제1 및 제2 층의 DSC 측정에 따른 최대 발열 피크 온도의 차이가 20℃ 이내인 것을 특징으로 하는 이방성 도전 필름.
  2. 제1항에 있어서, 제1 열경화성 수지가 에폭시 수지이고, 제2 열경화성 수지가 아크릴 수지인 이방성 도전 필름.
  3. 제1항에 있어서, 양이온계 경화제가 술포늄염이고, 라디칼계 경화제가 유기 과산화물인 이방성 도전 필름.
  4. 제1항에 있어서, 도전성 입자가 금속 입자 및 금속 피복 수지 입자 중 어느 하나인 이방성 도전 필름.
  5. 제1항에 있어서, 제2 회로 부재가 빛을 투과하지 않는 재료로 이루어지고, 제1 회로 부재가 금속 재료를 갖는 이방성 도전 필름.
  6. 제1 회로 부재와, 상기 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 제2 회로 부재와, 상기 제1 회로 부재와 상기 제2 회로 부재를 전기적으로 접속하는 이방성 도전 필름을 구비하는 접합체로서,
    상기 이방성 도전 필름이, 상기 제1 회로 부재측에 배치된 제1 층과 상기 제2 회로 부재측에 배치된 제2 층을 포함하며,
    상기 제1 층이 양이온계 경화제 및 제1 열경화성 수지를 함유하고,
    상기 제2 층이 라디칼계 경화제 및 제2 열경화성 수지를 함유하며,
    상기 제1 및 제2 층 중 어느 하나 또는 둘다 도전성 입자를 함유하고,
    상기 제1 및 제2 층의 DSC 측정에 따른 최대 발열 피크 온도의 차이가 20℃ 이내인 것을 특징으로 하는 접합체.
  7. 제1 회로 부재와, 상기 제1 회로 부재와 대향하는 면에 질소 원자를 함유하는 막이 형성된 제2 회로 부재를 전기적으로 접속하는 이방성 도전 필름으로서,
    상기 제1 회로 부재측에 배치되는 제1 층과 상기 제2 회로 부재측에 배치되는 제2 층을 포함하며,
    상기 제1 층이 양이온계 경화제 및 제1 열경화성 수지를 함유하고,
    상기 제2 층이 라디칼계 경화제 및 제2 열경화성 수지를 함유하며,
    상기 제1 및 제2 층 중 어느 하나 또는 둘다 도전성 입자를 함유하고,
    상기 제1 및 제2 층의 DSC 측정에 따른 최대 발열 피크 온도의 차이가 20℃ 이내인 이방성 도전 필름을 개재(介在)하여, 제1 및 제2 회로 부재를 가열하면서 압착해서 접합하는 접합 공정을 포함하는 것을 특징으로 하는 접합체의 제조방법.
KR1020097026218A 2008-03-27 2009-03-12 이방성 도전 필름, 그리고 접합체 및 그 제조방법 KR101082249B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008084423 2008-03-27
JPJP-P-2008-084423 2008-03-27

Publications (2)

Publication Number Publication Date
KR20100017828A KR20100017828A (ko) 2010-02-16
KR101082249B1 true KR101082249B1 (ko) 2011-11-09

Family

ID=41113522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026218A KR101082249B1 (ko) 2008-03-27 2009-03-12 이방성 도전 필름, 그리고 접합체 및 그 제조방법

Country Status (7)

Country Link
US (2) US8247697B2 (ko)
JP (1) JP5226562B2 (ko)
KR (1) KR101082249B1 (ko)
CN (1) CN101689716B (ko)
HK (1) HK1139790A1 (ko)
TW (1) TWI452401B (ko)
WO (1) WO2009119324A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897778B2 (ja) * 2008-11-20 2012-03-14 ソニーケミカル＆インフォメーションデバイス株式会社 接続フィルム、並びに、接合体及びその製造方法
CN104877611B (zh) * 2009-11-17 2020-04-10 日立化成株式会社 电路连接材料、使用其的连接结构体、临时压接方法以及应用
JP5825503B2 (ja) * 2009-12-22 2015-12-02 スリーボンドファインケミカル株式会社 異方導電性接着剤
JP5833809B2 (ja) * 2010-02-01 2015-12-16 デクセリアルズ株式会社 異方性導電フィルム、接合体及び接続方法
JP5402804B2 (ja) * 2010-04-12 2014-01-29 デクセリアルズ株式会社 発光装置の製造方法
JP5558184B2 (ja) * 2010-04-20 2014-07-23 デクセリアルズ株式会社 異方性導電フィルム、接合体及び接続方法
JP5614135B2 (ja) * 2010-07-06 2014-10-29 デクセリアルズ株式会社 異方性導電接着剤、その製造方法、接続構造体及びその製造方法
KR101332436B1 (ko) * 2010-12-06 2013-11-22 제일모직주식회사 이방 전도성 필름
JP5690637B2 (ja) * 2011-04-12 2015-03-25 デクセリアルズ株式会社 異方性導電フィルム、接続方法及び接続構造体
KR101381118B1 (ko) * 2011-11-04 2014-04-04 제일모직주식회사 이방 전도성 접착 필름용 조성물 및 이를 이용한 이방 전도성 접착 필름
JP2013105636A (ja) * 2011-11-14 2013-05-30 Dexerials Corp 異方性導電フィルム、接続方法、及び接合体
KR101479658B1 (ko) * 2011-11-18 2015-01-06 제일모직 주식회사 가압착 공정성이 개선된 이방성 도전 필름
KR101355855B1 (ko) * 2011-12-19 2014-01-29 제일모직주식회사 이방성 도전 필름
KR101375298B1 (ko) * 2011-12-20 2014-03-19 제일모직주식회사 전도성 미립자 및 이를 포함하는 이방 전도성 필름
TW201422745A (zh) * 2012-08-03 2014-06-16 Dexerials Corp 異向性導電膜及其製造方法
JP6002518B2 (ja) * 2012-09-21 2016-10-05 デクセリアルズ株式会社 異方性導電フィルム、接続方法、及び接合体
JP6044261B2 (ja) * 2012-10-22 2016-12-14 日立化成株式会社 異方導電性接着剤組成物
JP2014102943A (ja) * 2012-11-19 2014-06-05 Dexerials Corp 異方性導電フィルム、接続方法、及び接合体
JP6180159B2 (ja) 2013-04-04 2017-08-16 デクセリアルズ株式会社 異方性導電フィルム、接続方法、及び接合体
JP6307308B2 (ja) * 2014-03-06 2018-04-04 デクセリアルズ株式会社 接続構造体の製造方法、及び回路接続材料
JP6661969B2 (ja) * 2014-10-28 2020-03-11 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
JP6510846B2 (ja) * 2015-03-24 2019-05-08 デクセリアルズ株式会社 異方性導電フィルム、接続方法、及び接合体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127107A (ja) 1999-10-22 2001-05-11 Sony Chem Corp 接続材料および接続体
JP2003045515A (ja) 2001-07-31 2003-02-14 Hitachi Chem Co Ltd 回路接続用接着剤及びそれを用いた回路接続方法、接続構造体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04118873A (ja) * 1990-09-08 1992-04-20 Catalysts & Chem Ind Co Ltd 異方導電性回路基材
JPH0645024A (ja) 1992-07-22 1994-02-18 Hitachi Chem Co Ltd 異方導電性接着フィルム
JP4214416B2 (ja) 1997-02-27 2009-01-28 セイコーエプソン株式会社 接着方法及び液晶装置の製造方法
DE69836078T2 (de) * 1997-03-31 2007-05-10 Hitachi Chemical Co., Ltd. Material zur verbindung von leiterplatten und verfahren zur verbindung von schaltungsanschlüssen
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP3777837B2 (ja) * 1998-11-11 2006-05-24 コニカミノルタホールディングス株式会社 液晶光変調デバイスの製造方法
WO2000046315A1 (fr) 1999-02-08 2000-08-10 Hitachi Chemical Co., Ltd. Adhesif, structure de connexion d'electrodes, et procede de connexion d'electrodes
JP4644692B2 (ja) 2000-03-07 2011-03-02 ソニーケミカル＆インフォメーションデバイス株式会社 電極間接続体の製造方法
WO2001071854A1 (en) * 2000-03-23 2001-09-27 Sony Corporation Electrical connection material and electrical connection method
KR100463558B1 (ko) * 2000-04-25 2004-12-29 히다치 가세고교 가부시끼가이샤 회로접속용 접착제 및 그것을 사용한 회로접속방법 및 회로접속구조체
JP4282417B2 (ja) * 2003-09-12 2009-06-24 ソニーケミカル＆インフォメーションデバイス株式会社 接続構造体
WO2005054388A1 (ja) * 2003-12-04 2005-06-16 Asahi Kasei Emd Corporation 異方導電性接着シート及び接続構造体
KR101000455B1 (ko) * 2004-01-15 2010-12-13 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4492148B2 (ja) 2004-02-18 2010-06-30 日立化成工業株式会社 回路接続方法
DE102005013537A1 (de) * 2004-03-24 2005-10-20 Sharp Kk Fotoelektrischer Wandler und Herstellverfahren für einen solchen
JP4534716B2 (ja) 2004-10-26 2010-09-01 日立化成工業株式会社 回路接続材料並びに回路端子の接続構造体及び接続方法
WO2008133186A1 (ja) 2007-04-19 2008-11-06 Hitachi Chemical Company, Ltd. 回路接続用接着フィルム、接続構造体及びその製造方法
JP4897778B2 (ja) * 2008-11-20 2012-03-14 ソニーケミカル＆インフォメーションデバイス株式会社 接続フィルム、並びに、接合体及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127107A (ja) 1999-10-22 2001-05-11 Sony Chem Corp 接続材料および接続体
JP2003045515A (ja) 2001-07-31 2003-02-14 Hitachi Chem Co Ltd 回路接続用接着剤及びそれを用いた回路接続方法、接続構造体

Also Published As

Publication number Publication date
US20120285603A1 (en) 2012-11-15
US8247697B2 (en) 2012-08-21
TW200941101A (en) 2009-10-01
KR20100017828A (ko) 2010-02-16
CN101689716B (zh) 2011-08-03
TWI452401B (zh) 2014-09-11
WO2009119324A1 (ja) 2009-10-01
US8980043B2 (en) 2015-03-17
US20100065303A1 (en) 2010-03-18
CN101689716A (zh) 2010-03-31
HK1139790A1 (en) 2010-09-24
JP2009259787A (ja) 2009-11-05
JP5226562B2 (ja) 2013-07-03

Similar Documents

Publication Publication Date Title
KR101082249B1 (ko) 이방성 도전 필름, 그리고 접합체 및 그 제조방법
KR101085722B1 (ko) 접속 필름, 및 접합체 및 그 제조 방법
US7888604B2 (en) Connection method of a flexible printed circuit board with two printed circuit boards, and electric or electronic component with parts connected by the connection method
JP4978493B2 (ja) 回路接続材料、接続構造体及びその製造方法
KR20110066235A (ko) 접착제 조성물 및 이것을 이용한 회로 접속 재료, 및 회로 부재의 접속 방법 및 회로 접속체
KR101344965B1 (ko) 이방성 도전 필름, 접합체, 및 접합체의 제조 방법
JP7347576B2 (ja) 接着剤フィルム
KR20100037124A (ko) 접착제 및 접합체
JP2009242508A (ja) 接着剤及び接合体
KR20120036957A (ko) 절연성 수지 필름 및 이것을 사용한 접합체 및 그의 제조 방법
KR20130029804A (ko) 접합체 및 그의 제조 방법
KR101994507B1 (ko) 이방성 도전 재료를 사용한 접속 방법 및 이방성 도전 접합체
KR20180039608A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP5315031B2 (ja) 異方性導電フィルム、並びに、接合体及びその製造方法
TW201217482A (en) Adhesive film, and connection structure and connecting method for circuit member
KR20140019235A (ko) 회로 접속 재료
JP4055583B2 (ja) 回路接続用接着剤組成物、これを用いた回路端子の接続方法及び回路端子の接続構造
WO2016052130A1 (ja) 異方性導電フィルム、及び接続方法
JP2009161684A (ja) 回路接続用接着剤組成物、この接着剤組成物用いた回路部材の接続構造及び回路部材の接続方法
TWI696684B (zh) 連接方法、各向異性導電薄膜，接合體的前驅物及接合體
WO2024090129A1 (ja) 接続材料、接続構造体、及び接続構造体の製造方法
JP2009164596A (ja) 回路接続用接着フィルム、及び回路部材の位置識別用のマークを認識する方法
KR20220161358A (ko) 접착제 조성물 및 접속 구조체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 8