KR101000455B1 - 구동 칩 및 이를 갖는 표시장치 - Google Patents

구동 칩 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR101000455B1
KR101000455B1 KR1020040002965A KR20040002965A KR101000455B1 KR 101000455 B1 KR101000455 B1 KR 101000455B1 KR 1020040002965 A KR1020040002965 A KR 1020040002965A KR 20040002965 A KR20040002965 A KR 20040002965A KR 101000455 B1 KR101000455 B1 KR 101000455B1
Authority
KR
South Korea
Prior art keywords
conductive
output
bumps
bump
driving chip
Prior art date
Application number
KR1020040002965A
Other languages
English (en)
Other versions
KR20050075476A (ko
Inventor
황성용
오원식
최성락
송춘호
윤주영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040002965A priority Critical patent/KR101000455B1/ko
Priority to PCT/KR2004/001394 priority patent/WO2005067398A2/en
Priority to CNB2004800404512A priority patent/CN100479139C/zh
Priority to TW093117653A priority patent/TWI364574B/zh
Priority to US10/881,156 priority patent/US7450393B2/en
Priority to JP2004334187A priority patent/JP2005203745A/ja
Publication of KR20050075476A publication Critical patent/KR20050075476A/ko
Application granted granted Critical
Publication of KR101000455B1 publication Critical patent/KR101000455B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N15/00—Machines or apparatus for other treatment of fruits or vegetables for human purposes; Machines or apparatus for topping or skinning flower bulbs
    • A23N15/08—Devices for topping or skinning onions or flower bulbs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
    • A23N7/00—Peeling vegetables or fruit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

결합 신뢰성을 향상시킬 수 있는 구동 칩 및 이를 갖는 표시장치가 개시되어 있다. 구동 칩은 내부에 형성된 구동 회로를 포함하는 베이스 몸체, 베이스 몸체의 일면에 4열 이상으로 형성되며, 각 열은 베이스 몸체의 길이 방향을 따라 배열되는 도전 범프, 베이스 몸체의 일면에 형성되어 구동 회로와 도전 범프를 전기적으로 연결하는 도전 배선을 포함한다. 도전 범프는 도전 배선을 통하여 구동 회로와 대응되는 셀 영역에 형성된다. 따라서, 도전 범프 간의 이격 거리 및 각 도전 범프의 크기가 증가되어 표시패널과의 결합 신뢰성을 향상시킬 수 있다.

Description

구동 칩 및 이를 갖는 표시장치{DRIVING CHIP AND DISPLAY APPARATUS HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 구동 칩을 도시한 사시도이다.
도 2는 도 1에 도시된 구동 칩의 일면을 도시한 평면도이다.
도 3은 도 1에 도시된 구동 칩을 베이스 몸체의 일면과 평행하게 절단한 단면도이다.
도 4는 도 1의 A-A'선을 따라 절단한 단면도이다.
도 5는 도 2에 도시된 출력 범프와 도전 배선의 연결 관계를 구체적으로 나타낸 평면도이다.
도 6은 출력 범프의 배열 수에 따른 범프 면적을 나타낸 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시장치를 나타낸 사시도이다.
도 10은 도 9에 도시된 제1 기판의 패드부를 확대한 부분 확대도이다.
도 11은 도 9의 B-B' 선을 따라 절단한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 구동 칩 110 : 베이스 몸체
112 : 구동 회로 113 : 도전 단자
120 : 도전 범프 122 : 입력 범프
124 : 출력 범프 130 : 도전 배선
140 : 충격 흡수층 500 : 표시장치
600 : 표시패널 700 : 패드부
710 : 입력 패드 720 : 출력 패드
800 : 이방성 도전 필름 810 : 접착 수지
820 : 도전 입자
본 발명은 구동 칩 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 표시패널과 연결되는 범프의 전체 면적을 증가시킬 수 있는 구동 칩 및 이를 갖는 표시장치에 관한 것이다.
일반적으로, 이동통신 단말기, 디지털 카메라, 노트북, 모니터 등 여러 가지 전자기기에는 영상을 표시하기 위한 영상표시장치가 포함된다. 상기 영상표시장치로는 다양한 종류가 사용될 수 있다. 그러나, 상기 전자기기의 특성상 평판 형상을 갖는 표시장치가 주로 사용되며, 평판표시장치 중에서도 특히 액정표시장치가 널리 사용되고 있다.
이러한 액정표시장치(Liquid Crystal Display)는 액정(Liquid Crystal)을 이 용하여 영상을 표시하는 평판표시장치의 하나로써, 다른 표시장치에 비하여 얇고 가벼우며, 낮은 소비전력 및 낮은 구동전압을 갖는 장점이 있어, 산업 전반에 걸쳐 광범위하게 사용되고 있다.
종래의 액정표시장치는 영상을 표시하기 위한 액정표시패널 및 상기 액정표시패널을 구동하기 위한 구동 칩을 포함한다.
상기 구동 칩은 외부로부터 인가된 영상 데이터를 상기 액정표시패널을 구동하기에 적합한 구동 신호로 변환하여 적절한 타이밍에 맞추어 상기 액정표시패널에 인가한다. 이러한 구동 칩은 원가 절감 및 실장성을 고려하여, 칩 온 글라스(Chip On Glass; 이하 COG) 실장 방식을 통해 액정표시패널과 연결된다. 상기 COG 방식에 의하면, 구동 칩과 액정표시패널 사이에 이방성 도전 필름(Anisotropic Conductive Film; 이하 ACF)을 개재한 후 고온으로 압착함으로써, 구동 칩과 액정표시패널을 전기적으로 연결한다.
한편, 구동 칩은 액정표시패널과의 전기적인 연결을 위한 도전 범프를 포함한다. 도전 범프는 액정표시패널에 형성된 데이터 라인 및 게이트 라인의 개수와 동일한 개수를 갖도록 형성된다. 최근에는 액정표시패널이 점차적으로 고해상도화 됨에 따라, 데이터 라인 및 게이트 라인의 개수가 증가되고 있으며, 이로 인해, 구동 칩이 필요로하는 도전 범프의 개수 또한 증가되고 있다.
그러나, 도전 범프를 형성될 수 있는 위치가 제한되어 있기 때문에, 도전 범프의 개수가 증가될수록 도전 범프와 도전 범프 사이의 이격 거리가 감소되며, 각 도전 범프의 크기가 작아지게 된다. 따라서, ACF를 이용한 COG 실장 방식에서, 단 락 또는 단선 등의 접촉 불량이 발생할 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 구동 칩과 표시패널 간의 결합 신뢰성을 향상시킬 수 있는 구동 칩을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기한 구동 칩을 갖는 표시장치를 제공하는 것이다.
상술한 본 발명의 기술적 과제를 달성하기 위한 구동 칩은 베이스 몸체, 도전 범프 및 도전 배선을 포함한다.
상기 베이스 몸체는 내부에 형성된 구동 회로를 포함한다.
상기 도전 범프는 상기 베이스 몸체의 일면에 4열 이상으로 형성되며, 각 열은 상기 베이스 몸체의 길이 방향에 평행한 제1 방향을 따라 배열된다.
상기 도전 배선은 상기 베이스 몸체의 일면에 형성되며, 상기 구동 회로와 상기 도전 범프를 전기적으로 연결한다.
또한, 본 발명의 기술적 과제를 달성하기 위한 구동 칩은 베이스 몸체, 도전 단자, 도전 배선 및 도전 범프를 포함한다.
상기 베이스 몸체는 내부에 구동 회로를 구비하며, 상기 구동 회로에 대응되는 셀 영역 및 상기 셀 영역에 인접한 주변 영역을 포함한다.
상기 도전 단자는 상기 구동 회로와 연결되고 상기 주변 영역에 형성된다.
상기 도전 배선은 상기 도전 단자와 연결되고 상기 셀 영역으로 연장되며, 상기 베이스 몸체의 일면에 형성된다.
상기 도전 범프는 상기 셀 영역에 형성되어 상기 도전 배선과 연결되며, 상기 베이스 몸체의 일면으로부터 돌출되도록 형성된다.
본 발명의 다른 기술적 과제를 달성하기 위한 표시장치는 구동 칩 및 표시패널을 포함한다.
상기 구동 칩은 내부에 구동 회로를 구비하는 베이스 몸체, 상기 베이스 몸체의 일면에 상기 베이스 몸체의 길이 방향에 평행한 제1 방향을 따라 4열 이상으로 배열되는 도전 범프, 및 상기 베이스 몸체의 일면에 형성되어 상기 구동 회로와 상기 도전 범프를 전기적으로 연결하는 도전 배선을 포함한다.
상기 표시패널은 상기 구동 칩과 연결되는 패드부 및 상기 패드부와 연결되는 다수의 신호 라인을 포함한다.
이러한 구동 칩 및 이를 갖는 표시장치에 따르면, 도전 범프를 4열 이상으로 배열함으로써, 도전 범프 간의 이격 거리 및 각 도전 범프의 사이즈를 증가시킬 수 있으며, 따라서, 표시패널과의 결합 신뢰성을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 구동 칩을 도시한 사시도이며, 도 2는 도 1에 도시된 구동 칩의 일면을 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 구동 칩(100)은 베이스 몸체(110), 도전 범프(120) 및 도전 배선(130)을 포함한다.
베이스 몸체(110)는 절연 물질로 이루어지며, 제1 방향을 길이 방향으로 갖는 직육면체 형상으로 형성된다. 베이스 몸체(110)의 내부에는 외부로부터 입력되는 영상 신호를 구동에 필요한 구동 신호로 가공하기 위한 구동 회로(미도시)가 구비된다. 상기 구동 회로는 반도체 공정에 의하여 형성된다.
도전 범프(120)는 베이스 몸체(110)의 일면에 적어도 4열 이상으로 형성되며, 각 열은 베이스 몸체(110)의 길이 방향에 평행한 제1 방향을 따라 배열된다. 도전 범프(120)는 베이스 몸체(110)의 일면과 평행하게 절단한 단면이 사각형 형상을 갖는다.
도전 범프(120)는 입력 범프(122) 및 출력 범프(124)로 이루어진다. 입력 범프(122)는 제1 방향을 따라 1열로 배열된다. 출력 범프(124)는 제1 방향을 따라 3열로 배열된다. 요구되어지는 도전 범프(120)의 개수가 많아지면, 입력 범프(122)는 1열 이상으로 형성될 수 있으며, 출력 범프(124)는 3열 이상으로 형성될 수 있다. 입력 범프(122)와 출력 범프(124)는 동일한 형상 및 크기로 형성될 수 있으나, 요구되어지는 입력 범프(122)의 개수가 적은 경우, 입력 범프(122)는 출력 범프(124) 보다 크게 형성될 수 있다.
도전 배선(130)은 베이스 몸체(110)의 내부에 형성된 구동 회로와 도전 범프(120)를 전기적으로 연결하기 위하여 베이스 몸체(110)의 일면에 형성된다. 도전 배선(130)은 베이스 몸체(110)의 일면 중 제1 방향과 나란한 에지(edge) 영역에서 상기 구동 회로와 연결되며, 베이스 몸체(110)의 일면의 중앙 영역으로 연장되어 각각의 도전 범프(120)와 연결된다.
이와 같이, 베이스 몸체(110)의 일면에 도전 배선(130)을 형성함으로써, 도전 범프(120)의 형성 위치를 베이스 몸체(110)의 일면의 중앙 영역으로 시프트 시킬 수 있으며, 4열 이상의 배열이 가능해진다.
도 3은 도 1에 도시된 구동 칩을 베이스 몸체의 일면과 평행하게 절단한 단면도이며, 도 4는 도 1의 A-A'선을 따라 절단한 단면도이다.
도 3 및 도 4를 참조하면, 베이스 몸체(110)의 내부에는 반도체 공정에 의하여 형성된 구동 회로(112)가 구비된다. 구동 회로(112)는 외부로부터 입력되는 영상 신호를 표시패널(미도시)을 구동하기 위한 구동 신호로 변경하여 표시패널에 인가하는 역할을 수행한다.
베이스 몸체(110)는 구동 회로(112)와 대응되는 셀 영역(110a) 및 셀 영역(110a)에 인접하여 셀 영역(110a)을 둘러 싸는 주변 영역(110b)으로 구분된다.
베이스 몸체(110)의 내부에는 구동 회로(112)와 연결되며, 구동 회로(112)로부터 연장되어 주변 영역(110b)에 형성되는 도전 단자(113)가 구비된다. 도전 단자(113)는 외부로부터 입력되는 영상 신호를 입력 받기 위한 입력 단자(114) 및 구동 회로(112)로부터 출력되는 구동 신호를 출력하기 위한 출력 단자(115)를 포함한다. 입력 단자(114)는 구동 회로(112)의 일 측부로부터 연장되어 베이스 몸체(110)의 길이 방향을 따라 일렬로 형성된다. 출력 단자(115)는 구동 회로(112)의 일 측부의 반대측인 타 측부로부터 연장되어 베이스 몸체(110)의 길이 방향을 따라 일렬로 형성된다. 도시되지는 않았으나, 요구되어지는 출력 단자(115)의 개수가 많을 경우, 출력 단자(115)는 베이스 몸체(110)의 길이 방향을 따라 2열 이상으 로 배열될 수 있다. 또한, 출력 단자(115)는 구동 회로(112)의 일 측부와 수직한 양 측부에 베이스 몸체(110)의 길이 방향과 수직한 방향을 따라 일렬 이상으로 형성될 수도 있다.
입력 단자(114) 및 출력 단자(115)는 베이스 몸체(110)의 일면에 형성된 도전 배선(130)을 통하여 입력 범프(122) 및 출력 범프(124)에 각각 전기적으로 연결된다.
도전 단자(113)와 도전 범프(120)의 연결 관계를 나타낸 도 4를 참조하면, 도전 단자(113)는 베이스 몸체(110)의 내부의 주변 영역(110b)에 형성되며, 베이스 몸체(113)의 외부로 노출된다. 도전 범프(120)는 베이스 몸체(110)의 일면에 셀 영역(110a)과 대응하여 형성된다. 도전 배선(130)의 일 단부는 주변 영역(110b)에서 도전 단자(113)와 연결되며, 도전 배선(130)의 타 단부는 셀 영역(110a)으로 연장되어 도전 범프(120)와 연결된다. 도전 배선(130)은 도전 단자(113)와 도전 범프(120) 간의 안정적인 연결을 위하여 전기저항이 낮은 금속 재질로 이루어진다.
이와 같이, 도전 범프(120)를 도전 단자(113)가 형성된 주변 영역(110b)에 형성하지 않고, 도전 배선(130)을 이용하여 셀 영역(110a)에 형성함으로써, 주변 영역(110b)의 사이즈를 줄여 베이스 몸체(110)의 전체 사이즈를 감소시킬 수 있다.
구동 칩(100)은 베이스 몸체(110)와 도전 배선(130) 사이에 형성되는 충격 흡수층(140)을 더 포함할 수 있다. 충격 흡수층(140)은 도전 범프(120)를 통해 가해지는 외부 충격이 구동 회로(112)에 미치는 영향을 줄여주는 역할을 수행한다. 즉, 구동 칩(100)은 외부의 표시패널(미도시)에 열 압착 공정을 통하여 결합된다. 이때, 표시패널과 직접적으로 연결되는 도전 범프(120)에는 압착에 의한 외부 충격이 가해지게 된다. 도전 범프(120)는 구동 회로(112)와 대응되는 셀 영역(110a)에 배치되기 때문에, 도전 범프(120)에 가해진 외부 충격은 구동 회로(112)까지 전해져 구동 회로(112)의 오동작을 유발할 수 있다. 따라서, 도전 범프(120)와 구동 회로(112) 사이에 충격 흡수층(140)을 형성함으로써, 도전 범프(120)로부터 구동 회로(112)까지 전해지는 외부 충격을 감소시킬 수 있다. 충격 흡수층(140)은 도전 배선(130) 간의 절연을 위하여 절연 물질로 이루어진다.
도 5는 도 2에 도시된 출력 범프와 도전 배선의 연결 관계를 구체적으로 나타낸 평면도이다.
도 5를 참조하면, 각각의 출력 범프(124)는 동일한 범프 폭(BW)과 동일한 범프 길이(BL)를 갖는 사각형 형상으로 형성되며, 베이스 몸체(110)의 일면에 3열로 배열된다. 출력 범프(124)의 각 열은 베이스 몸체(110)의 길이 방향과 평행한 제1 방향을 따라 배열되며, 각 열은 서로 간에 제1 거리(d1)로 이격되어 배열된다. 각 열에 배열되는 출력 범프(124)는 서로 제2 거리(d2)로 이격되며, 인접한 다른 열의 출력 범프(124)와 제1 방향에 수직한 제2 방향으로 나란하게 배열된다.
도전 배선(130)은 베이스 몸체(110)의 에지 영역으로부터 연장되어 출력 범프(124)와 각각 연결된다. 각각의 도전 배선(130)은 동일한 배선 폭(LW)을 가지며, 서로 간에 제3 거리(d3)로 이격되어 형성된다.
이와 같이, 출력 범프(124)를 3열로 배열함으로써, 외부의 표시패널과 실제로 접촉되는 출력 범프(124)의 범프 면적을 증가시킬 수 있다.
일 예로, 해상도가 240 * 320 인 표시패널에 사용되는 구동 칩(100)은 1040개의 출력 범프(124)를 포함하며, 가로 20㎜, 세로 3㎜의 크기를 갖는다. 1040개의 출력 범프(124)를 어떻게 배열하는가에 따라, 출력 범프(124)의 범프 면적이 변경될 수 있다.
배선 폭
(㎛)		 배선/배선 간격(㎛) 배선/범프 간격(㎛) 범프/범프 간격(㎛) 피치(㎛) 범프 폭
(㎛)
2열 배열 10 - 5 20 40 20
3열 배열 10 5 5 35 60 25
4열 배열 10 5 5 50 80 30
5열 배열 10 5 5 65 100 35
6열 배열 10 5 5 80 120 40
표 1은 출력 범프(124)의 배열 수에 따른 범프 폭(BW)을 나타낸다. 표 1에서 배선 폭, 배선/배선 간격 및 배선/범프 간격은 표시패널의 디자인 룰(design rule)에 따라 결정된다. 본 예에서, 도전 배선(130)의 배선 폭(LW)은 10㎛이고, 도전 배선(130) 간의 제3 거리(d3)는 5㎛이며, 도전 배선(130)과 출력 범프(124) 간의 간격은 5㎛이다. 범프/범프 간격은 출력 범프(124)와 출력 범프(124) 간의 제2 거리(d2)이며, 상기 배선 폭, 배선/배선 간격 및 배선/범프 간격에 의하여 결정된다. 피치(pitdh)는 출력 범프(124)의 중앙으로부터 인접한 출력 범프(124)의 중앙까지의 거리이며, 베이스 몸체(110)의 일면의 면적 및 출력 범프(124)의 개수에 의하여 결정된다. 범프 폭은 출력 범프(124)의 범프 폭(BW)을 나타내며, 상기 피치로부터 상기 범프/범프 간격을 뺀 값이다.
표 1에 나타난 바와 같이, 출력 범프(124)의 범프 폭(BW)은 배열 수가 증가할수록 증가되는 것을 알 수 있다. 따라서, 출력 범프(124)의 범프 길이(BL)가 동 일한 경우, 배열 수가 증가할수록 각 출력 범프(124)의 크기가 증가되며, 모든 출력 범프(124)의 크기를 합친 범프 면적 또한 증가된다.
도 6은 출력 범프의 배열 수에 따른 범프 면적을 나타낸 그래프이다. 본 그래프에서, 출력 범프(124)의 범프 길이(BL)는 80㎛이다.
도 6을 참조하면, 출력 범프(124)의 배열 수가 증가될수록 범프 면적이 증가되는 것을 볼 수 있다. 구체적으로, 출력 범프(124)가 2열로 배열된 경우, 범프 면적은 범프 폭(BW), 범프 길이(BL) 및 출력 범프(124)의 개수를 모두 곱하면 1,664㎛2가 된다. 반면, 출력 범프(124)가 3열로 배열된 경우, 범프 면적은 2,080㎛2가 된다.
구동 칩(100)과 표시패널과의 안정적인 결합을 위해서는 범프 면적이 2,000㎛2 이상으로 형성되는 것이 바람직하다. 따라서, 도 6에 도시된 바와 같이, 출력 범프(124)의 배열 수를 3열 이상으로 배열함으로써, 결합 신뢰성을 향상시킬 수 있다.
도 7은 본 발명의 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 7을 참조하면, 다른 실시예에 따른 구동 칩(200)은 베이스 몸체(210), 입력 범프(220), 출력 범프(230) 및 도전 배선(240)을 포함한다.
입력 범프(220)는 베이스 몸체(210)의 길이 방향인 제1 방향을 따라 1열로 배열된다.
출력 범프(230)는 상기 제1 방향을 따라 3열로 배열된다. 각 열에 배열되는 출력 범프(230)는 인접한 다른 열에 배열되는 출력 범프(230)와 상기 제1 방향에 수직한 제2 방향선을 기준으로 제4 거리(d4)만큼 쉬프트되도록 형성된다. 제4 거리(d4)는 도전 배선(240)의 배선 폭과, 출력 범프(230)와 도전 배선(240) 간의 이격 거리 등을 고려하여 결정된다.
또한, 출력 범프(230)는 베이스 몸체(210)의 길이를 이등분하는 가상의 중앙 라인(CL)을 기준으로 좌우 대칭을 이루도록 배열된다. 구동 칩(200)을 외부의 표시패널에 연결하기 위하여 이방성 도전 필름(ACF)이 사용된다. 이방성 도전 필름에 포함된 접착 수지는 구동 칩(200)과 표시패널의 결합 시, 출력 범프(230)들의 사이를 통해 유동된다. 따라서, 출력 범프(230)를 상기와 같이 좌우 대칭 구조로 형성함으로써, 상기 접착 수지가 구동 칩(200)의 전체 면적으로 균일하게 퍼져 나갈 수 있게 된다.
도전 배선(240)은 베이스 몸체(210)의 에지 영역으로부터 직선으로 연장되어 각각의 출력 범프(230)와 연결된다.
도시되지는 않았으나, 도전 배선(240)은 직선이 아닌 다른 형태로 형성될 수 있다. 즉, 도전 배선(240)이 베이스 몸체(210)의 에지 영역으로부터 각각의 출력 범프(230)로 연장되는 도중에 다른 열의 출력 범프(230)와 대응되는 위치에서는 출력 범프(230)와 도전 배선(240) 간의 이격 거리를 보다 크게 형성할 수 있다. 이처럼, 출력 범프(230)와 도전 배선(240) 간의 이격 거리를 크게 형성함으로써, 인접한 출력 범프(230)와 도전 배선(240) 사이에서 발생할 수 있는 신호 왜곡 현상을 감소시킬 수 있다.
본 실시예에서, 출력 범프(230)는 3열로 배열되나, 출력 범프(230)의 개수의 증가에 따라 4열 이상으로 배열될 수도 있다.
도 8은 본 발명의 또 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 8을 참조하면, 또 다른 실시예에 따른 구동 칩(300)은 베이스 몸체(310), 입력 범프(320), 제1 내지 제3 출력 범프(330, 340, 350) 및 도전 배선을 포함한다. 본 실시예에서, 입력 범프(320) 및 제1 출력 범프(330)의 구성은 도 2에 도시된 입력 범프(122) 및 출력 범프(124)와 동일한 구조를 가지므로, 그 중복되는 설명은 생략하기로 한다.
제2 및 제3 출력 범프(340, 350)는 입력 범프(320) 및 제1 출력 범프(330)의 양 측부에 형성된다. 제2 및 제3 출력 범프(340, 350)는 베이스 몸체(310)의 길이 방향에 수직한 제2 방향을 따라 1열 이상으로 배열된다. 도 8에서, 제2 및 제3 출력 범프(340, 350)는 2열로 배열되나, 제1 출력 범프(330)와 동일한 배열 수로 형성되는 것이 바람직하다.
일 예로, 구동 칩(300)이 결합되는 표시패널이 액정표시패널인 경우, 제1 출력 범프(330)는 액정표시패널에 형성된 데이터 라인과 각각 연결되며, 제2 및 제3 출력 범프(340, 350)는 상기 액정표시패널에 상기 데이터 라인과 수직한 방향으로 형성된 게이트 라인과 각각 연결된다.
이상, 본 발명에 따른 구동 칩의 다양한 실시예들에 대하여 설명하였다. 이하, 상기한 구동 칩을 갖는 표시장치에 대하여 설명하기로 한다.
도 9는 본 발명의 일 실시예에 따른 표시장치를 나타낸 사시도이며, 도 10은 도 9에 도시된 제1 기판의 패드부를 확대한 부분 확대도이다. 본 실시예에서, 구동 칩은 도 1 및 도 2에 도시된 구동 칩(100)과 동일하므로, 중복되는 설명은 생략하며, 동일한 명칭 및 동일한 도면 부호를 사용하기로 한다.
도 9 및 도 10을 참조하면, 본 발명의 일 실시예에 따른 표시장치(500)는 구동 칩(100) 및 표시패널(600)을 포함한다.
표시패널(600)은 제1 기판(610), 제1 기판(610)과 대향하여 결합되는 제2 기판(620) 및 제1 기판(610)과 제2 기판(620) 사이에 개재되는 액정(미도시)을 포함하는 액정표시패널이다.
제1 기판(610)은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor : 이하, TFT)(미도시)가 매트릭스 형태로 형성되어 있는 투명한 유리 기판이다. 상기 TFT들의 소오스 단자에는 데이터 라인이 연결되며, 게이트 단자에는 게이트 라인이 연결된다. 또한, 드레인 단자에는 투명한 도전성 재질로 이루어진 화소 전극이 연결된다.
제1 기판(610)은 구동 칩(100)과 연결되는 패드부(700) 및 패드부(700)와 연결되는 다수의 신호 라인(730, 740)을 포함한다.
패드부(700)는 입력 패드(710) 및 출력 패드(720)를 포함한다.
입력 패드(710)는 제1 기판(610) 상에 1열로 형성된다. 입력 패드(710)는 다수의 신호 라인(730, 740) 중에서, 영상 신호를 제1 기판(610)에 인가하기 위하여 외부로부터 제1 기판(610)과 연결되는 신호인가 수단(미도시)과 연결되는 입력 라인(730)과 연결된다. 입력 패드(710)는 상기 신호인가 수단 및 입력 라인(730)을 통해 인가된 영상 신호를 구동 칩(100)에 인가하기 위하여 입력 범프(122)와 일대일 대응되도록 형성된다.
출력 패드(720)는 제1 기판(610) 상에 입력 패드(710)와 소정 거리 이격되어 3열로 형성된다. 출력 패드(720)는 구동 칩(100)에 형성된 출력 범프(124)와 일대일 대응되도록 형성된다. 출력 패드(720)는 다수의 신호 라인(730, 740) 중에서, 구동 칩(100)으로부터 출력되는 구동 신호를 제1 기판(610)으로 인가하기 위한 출력 라인(740)과 연결된다. 출력 라인(740)은 제1 기판(610) 상에서 일 방향으로 연장되는 상기 데이터 라인 및 상기 일 방향과 직교하는 타 방향으로 연장되고 상기 게이트 라인과 절연되어 교차되는 게이트 라인과 각각 연결된다.
한편, 패드부(700)는 구동 칩(100)의 범프 배열에 따라, 다양한 변형이 가능하다. 즉, 패드부(700)의 입력 패드(710) 및 출력 패드(720)는 구동 칩(100)의 입력 범프(122) 및 출력 범프(124)와 일대일 대응되도록 형성되므로, 구동 칩(100)의 입력 범프(122) 및 출력 범프(124)의 배열에 따라, 입력 패드(710) 및 출력 패드(720)의 배열도 변화될 수 있다.
제2 기판(620)은 광이 통과하면 소정의 색으로 발현되는 색화소인 RGB 화소가 박막 공정에 의해 형성된 기판이다. 제2 기판(620)의 전면에는 투명한 도전성 재질로 이루어진 공통 전극이 형성된다.
이러한 구성을 갖는 표시패널(600)은 상기 TFT의 게이트 단자 및 소오스 단자에 전원이 인가되어 TFT가 턴온(turn on)되면, 화소 전극과 공통 전극 사이에는 전계가 형성된다. 이러한 전계에 의해 제1 기판(610)과 재2 기판(620)과의 사이에 주입된 액정의 배열각이 변화되고, 변화된 배열각에 따라서 광투과도가 변경되어 원하는 계조의 영상을 얻게 된다.
한편, 제1 기판(810)의 패드부(812)에는 구동 칩(100)이 연결된다.
도 11은 도 9의 B-B' 선을 따라 절단한 단면도이다.
도 11을 참조하면, 구동 칩(100)은 COG 공정에 의하여 제1 기판(610)의 패드부(700)에 실장된다. 즉, 구동 칩(100)은 제1 기판(610)과의 사이에 이방성 도전 필름(800)을 개재한 후, 외부로부터 가해진 적절한 온도 및 압력에 의하여 제1 기판(610)에 결합된다.
이방성 도전 필름(800)은 접착 수지(810) 및 접착 수지(810) 내에 불규칙적으로 분포되는 다수의 도전 입자(820)로 이루어진다.
도전 입자(820)는 작은 구 형상을 갖는다. 입력 범프(122)와 입력 패드(710)의 사이 및 출력 범프(124)와 출력 패드(720)의 사이에 위치하는 도전 입자(820)는 외부로부터 가해진 압력에 의해 변형되면서, 입력 범프(122)와 입력 패드(710) 및 출력 범프(124)와 출력 패드(720)를 각각 전기적으로 연결한다.
접착 수지(810)는 열 경화성 수지로 이루어지며, 외부로부터 가해진 열에 의해 경화되어 구동 칩(100)을 제1 기판(610)에 고정시킨다.
본 실시예에서, 표시패널(600)은 액정표시패널을 일 예로하여 설명하였으나, 표시패널(600)은 이 외에도, 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 유기 EL(Electroluminescence) 등의 다양한 표시패널을 포함할 수 있다.
이와 같은 구동 칩 및 이를 갖는 표시장치에 따르면, 표시패널과 연결되는 도전 범프를 도전 배선을 이용하여 구동 칩의 중앙 영역으로 이동 배치시킴으로써, 도전 범프의 배열 수를 4열 이상으로 배열할 수 있다.
또한, 도전 범프의 배열 수를 4열 이상으로 형성함으로써, 도전 범프 간의 이격 거리 및 각 도전 범프의 사이즈를 증가시킬 수 있으며, 따라서, 표시패널과의 결합 신뢰성을 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 내부에 형성된 구동 회로를 포함하고, 일면은 상기 구동 회로에 대응하는 셀 영역과 상기 셀 영역을 둘러싸는 주변 영역으로 이루어진 베이스 몸체;
    상기 일면의 상기 셀 영역에 상기 베이스 몸체의 길이 방향에 평행한 제1 방향을 따라 배열되는 복수의 도전 범프들;
    상기 일면의 상기 주변 영역에 형성되고, 상기 구동 회로와 전기적으로 연결되는 복수의 도전 단자들;
    상기 일면에 형성되며, 상기 도전 단자들과 상기 도전 범프들을 전기적으로 연결하는 복수의 도전 배선들을 포함하는 구동 칩.
  2. 제1항에 있어서, 상기 도전 범프들은
    1열 이상으로 형성되는 입력 범프; 및
    3열 이상으로 형성되는 제1 출력 범프를 포함하는 것을 특징으로 하는 구동 칩.
  3. 제2항에 있어서, 상기 제1 출력 범프의 각 열은 서로 제1 거리로 이격되어 배열되는 것을 특징으로 하는 구동 칩.
  4. 제3항에 있어서, 상기 각 열에 배열되는 상기 제1 출력 범프는 서로 제2 거리로 이격되며, 인접한 다른 열의 상기 제1 출력 범프와 상기 제1 방향에 수직한 제2 방향으로 나란하게 배열되는 것을 특징으로 하는 구동 칩.
  5. 제3항에 있어서, 상기 각 열에 배열되는 상기 제1 출력 범프는 인접한 다른 열의 상기 제1 출력 범프와 상기 제1 방향에 수직한 제2 방향을 기준으로 제3 거리만큼 이동되어 형성되는 것을 특징으로 하는 구동 칩.
  6. 제5항에 있어서, 상기 제1 출력 범프는 좌우 대칭 구조로 형성되는 것을 특징으로 하는 구동 칩.
  7. 제2항에 있어서, 상기 도전 범프들은
    상기 입력 범프 및 상기 제1 출력 범프의 양 측부에 각각 형성되며, 상기 제1 방향에 수직한 제2 방향을 따라 1열 이상으로 배열되는 제2 및 제3 출력 범프를 더 포함하는 것을 특징으로 하는 구동 칩.
  8. 삭제
  9. 내부에 구동 회로를 구비하며, 일면은 상기 구동 회로에 대응되는 셀 영역 및 상기 셀 영역에 인접한 주변 영역을 포함하는 베이스 몸체;
    상기 구동 회로와 연결되고 상기 주변 영역에 형성되는 복수의 도전 단자들;
    상기 도전 단자들과 연결되고 상기 셀 영역으로 연장되며, 상기 베이스 몸체의 일면에 형성되는 복수의 도전 배선들; 및
    상기 셀 영역에 형성되어 상기 도전 배선들과 연결되며, 상기 베이스 몸체의 일면으로부터 돌출되는 복수의 도전 범프들을 포함하는 구동 칩.
  10. 제9항에 있어서, 상기 도전 범프들은 4열 이상으로 배열되며, 각 열에 배열되는 상기 도전 범프들은 상기 베이스 몸체의 길이 방향과 평행한 제1 방향을 따라 배열되는 것을 특징으로 하는 구동 칩.
  11. 제10항에 있어서, 상기 도전 단자들은
    상기 구동 회로를 구동하기 위하여 외부로부터 입력되는 입력 신호를 인가 받기 위한 입력 단자; 및
    상기 구동 회로로부터 출력되는 출력 신호를 외부로 출력하기 위한 출력 단자를 포함하는 것을 특징으로 하는 구동 칩.
  12. 제11항에 있어서, 상기 도전 범프들은
    도전 배선을 통해 상기 입력 단자와 연결되며, 상기 제1 방향을 따라 1열 이상으로 배열되는 입력 범프; 및
    상기 도전 배선을 통해 상기 출력 단자와 연결되며, 상기 제1 방향을 따라 3열 이상으로 배열되는 출력 범프를 포함하는 것을 특징으로 하는 구동 칩.
  13. 제9항에 있어서, 상기 도전 배선들은 동일한 배선 폭을 가지며, 서로 인접한 상기 도전 배선들 간의 이격 거리는 동일한 것을 특징으로 하는 구동 칩.
  14. 제9항에 있어서, 상기 베이스 몸체와 상기 도전 배선들 사이에 개재되는 충격 흡수층을 더 포함하는 것을 특징으로 하는 구동 칩.
  15. 내부에 구동 회로를 포함하고, 일면은 상기 구동 회로에 대응하는 셀 영역과 상기 셀 영역을 둘러싸는 주변 영역으로 이루어진 베이스 몸체, 상기 일면의 상기 셀 영역에 형성되고 상기 베이스 몸체의 길이 방향에 평행한 제1 방향을 따라 배열되는 복수의 도전 범프들, 상기 일면의 상기 주변 영역에 형성되고, 상기 구동 회로와 전기적으로 연결되는 복수의 도전 단자들 및 상기 일면의 상기 주변 영역에 형성되어 상기 도전 단자들과 상기 도전 범프들을 전기적으로 연결하는 복수의 도전 배선들을 포함하는 구동 칩; 및
    상기 구동 칩과 연결되는 패드부 및 상기 패드부와 연결되는 다수의 신호 라인을 갖는 표시패널을 포함하는 표시장치.
  16. 제15항에 있어서, 상기 도전 범프들은
    1열 이상으로 형성되는 입력 범프; 및
    3열 이상으로 형성되는 출력 범프를 포함하는 것을 특징으로 하는 표시장치.
  17. 제16항에 있어서, 상기 패드부는
    상기 구동 칩을 구동하기 위하여 외부로부터 인가되는 입력 신호를 상기 구동 칩에 입력하기 위하여 상기 입력 범프와 연결되는 입력 패드; 및
    상기 구동 칩으로부터 출력되는 출력 신호를 상기 표시패널에 출력하기 위하 여 상기 출력 범프와 연결되는 출력 패드를 포함하는 것을 특징으로 하는 표시장치.
  18. 제17항에 있어서, 상기 입력 패드 및 상기 출력 패드는 상기 입력 범프 및 상기 출력 범프와 대칭적으로 배열되는 것을 특징으로 하는 표시장치.
  19. 제15항에 있어서, 상기 구동 칩은 이방성 도전 필름을 매개로 상기 표시패널과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  20. 제15항에 있어서, 상기 표시패널은 액정의 배열을 변경하여 영상을 표시하는 액정표시패널을 포함하는 것을 특징으로 하는 표시장치.
KR1020040002965A 2004-01-15 2004-01-15 구동 칩 및 이를 갖는 표시장치 KR101000455B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040002965A KR101000455B1 (ko) 2004-01-15 2004-01-15 구동 칩 및 이를 갖는 표시장치
PCT/KR2004/001394 WO2005067398A2 (en) 2004-01-15 2004-06-11 Driver chip and display apparatus
CNB2004800404512A CN100479139C (zh) 2004-01-15 2004-06-11 驱动器芯片和显示设备
TW093117653A TWI364574B (en) 2004-01-15 2004-06-18 Driver chip and display apparatus including the same
US10/881,156 US7450393B2 (en) 2004-01-15 2004-06-30 Driver chip and display apparatus including the same
JP2004334187A JP2005203745A (ja) 2004-01-15 2004-11-18 駆動チップ及びこれを有する表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040002965A KR101000455B1 (ko) 2004-01-15 2004-01-15 구동 칩 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20050075476A KR20050075476A (ko) 2005-07-21
KR101000455B1 true KR101000455B1 (ko) 2010-12-13

Family

ID=34747819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040002965A KR101000455B1 (ko) 2004-01-15 2004-01-15 구동 칩 및 이를 갖는 표시장치

Country Status (6)

Country Link
US (1) US7450393B2 (ko)
JP (1) JP2005203745A (ko)
KR (1) KR101000455B1 (ko)
CN (1) CN100479139C (ko)
TW (1) TWI364574B (ko)
WO (1) WO2005067398A2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207768B2 (ja) * 2003-12-16 2009-01-14 セイコーエプソン株式会社 電気光学装置並びに電子機器
KR20050079399A (ko) * 2004-02-05 2005-08-10 삼성전자주식회사 이방성도전필름 및 범프와, 이를 갖는 반도체 칩의 실장구조체
KR20070044204A (ko) * 2005-10-24 2007-04-27 엘지이노텍 주식회사 액정표시장치
KR100823699B1 (ko) * 2006-11-29 2008-04-21 삼성전자주식회사 플립칩 어셈블리 및 그 제조 방법
JP5226562B2 (ja) * 2008-03-27 2013-07-03 デクセリアルズ株式会社 異方性導電フィルム、並びに、接合体及びその製造方法
US8299631B2 (en) * 2008-09-01 2012-10-30 Sharp Kabushiki Kaisha Semiconductor element and display device provided with the same
KR101630332B1 (ko) * 2009-12-22 2016-06-14 엘지디스플레이 주식회사 구동회로 칩 및 이를 포함하는 표시 장치
KR101925541B1 (ko) * 2012-08-06 2018-12-06 삼성디스플레이 주식회사 구동 ｉｃ실장 장치 및 구동 ｉｃ 실장 방법
TWI514532B (zh) * 2013-08-27 2015-12-21 Forcelead Technology Corp 晶片凸塊結構
KR20150080825A (ko) * 2014-01-02 2015-07-10 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
JP6393039B2 (ja) * 2014-02-12 2018-09-19 デクセリアルズ株式会社 接続体の製造方法、接続方法及び接続体
TW201613047A (en) * 2014-09-19 2016-04-01 Chunghwa Picture Tubes Ltd Bonding method for chips and driving chip of display
KR102535557B1 (ko) 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
US9960151B2 (en) * 2016-08-02 2018-05-01 Novatek Microelectronics Corp. Semiconductor device, display panel assembly, semiconductor structure
CN106773389A (zh) * 2016-12-30 2017-05-31 惠科股份有限公司 液晶显示装置及其面板、显示面板与系统电路的连接结构
CN106598346A (zh) * 2017-01-03 2017-04-26 京东方科技集团股份有限公司 一种触控显示面板及显示装置
KR102600528B1 (ko) * 2018-06-18 2023-11-09 삼성디스플레이 주식회사 표시 장치
CN112310035B (zh) * 2020-07-31 2024-08-20 比特大陆发展有限公司 封装基板和芯板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276073A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 平面表示装置
JP2003347338A (ja) * 2002-05-29 2003-12-05 Sharp Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674033B2 (ja) * 1987-09-18 1997-11-05 セイコーエプソン株式会社 液晶装置
US5705855A (en) * 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
JP3406517B2 (ja) * 1998-05-21 2003-05-12 シャープ株式会社 半導体装置
US6506672B1 (en) * 1999-06-30 2003-01-14 University Of Maryland, College Park Re-metallized aluminum bond pad, and method for making the same
JP3565334B2 (ja) * 2001-01-25 2004-09-15 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
JP3573150B2 (ja) * 2002-01-25 2004-10-06 セイコーエプソン株式会社 半導体装置及びこれを含む電気光学装置
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4052631B2 (ja) * 2002-05-17 2008-02-27 株式会社東芝 アクティブマトリクス型表示装置
KR20060042303A (ko) * 2004-11-09 2006-05-12 삼성전자주식회사 가요성 액정 표시 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276073A (ja) * 1999-03-26 2000-10-06 Toshiba Corp 平面表示装置
JP2003347338A (ja) * 2002-05-29 2003-12-05 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
TW200523610A (en) 2005-07-16
WO2005067398A3 (en) 2005-09-22
US20050157244A1 (en) 2005-07-21
CN1906761A (zh) 2007-01-31
WO2005067398A2 (en) 2005-07-28
JP2005203745A (ja) 2005-07-28
CN100479139C (zh) 2009-04-15
KR20050075476A (ko) 2005-07-21
TWI364574B (en) 2012-05-21
US7450393B2 (en) 2008-11-11

Similar Documents

Publication Publication Date Title
KR101000455B1 (ko) 구동 칩 및 이를 갖는 표시장치
KR101051013B1 (ko) 구동 칩 및 이를 갖는 표시장치
KR100423474B1 (ko) 평면 패널 디스플레이 모듈과 그 제조 방법
US7683471B2 (en) Display driver integrated circuit device, film, and module
US7164460B2 (en) Mounting structure for semiconductor device, electro-optical device, and electronic apparatus
CN105762153B (zh) 显示设备
US6819370B2 (en) Liquid crystal display panel including two PGB for outputting signals to the same conductive wires and a repair line
US9148957B2 (en) Electronic circuit substrate, display device, and wiring substrate
KR102300254B1 (ko) 표시 장치
US9305990B2 (en) Chip-on-film package and device assembly including the same
US7486284B2 (en) Driver chip and display apparatus having the same
US20230301150A1 (en) Display device
KR20050020330A (ko) 액정표시장치
KR20060125450A (ko) 구동회로필름 및 이를 갖는 액정표시장치
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
KR100766895B1 (ko) 표시 장치
EP3786698B1 (en) Auxiliary coupling layer and display device having the same
KR101388976B1 (ko) 테이프 캐리어 패키지
KR200160829Y1 (ko) 액정표시소자 모듈 구조
KR20140143605A (ko) 유기발광 디스플레이 장치
KR20050113486A (ko) 표시장치
JP2007163844A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 10